DE2460825C2 - Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens - Google Patents

Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens

Info

Publication number
DE2460825C2
DE2460825C2 DE2460825A DE2460825A DE2460825C2 DE 2460825 C2 DE2460825 C2 DE 2460825C2 DE 2460825 A DE2460825 A DE 2460825A DE 2460825 A DE2460825 A DE 2460825A DE 2460825 C2 DE2460825 C2 DE 2460825C2
Authority
DE
Germany
Prior art keywords
peripheral
control unit
data
speed
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2460825A
Other languages
English (en)
Other versions
DE2460825A1 (de
Inventor
Shirish Waltham Mass. Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Inc filed Critical Honeywell Information Systems Inc
Publication of DE2460825A1 publication Critical patent/DE2460825A1/de
Application granted granted Critical
Publication of DE2460825C2 publication Critical patent/DE2460825C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

5 6
adapter bestehen. nummern versehen, jede Kanalnummer bezeichnet so-Die DE-OS 21 48 906 ist in erster Linie auf die Identi- mit eine bestimmte Peripheriesteuereinheit und ein zufizierung des Codes und der Obertragungsgeschwindig- gehöriges Peripheriegerät. Jede Datenübertragungskeit von Fern-Endgeräten in einem Zeitmultiplex-Rech- operation in einem Kanal wird durch ein Kanalpronersystem gerichtet. 5 gramm in der Zentraleinheit bestimmt. Ein solches Ka-Die Aufgabe der vorliegenden Erfindung liegt, ausge- nalprogramm ist jeweils einem bestimmten Kanal zugehend von einem Verfahren nach dem Oberbegriff des ordnet und enthält einen kompletten Befehlsatz sowie Anspruchs 1 bzw. von einer Datenverarbeitungsanlage die Adressierinformation für die Durchführung der Danach dem Oberbegriff des Anspruchs 5, in der automati- tenübertragung.
sehen Anpassung der Arbeitsfrequenz der Peripherie- io Die Peripheriesteuereinheit 110 umfaßt eine Periphesteuereinheit an die Arbeitsgeschwindigkeit des jeweils riesystem-Schnittstellensteuerung (PSI) 118, welche ausgewählten Peripheriegerätes. Dabei soll die Anpas- über Daten- und Steuersignalleitungen an die Ein/Aus- |. sung ohne Änderung der Hardware-Logik erfolgen. gabesteuereinheit 106 angeschlossen ist, einen Mikro- ί,. Diese Aufgabe wird gelöst durch das im Anspruch 1 processor 126, welcher mit der Peripheriesystem- ρ gekennzeichnete Verfahren bzw. die Datenverarbei- 15 Schnittstellensteuerung 118 verbunden ist, einen Fest- |] tungsaniage nach dem Kennzeichenteii des Patentan- wertspeicher (ROM) 122 und einen Zwischenspeicher f: Spruchs 5. Vorteilhafte Weiterbildungen sind Gegen- (SPM) 130, welche beide mit dem Mikroprocessor 126 in ■;.-, stand der Unteransprüche. Im wesentlichen besteht das Verbindung stehen, sowie eine Geräte-Schnittstellen- ^ Verfahren nach dem Anspruch 1 darin, daß die Periphe- steuerung (DLI) 134, die mit dem Mikroprocessor 126 < riesteuereinheit von dem zum Zwecke einer Datenüber- 20 sowie über Daten und Steuersignalleitungen mit dem tragung anzukoppelnden Peripheriegerät, dessen Be- Peripheriegerät 114 verbunden ist Die Peripheriesytriebsgeschwindigkeit abfragt und anschließend die Da- stem-Schnittstellensteuerung 118 umfaßt Logikschaltenübertragung entsprechend dieser Betriebsgeschwin- tungen sowie Datenspeicher für die Zusammenarbeit digkeit steuert Sie paßt sich somit selbst an die Arbeits- mit der Ein/Ausgabesteuereinheit 106. Beispielsweise geschwindigkeit des betreffenden Peripheriegerätes an. 25 sind hierin ein Register für die zeitweise Speicherung
Die Erfindung wird nachfolgend anhand eines in den von Befehlen und zwischen der Ein/Ausgabesteuerung '
Zeichnungen wiedergegebenen Ausführungsbeispiels 106 und der Peripheriesteuerung UO übertragene Da-
erläutert Dabei zeigt ten, eine Logikschaltung zur Steuerung der Datenüber-
F i g. 1 schematisch das an die Zentraleinheit einer tragung und gegebenenfalls Umsetzer für die zur Ein/
Datenverarbeitungsanlage angeschlossene periphere 30 Ausgabesteuerung 106 zu übertragenden oder von dort
Untersystem; kommenden Daten vorhanden. Falls ein Packen und
F i g. 2 einen Teil der Logik und der Schaltungsanord- Entpacken von Daten erforderlich ist, kann auch die
nung der Geräte-Schnittstellensteuerung und des Mi- Steuerlogik hierfür in der Peripheriesystem-Schnittstel-
kroprocessors gemäß F i g. 1; lensteuerung 118 enthalten sein.
F i g. 3 eine Ausführungsform der Selektorschaltung 35 Der Mikroprocessor 126 erledigt die Datenverarbei- \ ■[
ausFig.2und tungsoperationen für den Übergang von Daten zwi-
Fig.4 eine Ausführungsform für eines der Periphe- sehen dem Peripheriegerät 114 und der Zentraleinheit
riegeräte. 102. Diese Übertragung wird durch Mikrobefehle im
F i g. 1 zeigt schematisch ein peripheres Untersystem, Festwertspeicher (ROM) 122 gesteuert Der Mikropro-
welches über eine Ein/Ausgabesteuereinheit (IOC) 106 40 cessor 126 spricht auf Befehle aus der Zentraleinheit 102
an die Zentraleinheit (CPU) 102 einer Datenverarbei- an, liest aus dem Festwertspeicher 122 die Mikrobefehle
tungsaniage angeschlossen ist Das periphere Untersy- aus und führt die hierdurch bestimmten Operationen
stern umfaßt ein oder mehrere Peripheriegeräte 114 so- durch. Der Festwertspeicher 122 enthält neben den Mi-
wie eine Peripheriesteuereinheit 110, welche zwischen krobefehlen noch andere Informationen, z.B. Befehle ;;
die Ein/Ausgabesteuereinheit 106 und die Peripheriege- 45 und Codes für die Peripheriegeräte 114 oder die Ein/ -V
rate 114 eingeschaltet ist Als Peripheriegerät 114 Ausgabe-Steuereinheit 106 sowie Informationen, wel- "
kommt beispielsweise ein Magnetbandgerät, ein Ma- ehe es der Peripheriesteuereinheit 110 ermöglicht mit <i
gnetplattenspeicher oder ähnliche Geräte für die Auf- den Peripheriegeräten zusammenzuarbeiten. £
zeichnung und Wiedergabe von Daten in Frage. Die im Ein vorzugsweise als schneller Hilfsspeicher ausgebil- ?f;
Peripheriegerät gespeicherten Daten werden gesteuert 50 deter Zwischenspeicher (SPM) 130 dient zum vorüber- £
von der Zentraleinheit 102 über die Ein/Ausgabesteue- gehenden Speichern der aus der Zentraleinheit 102 ';-
rung iOö der Peripheriesteuereinheit ίίΟ zugeführt, kommenden Befehle, der Zwischen der Zentraleinheit |ί
welche in Abhängigkeit von Befehlen aus der Zentral- 102 und dem Peripheriegerät 114 zu übertragenden Da- '<
einheit 102 die Daten bearbeitet, beispielsweise ein ten und allgemein für jegliche Information, welche für ^|
Übersetzen, Packen oder ähnliche Datenbearbeitung 55 die Datenübertragung erforderlich ist Die Geräte- fp
ausführt und anschließend die so bearbeiteten Daten Schnittstellensteuerung 134 enthält die für die Zusam- p'
einem der Peripheriegeräte 114 zuleitet Ebenfalls auf- menarbeit mit den Peripheriegeräten 114 erforderlichen U
grund von Befehlen aus der Zentraleinheit 102 liest die Logikschaltungen und Speicher, nämlich eine Geräte- |f
Peripheriesteuereinheit HO Daten aus einem bestimm- auswahlschaltung sowie ein Indexregister und einen In- fei
ten Peripheriegerät 114 aus, bearbeitet die Daten, bei- 60 dexzähler für die Erzeugung der Takt- oder Abtastsi- if
spielsweise durch Übersetzen, Entpacken usw, und gibt gnale zum Einspeichern oder Ausspeichern von Daten tL
sie an die Ein/Ausgabesteuereinheit 106 und die Zen- in den Peripheriegeräten. Ein typischer Datenübertra-
traleinheit 102 weiter. gungsvorgang wird nachfolgend anhand des in F i g. 1
An die Zentraleinheit 102 können weitere periphere dargestellten Peripherieuntersystems erläutert Untersysteme ähnlich demjenigen gemäß F i g. 1 ange- 65 Es wird davon ausgegangen, daß die Peripheriesteuschlossen sein. Die verschiedenen Peripheriesteuerein- ereinheit eingeschaltet und in Gang gesetzt wurde, d. h. heiten und zugehörigen Peripheriegeräte werden nach- daß ihre Register zurückgestellt sind und der Zwischenfolgend als Peripheriekanäle bezeichnet und mit Kanal- speicher 130 bzw. zumindest der letzte Teil hiervon ge-
7 8
löscht ist. Eine Datenübertragung vom oder zum Peri- digkeit für das betreffende Peripheriegerät bestimmenpheriegerät 114 wird durch die Ausführung eines Ver- de Information gespeichert ist. Sie wird als Schreib/Lebindungsbefehls durch die Zentraleinheit 102 ausgelöst. se-Impulskonstante bezeichnet und wie andere das be-Dieser Befehl bestimmt u. a. das Kanalprogramm. Die treffende Peripheriegerät betreffende Information vom Ausführung dieses Befehls umfaßt die Bestimmung des 5 Mikroprocessor 126 aus dem Festwertspeicher 122 ausjeweils aus Peripheriesteuereinheit 110 und Peripherie- gelesen und für den späteren Gebrauch im Zwischengerät 114 bestehenden Peripheriekanal der an dem Da- speicher 130 eingespeichert. Im Fall einer Magnetbandtentransfer beteiligt ist, und außerdem die Feststellung einheit enthält die zusammen mit der Schreib/Lese-Imob dieser Peripheriekanal verfügbar ist. Es ist dies nicht, pulskonstanten gespeicherte Information eine Angabe falls in ihm ein anderes Kanalprogramm bereits ange- 10 über die Bandanfangslücke BOT, die Bandendlücke laufen oder in die Anfangs-Warteschlange dieses Kanals EOT, Start-Stop-Lücken, d.h. den Abstand zwischen eingereiht ist Steht der Peripheriekanal hingegen zur Datensätzen längs des Bandes usw. Solche Lücken sind Verfügung, so wird das durch den Verbindungsbefehl bei den verschiedenen Magnetbandeinheiten unteridentifizierte Kanalprogramm in die Anfangswarte- schiedlich und müssen natürlich dem Mikroprocessor schlange des entsprechenden Kanals eingereiht. Dies 15 126 bekannt sein, wenn er ordnungsgemäß mit verschiebedeutet, daß ein von der Ein/Ausgabesteuereinheit 106 denen Gerätemodellen zusammenarbeiten soll, über die Peripheriesystem-Schnittstellensteuerung 118 Als nächstes prüft der Mikroprocessor den Funkin den Mikroprocessor 126 einzugebendes Steuersignal tionsmasken-Setzbefehl, d. h. ein bestimmtes Bit im Beanzeigt, daß das Kanalprogramm auf Abruf steht Bei fehl, um festzustellen, ob zusätzliche Befehle im Kanal-Eingang dieses Steuersignals erzeugt der Mikroproces- 20 programm vorhanden sind. Da für eine Datenübertrasor 126 einen den Anfang eines neuen Programms an- gung mehrere Befehle anwesend sind, bewirkt der Mizeigenden Dienstcode und leitet ihn an die Ein/Ausga- kroprocessor 126 die Übertragung eines Bewegungsbesteuereinheit 106. Der Dienstcode veranlaßt die hinweis-Dienstcodes an die Ein/Ausgabe-Steuereinheit Übertragung eines die Funktion einstellenden Aus- 106. Diese überträgt hierauf den nächsten Befehl des blendbefehls an den Mikroprocessor 126. Dieser Befehl 25 Kanalprogramms. An dieser Stelle des Kanalproenthält die Kanalnummer sowie die erste Eingangsstelle gramms kann jeder aus einer Vielzahl von Befehlen für das Kanalprogramm, genannt die Kanalbefehlsein- übertragen werden, beispielsweise Einschaltung des gangssteile CCE Aus der im Zwischenspeicher 130 des Geräts, Laden des Bandes und verschiedene Bandein-Mikroprocessors 126 gespeicherten Kanalnummer be- stellungs- bzw. Positionierungsbefehle. Sobald alle zur stimmt der Mikroprocessor das betreffende Peripherie- 30 Vorbereitung des ausgewählten Peripheriegeräts entgerät und läßt die Geräte-Schnittstellensteuerung 134 weder für die Speicherung oder Wiedergabe von Daten dieses Gerät belegen. Der ebenfalls im Zwischenspei- erforderlichen Operationen abgeschlossen sind, wird ein eher 130 gespeicherte Kanaleingangsbefehl CCE be- Schreib- oder Lesebefehl von der Ein/Ausgabe-Steuerstimmt als nächste durchzuführende Operation den so- einheit 106 an den Mikroprocessor 126 gegeben, im genannten Funktionsmasken-Setzbefehl. Um diesen 35 Falle einer Datenübertragung von der Zentraleinheit von der Ein/Ausgabe-Steuereinheit 106 zu erhalten, lie- zum ausgewählten Peripheriegerät erfolgt ein Schreibfert der Mikroprocessor 126 einen den Beginn der Da- kommando, aufgrund dessen der Mikro-Processor betenübertragung bewirkenden Dienstcode an die Ein/ stimmte Logikschaltungen in der Geräte-Schnittstellen-Ausgabesteuereinheit, welche anschließend die Funk- steuerung 134 auf das Einspeichern von Daten in das tionsmaske an den Mikroprocessor überträgt Die 40 Peripheriegerät vorbereitet, ein Startkommando an das Funktionsmaske bestimmt unter anderen Dingen die betreffende Peripheriegerät gibt und einen Datenüber-Betriebsart, z. B. die Datenübertragung mit 6 oder 8 Bit- tragungsanfang-Dienstcode der Ein/Ausgabe-Steuer-Zeichen, gepackt oder ungepackt sowie die Datendichte einheit 106 zuleitet Hiernach werden die Daten über die der im Peripheriegerät zu speicherenden oder aus die- Peripheriesystem-Schnittstellensteuerung 118 dem Misem abzurufenden Daten, gemessen in Bit pro cm Auf- 45 kroprocessor 126 zur Weitergabe an das Peripheriegezeichnungsspur. rät übertragen. Dies erfolgt in Übereinstimmung mit der Der Mikroprocessor 126 stellt fest, ob die Funktions- Geräteinformation und der im Zwischenspeicher gemaske eine zulässige Betriebsweise bestimmt, und wenn speicherten Schreibimpulskonstanten. Hierdurch werermittelt wird, daß die Betriebsweise unzulässig ist, wird den die Bandanfangs-, Bandende- und Start-Stop-Lükdas Kanalprogramm nicht weiter verfolgt Ist der Befehl 50 ken eingefügt und die Daten mit der geeigneten Gehingegen zulässig, dann führt der Mikroprocessor 126 schwindigkeit übertragen. Am Schluß der Datenübereine Routine durch um festzustellen, daß in der bisheri- tragung wird bestimmt, ob weitere Befehle im Kanaigen Operation kein Fehler aufgetreten ist Er ruft dann programm sind. Ist dies nicht der Fall, so wird das Kaüber die GerSte-SchnittsteUensteuerung 134 das ausge- nalprogramm beendet Dies erfolgt durch Austausch wählte Peripheriegerät an, um von diesem eine Anzeige 55 von Dienstcodes und Steuersignalen zwischen der Ein/ der dem Peripheriegerät eigenen Arbeitsgeschwindig- Ausgabe-Steuereinheit 106 und der Peripherie-Steuerkeit zu erhalten, im Falle eines Bandgerätes also dessen einheit 110.
Bandgeschwindigkeit Diese Größe wird als Geschwin- Die Ausführung eines Lesekommandos erfolgt in digkeitskonstante des Geräts bezeichnet Aus der Ge- ähnlicher Weise, lediglich mit der Maßgabe, daß die schwindigkeitskonstanten und der Dichteinformation eo Daten in umgekehrter Richtung übertragen werden, im Funktionsmasken-Setzkommando bestimmt der Mi- F i g. 2 zeigt im einzelnen die Logikschaltung des Mikroprocessor die Geschwindigkeit, mit der Daten in das kroprocessors 126 und der Geräte-Schnittstellensteueausgewählte Peripheriegerät eingespeichert oder aus rung 134 zusammen mit der Peripheriesystem-Schnittdiesem ausgespeichert werden. Diese Bestimmung kann Stellensteuerung 118, dem Festwertspeicher 122, dem durch arithmetische Kombination der Geschwindig- es Zwischenspeicher 130 und den Magnetbandgeräten 214. keitskonstanten und der Dichteinformation erläutert Die Geräte-Schnittstellensteuerung 134 ist gestrichelt werden, aufgrund der eine Adresse im Festwertspeicher umrandet Eine arithmetische Steuerlogikschaltung 122 ermittelt wird, indem die die Schreib/Lesegeschwin- (ALU) 204 steuert und Oberwacht alle logischen und
9 10
Datenübertragungsoperationen der Schaltungsanord- gister 224 bestimmt sind.
nung gemäß F i g. 2. Hierfür eignet sich beispielsweise Die Geräte Schnittstellensteuerung 134 umfaßt ein eine bekannte arithmetische Logikschaltung vom Typ Indexregister 228, welches Informationen speichert, die SN 54 181, INC. Diese Logikschaltung erhält Daten und festlegen, wann Abtast (Schreib- oder Lese-) Impulse Steuersignale von der Peripheriesystem-Schnittstellen- 5 vom Indexzähler 232 erzeugt werden sollen. Dieser ist steuerung 118 und kann als Antwort hierauf Daten oder in Abhängigkeit von der im Indexregister 2*» gespei-Steuersignale über die Leitungen 205 zu einem oder cherten Information auf einen bestimmten Zählerstand mehreren Registern, mit einem Festwertspeicherregi- gesetzt, ab welchem er anfängt vorwärts oder rückwärts ster 216, einem Zwischenspeicherregister 220, einem zu zählen und zwar jeweils um einen Schritt beim Ein-Zwischenspticher-Schreibregister 224, einem Schreib- 10 treffen eines Impulses aus den Taktgebern 236. Die zeitpuff er 244 und einem Register 206 übertragen. Jede in liehe Fortschaltung des Indexzählers 230 kann durch der Zeichnung wiedergegebene Leitung stellt dabei eine Abwärtszählen von einem Anfangszählstand bis zu ei-Gruppe von Daten und Steuersignalübertragungslei- nem vorgegebenen aiedrigeren Zählstand oder durch tungen dar. Ob dabei eine oder mehrere Einzelleitungen Aufwärtszählen von einem Anfangszählstand zu einem erforderlich sind, ergibt sich aus der Beschreibung von 15 vorgegebenen höheren Zählstand erfolgen. Bei der wei-F i g. 2. Die arithmetische Logikschaltung 204 spricht teren Beschreibung wird angenommen, daß der Zähler auch auf Daten und Steuersignale aus anderen Baugrup- von einem vorgegebenen Anfangszählstand abwärts· pen von F i g. 2 auf und führt Daten und Steuersignale zählt Sobald der Indexzähler 223 bis auf einen bestimmden zuvorgenannten Registern oder der Peripheriesy- ten Zählerstand zurückgezählt hat, liefert er einen Abstem-Schnittstellensteuerung 118 zu. 20 tastimpuls an ein ODER-Gatter 256, welches seinerseits
Wie bereits zuvor anhand von F i g. 1 erläutert, wer- den Impuls an die Auswahlschaltung 248 weitergibt Die den die einzelnen von der Peripheriesteuereinheit aus- zur Erzeugung von Taktimpulsen dienende Taktgeberzuführenden Operationen durch im Festwertspeicher schaltung 236 wird vom Befehlsdecoder 208 bestimmt 122 gespeicherte Mikrobefehle bestimmt Die Plätze In Abhängigkeit von der Art des Peripheriegeräts 214 der zu lesenden Mikrobefehle im Festwertspeicher 122 25 werden unterschiedliche Taktgeber ausgewäl·:; Hicwerden, gesteuert durch die arithmetische Logikschal- Auswahl hängt auch davon ab, welche Art von Datentung 204, durch das Festwertspeicher-Adreßregister übertragung ausgeführt werden soll, beispielsweise ob 216. In Abhängigkeit von Signalen aus der arithmeti- eine Zeitgabe über eine Bandanfangslücke, eine Startschen Logikschaltung 204 bewirkt das Festwertspei- Stop-Lücke o. dgl. erfolgen muß. Die Auswahl eines becher-Adreßregister 216, daß entsprechende Mikrobe- 30 stimmten Peripheriegerätes 214 wird durch die Steuerfehle und möglicherweise andere Daten aus dem Fest- logik 252 gesteuert, welche ihrerseits auf Signale vom wertspeicher gelesen und in ein Register 212 sowie ei- Befehlsdecoder 208 anspricht bestimmte Teile der Senen Befehlsdecoder 208 eingegeben werden. Die dem lektorschaltung 248 aktiviert und dadurch die Daten-Register 212 zugeführte Information kann dann entwe- übertragung zu oder von einem bestimmten ausgewählder der arithmetischen Logikschaltung 204 oder einem 35 ten Peripheriegerät vorbereitet Das Einspeichern von Indexregister 228 zugeleitet werden und zwar gesteuert Daten in ein ausgewähltes Peripheriegerät erfolgt durch durch den Befehlsdecoder 208. Letzterer decodiert die Zuleitung dieser Daten von der arithmetischen Logikihm zugeführten Informationen und in Abhängigkeit schaltung 204 zum Schreibpuffer 244 und dann über den von dem Ergebnis der Decodierung liefert er entspre- aktivierten Teil der Selektorschaltung 248 zum Periphechende Steuersignale an verschiedene Baugruppen in 40 riegerät Abtastimpulse vom Indexzähler 232 werden F i g. 2. Alle Mikrobefehle werden vom Befehlsdecoder gleichfalls über den aktivierten Teil der Seiektorschal-208 decodiert, der anschließend die durch den Mikrobe- tung 248 dem Peripheriegerät zugeführt Aus dem ausfehl definierte Operation durch Anwählen der entspre- gewählten Peripheriegerät ausgespeicherte Daten werchenden Einrichtung in Gang setzt Zumindest die von den über den aktivierten Teil der Selektorschaltung 248 der arithmetischen Logikschaltung 204 ausgeübten 45 einem Lesepuffer 240 zugeleitet und von dort zur arith-Operationen werden aufgrund von Mikrobefehlen aus metischen Logikschaltung 204. dem Festwertspeicher 122 abgewickelt Jedesmal wenn Die Steuerlogik 252 kann mehrere bistabile Speicherdie arithmetische Logikschaltung 204 Daten oder Steu- elemente aufweisen, welche vom Befehlsdecoder 208 ersignale einer der Baugruppen gemäß F i g. 2 zuleitet gesetzt und zurückgestellt werden können. Der Zustand geschieht dies in Abhängigkeit von einem Signal aus 50 dieser bistabilen Speicherelemente bestimmt welcher dem Befchisdecoder 208, weicher einen entsprechenden Teil der Selektorschaltur.g 248 aktiviert wird Mit drei Mikrobefehl decodiert hat Mikro-Process-Systeme für bistabilen Elementen können acht unterschiedliche diese Zwecke sind an sich bekannt, beispielsweise in Schaltzustandskombinationen eingestellt werden. Die Form der Honeywell 4200 Zentraleinheit Decodierschaltung in der Steuerlogik 252 spricht auf
Das Zwischenspeicher-Adreßregister 230 hat eine 55 jeden der acht Schaltzustände durch Aktivieren von eiähnliche Funktion wie das Festwertspeicher-Adre3regi- ner der acht Ausgangsleitungen 253 an, welche obwohl ster 216, indem es auf Steuersignale aus der arithmeti- sie als einzelne Verbindungsleitung zwischen der Steuschen Logikschaltung 204 anspricht und das Ausspei- erlogik 252 und der Selektorschaltung 248 dargestellt ehern von Informationen aus dem Zwischenspeicher ist eine Vielzahl von Leitungen umfaßt mit deren Hilfe 130 und die Weitergabe dieser Information in die arith- 60 unterschiedliche Teile der Auswahlschaltung 248 aktimetische Logikschaltung 204 bewirkt Informationen viert werden können. In ähnlicher Weise kann die Leiwerdenferner an durch das Zwischenspeicher-Adreßre- tung 251 mehrere Einzelleitungen zum Setzen und gister 224 bestimmten Plätzen im Zwischenspeicher 130 Rückstellen verschiedener bistabiler Elemente der Steugespeichert Diese Informationen werden von der arith- erlogik 252 umfassen.
metischen Logikschaltung 204 und dem Zwischenspei- 65 Anhand von F i g. 2 wird nachfolgend eine Schreiboher-SohriMbregisler 224 geliefert. Sie werden ansehlic- operation, & h. eine Datenübertragung von der Periphe-UcikI im Zwischenspeicher 130 an Spcichcrstcllcn gc- ricsystcm-Schnittstcllensteuerung 118 zu einem ausgespeichert, welche durch dusZwisehcnipeicher-Adreßrc- wählten Peripheriegerät 214 beschrieben. Nach dem
11 - 12
Eingeben eines Kanalprogramms in die Anfangswar- werden, so erfolgt dies über Leitungen, welche über den teschlange eines entsprechenden Kanals wird von der aktivierten Teil der Auswahlschaltung 248 mit dem aus-Ein/Ausgabe-Steuerung 106 über die Peripheriesystem- gewählten Peripheriegerät verbunden sind. Der Be-Schnittstellensteuerung 118 ein Steuersignal in den Mi- fehlsdecoder 208 gibt in Beantwortung des Zustandsankroprocessor 126 gegeben, aufgrund dessen letzterer 5 forderungsbefehls vom Festwertspeicher 122 ein einen Dienstcode zur Einleitung eines neuen Pro- Schreibabtastsignal über das ODER-Gatter 256 und die gramms an die Ein/Ausgabe-Steuerung 106 liefert. Die- Auswahlschaltung 248 an das ausgewählte Peripherieser Dienstcode wird gesteuert durch die arithmetische gerät. Dieses Signal besagt, daß Information am Ein-Logikschaltung 204 aus dem Festwertspeicher 122 in gang des Gerätes steht. Der Befehlsdecoder 208 liefert das Register 212 überführt und dann über die arithmeti- 10 ebenfalls ein Signal über die Leitung 257 und die Aussehe Logikschaltung 204 zur Weitergabe über die Peri- wahlschaltung 248 an das ausgewählte Peripheriegerät, pheriesystem-Schnittstellensteuerung 118 an die Ein/ wobei diese Information besagt, daß die am Eingang Ausgabe-Steuerung 106 in das Register 206 eingegeben. stehende Information ein Befehl ist und nicht etwa zu Die Kanalnummern und das erste Kanalbefehls-Ein- speichernde Daten sind. Aufgrund der genannten Signagangsstellenprogramm CCE werden anschließend über 15 Ie wird das Peripheriegerät den Zustandsanforderungsdie Peripheriesystem-Schnittstellensteuerung 118 in die befehl decodieren oder in anderer Weise verarbeiten arithmetische Logikschaltung 204 und schließlich in den und gibt auf seinen Ausgangsleitungen 249 eine Infor-Zwischenspeicher 130 überführt Die Kanalnummer mation, welche die Arbeitsgeschwindigkeit, beispielsidentifiziert das Peripheriegerät, in welches Daten zuzu- weise die Bandgeschwindigkeit des betreffenden Perispeichern oder aus welchem Daten auszuspeichern sind. 20 pheriegerätes kennzeichnet, d. h. die obengenannte Ge-Die arithmetische Logikschaltung 204 bewirkt nunmehr, schwindigkeitskonstante. Das Peripheriegerät liefert daß die Kanalnummer für den Zwischenspeicher 130 weiterhin ein Signal an die sogenannte Zustandsleitung ausgelesen wird und erzeugt hieraus eine Adresse, die 247, um anzuzeigen, daß die angeforderte Information dem Festwert-Speicherregister 216 zugeführt wird. Dies den Ausgangsleitungen zugeführt ist. Der Zustandsanhat zur Folge, daß der Inhalt des durch die Adresse 25 forderungsbefehl wirkt nunmehr als Abfragesignal und benannten Speicherplatzes vom Festwertspeicher 122 läßt das Peripheriegerät bestimmte, Informationen erin das Register 212 und den Befehlsdecoder 208 überge- zeugen.
leitet wird. Die von der arithmetischen Logikschaltung Die angeforderte Information und das Zustandsab-204 erzeugte Adresse kann im einfachsten Fall eine mit tastsignal werden dem Lesepuffer 240 zugeführt, weider Kanalnummer identische Datenmenge oder eine 30 eher die Information an die Datenausgangsleitungen durch eine logische Operation mit der Kanalnummer 241 weitergibt und ein Steuersignal an eine der Steuererhaltene Datenmenge sein. In beiden Fällen wird die leitungen 243 legt, um der arithmetischen Logikschal-Kanalnummer zur Bestimmung eines Speicherplatzes tung 204 anzuzeigen, daß die geforderte Information im Festwertspeicher 122 benutzt, aus welchem die ge- empfangen worden ist Als Ergebnis hiervon liefert die wünschte Information entnommen werden soll. 35 arithmetische Logikschaltung 204 die Information über
Die dem Register 212 und dem Befehlsdecoder 208 die Leitungen 241 an den Zwischenspeicher 130. Aus der
zugeleitete Information wird von letzterem decodiert Dichteinformation, welche Teil der Funktionsmaske
Er liefert über die Leitungen 251 Steuersignale an die war, und der Geschwindigkeitskonstanten, die jetzt im Steuerlogik 252, wodurch derjenige Teil der Auswahl- Zwischenspeicher 130 gespeichert ist, kann die arithme-
schaltung 248 bestimmt wird, der zu aktivieren ist Als 40 tische Logikschaltung 204 diejenige Information erzeu-
Ergebnis dieser Signale erfolgt die Aktivierung des be- gen, welche zur Übertragung der Daten in das ausge-
treffenden Teils der Auswahlschaltung 248, so daß Da- wählte Peripheriegerät erforderlich ist Hierzu veran-
ten oder Steuersignale, welche der Auswahlschaltung laßt die arithmetische Logikschaltung 204, daß die
248 zum Schreibpuffer 244, dem Indexzähler 232 oder Dichteinformation und die Geschwindigkeitskonstante
dem Befehlsdecoder 208 zugeleitet werden, nunmehr an 45 aus dem Zwischenspeicher 130 ausgelesen und in ein
ein ausgewähltes Peripheriegerät 214 übertragen wer- nicht dargestelltes Register der arithmetischen Logik-
den. Alle vom ausgewählten Peripheriegerät an die Aus- schalter 204 eingegeben werden. Diese leitet durch
wahlschaltung 248 gelieferten Daten oder Signale ge- arithmetische Kombination dieser Informationen hier-
langen zum Lesespeicher 240. aus eine einzige Festwertspeicheradresse ab. Die Kom-
Die arithmetische Logikschaltung 204 läßt einen den 50 bination kann in einer einfachen Addition der durch die Beginn der Datenübertragung kennzeichnenden Geschwindigkeitskonstante und die Dichteinformation Dienstcode aus dem Festwertspeicher 122 auslesen und dargestellten numerischen Werte bestehen, wodurch über die Peripheriesystem-Schnittstellensteuerung 118 man eine Summe erhält welche der gewünschten der Ein/Ausgabe-Steuereinheit 106 zuführen. Hierdurch Adresse im Festwertspeicher 122 zugeordnet ist Der wird die Funktionsmaske, welche die Dichte, mit der die 55 durch diese Adresse definierte Speicherplatz im Fest-Daten auf dem Band gespeichert werden sollen, definie- wertspeicher 122 enthält eine Schreibimpulskonstante, rende Dichteinformationen enthält, über die Peripherie- die ihrerseits die Geschwindigkeit bestimmt, mit der Dasystem-Schnittstellensteuerung 118 an die arithmetische ten in das ausgewählte Peripheriegerät eingespeichert Logikschaltung 204 weitergegeben, welche diese Infor- werden, sowie andere Gerätekonstanten wie Bandanmationen schließlich zum Zwischenspeicher 130 weiter- 60 fangslücke, Bandendlücke usw. Diese Konstanten werleitet Als nächstes bewirkt die arithmetische Logik- den aus dem Festwertspeicher 122 ausgelesen und dem schaltung 204, daß ein Zustandsanforderungsbefehl aus Zwischenspeicher 130 zugeführt Aus der Dichteinfordem Festwertspeicher 122 gelesen und dem Register mation und der Bandgeschwindigkeitskonstanten wird 212 sowie dem Befehlsdecoder 208 zugeführt wird. Die- die Datengeschwindigkeit berechnet, mit der die Daten ser Befehl wird vom Register 212 über die arithmetische 65 übertragen werden, um die gewünschte Dichte zu errei-Logikschaltung 204 dem Schreibpuffer 244 zugeführt chen. Sofern die Daten auf allen Peripheriegeräten mit und stellt den Befehl für ein ausgewähltes Peripheriege- einer bestimmten vorgegebenen Dichte gespeichert rät dar. Wenn Daten in den Schreibpuffer eingegeben werden sollen, braucht keine besondere Dichteinforma-
13 14
tion aus der Zentraleinheit 102 geliefert zu werden, son- Ein/Ausgabesteuerung 106 geführt wird. Hierdurch
dem die Übertragungsgeschwindigkeit der Daten zu werden die in dem ausgewählten Peripheriegerat ge-
dem ausgewählten Peripheriegerät würde allein durch speicherten Daten oder ein Teil hiervon über die Peri-
die Geschwindigkeits^onstante des Gerätes bestimmt pheriesystem-Schnittstellensteuerung 118 der arithme-
Ein bestimmtes Bit im Funktionsmasken-Setzbefehl s tischen Logikschaltung 204 zur vorübergehenden Speiwird anschließend durch die arithmetische Logikschal- cherung im Zwischenspeicher 130 zugeleitet Sobald der tung 204 überprüft, um festzustellen, ob zusätzliche Be Indexzähler 232 bis zu einem vorgegebenen Zählerfehle im Kanalprogramm vorhanden sind. Da für die stand herabgezählt hat, gibt er über die Leitung 233 ein Datenübertragungsoperation mehrere Befehle vorhan- Signal an die arithmetische Logikschaltung 204, welche den wären, bewirkt die arithmetische Logikschaltung io hieraufhin bewirkt, daß ein erstes Datenzeichen aus 204 die Übertragung eines Bewegungsadressen-Dienst- dem Zwischenspeicher 130 gelesen und dem Schreibcodes vom Festwertspeicher 122 zur Peripheriesystem- puffer 244 zugeleitet wird. Gesteuert durch die arithme-Schnittstellensteuerung 118 und letztlich zur Ein/Aus- tische Logikschaltung 204 wird ferner die Schreibimgabesteuerung 106. Aufgrund dieses Befehls überträgt pulskonstante aus dem Zwischenspeicher 130 entnomdie Ein/Ausgabesteuerung 106 den nächsten Befehl des is men und in das Indexregister 228 überführt Der Be-Kanalprogramms an die Peripheriesystem-Schnittstel- fehlsdecoder 208 signalisiert nach Decodierung des in lensteuerung 118 und die arithmetische Logikschaltung das Register 212 eingegebenen Befehls dem Indexregi-204. An dieser Stelle des Kanalprogramms kann jeder ster 228, die Schreibimpulskonstante in den Indexzähler einer Vielzahl von Befehlen übertragen werden, bei- 232 zu überführen, um diesen auf einen der Schreibimspielsweise ein Gerätestartbefehl, ein Bandladebefehl 20 pulskonstanten entsprechenden Wert zu setzen. Der und verschiedene Bandpositionierungsbefehle. Befehlsdecoder 208 stellt außerdem den' zuvor aktivier-
Sind alle zur Vorbereitung des Peripheriegerätes auf ten Taktgeber zurück und schaltet einen anderen der
die Speicherung oder Wiedergabe von Daten erforderli- Taktgeber 236 ein, mit dessen Ausgangsimpulsen der
chen Operationen erledigt, so wird von der Ein/Ausga- Indexzähler 232 fortgeschaltet wird. Der betreffende
besteuemng 106 ein Schreibbefehl an die arithmetische 25 Taktgeber ist derjenige, welcher zur Messung des Ab-
Logiksehaltung 204 gegeben. Da davon ausgegangen Standes zwischen den auf einem Band zu speichernden
wird, daß das Peripheriegerät für die Datenspeicherung Zeichen dient Da dieser Abstand relativ klein ist ist
vorbereitet ist d. h. das Magnetband geladen und auf die auch der zeitliche Abstand zwischen den Impulsen die-
Bandanfangsmarke eingestellt ist, besteht die nächste ses Taktgebers relativ kurz.
Operation im Einleiten des Bandlaufes über die Bandan- 30 Der Indexzähler schaltet mit jedem von dem gerade fangslücke. Hierzu bewirkt die arithmetische Logik- eingeschalteten Taktgeber ankommenden Impuls um schaltung 204 aufgrund eines Schreibbefehls aus der einen Schritt weiter zurück. Sobald der Indexzähler 232 Ein/Ausgabesteuerung 106 das Auslesen des nächsten seinen Endstand erreicht gibt er über das ODER-Gatter Befehls aus dem Festwertspeicher 122. Der Befehlsde- 256 und die Selektorschaltung 248 einen Impuls an das coder 208 decodiert diesen Befehl und läßt die arithme- 35 ausgewählte Peripheriegerät welches dann das im tische Logikschaltung 204 die im Zwischenspeicher 130 Schreibpuffer 244 enthaltene Datenzeichen speichert gespeicherte Bandanfangskonstante in das Indexregi- Jedesmal wenn der Indexzähler 232 seinen Endstand ster 228 überführen. Der Befehlsdecoder 208 bewirkt erreicht und einen Abtastimpuls an das ODER-Gatter ferner, daß das Indexregister 228 diese Konstante in den 256 liefert, sendet er gleichzeitig einen Impuls an das Indexzähler 232 eingibt, um diesen auf einen durch die 40 Indexregister 228, aufgrund dessen das Indexregister er-Bandanfangskonstante definierten Zählerstand zu set- neut die Schreibimpulskonstante dem Indexzähler 232 zer Anschließend wird gesteuert durch die arithmeti- zuführt und diesen zurückstellt Dann wird das nächste sehe Logikschaltung 204 ein Schreibbefehl, und zwar ein Datenzeichen dem Schreibpuffer 244 zugeleitet und anderer als derjenige aus der Ein/Ausgabesteuerung zwar als Folge des Signals vom Indexzähler 232 über die 106, aus dem Festwertspeicher 122 gelesen und in den 45 Leitung 233 zur arithmetischen Logikschaltung 204. So-Schreibpuffer 244 eingespeichert. Der Befehlsdecoder bald der Indexzähler 232 wieder bis auf seinen Endstand 208 leitet nach der Decodierung eines anderen Befehls herabgezählt hat wird das Zeichen dem ausgewählten aus dem Festwertspeicher 122 über die Auswahlschal- Peripheriegerät zugeleitet
tung 248 einen Abtastimpuls sowie ein Signal dem aus- Der oben beschriebene Prozeß der Datenzufuhr zu gewählten Peripheriegerät zu, wobei dieses Signal an- 50 dem Peripheriegerät hält an, bis diesem ein vollständizeigt, daß die am Eingang des ausgewählten Gerätes ger Datensatz übertragen worden ist Anschließend bestehende Information aus dem Schreibpuffer ein Befehl wirkt die arithmetische Logikschaltung 204, daß die ist Das ausgewählte Peripheriegerät setzt aufgrund des Start/Stoplücken-Konstante des ausgewählten Periphe-Schreibbefehls aus dem Schreibpuffer 244 den Band- riegeräts aus dem Zwischenspeicher 130 in das Indexretransport in Gang. Der Befehlsdecoder 208 aktiviert ei- 55 gister 228 übertragen wird. Sie gelangt dann zum Indexnen der Taktgeber 236, welcher Ausgangsimpulse an zähler 232 und setzt diesen auf den durch die Konstante den Indexzähler 232 liefert Der gerade ausgewählte vorgegebenen Wert Der aktivierte Taktgeber 236 kann Taktgeber ist derjenige, welcher für die Zeitgabe über zurückgestellt und ein anderer Taktgeber aktiviert werdie Bandanfangslücken dient und da diese Anfangslük- den oder der bereits aktivierte Taktgeber bleibt in Beken dann ziemlich lang sind im Vergleich beispielsweise ω trieb. Dies hängt von den Zeitgabeanforderungen für zu den Start/StoplUcken, ist die Pause zwischen den die Start/Stoplücke ab. In beiden Fällen fängt der Index-Taktimpulsen dieses Taktgebers ziemlich lang. Mit je- zähler 232 beim Eintreffen eines Taktimpulses an zudem dem Indexzähler 232 zugeführten Impuls zählt die- rückzuzählen. Soll, nachdem der Indexzähler 232 über ser um einen Schritt rückwärts. Währenddessen bewirkt die Start/Stoplücke hinweggelaufen ist, ein anderer Dadie arithmetische Logikschaltung 204, daß ein den Be- 65 tensatz in das ausgewählte Peripheriegerät übertragen ginn der Datenübertragung kennzeichnender Dienst- werden, so gibt der Indexzähler ein Signal an die arithmcode aus dem Festwertspeicher 122 gelesen und über teische Logik^ehaltung 204. Dies geschieht, nachdem die die Peripheriesystem-Schnittstellensteuerung 118 an die arithmetische Logikschaltung 204 einen Schreibbefehl
15 16
von der Ein/Ausgabesteuerung 106 erhalten hat, wel- Nr. 1 angeschlossen. In ähnlicher Weise sind die übrigen eher andeutet, daß ein anderer Datensatz übertragen Peripheriegeräte Nr. 2 bis Nr. 8 über weitere UND-werden solL Aufgrund des Signals vom Indexzähler 232 Gatter mit den Leitungen 249 bzw. 247 verbunden. Beim bewirkt die arithmetische Logikschaltung 204, daß die letzten Peripheriegerät Nr. 8 stehen die UND-Gatter Schreibimpulskonstante in das Indexregister 228 und 5 310 mit den Leitungen 249 und das UND-Gatter 314 mit dann in den Indexzähler 232 eingegeben wird und daß der Leitung 247 in Verbindung. Weitere UND-Gatter ferner das erste Datenzeichen des nächsten Datensatzes 320, 322 und 324 sind mit den Eingangsleitungen, der aus dem Zwischenspeicher 130 ausgelesen und dem Abtastleitung und den Daten/Befehlsinformationslei-Schreibpuffer 244 zugeführt wird. Die Übertragung des tungen des Peripheriegeräts Nr. 1 verbunden. In ähnlinächsten Datensatzes zum ausgewählten Peripheriege- io eher Weise stehen UND-Gatter mit den betreffenden rät erfolgt dann in der oben hinsichtlich des ersten Da- Leitungen der übrigen Peripheriegeräte in Verbindung, tensatzes beschriebenen Weise. Der Ausgang des Schreibpuffers 244 ist an jede der
Es kann während der Speicherung der Daten notwen- Gattergruppen 320 usw. bis 330 angeschlossen. Eine Abdig sein, mehrere Daten aus der Ein/Ausgabesteuerung tastleitung 350, weiche vom ODER-Gatter 256 in F i g. 2 106 in die arithmetische Logikschaltung 204 und den 15 kommt, ist an die UND-Gatter 322 usw. bis 332 ange-Zwischenspeicher 130 zu übertragen. Dies kann wäh- schlossen. In ähnlicher Weise ist die Leitung 257 (vgL rend der Schreiboperation der Daten auf das Band aus- F i g. 2) mit den UND-Gattern 324 usw. bis 334 verbungeführt werden. Wenn alle Daten, die auf dem Band den. Obwohl keine Treiber oder Empfängerschaltung gespeichert werden sollen, von der Ein/Ausgabesteue- für die Zufuhr bzw. den Empfang von Daten und Befehrung 106 über die Peripheriesystem-Schnittstellensteue- 20 len dargestellt ist, können solche Treiber und Empfänrung 118 an die arithmetische Logikschaltung 204 und ger auf der Eingangs- und/oder Ausgangsseite der Se den Zwischenspeicher 130 übertragen sind, erzeugt die lektorschaltung gemäß F i g. 3 vorhanden sein. Peripheriesystem-Schnittstellensteuerung ein Signal für Die Auswahl eines Peripheriegeräts, zu dem Informadie arithmetische Logikschaltung, welches anzeigt, daß tionen übertragen oder aus dem Informationen abgerukeine weiteren Daten zu übertragen sind. Nach der 25 fen werden sollen, erfolgt dadurch, daß die Steuerlogik Übertragung des letzten Datenzeichens des letzten Da- 252 eine bestimmte Gruppe von UND-Gattern in der tensatzes bewirkt die arithmetische Logikschaltung 204, Selektorschaltung aktiviert Ist beispielsweise das Peridaß die Endlückenkonstante aus dem Zwischenspeicher pheriegerät Nr. 1 das ausgewählte Gerät, dem Informa-130 ausgelesen und in das Indexregister 238 eingegeben tionen zugeführt werden sollen, dann gibt die Steuerlowird. Sie gelangt zum Indexzähler 232 und setzt diesen 30 gik 252 ein Aktivierungssignal an die UND-Gatter 320, auf den durch die Konstante gegebenen Wert, wonach 322 und 324. Die im Schreibpuffer 244 enthaltene Inforein bestimmter Taktgeber 236 aktiviert wird und an- mation wird dann den Eingangsleitungen des Periphefängt, den Indexzähler 232 mit seinen Ausgangsimpul- riegeräts Nr. 1 angeboten, und bei Zufuhr eines Abtastsen fortzuschalten. Erreicht der Indexzähler 232 seinen impulses über die Leitung 350 nimmt das Gerät diese Endstand, so gibt er ein Signal an die arithmetische Lo- 35 Informationen auf. Die Auswahl eines Peripheriegerägikschaltung 204, welche dann einen Anhaltebefehl aus tes, aus dem Informationen ausgespeichert werden soll, dem Festwertspeicher 122 liest und in den Schreibpuffer wird in ähnlicher Weise durchgeführt Soll beispielswei-244 eingibt. Der Befehlsdecoder 208 liefert aufgrund se Information aus dem Peripheriegerät Nr. 1 ausgeeines solchen Befehls einen Abtastimpuls über das speichert werden, so gibt die Steuerlogik ein Aktivie-ODER-Gatter 256 und die Selektorschaltung 248 an das *o rungssignal an die UND-Gatter 304 und 306, so daß Peripheriegerät. Dieses nimmt den Anhaltebefehl auf jegliche Information auf den Ausgangsleitungen des Pe- und hält das Band an. ripheriegeräts den Leitungen 249 und 247 zugeführt
Eine Leseoperation wird in ähnlicher Weise ausge- wird und in den Schreibpuffer 240 gemäß F i g. 2 überführt, mit Ausnahme natürlich, daß Daten aus dem peri- tragen werden kann.
pheren Gerät in die Ein/Ausgabesteuereinheit 106 über- 45 F i g. 4 zeigt als Beispiel die Ausbildung einer Logiktragen werden. Wie im Fall der Schreiboperation wird schaltung im Peripheriegerät, mit deren Hilfe die Gedas Peripheriegerät zunächst abgefragt, um dessen Ge- schwindigkeitskonstante des betreffenden Peripherieschwindigkeitskonstante zu erhalten, welche zusammen geräts an die zugehörige Peripheriesteuereinheit übermit der Dichteinformation zur Berechnung der für die tragen werden kann. Diese Logik enthält einen Decoder Datenausspeicherung aus dem betreffenden Peripherie- 50 412 für die Aufnahme der vom Selektor an die Leitungerät nötigen Gerätekonstanten dient Diese Konstan- gen 430 abgegebenen Informationen, der der Leitung ten werden zum Setzen des Indexzählers 232 benutzt, 450 zugeführten Abtastimpulse und der der Leitung 457 welcher zu gegebenen Zeitpunkten die Zeitimpulse er- zugeleiteten Daten/Befehlssignale. Diese Informationen zeugt. Die Leseimpulskonstante, die die Lesegeschwin- und Signale können ihrerseits entsprechenden Decoderdigkeiit aus dem Peripheriegerät bestimmt, hat densel- 55 ausgangsleitungen 416 zur Übertragung zu einem Bandben Wert wie die Schreibimpulskonstante. Die aus dem aufzeichnungs- und Wiedergabegerät 420 zugeführt Peripheriegerät entnommenen Daten werden über die werden. Das Gerät 420 enthält den Bandantrieb, den Selektorschaltung 248 dem Schreibpuffer 240 zugeleitet Aufzeichnungskopf, den Lesekopf usw. einer üblichen und von dort über die arithmetische Logikschaltung 204 Magnetbandeinheit Die Logik umfaßt ferner einen zum Zwischenspeicher 130. Die Daten gelangen dann eo Speicher 408 für die Gerätegeschwindigkeitskonstante, zur Peripheriesystem-Schnittstellensteuerung 118 und Die Ausgänge dieses Speichers 408 sind mit mehreren werden von dort zur Ein/Ausgabesteuereinheit 106 ODER-Gattern 404 und 410 verbunden, welche ihrerübertragc · seits an die Ausgangsleitungen 449 und die Zustandslei-
F i g. 3 zeigt das Schaltbild der in F i g. 2 verwendeten tung 447 des Geräts angeschlossen sind. Zur weiteren Auswsihl- oder Selektorschaltung 248. Sie ist an acht 65 Erläuterung der Verbindung zwischen dem Peripherie-
verschiedene Peripheriegeräte angeschlossen. Die gerät gemäß F i g. 4 und der Selektorschaltung 248 in
UND-Gatter 304 und 306 z. B. sind an die Ausgangslei- Fig. 3 sei angenommen, daß das Peripheriegerät Nr. 1
tungen und die Zustandslcitung des Peripheriegeräts angewählt worden ist. In diesem Fall sind die Leitungen
17 18
430 an die UND-Gatter 320 in F i g. 3, die Leitung 450 an das UND-Gatter 332 und die Leitung 457 an das UND-Gatter 324 angeschlossen. Die Leitungen 449 in F i g. 4 wären an die UND-Gatter 304 in F i g. 3 und die Leitung 447 in Fig.4 an das UND-Gatter 306in Fig.3 geführt Wie oben bereits erwähnt wurde, schickt die Peripheriesteuereinheit nach Empfang der Funktionsmaske den Zustandsanforderungsbefehl an das ausgewählte Peripheriegerät Dieser Befehl wird über die Leitungen 430 dem Decoder 412 zugeführt, der nach Eingang eines to Abtastimpulses über die Leitung 450 den Zustandsabfragebefehl decodiert und ein Signal an den Geschwindigkeitskonsttnten-Speicher 408 gibt Diese leitet aufgrund des genannten Signals die gespeicherte Geschwindigkeitskonstante den ODER-Gattem 404 zu und schickt einen Zustandsimpuls an das ODER-Gatter 410. Die Geschwindigkeitskonstante und der Zustandsimpuls gelangen hierdurch zu den Leitungen 449 und 447, auf denen sie schließlich in den Lesespeicher 240 gemäß F i g. 2 übertragen werden. Auf diese Weise wird die Geschwindigkeitskonstante des angewählten Peripheriegeräts aus diesem abgerufen.
In dem Peripheriegerät können verschiedene Anordnungen zur Bereitstellung der Geschwindigkeitskonstanten für die Peripheriesteuereinheit vorgesehen sein. Beispielsweise könnten der Decoder 412 und der Geschwindigkeitskonstanten-Speicher 408 durch einen Umsetzer ersetzt werden, der bei Eingang des Zustandsanforderungsbefehls diesen Befehl in die Geschwindigkeitskonstante des Gerätes übersetzt und die- se der Peripheriesteuereinheit zuleitet
In der beschriebenen Weise können Lese- und Schreiboperationen in Verbindung mit dem peripheren Untersystem entsprechend der Art und den Eigenschaften der angeschlossenen Peripheriegeräte mit optimaler Übertragungsgeschwindigkeit durchgeführt werden. Vor der Datenübertragung zwischen Peripheriegerät und Zentraleinheit fragt die Peripheriesteuereinheit von dem betreffenden Peripheriegerät dessen Schreib/Lesegeschwindigkeit ab. und aus diesem Signal in Verbin- dung mit einem Dichtesignat aus der Zentraleinheit wird eine Schreib/Leseimpulskonstante berechnet welche die Datenübertragungsgeschwindigkeit steuert Hierdurch können Peripheriegeräte mit unterschiedlichen Arbeitsgeschwindigkeiten im peripheren Untersystem eingesetzt werden, ohne daß innerhalb der Peripheriesteuereinheit irgendwelche Änderungen ihrer Logikschaltung erforderlich wären.
Hierzu 3 Blatt Zeichnungen so

Claims (11)

Patentansprüche:
1. Verfahren zur durch eine Peripheriesteuereinheit gesteuerten Informationsübertragung zwischen einer Zentraleinheit einer Datenverarbeitungsanlage und mehreren mit unterschiedlichen Arbeitsgeschwindigkeiten arbeitenden Peripheriegeräten, welche zur Ermittlung der geeigneten übertragungsgeschwindigkeit ein ihre jeweilige Arbeitsgeschwindigkeit kennzeichnendes Signal liefern und wobei die Peripheriesteuereinheit die anschließende Informationsübertragung zwischen Peripheriegerät und Zentraleinheit mit einer der Arbeitsgeschwindigkeit des betreffenden Peripheriegerätes entsprechenden Übertragungsgeschwindigkeit steuert, d a durch gekennzeichnet, daß
a) die Zentraleinheit (102) einen das ausgewählte Peripheriegerät (114) bezeichnenden Befehl an die Peripheriesteuereinheit (110) gibt,
b) die Peripheriesteuereinheit (UO) an das im genannten Befehl bezeichnete Peripheriegerät (114) ein Abfragesignal schickt,
c) das ausgewählte Peripheriegerät (114) ein seine Arbeitsgeschwindigkeit kennzeichnendes Geschwindigkeitskonstantensignal an die Peripheriesteuereinheit (110) liefert und
d) die Peripheriesteuereinheit (110) aus dem decodierten Geschwindigkeitskonstantensignal und aus den für die Art der zu übertragenden Informationen kennzeichnenden Signalen ein die Übertragungsgeschwindigkeit steuerndes Signal erzeugt
35
2. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Schritte:
e) Bei Eingang eines Abtastimpulses führt das Peripheriegerät (114) die Einspsicherung oder Ausspeicherung einer Datengruppe durch,
f) die Peripheriesteuereinheit (HO) erzeugt einen durch die Geschwindigkeitskonstante des betreffenden Peripheriegerätes bestimmten Schreib/Lese-Impulsindex,
g) die Peripheriesteuereinheit (HO) gibt in durch den Schreib/Leseimpulsindex bestimmten Zeitabständen Abtastimpulse an das Peripheriegerät (114).
50
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
h) die Zentraleinheit (102) an die Peripheriesteuereinheit (110) eine der Dichte (Bit pro cm Aufzeichnungsspur) der zu übertragenden Daten entsprechende Dichteinformation abgibt, worauf die Peripheriesteuereinheit (110) das Abfragesignal und hierauf das Peripheriegerät (114) das Geschwindigkeits-Konstantensignal liefert,
i) die Peripheriesteuereinheit (110) mehrere Datengeschwindigkeitswerte an verschiedenen Plätzen eines Speichers (130) speichert,
j) die Peripheriesteuereinheit (110) die Dichteinformation mit dem Geschwindigkeits-Konstantensignal zu einem Index kombiniert, welcher einen Speicherplatz im zuvorgenannten Speicher (130) bezeichnet, und
k) die Datenübertragung zwischen Peripheriegerät (114) und Peripheriesteuereinheit (HO) mit einer dem Datengeschwindigkeitsindex im genannten Speicherplatz entsprechenden Arbeitsgeschwindigkeit erfolgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß sich die Informationsübertragung gemäß Schritt (k) aus folgenden Teilschritten zusammensetzt:
m) Die Peripheriesteuereinheit (110) setzt einen Zähler (232) auf einen dem Datcngcschwindigkeitsindex im genannten Speicherplatz entsprechenden Zählerstand,
n) der Zähler (232) wird schrittweise bis zu einem vorgegebenen Zählerstand zurückgeschaltet und sendet dann einen Abtastimpuls an das ausgewählte Peripheriegerät (114),
o) beim Eintreffen des Abtastimpulses beginnt das Peripheriegerät (114) mit der Einspeicherung der ihm von der Peripheriesteuereinheil (110) zugeführten Daten,
p) die Schritte (m) bis (o) werden so oft wiederholt, bis eine vorgegebene Anzahl von Datenzeichen eingespeichert ist.
5. Datenverarbeitungsanlage zur Durchführung des Verfahrens nach Anspruch 1 mit einer Zentraleinheit, einer Peripheriesteuereinheit sowie mehreren mit unterschiedlichen Arbeitsgeschwindigkeiten arbeitenden Peripheriegeräten, von denen jedes einen Geber für ein seine Arbeitsgeschwindigkeit kennzeichnendes Signal aufweist, dadurch gekennzeichnet,
daß als Geber ein Speicher (408) durch ein von der Peripheriesteuereinheit (110) übertragenes Abfragesignal ansteuerbar ist,
daß ein auf einen Befehl aus der Zentraleinheit (102) ansprechender Mikro-Prozessor (126) zur Erzeugung und Aussendung des Abfragesignals vorgesehen ist,
und daß ein Datenregister (118) sowie eine auf das Geschwindigkeitssignal ansprechende Geräte-Schnittstellensteuereinheit (134) vorhanden sind, welche die Datenübertragung zwischen dem Periphieriegerät (114) und dem Datenregister mit einer dem Geschwindigkeitssignal entsprechenden Arbeitsgeschwindigkeit steuert
6. Datenverarbeitungsanlage nach Anspruch 5 zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet,
daß jede der peripheren Speichereinrichtungen (114, 214) zum Einspeichern oder Ausspeichern jeweils einer Datengruppe beim Auftreten eines Abtastimpulses eingerichtet ist
daß die Übertragungseinrichtung mit einem Indexregister (228) zur Speicherung von Schreib/Leseimpulsindices versehen ist welche den Impulsabstand der die Schreib/Leseoperation auslösenden Abtastimpulse bestimmen,
und daß eine bei Eingang eines Schreib/Leseindex einen Abtastimpuls erzeugende Gcräte-Schnittsiellensteuereinheit (134) sowie eine in Abhängigkeil vom Geschwindigkeitssignal den Schreib/Leseimpulsindex aus dem Speicher (130) zum Abtastimpulserzeuger (134) übertragende Einrichtung vorhanden sind.
3 4
7. Datenverarbeitungsanlage nach Ansprüche, Gerätekonstanten an das Peripheriegerät (114,214)
dadurch gekennzeichnet, daß jedes Peripheriegerät liefert
(114,214) an die Geräte-SchnittsteUensteuereinheit
(134) angeschlossene Ausgangsleitungen (449) , ei-
nen Speicher (40β) für die Geschwindigkeitskonstan- 5
S te sowie einen auf das Abfragesignal ansprechenden
und die Aussendung des Ge^hwindigkeitssignals Das periphere Untersystem einer Datenverarbei-
% steuernden Decoder (412) enthält. tungsanlage umfaßt ein oder mehrere periphere Geräte
ti
8. Datenverarbeitungsanlage nach einem der An- zur Speicherung oder Wiedergabe von Daten sowie eijf Sprüche 5 bis 7, dadurch gekennzeichnet, 10 ne Peripheriesteuerehiheit, welche die Datenübertra-
|| daß-tine zwischen Zentraleinheit (102) und Periphe- gung zwischen den Peripheriegeräten und der Zentral-
if riegerät (114) eingeschaltete Peripheriesteuereinheit einheit CPU steuert Die Operationen der Peripherie-
§ (110) einen Speicher (130) für in einem Befehl aus der Steuereinheit werden durch Befehle aus einem in der
Zentraleinheit enthaltene, die Dichte (Bit pro cm Zentraleinheit gespeicherten Programm bestimmt Die
R> Aufzeichnungsspur) der zu übertragenden Daten 15 Befehle werden der Peripheriesteuereinheit zugeleitet,
ff bestimmende Dichteinformationen enthält, welche die Befehle ausführt, die angegebenen Operati-
daß ein an verschiedenen Speicherplätzen mehrere onen durchführt und entsprechende Zustandsinformati-
Datengeschwindigkeitsindices aufnehmender Spei- onen an die Zentraleinheit liefert In Abhängigkeit von
eher (122) vorhanden ist Befehlen der Zentraleinheit kann zwar die Peripherie-
daß eine Logikschaltung (204) zur Kombination von 20 Steuereinheit eine Vielzahl von Operationen ausführen,
Dichteinformation und Geschwindigkeitssignal vor- alle Operationen beinhalten aber schließlich eine Zufuhr
gesehen ist die hieraus den Speicherplatz des züge- von Daten zu den Peripheriegeräten oder den Abruf
hörigen Datengeschwindigkeitsindex ermittelt von Daten aus diesen Geräten. Als periphere Informa-
und daß ein den Datengeschwindigkeitsindex aus tionsspeicher dienen beispielsweise Magnetbandgeräte,
dem angegebenen Speicherplatz abrufendes Fest- 25 Magnetplattenspeicher und andere. Für jede Art von
wertspeicher-Adrftßregister (216) sowie eine die Speichergerät gibt es verschiedene Modelle, welche un-
Abtastimpulse denn Peripheriegerät zuleitende Ge- terschied'iche Lese/Schreibkapazität, insbesondere eine
räte-Schnittstellensteuereinheit (134) vorhanden unterschiedliche Lese/Schreibgeschwindigkeit haben,
sind. welche im Fall eines Magnetbandes oder einer Magnet-
9. Datenverarbeitungsanlage nach Anspruch 8, 30 platte der Bewegungsgeschwindigkeit dieses Speicherdadurch gekennzeichnet, daß die Geräte-SchiKttstel- mediums entspricht Die Flexibilität einer Datenverarlensteuereinheit (134) ein Indexregister (228), einen beitungsanlage läßt sich verbessern, wenn das System Indexzähler (232) sowie Taktgeber (236) enthält, von und insbesondere seine Peripheriesteuereinheit mit Pedenen jeweils einer den Zähler von einem durch den ripheriegeräten unterschiedlicher Schreib/Lesege-Dichtegeschwindigkeitsindex bestimmten Anfangs- 35 schwindigkeit zusammenarbeiten kann. Bei bekannten zustand bis zu einem vorgegebenen Endzustand her- Datenverarbeitungsanlagen findet in der Peripherieabzählt bei dem der Zähler (232) einen Abtastimpuls Steuereinheit eine festverdrahtete Logik Anwendung, erzeugt. mit deren Hilfe die Peripheriesteuereinheit mit be-
10. Datenverarbeitungsanlage nach Anspruch 9, stimmten peripheren Geräten zusammenarbeiten kann, dadurch gekennzeichnet daß die Geräte-Schnittstel- 40 Soll jedoch eine solche Peripheriesteuereinheit mit anlensteuereinheit (134) ferner ein Schreibpufferregi- deren Peripheriegeräten zusammengeschaltet werden, ster (244) und ein Lesepufferregister (240) sowie eine so muß die Hardware-Logik in der Peripheriesteuereinauf Befehle aus der Zentraleinheit (102) ansprechen- heit geändert und den anderen Geräten angepaßt werde Steuerlogikschaltung (252) zum wahlweisen An- den. Diese Änderungen betreffen beispielsweise die Leschluß des einen oder des anderen Pufferregisters an 45 se/Schreibzeitfolge der Peripheriesteuereinheit, damit das Peripheriegerät aufweist. diese mit zusätzlichen Peripheriegeräten zusammenwir-
11. Datenverarbeitungsanlage nach einem der An- ken kann. Derartige Änderungen der Schaltlogik sind Sprüche 5 bis 10, dadurch gekennzeichnet zeitraubend und teuer.
daß ein Festwertspeicher (122) zur Speicherung der Die Erfindung betrifft ein Verfahren gemäß Gat-Abfragebefehle und mehrerer die Gerätekonstanten 50 tungsbegriff des Anspruchs 1 und eine Datenverarbeieines oder mehrerer Peripheriegeräte (114) darstel- tungsanlage zur Durchführung dieses Verfahrens. Ein lender Konstanten vorhanden ist solches Verfahren läßt sich der DE-OS 21 48 906 entdaß eine beim Eintreffen eines einen Datendichte- nehmen, wo ein als Fernschreibmaschine ausgebildetes code enthaltenden Befehls aus der ZentraSeinheit Peripheriegerät ein seine Arbeitsgeschwindigkeit kenn- (102) den Abfragebefehl aus dem Festwertspeicher 55 zeichnendes Signal an den die Informationsübertragung (122) auslesende und zum Peripheriegerät (114,214) steuernden Leitungsadapter gibt Die Abgabe dieses sendende Logikschaltung (204) vorgesehen ist Geschwindigkeitskennzeichnungssignals wird an der daß ein Speicher (130) für die Speicherung des Fernschreibmaschine selbst ausgelöst, indem die Wa-Dichtecodes sowie der Geschwindigkeitskonstanten genrücklauftaste betätigt wird. Dabei wird ein vorgegedes Peripheriegeräts und eine Logikschaltung (204) 60 benes Standardsignal, nämlich das Wagenrücklaufsizur Kombination dieser beiden Größen vorhanden gnal, an den Leitungsadapter abgegeben und dieser ersind, wodurch ein Speicherplatz im Festwertspei- mittelt durch Decodieren dieses Standardsignals, dessen eher (122) bestimmt ist, Impulswiederholungsfrequenz und daneben auch den daß ein Festwertspeicher-Adreßregister (216) zum verwendeten Fernschreibcode. Dabei muß bei Auslö-Ausspeichern der Gerätekonstanten aus dem er- 65 sung des Wagenrücklaufs und damit des die Arbeitsgewähnten Speicherplatz vorgesehen ist und schwindigkeit des Penpheriegeräts kennzeichnenden daß die Geräte-Schnittstellensteuereinheit (134) Ab- Signals bereits eine Nachrichtenverbindung zwischen tastimpulse im Abstand entsprechend der genannten dem betreffenden Peripheriegerät und dem Leitungs-
DE2460825A 1974-01-04 1974-12-21 Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens Expired DE2460825C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/430,837 US3950735A (en) 1974-01-04 1974-01-04 Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem

Publications (2)

Publication Number Publication Date
DE2460825A1 DE2460825A1 (de) 1975-07-10
DE2460825C2 true DE2460825C2 (de) 1985-09-19

Family

ID=23709267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2460825A Expired DE2460825C2 (de) 1974-01-04 1974-12-21 Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens

Country Status (7)

Country Link
US (1) US3950735A (de)
JP (1) JPS5830611B2 (de)
CA (1) CA1051558A (de)
DE (1) DE2460825C2 (de)
FR (1) FR2257113B1 (de)
GB (1) GB1469731A (de)
IT (1) IT1026197B (de)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044389A (en) * 1976-03-19 1977-08-23 Ampex Corporation Method and apparatus for measuring the speed at which a tape was recorded
US4052702A (en) * 1976-05-10 1977-10-04 Kenway Incorporated Circuit for interfacing microcomputer to peripheral devices
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4115852A (en) * 1976-12-07 1978-09-19 Harris Data Communications, Inc. Microprogrammed controller
GB1561961A (en) * 1977-04-20 1980-03-05 Int Computers Ltd Data processing units
US4204250A (en) * 1977-08-04 1980-05-20 Honeywell Information Systems Inc. Range count and main memory address accounting system
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
JPS5837629B2 (ja) * 1978-02-13 1983-08-17 オリンパス光学工業株式会社 計数表示方式
US4181955A (en) * 1978-06-02 1980-01-01 Mathematical Applications Group, Inc. Apparatus for producing photographic slides
US4246637A (en) * 1978-06-26 1981-01-20 International Business Machines Corporation Data processor input/output controller
CA1159143A (en) * 1978-12-26 1983-12-20 Stanley I. Friedman Write control apparatus
US4272790A (en) * 1979-03-26 1981-06-09 Convergence Corporation Video tape editing system
US4395756A (en) * 1981-02-17 1983-07-26 Pitney Bowes Inc. Processor implemented communications interface having external clock actuated disabling control
JPS57164355A (en) * 1981-03-31 1982-10-08 Fujitsu Ltd Input and output interface device
US4504130A (en) * 1982-09-27 1985-03-12 Coherent Communications, Inc. System for recording a time code signal on motion picture film
US4722070A (en) * 1982-12-21 1988-01-26 Texas Instruments Incorporated Multiple oscillation switching circuit
JPS59185069A (ja) * 1983-04-04 1984-10-20 Mitsubishi Electric Corp 記録媒体読み出し制御システム
US4872107A (en) * 1983-04-22 1989-10-03 International Business Machines Corporation Floppy disk controller with means to change clock rate automatically
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
JPS6241714U (de) * 1985-08-30 1987-03-12
JPS62210436A (ja) * 1986-03-11 1987-09-16 Minolta Camera Co Ltd カメラのデ−タ伝送装置
JPH0525082Y2 (de) * 1986-04-04 1993-06-24
US6279108B1 (en) * 1987-06-02 2001-08-21 Seagate Technology Llc Programmable microcontroller architecture for disk drive system
US5214761A (en) * 1989-05-08 1993-05-25 Wang Laboratories, Inc. Real-time adjustable-transform device driver for physical devices
US5257350A (en) * 1989-08-10 1993-10-26 Apple Computer, Inc. Computer with self configuring video circuitry
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JPH04233059A (ja) * 1990-06-25 1992-08-21 Internatl Business Mach Corp <Ibm> 情報処理装置
EP0484905A3 (en) * 1990-11-09 1994-12-14 Brier Technology Interface for disk drives
US5996027A (en) * 1992-12-18 1999-11-30 Intel Corporation Transmitting specific command during initial configuration step for configuring disk drive controller
JP2547842Y2 (ja) * 1993-03-09 1997-09-17 株式会社金澤製作所 吊り具
US5455954A (en) * 1993-12-22 1995-10-03 Adaptec, Inc. Host interrupt signal generation circuit for controlling an auto read operation in a disk drive controller
US5634081A (en) * 1994-03-01 1997-05-27 Adaptec, Inc. System for starting and completing a data transfer for a subsequently received autotransfer command after receiving a first SCSI data transfer command that is not autotransfer
US5701514A (en) * 1994-04-01 1997-12-23 International Business Machines Corporation System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate
US5590336A (en) * 1994-10-25 1996-12-31 Microsoft Corporation Method and apparatus for performing overlapping service of multiple IDE peripheral devices
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US5805925A (en) * 1995-12-13 1998-09-08 Motorola Inc. Apparatus and method for controlling and varying multiple data rates among multiple communications devices in a communications system
US5768619A (en) * 1996-02-16 1998-06-16 Advanced Micro Devices, Inc. Method and system for enabling and disabling functions in a peripheral device for a processor system
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
AU9604698A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US7146354B1 (en) 1999-06-18 2006-12-05 F5 Networks, Inc. Method and system for network load balancing with a compound data structure
US6405219B2 (en) 1999-06-22 2002-06-11 F5 Networks, Inc. Method and system for automatically updating the version of a set of files stored on content servers
US7287084B1 (en) 1999-07-15 2007-10-23 F5 Networks, Inc. Enabling encryption of application level persistence between a server and a client
US6374300B2 (en) 1999-07-15 2002-04-16 F5 Networks, Inc. Method and system for storing load balancing information with an HTTP cookie
US7346695B1 (en) 2002-10-28 2008-03-18 F5 Networks, Inc. System and method for performing application level persistence
US7441045B2 (en) * 1999-12-13 2008-10-21 F5 Networks, Inc. Method and system for balancing load distribution on a wide area network
US7047301B2 (en) * 2000-01-31 2006-05-16 F5 Networks, Inc. Method and system for enabling persistent access to virtual servers by an LDNS server
US7343413B2 (en) * 2000-03-21 2008-03-11 F5 Networks, Inc. Method and system for optimizing a network by independently scaling control segments and data flow
US8380854B2 (en) 2000-03-21 2013-02-19 F5 Networks, Inc. Simplified method for processing multiple connections from the same client
US6839778B1 (en) * 2000-06-09 2005-01-04 Cypress Semiconductor Corp. Speed power efficient USB method
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7430755B1 (en) 2002-09-03 2008-09-30 Fs Networks, Inc. Method and system for providing persistence in a secure network access
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US8566452B1 (en) 2006-08-03 2013-10-22 F5 Networks, Inc. Intelligent HTTP based load-balancing, persistence, and application traffic management of SSL VPN tunnels
US8806053B1 (en) 2008-04-29 2014-08-12 F5 Networks, Inc. Methods and systems for optimizing network traffic using preemptive acknowledgment signals
US7975025B1 (en) 2008-07-08 2011-07-05 F5 Networks, Inc. Smart prefetching of data over a network
US8566444B1 (en) 2008-10-30 2013-10-22 F5 Networks, Inc. Methods and system for simultaneous multiple rules checking
US10157280B2 (en) 2009-09-23 2018-12-18 F5 Networks, Inc. System and method for identifying security breach attempts of a website
US9313047B2 (en) 2009-11-06 2016-04-12 F5 Networks, Inc. Handling high throughput and low latency network data packets in a traffic management device
US10721269B1 (en) 2009-11-06 2020-07-21 F5 Networks, Inc. Methods and system for returning requests with javascript for clients before passing a request to a server
US8868961B1 (en) 2009-11-06 2014-10-21 F5 Networks, Inc. Methods for acquiring hyper transport timing and devices thereof
US9141625B1 (en) 2010-06-22 2015-09-22 F5 Networks, Inc. Methods for preserving flow state during virtual machine migration and devices thereof
US10015286B1 (en) 2010-06-23 2018-07-03 F5 Networks, Inc. System and method for proxying HTTP single sign on across network domains
US8908545B1 (en) 2010-07-08 2014-12-09 F5 Networks, Inc. System and method for handling TCP performance in network access with driver initiated application tunnel
US8347100B1 (en) 2010-07-14 2013-01-01 F5 Networks, Inc. Methods for DNSSEC proxying and deployment amelioration and systems thereof
US9083760B1 (en) 2010-08-09 2015-07-14 F5 Networks, Inc. Dynamic cloning and reservation of detached idle connections
US8630174B1 (en) 2010-09-14 2014-01-14 F5 Networks, Inc. System and method for post shaping TCP packetization
US8886981B1 (en) 2010-09-15 2014-11-11 F5 Networks, Inc. Systems and methods for idle driven scheduling
US8463909B1 (en) 2010-09-15 2013-06-11 F5 Networks, Inc. Systems and methods for managing server resources
US8804504B1 (en) 2010-09-16 2014-08-12 F5 Networks, Inc. System and method for reducing CPU load in processing PPP packets on a SSL-VPN tunneling device
WO2012058486A2 (en) 2010-10-29 2012-05-03 F5 Networks, Inc. Automated policy builder
EP2633667B1 (de) 2010-10-29 2017-09-06 F5 Networks, Inc System und verfahren zur on-the-fly-protokollkonvertierung bei der ermittlung von richtliniendurchsetzungsinformationen
US8627467B2 (en) 2011-01-14 2014-01-07 F5 Networks, Inc. System and method for selectively storing web objects in a cache memory based on policy decisions
US10135831B2 (en) 2011-01-28 2018-11-20 F5 Networks, Inc. System and method for combining an access control system with a traffic management system
US9246819B1 (en) 2011-06-20 2016-01-26 F5 Networks, Inc. System and method for performing message-based load balancing
US9270766B2 (en) 2011-12-30 2016-02-23 F5 Networks, Inc. Methods for identifying network traffic characteristics to correlate and manage one or more subsequent flows and devices thereof
US10230566B1 (en) 2012-02-17 2019-03-12 F5 Networks, Inc. Methods for dynamically constructing a service principal name and devices thereof
US9172753B1 (en) 2012-02-20 2015-10-27 F5 Networks, Inc. Methods for optimizing HTTP header based authentication and devices thereof
US9231879B1 (en) 2012-02-20 2016-01-05 F5 Networks, Inc. Methods for policy-based network traffic queue management and devices thereof
EP2853074B1 (de) 2012-04-27 2021-03-24 F5 Networks, Inc Verfahren zur optimierung von inhaltsdienstanfragen und vorrichtungen dafür
US9338095B2 (en) 2012-05-01 2016-05-10 F5 Networks, Inc. Data flow segment optimized for hot flows
US9154423B1 (en) 2012-05-01 2015-10-06 F5 Networks, Inc. Minimize SYN-flood issues with flow cache while maintaining performance
US9525632B1 (en) 2012-05-01 2016-12-20 F5 Networks, Inc. Minimize recycle SYN issues for split TCP hot flows to improve system reliability and performance
US9203771B1 (en) 2012-07-23 2015-12-01 F5 Networks, Inc. Hot service flow hardware offloads based on service priority and resource usage
US10375155B1 (en) 2013-02-19 2019-08-06 F5 Networks, Inc. System and method for achieving hardware acceleration for asymmetric flow connections
US10187317B1 (en) 2013-11-15 2019-01-22 F5 Networks, Inc. Methods for traffic rate control and devices thereof
US10015143B1 (en) 2014-06-05 2018-07-03 F5 Networks, Inc. Methods for securing one or more license entitlement grants and devices thereof
US11838851B1 (en) 2014-07-15 2023-12-05 F5, Inc. Methods for managing L7 traffic classification and devices thereof
US10122630B1 (en) 2014-08-15 2018-11-06 F5 Networks, Inc. Methods for network traffic presteering and devices thereof
US10182013B1 (en) 2014-12-01 2019-01-15 F5 Networks, Inc. Methods for managing progressive image delivery and devices thereof
US11895138B1 (en) 2015-02-02 2024-02-06 F5, Inc. Methods for improving web scanner accuracy and devices thereof
US10834065B1 (en) 2015-03-31 2020-11-10 F5 Networks, Inc. Methods for SSL protected NTLM re-authentication and devices thereof
US10505818B1 (en) 2015-05-05 2019-12-10 F5 Networks. Inc. Methods for analyzing and load balancing based on server health and devices thereof
US11350254B1 (en) 2015-05-05 2022-05-31 F5, Inc. Methods for enforcing compliance policies and devices thereof
US11757946B1 (en) 2015-12-22 2023-09-12 F5, Inc. Methods for analyzing network traffic and enforcing network policies and devices thereof
US10404698B1 (en) 2016-01-15 2019-09-03 F5 Networks, Inc. Methods for adaptive organization of web application access points in webtops and devices thereof
US10797888B1 (en) 2016-01-20 2020-10-06 F5 Networks, Inc. Methods for secured SCEP enrollment for client devices and devices thereof
US11178150B1 (en) 2016-01-20 2021-11-16 F5 Networks, Inc. Methods for enforcing access control list based on managed application and devices thereof
US10791088B1 (en) 2016-06-17 2020-09-29 F5 Networks, Inc. Methods for disaggregating subscribers via DHCP address translation and devices thereof
US11063758B1 (en) 2016-11-01 2021-07-13 F5 Networks, Inc. Methods for facilitating cipher selection and devices thereof
US10505792B1 (en) 2016-11-02 2019-12-10 F5 Networks, Inc. Methods for facilitating network traffic analytics and devices thereof
US11496438B1 (en) 2017-02-07 2022-11-08 F5, Inc. Methods for improved network security using asymmetric traffic delivery and devices thereof
US10791119B1 (en) 2017-03-14 2020-09-29 F5 Networks, Inc. Methods for temporal password injection and devices thereof
US10812266B1 (en) 2017-03-17 2020-10-20 F5 Networks, Inc. Methods for managing security tokens based on security violations and devices thereof
US10931662B1 (en) 2017-04-10 2021-02-23 F5 Networks, Inc. Methods for ephemeral authentication screening and devices thereof
US10972453B1 (en) 2017-05-03 2021-04-06 F5 Networks, Inc. Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof
US11343237B1 (en) 2017-05-12 2022-05-24 F5, Inc. Methods for managing a federated identity environment using security and access control data and devices thereof
US11122042B1 (en) 2017-05-12 2021-09-14 F5 Networks, Inc. Methods for dynamically managing user access control and devices thereof
US11122083B1 (en) 2017-09-08 2021-09-14 F5 Networks, Inc. Methods for managing network connections based on DNS data and network policies and devices thereof
US11658995B1 (en) 2018-03-20 2023-05-23 F5, Inc. Methods for dynamically mitigating network attacks and devices thereof
US11044200B1 (en) 2018-07-06 2021-06-22 F5 Networks, Inc. Methods for service stitching using a packet header and devices thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340512A (en) * 1964-07-20 1967-09-05 Burroughs Corp Storage-pattern indicating and decoding system
US3370276A (en) * 1965-05-05 1968-02-20 Rca Corp Computer peripheral device control
US3417378A (en) * 1966-09-13 1968-12-17 Burroughs Corp Multiple frequency data handling system
FR1541240A (fr) * 1966-11-10 Ibm Accès à chevauchement et à intercalation pour mémoires à plusieurs vitesses
US3434117A (en) * 1967-04-24 1969-03-18 Ibm Automatic transmission speed selection control for a data transmission system
US3676858A (en) * 1970-09-30 1972-07-11 Honeywell Inf Systems Method, apparatus and computer program for determining the transmission rate and coding configuration of remote terminals
US3654617A (en) * 1970-10-01 1972-04-04 Ibm Microprogrammable i/o controller
US3676859A (en) * 1970-12-23 1972-07-11 Ibm Data communication system incorporating device selection control
US3714635A (en) * 1972-01-31 1973-01-30 Ibm Standard adapter method and apparatus
US3753232A (en) * 1972-04-06 1973-08-14 Honeywell Inf Systems Memory control system adaptive to different access and cycle times

Also Published As

Publication number Publication date
JPS50103226A (de) 1975-08-15
US3950735A (en) 1976-04-13
FR2257113A1 (de) 1975-08-01
IT1026197B (it) 1978-09-20
CA1051558A (en) 1979-03-27
JPS5830611B2 (ja) 1983-06-30
DE2460825A1 (de) 1975-07-10
GB1469731A (en) 1977-04-06
FR2257113B1 (de) 1979-06-08

Similar Documents

Publication Publication Date Title
DE2460825C2 (de) Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens
DE3151251C2 (de)
DE3012134C2 (de)
DE2635592C2 (de) Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage
DE2148847A1 (de) Schaltungsanordnung zum Steueren peripherer Ein- und Ausgabegeraete von Datenverarbeitungssystem
DE2716905C2 (de) Verfahren zur Steuerung eines Serienspeichers und Anordnung zur Durchführung des Verfahrens
DE2500721A1 (de) Sekundaerspeicher fuer datenverarbeitungssysteme
DE1588083A1 (de) Vorrichtung zum Steuern mehrerer Werkzeugmaschinen von einer Zentrale aus
DE2646296A1 (de) Assoziative elektronische schaltungsanordnung aus digitalen prozessoren
DE2759128A1 (de) Steuersystem fuer eine sekundaerspeichereinheit
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE3340919A1 (de) Datenprozessor
DE2115971C3 (de) Datenverarbeitungssystem
DE2063195A1 (de) Verfahren und Einrichtung zur Opera tionssteuerung einer Anzahl von Speicher einheiten
DE2517170C2 (de) Schaltungsanordnung zum Unterbrechen des Programmablaufs in Datenverarbeitungsanlagen mit mehreren Ansteuereinrichtungen von Sekundärspeichern und dergleichen Speichereinheiten mit sequentiellem Zugriff
DE2720842B2 (de) Datenübertragungssystem
DE2237944A1 (de) Periphere datenverarbeitungssubsysteme
DE2312415A1 (de) Schaltungsanordnung zur verbindung einer datenverarbeitungseinheit mit einer vielzahl von uebertragungsleitungen
DE2442013A1 (de) Verfahren und vorrichtung zur steuerung der uebertragung von daten
DE2723485A1 (de) Schaltung fuer die trennscharfe unterscheidung waehrend des lesens von in verschiedenen codes vorher aufgezeichneten daten
DE2813016C2 (de) Vorrichtung zum Verarbeiten von Signalisierungen in einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage
DE2161213B2 (de) Verfahren und Steuereinheit zum Übertragen von Datenwortblöcken
DE2817135C3 (de)
DE2155129A1 (de) Multiplexanordnung mit Sende- und Empfangsteilen
DE1774125B1 (de) Einrichtung zur datenuebergabe

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US

8339 Ceased/non-payment of the annual fee