DE102007016309A1 - Verfahren zur DDR-Empfängerleseresynchronisation - Google Patents

Verfahren zur DDR-Empfängerleseresynchronisation Download PDF

Info

Publication number
DE102007016309A1
DE102007016309A1 DE102007016309A DE102007016309A DE102007016309A1 DE 102007016309 A1 DE102007016309 A1 DE 102007016309A1 DE 102007016309 A DE102007016309 A DE 102007016309A DE 102007016309 A DE102007016309 A DE 102007016309A DE 102007016309 A1 DE102007016309 A1 DE 102007016309A1
Authority
DE
Germany
Prior art keywords
data
group
read
latches
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007016309A
Other languages
English (en)
Inventor
Rom-Shen Kao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007016309A1 publication Critical patent/DE102007016309A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Ein Ausführungsbeispiel der Erfindung stellt ein Verfahren zum Lesen von Daten bereit. Das Verfahren umfasst ein Erzeugen von zwei oder mehr Pulsen aus einem ersten Taktsignal, durch das die zu lesenden Daten empfangen werden, ein Verwenden jedes erzeugten Pulses, um die zu einem entsprechenden Zeitpunkt empfangenen Daten zwischenzuspeichern, und ein Erfassen einer ersten Zeitregion, während der die Daten empfangen werden. Das Verfahren umfasst auch ein Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die Daten unter Verwendung des zweiten Taktsignals gelesen werden können, und ein Lesen der Daten unter Verwendung eines zweiten Taktsignals während der zweiten Zeitregion.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die Erfindung bezieht sich im Allgemeinen auf das Lesen von Daten. Im Besonderen bezieht sich die Erfindung auf das Durchführen einer Leseoperation, bei der Daten gemäß einem externen Datenstrobesignal durch eine integrierte Schaltung mit einem internen Taktsignal empfangen werden.
  • Beschreibung der verwandten Technik
  • Moderne Computersysteme umfassen in der Regel eine Speichervorrichtung, die verwendet werden kann, um Daten zu speichern, die durch das Computersystem genutzt werden. Andere Vorrichtungen in dem Computersystem, z. B. ein Computerprozessor oder eine Speichersteuerung, können auf die in der Speichervorrichtung gespeicherten Daten zugreifen und die Daten verarbeiten oder die Daten an andere Vorrichtungen in dem Computersystem übertragen.
  • Auf in der Speichervorrichtung gespeicherte Daten wird in der Regel durch Ausgeben von Lesebefehlen an die Speichervorrichtung zugegriffen. Jeder Lesebefehl wird gewöhnlich über eine Schnittstelle der Speichervorrichtung ausgegeben. Ansprechend auf ein Empfangen eines Lesebefehls kann die Speichervorrichtung, zu einem späteren Zeitpunkt, mit dem Übertragen der durch den Lesebefehl angeforderten Daten über die Schnittstelle der Speichervorrichtung beginnen.
  • 1 ist ein Blockdiagramm, das exemplarische Signale, die verwendet werden, um Daten über die Schnittstelle einer Speichervorrichtung zu übermitteln, darstellt. Die dargestellten Signale umfassen den internen Takt (CK, auch als der Systemtakt bezeichnet) einer integrierten Schaltung, die auf die Speichervorrichtung zugreift, Befehle (COMMAND = BEFEHL), die durch die integrierte Schaltungsanordnung an die Speichervorrichtung ausgegeben werden, ein externes Datenstrobesignal (hierin bezeichnet als DQS), das unter Verwendung eines externen Strobesignals erzeugt wird, und Datenbytes (DQ), die durch die Speichervorrichtung bereitgestellt werden.
  • Wie es in 1 dargestellt ist, kann ein Lesebefehl (READ = LESEN) zu einem Zeitpunkt t0 an die Speichervorrichtung ausgegeben werden. Später kann, zu einem Zeitpunkt t1, das DQS-Signal durch die Speichervorrichtung herabgesetzt werden, wodurch angezeigt wird, dass die Speichervorrichtung den Lesebefehl erhalten hat. Mit dem Empfangen von Daten aus der Speichervorrichtung wird in der Regel zu einem späteren Zeitpunkt (z. B. t2) begonnen, wie es durch die Spaltenadressenstrobe (CAS = column-address-strobe)-Latenzzeit (CL) angegeben ist, z. B. beginnend im letzten CL-Taktintervall. Wenn die Daten auf DQ vorliegen, kann das DQS-Signal aktiviert werden, wodurch angezeigt wird, dass die Daten bereit zum Lesen aus den DQ sind. Bei dem dargestellten Beispiel werden die Daten zu einem Zeitpunkt t3 empfangen, und zwar einen halben Intervall tCK eines Systemtaktzyklus nach t2, dem Anfang des letzten CL-Taktintervalls.
  • Jedoch kann der genaue Zeitpunkt, zu dem das DQS aktiviert wird und die Daten hinsichtlich des internen Takts CK (z. B. der Phasenverschiebung) vorliegen (wie es durch den Zugriffzeitpunkt, tAC, angegeben ist), abhängig von Abweichungen bei den Prozessen, die verwendet werden, um die Speichervorrichtung herzustellen, der Temperatur der Speichervorrichtung, der Arbeitstaktfrequenz der Speichervorrichtung, der Übermittlungszeit zwischen der Speichervorrichtung und der integrierten Schaltung und anderen Variablen in dem Computersystem variieren. Entsprechend kann die Datenzugriffzeit, während der die Daten empfangen werden können, variieren, z. B. von 0 bis zu 1,5 mal der Taktintervall tCK des internen Takts CK.
  • Aufgrund der Schwankung bei dem tAC und der Übermittlungszeit zwischen der Speichervorrichtung und der integrierten Schaltung kann es passieren, dass das interne Taktsignal CK während der Leseoperation nicht genau mit dem externen Datenstrobesignal DQS synchronisiert ist. Um die Daten erfolgreich zu lesen, versucht die integrierte Schaltung in der Regel, die Daten, die über DQ/DQS gelesen werden, mit dem internen Takt CK zu synchronisieren. Gleichzeitig kann, um die Systemleistung zu erhöhen, die Betriebsfrequenz der Speichervorrichtung erhöht werden, wodurch die Größe des Datenauges verringert wird. In dem Maße, wie sich die Größe des Datenfensters verringert, kann es für die integrierte Schaltung schwieriger werden, die Daten zwischen dem internen Takt CK und dem externen Datenstrobesignal DQS zu synchronisieren.
  • Entsprechend werden verbesserte Verfahren und Vorrichtungen zum Synchronisieren von Daten, die über ein externes Strobesignal empfangen werden, mit einem internen Taktsignal benötigt.
  • Zusammenfassung der Erfindung
  • Ausführungsbeispiele der Erfindung stellen in der Regel ein Verfahren und eine Vorrichtung zum Lesen von Daten, die über ein erstes Taktsignal empfangen werden, mit einem zweiten Taktsignal bereit. Bei einem Ausführungsbeispiel umfasst das Verfahren ein Erzeugen von zwei oder mehr Pulsen aus dem ersten Taktsignal, durch das die zu lesenden Daten empfangen werden, unter Verwendung jedes erzeugten Pulses, um Daten, die zu einem entsprechenden Zeitpunkt empfangen wurden, zwischenzuspeichern, und ein Erfassen einer ersten Zeitregion, während der die Daten empfangen werden. Das Verfahren umfasst auch ein Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion, während der die Daten unter Verwendung des zweiten Taktsignals gelesen werden können, zu bestimmen und ein Lesen der Daten während der zweiten Zeitregion unter Verwendung des zweiten Taktsignals.
  • Kurze Beschreibung der Zeichnungen
  • Um die Art und Weise der im Vorhergehenden genannten Merkmale der vorliegenden Erfindung im Detail zu verstehen, kann eine genauere Beschreibung der Erfindung, die im Vorhergehenden kurz zusammengefasst wurde, anhand der Ausführungsbeispiele, von denen einige in den angefügten Zeichnungen veranschaulicht sind, gewonnen werden. Es sei jedoch darauf hingewiesen, dass die angefügten Zeichnungen lediglich typische Ausführungsbeispiele dieser Erfindung veranschaulichen und daher nicht den Schutzbereich derselben beschränken sollen, da die Erfindung auch andere, gleichermaßen wirksame Ausführungsbeispiele zulässt.
  • 1 ist ein Zeitdiagramm, das exemplarische Signale, die verwendet werden, um Daten über die Schnittstelle einer Speichervorrichtung zu übermitteln, darstellt.
  • 2 ist ein Blockdiagramm, das ein exemplarisches Computersystem gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 3 ist ein Flussdiagramm, das einen exemplarischen Prozess zum Lesen von Daten gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 4 ist ein Blockdiagramm, das eine exemplarische Leseschaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 5 ist ein Blockdiagramm, das eine exemplarische Pulserzeugungsschaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 6 ist ein Zeitdiagramm, das exemplarische Pulse, die durch die Pulserzeugungsschaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung erzeugt werden, darstellt.
  • 7 ist ein Blockdiagramm, das eine exemplarische Regionserfassungsschaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 8 ist ein Zeitdiagramm, das exemplarische Regionserfassungsschaltungsanordnungsau sgangssignale gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 9 bis 12 sind Zeitdiagramme, die exemplarische Datenübertragungssignale für Daten, die von einer Speichervorrichtung empfangen wurden, gemäß einem Ausführungsbeispiel der Erfindung darstellen.
  • 13 ist ein Blockdiagramm, das eine exemplarische Leseschaltungsanordnung, die mehrere Synchronisationsmodi bereitstellt, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 14 ist ein Zeitdiagramm, das exemplarische Datenübertragungssignale mit vier Pulsen zum Zwischenspeichern von Daten, die von einer Speichervorrichtung empfangen wurden, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • Ausführliche Beschreibung des bevorzugten Ausführungsbeispiels
  • Ausführungsbeispiele der Erfindung stellen in der Regel ein Verfahren und eine Vorrichtung zum Lesen von Daten bereit. Bei einem Ausführungsbeispiel umfasst das Verfahren ein Erzeugen von zwei oder mehr Pulsen aus einem ersten Taktsignal, durch das die zu lesenden Daten empfangen werden, ein Verwenden jedes erzeugten Pulses, um Daten, die zu einem entsprechenden Zeitpunkt empfangen werden, zwischenzuspeichern, und ein Erfassen einer ersten Zeitregion, während der die Daten empfangen werden. Das Verfahren umfasst auch ein Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die Daten unter Verwendung eines zweiten Taktsignals gelesen werden können, und ein Lesen der Daten während der zweiten Zeitregion unter Verwendung des zweiten Taktsignals.
  • Nachfolgend wird auf Ausführungsbeispiele der Erfindung Bezug genommen. Es sei jedoch darauf hingewiesen, dass die Erfindung nicht auf spezifische beschriebene Ausführungsbeispiele beschränkt ist. Vielmehr wird eine beliebige Kombination der nachfolgenden Merkmale und Elemente, ob sie auf verschiedene Ausführungsbeispiele bezogen sind oder nicht, in Betracht gezogen, um die Erfindung zu implementieren und in die Praxis umzusetzen. Ferner liefert die Erfindung in verschiedenen Ausführungsbeispielen zahlreiche Vorteile gegenüber dem Stand der Technik. Obwohl jedoch Ausführungsbeispiele der Erfindung Vorteile gegenüber anderen möglichen Lösungen und/oder gegenüber dem Stand der Technik erzielen können, ist die Tatsache, ob ein bestimmter Vorteil durch ein gegebenes Ausführungsbeispiel erzielt wird oder nicht, keine Beschränkung der Erfindung. Somit sind die folgenden Aspekte, Merkmale, Ausführungsbeispiele und Vorteile lediglich veranschaulichend und werden nicht als Elemente oder Beschränkungen der angefügten Ansprüche betrachtet, außer dies wird in einem oder mehreren Ansprüchen ausdrücklich erwähnt. Gleichermaßen soll ein Bezug auf „die Erfindung" nicht als eine Verallgemeinerung jegliches hierin offenbarten erfindungsgemäßen Gegenstands interpretiert werden und soll nicht als ein Element oder eine Beschränkung der angefügten Ansprüche betrachtet werden, außer dies wird in einem oder mehreren Ansprüchen ausdrücklich erwähnt.
  • Exemplarisches System
  • 2 ist ein Blockdiagramm, das ein exemplarisches Computersystem 200 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie es dargestellt ist, kann das Computersystem 200 eine integrierte Schaltung 210 und eine Speichervorrichtung 220 enthalten.
  • Bei einem Ausführungsbeispiel kann die Speichervorrichtung 220 eine synchrone, dynamische Direktzugriffsspeicher (SDRAM)-Vorrichtung, wie z. B. eine Doppeldatenraten (z. B. DDR-, DDR2- oder sogar ein DDR einer späteren Generation)-SDRAM-Vorrichtung sein. Die Speichervorrichtung 220 kann eine Steuerschaltungsanordnung 222 enthalten, die verwendet werden kann, um z. B. auf ein oder mehrere Speicherarrays 224 zuzugreifen. Ansprechend auf ein Empfangen eines Zugriffsbefehls, der eine Adresse angibt (z. B. eines Lesebefehls), kann die Speichervorrichtung 220 Daten, die bei der Adresse in den Speicherarrays 229 gespeichert ist, an die integrierte Schaltung übermitteln, z. B. unter Verwendung einer I/O-Schaltungsanordnung 226. Wird ein DDR-SDRAM verwendet, können Daten aus der Speichervorrichtung 220 über den Datenbus DQ bei sowohl der ansteigenden als auch der abfallenden Flanke des Datentaktsignals DQS übertragen werden. Das DQS-Signal kann durch die Speichervorrichtung 220 erzeugt werden.
  • Bei einem Ausführungsbeispiel kann die integrierte Schaltung 210 eine Speichersteuerung sein. Optional kann die integrierte Schaltung 210 ein Prozessor, ein Graphikprozessor, eine Netzwerkverkehrsklassifizierermaschine oder ein anderer Typ einer integrierten Schaltung sein. Die integrierte Schaltung 210 kann die Steuerschaltungsanordnung 212 und die I/O-Schaltungsanordnung 216 sowie eine andere Schaltungsanordnung enthalten. Die Steuerschaltungsanordnung 212 in der integrierten Schaltung 210 kann verwendet werden, um Befehle an die Speichervorrichtung 220 auszugeben und auf die Speichervorrichtung 220 zuzugreifen (z. B., um aus derselben zu lesen oder in dieselbe zu schreiben). Gibt die integrierte Schaltung 210 Lesebefehle an die Speichervorrichtung 220 aus, kann die integrierte Schaltung 210 Daten aus der Speichervorrichtung 220 lesen, z. B. unter Verwendung der Leseschaltungsanordnung 218 in der I/O-Schaltungsanordnung 216 der integrierten Schaltung 210. Eine Leseoperation gemäß einem Ausführungsbeispiel der Erfindung ist nachfolgend ausführlicher mit Bezug auf 3 beschrieben.
  • Exemplarische Leseoperation
  • 3 ist ein Flussdiagramm, das einen exemplarischen Prozess 300 zum Lesen von Daten gemäß einem Ausführungsbeispiel der Erfindung darstellt. Bei einem Ausführungsbeispiel können Aspekte der Leseoperation durch die Leseschaltungsanordnung 216 durchgeführt werden.
  • Wie dargestellt kann der Prozess 300 bei Schritt 302 beginnen, bei dem ein Lesebefehl ausgegeben wird. Zum Beispiel kann die Steuerschaltungsanordnung 212 in der integrierten Schaltung bestimmen, dass Daten aus der Speichervorrichtung 220 benötigt werden und Steuersignale an die I/O-Schaltungsanordnung ausgeben, die anfordern, dass Daten aus der Speichervorrichtung 220 gelesen werden sollen. Ansprechend auf ein Empfangen der Steuersignale kann die I/O-Schaltungsanordnung 216 den Lesebefehl mit einer Source-Adresse an die Speichervorrichtung 220 ausgeben.
  • Bei Schritt 304 kann das empfangene externe Strobesignal DQS herabgesetzt werden, z. B. durch die Speichervorrichtung 220 ansprechend auf ein Empfangen des Lesebefehls. Anschließend kann bei Schritt 306 das externe Strobesignal DQS erhöht werden, z. B. durch die Speichervorrichtung 220, da die Speichervorrichtung 220 Lesedaten für den Lesebefehl auf den Datenbus DQ platziert.
  • Bei Schritt 308 kann ansprechend auf ein Erfassen der ansteigenden Flanke des externen Strobesignals DQS eine Mehrzahl von Pulsen erzeugt werden, und bei Schritt 310 können die erzeugten Pulse verwendet werden, um die auf DQ vorliegenden Daten in einem ersten Satz von Zwischenspeichern zwischenzuspeichern. Die Gesamtzahl erzeugter Pulse kann z. B. ausreichend sein, um jedes Byte von auf DQ vorliegenden Lesedaten zwischenzuspeichern. Bei einem Ausführungsbeispiel kann der erste Satz von Zwischenspeichern die zwischengespeicherten Daten in einem externen Taktbereich erhalten (z. B. in einer Schaltungsanordnung, die durch ein externes Taktsignal gesteuert wird, das verwendet wird, um ein DQS oder andere Signale zu erzeugen, und das unter Verwendung des externen Taktsignals erzeugt wird). Somit können z. B. Daten, die aus der Speichervorrichtung 220 empfangen wurden, durch die Leseschaltungsanordnung 218 erfolgreich in Zwischenspeichern, die durch das externe Strobesignal oder Signale, die unter Verwendung des externen Strobesignals erzeugt werden, gesteuert werden, zwischengespeichert werden. Ebenso kann, wie es nachfolgend ausführlicher beschrieben ist, ein Teil der empfangenen Daten seriell empfangen werden und parallel zu dem Systemtaktbereich bereitgestellt werden. Durch Bereitstellen eines Teils der Daten parallel zu dem Systemtaktbereich kann das interne Taktsignal verwendet werden, um die bereitgestellten Daten aus dem externen Strobebereich mit dem internen Taktbereich (auch als der Systemtaktbereich bezeichnet) zu synchronisieren.
  • Bei Schritt 312 können die Daten in dem ersten Satz von Zwischenspeichern auf einen zweiten Satz von Zwischenspeichern übertragen werden. Bei einem Ausführungsbeispiel enthält der erste Satz von Zwischenspeichern Daten, die unter Verwendung des externen Strobesignals aus dem externen Taktbereich empfangen wurden, und der zweite Satz von Zwischenspeichern enthält Daten in einem internen Taktbereich mit einem internen Taktsignal. Durch Bereitstellen der Daten in mehreren Sätzen von Zwischenspeichern können Daten, die über das externe Strobesignal empfangen wurden, mit dem internen Taktsignal durch Verwendung des internen Taktsignals, um einen geeigneten der Sätze von Zwischenspeichern auszuwählen, synchronisiert werden.
  • Bei Schritt 314 kann eine Region, während der Daten empfangen wurden, identifiziert werden. Die identifizierte Region kann z. B. eine Zeitregion sein, während der die ansteigende Flanke des DQS-Signals erfasst wird. Anschließend können, bei Schritt 316, Daten entweder aus dem ersten oder dem zweiten Satz von Zwischenspeichern, die der identifizierten Region entsprechen, ausgewählt werden, und bei Schritt 318 können die ausgewählten Daten unter Verwendung des internen Taktsignals zwischengespeichert werden.
  • Somit können durch Speichern der empfangenen Daten in dem ersten und zweiten Satz von Zwischenspeichern Daten, die während getrennter Zeitregionen (z. B. der ersten Zeitregion und der zweiten Zeitregion) des internen Taktsignals empfangen wurden, dem internen Taktbereich vorgelegt werden. Eine der Zeitregionen kann als die Region identifiziert werden, während der das DQS-Signal aktiviert wird, wodurch angezeigt wird, dass die identifizierte Region gültige Daten, die aus der Speichervorrichtung empfangen wurden, enthält. Die in der identifizierten Region empfangenen Daten können anschließend unter Verwendung des internen Taktsignals zwischengespeichert werden, wodurch die empfangenen Daten unter Verwendung des externen Strobesignals erfolgreich mit dem internen Taktsignal synchronisiert werden. Dementsprechend können bei einem Ausführungsbeispiel Zwischenspeicher verwendet werden, um Daten, die unter Verwendung des externen Strobesignals aus der Speichervorrichtung 220 in dem externen Taktbereich empfangen wurden, aufgenommen und erhalten werden, bis die Daten bereit sind, um unter Verwendung des internen Taktsignals mit dem internen Taktbereich synchronisiert zu werden.
  • Exemplarische Leseschaltungsanordnung
  • 4 ist ein Blockdiagramm, das eine exemplarische Leseschaltungsanordnung 218 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie dargestellt, kann die Leseschaltungsanordnung logisch (z. B. nicht notwendigerweise physikalisch) in einen externen Strobesignal (DQS)-Bereich und einen internen (System-) Taktbereich, die durch eine Grenze 440 getrennt sind, geteilt werden. Die Leseschaltungsanordnung 218 kann einen Pulsgenerator 402 und einen Regionsdetektor 404 umfassen. Die Leseschaltungsanordnung 218 kann auch eine Mehrzahl von Zwischenspeichern (wobei jeder Zwischenspeicher jeweils 8 Bit zwischenspeichert, z. B. ein Byte-Zwischenspeicher) 410, 412, 414, 420, 424, 430, 434 und eine Auswahlschaltungsanordnung 422, 432, die verwendet werden kann, um Daten in dem DQS-Bereich zwischenzuspeichern und die zwischengespeicherten Daten den Systemtaktbereich übertragen, um diese, wie es nachfolgend beschrieben ist, unter Verwendung des internen Taktsignals zu lesen werden, umfassen.
  • Die Zwischenspeicher 410, 412, 414 können Pulse, die durch die Pulserzeugungsschaltungsanordnung 402 erzeugt wurden, empfangen, wodurch. bewirkt wird, dass Lesedaten zwischengespeichert werden und an der Grenze 440 zwischen dem externen Strobesignal (DQS)-Bereich und dem internen Systemtaktsignal (SysClk)-Bereich parallel bereitgestellt sind. Um empfangene Lesedaten zu verzögern (z. B., um die empfangenen Daten in einer verzögerten Weise einer Schaltungsanordnung in dem Systemtaktbereich bereitzustellen), können die durch die Zwischenspeicher 412, 414 bereitgestellten Daten durch Verzögerungszwischenspeicher (FFesl, FFosl) 420, 430 zwischengespeichert werden. Eine Auswahlschaltungsanordnung 422, 432 kann anschließend Ausgaben (DLed, DLo) der ersten Zwischenspeicher 412, 414 oder Ausgaben (DLdelaye, DLdelayo) der zweiten, verzögerten Zwischenspeicher 420, 430 auswählen, die unter Verwendung des Systemtaktsignals SysClk in den Zwischenspeichern 424, 434 zwischengespeichert werden. Das Verzögerungsauswahlsignal SelDelay, das durch die Regionserfassungsschaltungsanordnung 404 erzeugt wird, kann verwendet werden, um auszuwählen, welche Lesedaten (die unverzögerten Lesedaten DLed, DLo oder die verzögerten Lesedaten DLdelaye, DLdelayo) durch die Zwischenspeicher 424, 434 zwischengespeichert werden sollen. Ausführungsbeispiele der Pulserzeugungsschaltungsanordnung 402 und der Regionserfassungsschaltungsanordnung 404 sind nachfolgend ausführlicher beschrieben.
  • Exemplarische Pulserzeugungsschaltungsanordnung
  • 5 ist ein Blockdiagramm, das eine exemplarische Pulserzeugungsschaltungsanordnunq 402 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie dargestellt, kann die Pulserzeugungsschaltungsanordnung 402 die LTe-, LTo- und DQSstart-Signale erzeugen. Das LTe-Signal kann verwendet werden, um gerade Datenbytes (z. B. DQ0, DQ2 usw.), die mit dem DQS-Taktsignal empfangen werden, zwischenzuspeichern. Ähnlich kann das LTo-Signal verwendet werden, um ungerade Datenbytes (z. B. DQ1, DQ3 usw.), die mit dem DQS-Taktsignal empfangen wurden, zwischenzuspeichern. Ist die Speichervorrichtung, die die Daten bereitstellt, ein DDR-SDRAM, können die geraden Datenbytes mit jeder ansteigenden Flanke des DQS-Taktsignals und die ungeraden Datenbytes mit jeder abfallenden Flanke des DQS-Taktsignals bereitgestellt werden. Das DQSstart-Signal kann anzeigen, wann das DQS-Taktsignal zum ersten Mal empfangen wird und kann verwendet werden, um zu bestimmen, in welche Zeitregion das DQS-Taktsignal innerhalb der Verwendung der Regionserfassungsschaltungsanordnung 404 fällt. Zum Beispiel kann, wenn die erste ansteigende Flanke des DQS-Taktsignals erfasst wird, das DQSstart-Signal aktiviert werden und aktiviert bleiben, während die Daten unter Verwendung des DQS-Taktsignals empfangen werden.
  • Bei einem Ausführungsbeispiel der Erfindung können eine Verzögerungsschaltungsanordnung 502, ein UND-Gatter 504 und ein NOR-Gatter 506 verwendet werden, um die Pulssignale LTe und LTo zu erzeugen. Zum Beispiel kann das DQS-Taktsignal durch die Verzögerungsschaltungsanordnung 502 geleitet werden, um ein verzögertes DQS-Taktsignal, DQSd, zu erzeugen. Gemäß den erwünschten Lese- und Betriebscharakteristika der Schaltungsanordnung kann eine beliebige geeignete Verzögerung ausgewählt werden. Bei einem Ausführungsbeispiel kann die Verzögerungsschaltungsanordnung 502 das DQS-Taktsignal um ein Viertel des DQS-Taktsignalintervalls, tCK, verzögern. Das DQSd-Taktsignal kann anschließend an einen Eingang des UND-Gatters 504 angelegt werden, während das DQS-Taktsignal in den anderen Eingang des UND-Gatters 504 eingegeben wird. Die Ausgabe des UND-Gatters 504 kann das LTe-Signal sein. Ähnlich kann das DQSd-Taktsignal an einen Eingang des NOR-Gatters 506 angelegt werden, während das DQS-Taktsignal in den anderen Eingang des NOR-Gatters 506 eingegeben wird. Die Ausgabe des UND-Gatters 504 kann das LTo-Signal sein.
  • Die Pulserzeugungsschaltungsanordnung 402 kann auch verwendet werden, um ein Signal (DQSstart) zu erzeugen, das anzeigt, wann die erste ansteigende Flanke des DQS-Taktsignals erfasst wird. Zum Beispiel kann das DQS-Signal an den Takteingang eines Zwischenspeichers 508 (FF0) angelegt werden, und ein logisch hoher Pegel (eine binäre „1") kann an den Eingang des Zwischenspeichers 508 angelegt werden. Bevor der Zwischenspeicher 508 verwendet wird, kann ein Rücksetzsignal an den Zwischenspeicher 508 angelegt werden, so dass der Zwischenspeicher einen logisch niedrigen Pegel (eine binäre „0") ausgibt. Wenn die ansteigende Flanke des DQS-Taktsignals erfasst wird, kann der Zwischenspeicher 508 den logisch hohen Pegel zwischenspeichern, so dass das DQSstart-Signal von einer „0" in eine „1" übergeht und während der Datenübertragung bei diesem Wert bleibt. Vor nachfolgenden Datenübertragungen (z. B., nachdem der aktuelle Lesebefehl beendet ist) kann der Zwischenspeicher 508 erneut rückgesetzt werden.
  • 6 ist ein Zeitdiagramm, das exemplarische Pulse, die durch die Pulserzeugungsschaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung erzeugt werden, darstellt. Wie dargestellt können die LTe-Pulse durch das UND-Gatter 504 erzeugt werden, wenn sowohl das DQS-Taktsignal als auch das DQSd-Signal aktiviert sind (z. B. einen Viertelzyklus nach der ansteigenden Flanke des DQS-Taktsignals, zu den Zeitpunkten t1-t2, t5-t6 usw.). Ähnlich kann der LTo-Puls durch das NOR-Gatter 506 erzeugt werden, wenn sowohl das DQS-Taktsignal als auch das DQSd-Taktsignal herabgesetzt sind (z. B. einen Dreiviertelzyklus nach der ansteigenden Flanke des DQS-Taktsignals, zu den Zeitpunkten t3-t4, t7-t8 usw.). Ebenso kann, wenn die ansteigende Flanke des DQS-Signals zum ersten Mal bei Zeitpunkt t0 erfasst wird, das DQSstart-Signal aktiviert werden und für die Dauer der Datenübertragung aktiviert bleiben.
  • Exemplarische Regionserfassungsschaltungsanordnung
  • 7 ist ein Blockdiagramm, das eine exemplarische Regionserfassungsschaltungsanordnung 404 gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie dargestellt kann eine Reihe von Zwischenspeichern 702, 704, 706 ein Signal (CHKstart) empfangen, das angibt, wann die Regionserfassungsschaltungsanordnung 404 mit dem Prüfen auf eine Region, in der Daten für den Lesebefehl empfangen werden, beginnen soll (z. B. mit dem Prüfen auf die erste ansteigende Flanke des DQS, wie es durch das DQSstart-Signal angezeigt ist, beginnen soll). Bei einem Ausführungsbeispiel kann das CHKstart-Signal durch die Steuerschaltungsanordnung 212 aktiviert werden. Zum Beispiel kann das CHKstart-Signal zu einem spezifizierten Zeitpunkt, nachdem ein Lesebefehl an die Speichervorrichtung 220 ausgegeben worden ist (z. B. zu einem gegebenen Zeitpunkt, nachdem das DQS-Taktsignal ansprechend auf den Empfang eines Lesebefehls durch die Speichervorrichtung 220 herabgesetzt wurde), aktiviert werden. Der spezifizierte Zeitpunkt kann durch Bestimmen einer minimalen Anzahl von Systemtaktzyklen, nachdem das DQS-Signal herabgesetzt worden ist, während der Lesedaten empfangen werden können, ausgewählt werden. Zum Beispiel kann die CAS-Latenzzeit (CL), die den Zugriffzeitpunkt der Speichervorrichtung 220 anzeigt, verwendet werden, um die minimale Anzahl von Systemtaktzyklen, nach denen das CHKstart-Signal aktiviert werden kann, zu bestimmen. Zum Beispiel kann der spezifizierte Zeitpunkt der Beginn des letzten CL-Taktintervalls sein.
  • Nachdem das CHKstart-Signal aktiviert worden ist, kann der CHKstart-Signalwert bei der ansteigenden Flanke des invertierten Systemtakts SysClk# durch den ersten Zwischenspeicher 702 zwischengespeichert werden. Die Signalausgabe durch den ersten Zwischenspeicher (CHKtAC05) kann eine erste Region tAC05 anzeigen, während der die Regionserfassungsschaltungsanordnung 404 dahingehend prüfen kann zu bestimmen, ob Daten von dem Lesebefehl empfangen werden. Die nächste ansteigende Flanke des Systemtaktsignals SysClk kann anschließend bewirken, dass das aktivierte CHKtAC05-Signal durch den zweiten Zwischenspeicher 704 zwischengespeichert wird. Somit kann einen halben Systemtaktzyklus später das CHKtAC10-Signal durch den zweiten Zwischenspeicher 704 aktiviert werden, wodurch eine zweite Region tAC10 angezeigt wird, während der die Regionserfassungsschaltungsanordnung 404 dahingehend prüfen kann zu bestimmen, ob Daten von dem Lesebefehl empfangen werden. Anschließend kann, einen weiteren halben Taktzyklus später, bei der nächsten ansteigenden Flanke von SysClk# das aktivierte CHKtAC10-Signal durch den dritten Zwischenspeicher 706 zwischengespeichert werden. Wenn der dritte Zwischenspeicher 706 das aktivierte CHKtAC10-Signal zwischenspeichert, kann das CHKtAC15-Signal aktiviert werden, wodurch eine dritte Region tAC15 angezeigt wird, während der die Regionserfassungsschaltungsanordnung 404 dahingehend prüfen kann zu bestimmen, ob Daten von dem Lesebefehl empfangen werden.
  • Die Ausgaben der Reihe von Zwischenspeichern 702, 704, 706 können als die Takteingaben in eine zweite Gruppe von Zwischenspeichern 712, 714, 716 in dem Regionsdetektor 404 bereitgestellt werden. Die Daten, die in jeden der zweiten Gruppe von Zwischenspeichern 712, 714, 716 eingegeben werden, können das DQSstart-Signal sein. Somit können die Signale, die die aktuelle Systemtaktregion (CHKtAC05, CHKtAC10, CHKtAC15) angeben, bewirken, dass die zweite Gruppe von Zwischenspeichern 712, 714, 716 DQSstart während jeder entsprechenden Region des Systemtaktsignals (tAC05, tAC10, tAC15) zwischenspeichert. Wird das DQSstart-Signal während tAC05 aktiviert, wird die Ausgabe b0 des Zwischenspeichers 712 aktiviert. Wird das DQSstart-Signal während tAC10 aktiviert, wird die Ausgabe b1 des Zwischenspeichers 714 aktiviert und die Ausgabe b0 des Zwischenspeichers 712 wird herabgesetzt. Schließlich wird, wenn das DQSstart-Signal während tAC15 aktiviert wird, die Ausgabe b2 des Zwischenspeichers 716 aktiviert, während die Ausgaben b0, b1 der Zwischenspeicher 712, 714 herabgesetzt werden. Somit kann die Kombination der Ausgaben b0, b1, b2 die Zeitregion tAC05, tAC10, tAC15 angeben, während der die erste ansteigende Flanke des DQS-Signals empfangen wird. Jeder der Zwischenspeicher 702, 704, 706, 712, 714, 716 kann auch Rücksetzeingänge aufweisen, die verwendet werden können, um jeden der Zwischenspeicher zwischen oder vor jedem Datenzugriff rückzusetzen.
  • Die Ausgaben b0, b1, b2 der zweiten Gruppe von Zwischenspeichern 712, 714, 716 können in die Entscheidungssteuerschaltungsanordnung 720 eingegeben werden. Auf der Basis der Kombination der Eingaben b0, b1, b2 kann die Entscheidungssteuerschaltungsanordnung 720 Synchronisationssteuersignale erzeugen, die anzeigen können, wann Lesedaten zwischengespeichert werden sollen und aus welchen Zwischenspeichern die Lesedaten zwischengespeichert werden sollen. Zum Beispiel können die empfangenen Lesedaten in zwei oder mehr Gruppen von Zwischenspeichern verzögert sein, wodurch zwei oder mehr Zeitpunkte für das Zwischenspeichern der Lesedaten bereitgestellt werden, wodurch eine besser Positionierung der Daten für die nachfolgende Aufnahme unter Verwendung des Systemtakts bereitgestellt wird. Bei einem Ausführungsbeispiel kann durch Bereitstellen von zwei oder mehr Zeitpunkten, zu denen die Lesedaten zwischengespeichert werden können, die Synchronisation zwischen dem externen Strobesignal DQS und dem internen Taktsignal SysClk verbessert werden, z. B. indem ermöglicht wird, dass das interne Taktsignal SysClk verwendet wird, um Lesedaten, die von einem schnelleren externen Strobesignal empfangen wurden, mit einem entsprechend kürzeren Datenlesefenster zwischenzuspeichern.
  • 8 ist ein Zeitdiagramm, das exemplarische Synchronisationssignale gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie dargestellt, kann ein Lesebefehl zu einem Zeitpunkt t0 ausgegeben werden. Zu einem späteren Zeitpunkt (t1) kann das externe Strobesignal DQS herabgesetzt werden, wodurch angezeigt wird, dass der Lesebefehl durch die Speichervorrichtung 220 empfangen wurde. Schließlich kann, zu einem Zeitpunkt t2, das CHKstart-Signal aktiviert werden, wodurch angezeigt wird, dass die Regionserfassungsschaltungsanordnung 404 mit dem Prüfen auf Erhalt der Lesedaten beginnen kann (z. B. durch Prüfen auf die nächste ansteigende Flanke des externen Strobesignals DQS). Wie vorhergehend beschrieben kann das CHKstart-Signal zu einem bestimmten vorbestimmten Zeitpunkt bezüglich des CL-Werts (z. B. beginnend in dem letzten Taktintervall von CL) für die Speichervorrichtung 220 aktiviert werden. Wahlweise kann auch ein anderer vorbestimmter Zeitpunkt ausgewählt werden.
  • Zu einem Zeitpunkt t3 kann das aktivierte CHKstart-Signal durch den Zwischenspeicher 702 zwischengespeichert werden, wodurch das CHKtAC05-Signal aktiviert wird. Anschließend kann, zu einem Zeitpunkt t4, das aktivierte CHKtAC05-Signal durch den Zwischenspeicher 704 zwischengespeichert werden, wodurch das CHKtAC10-Signal aktiviert wird. Anschließend kann, zu einem Zeitpunkt t5, das aktivierte CHKtAC10-Signal durch den Zwischenspeicher 706 zwischengespeichert werden, wodurch das CHKtAC15-Signal aktiviert wird. Wie im Vorhergehenden beschrieben kann die erste ansteigende Flanke des externen Strobesignals DQS zu einem bestimmten Zeitpunkt tAC empfangen werden, nachdem das CHKstart-Signal aktiviert worden ist. Somit kann das DQSstart-Signal innerhalb des Zeitpunkts tAC aktiviert werden, nachdem das CHKstart-Signal aktiviert worden ist (z. B. zu dem Zeitpunkt t3, wie es in 8 dargestellt ist). Die Verwendung der Leseschaltungsanordnung 218 (einschließlich der Regionserfassungsschaltungsanordnung 404 und der Pulserfassungsschaltungsanordnung 402) zur Durchführung eines Lesens ist nachfolgend mit Bezug auf die 9–11 beschrieben.
  • Bei einem Ausführungsbeispiel der Erfindung können die Synchronisationssignale ein Verzögerungsauswahlsignal SelDelay und ein Lesefreigabesignal RDena umfassen. Das Verzögerungsauswahlsignal SelDelay kann eine Gruppe von Zwischenspeichern anzeigen, die eine verzögerte Version der Lesedaten enthalten, aus denen die Lesedaten eingegeben werden sollten. Zum Beispiel kann, wenn die Lesedaten zu Beginn eines Systemtaktzyklus empfangen werden (z. B. wenn b0 aktiviert ist oder wenn b2 aktiviert ist und sowohl b0 als auch b1 nicht aktiviert sind, wie in Region tAC05 oder tAC15), ein zusätzlicher Betrag von Verzögerung ausgewählt werden (z. B. derart, dass SelDelay = 1 ist, wodurch die Ausgaben der Zwischenspeicher 420, 430 durch die Auswahlschaltungsanordnung 422, 432 ausgewählt werden und die Ausgabe an die Zwischenspeicher 424, 434 angelegt wird, und wie es auch durch die Strichlinie in 9 und 11 angezeigt ist) um die Lesedaten einzugeben, wodurch ermöglicht wird, dass die Lesedaten bei einer nachfolgenden ansteigenden Flanke des Systemtaktsignals SysClk eingegeben werden. Werden die Lesedaten jedoch gegen Ende eines Systemtaktzyklus empfangen (z. B. wenn b1 aktiviert ist und b0 nicht aktiviert ist, wie in Region tAC10), kann ein kleinerer Betrag von Verzögerung (z. B. ein Verzögerungsbetrag, der bezüglich des größeren Verzögerungsbetrags kleiner ist) ausgewählt werden (z. B. derart, dass SelDelay = 0 ist, wodurch die Ausgaben der Zwischenspeicher 412, 414 durch die Auswahlschaltungsanordnung 422, 432 ausgewählt werden und die Ausgabe an die Zwischenspeicher 424, 434 angelegt wird, und wie es auch durch die Strichlinie in 10, die nachfolgend beschrieben ist, dargestellt ist). Auf der Basis des erwünschten Verzögerungsbetrags können Daten aus entweder der ersten Gruppe von Zwischenspeichern 412, 414 oder der zweiten Gruppe von Zwischenspeichern 420, 430 eingegeben werden, z. B. in Eingangszwischenspeicher.
  • Bei einem Ausführungsbeispiel kann das Lesefreigabesignal RDena einen Taktzyklus anzeigen, während dem die Lesedaten unter Verwendung des internen Taktsignals SysClk eingegeben (z. B. zwischengespeichert) werden sollten. Zum Beispiel kann, wenn das CHKstart-Signal aktiviert ist, ein Zähler ausgelöst werden, der mit dem Zählen der internen Taktzyklen von SysClk beginnen kann. Das RDena-Signal kann einen Zählerwert anzeigen, während dem die Lesedaten unter Verwendung des internen Taktsignals zwischengespeichert werden sollten. Zum Beispiel kann, wenn die Lesedaten ursprünglich innerhalb eines Taktzyklus, nachdem die erste ansteigende Flanke des externen Strobesignals DQS erfasst worden ist, empfangen wurden, (z. B. wenn b0 oder b1 aktiviert ist), das RDena-Signal anzeigen, dass die Lesedaten nach zwei Systemtaktzyklen zwischengespeichert werden sollten (z. B., um ein zusätzliches Taktsignal zum Zwischenspeichern der Lesedaten und zum Übergeben der Lesedaten, um mit dem internen Systemtakt gelesen zu werden, zu ermöglichen). Ebenso kann, wenn die Lesedaten ursprünglich innerhalb von zwei Taktzyklen, nachdem die erste ansteigende Flanke des externen Strobesignals DQS erfasst worden ist, empfangen wurden (z. B. wenn b2 aktiviert ist und b1 und b0 nicht aktiviert sind), das RDena-Signal anzeigen, dass die Lesedaten nach drei Systemtaktzyklen zwischengespeichert werden sollten. Tabelle 1 stellt die Entscheidungsregeln dar, die durch die Entscheidungssteuerschaltungsanordnung 404 verwendet werden, um die Synchronisationssignale unter Verwendung der Eingaben b0, b1, b2 wie im Vorhergehenden beschrieben zu erzeugen. Tabelle 1: Entscheidungsregeln für die Entscheidungssteuerschaltungsanordnung
    Figure 00210001
  • Exemplarische Datenübertragungen
  • 9–11 sind Zeitdiagramme, die exemplarische Datenübertragungssignale für Daten, die von einer Speichervorrichtung empfangen wurden, gemäß einem Ausführungsbeispiel der Erfindung darstellen.
  • 9 ist ein Zeitdiagramm, das eine exemplarische Datenübertragung, bei der die Daten während tAC05 empfangen werden, darstellt. Wie dargestellt, kann zu dem Zeitpunkt t0 das CHKstart-Signal aktiviert werden und der Zähler mit dem Zählen bei 1 beginnen. Schließlich kann, z. B. zum Zeitpunkt t1, das DQS-Taktsignal aktiviert und ein erstes Datenbyte (DQ0) auf dem Datenbus DQ platziert werden. Somit wird das DQS-Taktsignal erstmals zwischen den Zeitpunkten t0 und t2, während der tAC05-Region, empfangen.
  • Wie es im Vorhergehenden beschrieben ist, kann, wenn das DQS-Signal empfangen wird, die Pulserzeugungsschaltungsanordnung 402 mit dem Erzeugen von Pulsen beginnen. Der erste Puls kann für das gerade Zwischenspeichersignal LTe beginnend zum Zeitpunkt t2 erzeugt und durch den Zwischenspeicher 410 der Leseschaltungsanordnung 218 (dargestellt in 4) verwendet werden, um das erste Datenbyte (DLe = DQ0) zwischenzuspeichern. Der zweite Puls kann für das ungerade Zwischenspeichersignal Lto, beginnend zum Zeitpunkt t3, erzeugt werden. Das zweite Pulssignal kann durch den Zwischenspeicher 414 verwendet werden, um das zweite Datenbyte (DLo = DQ1) zwischenzuspeichern, und kann auch durch Speicher 412 verwendet werden, um den DLe-Wert (DQ0) derart zwischenzuspeichern, dass das erste Datenbyte durch Zwischenspeicher 412 (DLed = DQ0) ausgegeben wird. Somit können, zum Zeitpunkt t4, die ersten zwei Bytes von empfangenen Daten, DQ0 und DQ1, die ursprünglich seriell empfangen wurden, parallel an der Grenze 440 zwischen dem externen Strobe (DQS)-Bereich und dem Systemtaktbereich vorliegen (dargestellt durch die Strichlinie in 4) und unter Verwendung der ansteigenden Flanke des invertierten Systemtakts SysClk# durch die Verzögerungszwischenspeicher 420, 430 zwischengespeichert werden, wodurch eine bessere Positionierung der empfangenen Daten, um durch eine nachfolgende Flanke des Systemtaktsignals aufgenommen zu werden, bereitgestellt wird.
  • Wie im Vorhergehenden mit Bezug auf 7 beschrieben, kann die Regionserfassungsschaltungsanordnung 409 erfassen, dass die erste ansteigende Flanke des DQS während des Zeitintervalls tAC05 empfangen wird, und, darauf ansprechend, das Lesefreigabesignal RDena nach zwei Taktzyklen aktivieren und das Verzögerungsauswahlsignal aktivieren (SelDelay = 1). Wenn das Verzögerungsauswahlsignal aktiviert ist, kann die Auswahlschaltungsanordnung 422, 432 die verzögerten Lesedaten (DLdelaye und DLdelayo) an die Eingangszwischenspeicher 424, 434 übergeben. Die verzögerten Lesedaten können anschließend bei der nächsten ansteigenden Flanke des Systemtaktsignals SysClk zu dem Zeitpunkt t5 durch die Eingangszwischenspeicher 924, 434 zwischengespeichert und als die geraden und ungeraden gültigen Datensignale Dvalide, Dvalido ausgegeben werden. Das aktivierte Lesefreigabesignal RDena kann anzeigen, dass die zwischengespeicherten Daten Dvalide, Dvalido in den Eingangszwischenspeichern 424, 434 durch eine andere Schaltungsanordnung in der Integrierte-Schaltung-Vorrichtung 210 verwendet werden können. Zum Beispiel können die Daten in einem Register (z. B. einem Schieberegister) angehäuft werden, bis das Lesen abgeschlossen ist, und die Daten können anschließend gespeichert oder verwendet werden, wie z. B. durch die Steuerschaltungsanordnung 212, um eine Operation durchzuführen.
  • Nachfolgend empfangene Daten können in ähnlicher Weise unter Verwendung der Pulse, die durch die Pulserzeugungsschaltungsanordnung 402 erzeugt werden, zwischengespeichert, an die Verzögerungszwischenspeicher 420, 930 übertragen und durch die Eingangszwischenspeicher 424, 934 zwischengespeichert werden. Somit können z. B. zum Zeitpunkt t6 die dritten und vierten Datenbytes DQ2, DQ3 durch die Verzögerungszwischenspeicher 420, 430 zwischengespeichert und zum Zeitpunkt t7 die Datenbytes DQ2, DQ3 durch die Eingangszwischenspeicher 429, 434 aus den Ausgängen der Verzögerungszwischenspeicher 420, 430 zwischengespeichert werden.
  • Somit können, wie im Vorhergehenden beschrieben, über das externe Strobesignal DQS empfangene Daten durch eine erste Gruppe von Zwischenspeichern 410, 412, 414 zwischengespeichert und an einer Grenze 440 zwischen einem internen Taktbereich und einem externen Taktbereich parallel vorliegen. Die an der Grenze 440 vorliegenden Daten können durch eine zweite Gruppe von Zwischenspeichern 420, 930 zwischengespeichert werden. Abhängig von einer Zeitregion, in der die Daten empfangen werden, können Daten von entweder der ersten oder der zweiten Gruppe von Zwischenspeichern durch die Eingangszwischenspeicher 424, 434 zwischengespeichert werden. Zum Beispiel können die Daten, wie es mit Bezug auf 9 dargestellt ist, falls die Daten innerhalb eines halben Taktzyklus der minimalen Beginnzeit für empfangene Daten (z. B. innerhalb eines halben Taktzyklus ab der Aktivierung des CHKstart-Signals) empfangen werden, dieselben aus der zweiten Gruppe von Zwischenspeichern 420, 430 zwischengespeichert und in dem zweiten Taktzyklus nach der minimalen Beginnzeit gelesen werden.
  • 10 ist ein Zeitdiagramm, das eine exemplarische Datenübertragung darstellt, wobei die Daten während tAC10 empfangen werden. Wie dargestellt kann zum Zeitpunkt t0 das CHKstart-Signal aktiviert sein und der Zähler mit dem Zählen bei 1 beginnen. Anschließend kann, z. B. zu dem Zeitpunkt t1, das DQS-Taktsignal aktiviert werden, und ein erstes Datenbyte (DQ0) kann auf dem Datenbus DQ platziert werden. Somit wird das DQS-Taktsignal erstmals während der tAC10-Region empfangen.
  • Wenn das DQS-Signal empfangen wird, kann die Pulserzeugungsschaltungsanordnung 402 mit dem Erzeugen von Pulsen beginnen. Der erste Puls LTe kann beginnend zu dem Zeitpunkt t2 erzeugt und durch den Zwischenspeicher 410 der Leseschaltungsanordnung 218 (dargestellt in 4) verwendet werden, um das erste Datenbyte (DLe = DQ0) zwischenzuspeichern. Der zweite Puls LTo kann beginnend zu dem Zeitpunkt t3 erzeugt werden. Die erzeugten Pulse können verwendet werden, um empfangene Daten DQ0-DQ1 wie im Vorhergehenden beschrieben zwischenzuspeichern. Somit können, zu dem Zeitpunkt t4, die ersten zwei Bytes von empfangenen Daten, DQ0 und DQ1, an der Grenze 440 zwischen dem externen Taktbereich und dem Systemtaktbereich parallel vorliegen (dargestellt durch die Strichlinie in 4).
  • Wie im Vorhergehenden mit Bezug auf 7 beschrieben, kann die Regionserfassungsschaltungsanordnung 404 erfassen, dass die erste ansteigende Flanke von DQS während des Zeitintervalls tAC10 empfangen wird und, darauf ansprechend, das Lesefreigabesignal RDena nach zwei Taktzyklen aktivieren und das Verzögerungsauswahlsignal herabsetzen (SelDelay = 0). Wenn das Verzögerungsauswahlsignal aktiviert ist, kann die Auswahlschaltungsanordnung 422, 432 die nicht verzögerten Lesedaten (DLed und DLo) an die Eingangszwischenspeicher 424, 434 übergeben. Wie im Vorhergehenden beschrieben können, da die Lesedaten während der zweiten Hälfte eines SysClk-Zyklus empfangen werden, die nicht verzögerten Daten ausgewählt werden, wodurch ermöglicht wird, dass die nicht verzögerten Daten bei der nächsten ansteigenden Flanke des Systemtaktsignals SysClk eingegeben werden. Somit können die nicht verzögerten Lesedaten zu dem Zeitpunkt t4 durch die Eingangszwischenspeicher 424, 434 zwischengespeichert und als die geraden und ungeraden gültigen Datensignale Dvalide, Dvalido ausgegeben werden. Das aktivierte Lesefreigabesignal RDena kann anzeigen, dass die zwischengespeicherten Daten Dvalide, Dvalido in den Eingangszwischenspeichern 424, 434 durch eine andere Schaltungsanordnung in der Integrierte-Schaltung-Vorrichtung 210, wie es im Vorhergehenden beschrieben ist, verwendet werden können. Nachfolgende Daten können ebenfalls auf ähnliche Weise wie die im Vorhergehenden beschriebene eingegeben werden.
  • Somit können die Daten, wie es mit Bezug auf 10 dargestellt ist, wenn die Daten zwischen einem halben und einem vollen Taktzyklus der minimalen Beginnzeit für empfangene Daten (z. B. innerhalb eines halben bis einen Taktzyklus ab Aktivierung des CHKstart-Signals) empfangen werden, dieselben aus der ersten Gruppe von Zwischenspeichern 412, 414 zwischengespeichert und in dem zweiten Taktzyklus nach der minimalen Beginnzeit gelesen werden.
  • 11 ist ein Zeitdiagramm, das eine exemplarische Datenübertragung darstellt, bei der die Daten während tAC15 empfangen werden. Wie dargestellt kann zu dem Zeitpunkt t0 das CHKstart-Signal aktiviert werden und der Zähler mit dem Zählen bei 1 beginnen. Anschließend kann, z. B. zu dem Zeitpunkt t1, das DQS-Taktsignal aktiviert und ein erstes Datenbyte (DQ0) kann auf dem Datenbus DQ platziert werden. Somit wird das DQS-Taktsignal erstmals während der tAC15-Region empfangen.
  • Wie im Vorhergehenden beschrieben kann, wenn das DQS-Signal empfangen wird, die Pulserzeugungsschaltungsanordnung 402 mit dem Erzeugen von Pulsen beginnen. Der erste Puls kann für das gerade Zwischenspeichersignal LTe beginnend zu dem Zeitpunkt t2 erzeugt und durch Zwischenspeicher 410 der Leseschaltungsanordnung 218 (dargestellt in 4) verwendet werden, um das erste Datenbit (DLe = DQ0) zwischenzuspeichern. Der zweite Puls LTo kann für das ungerade Zwischenspeichersignal LTo beginnend zu dem Zeitpunkt t3 erzeugt werden. Das zweite Pulssignal kann durch den Zwischenspeicher 414 verwendet werden, um das zweite Datenbyte DLo = DQ1) zwischenzuspeichern, und kann auch durch Zwischenspeicher 412 verwendet werden, um den DLe-Wert (DQ0) derart zwischenzuspeichern, dass das erste Datenbyte durch Zwischenspeicher 412 (DLed = DQ0) ausgegeben wird. Somit können, zu dem Zeitpunkt t4, die ersten zwei Bytes von empfangenen Daten DQ0 und DQ1 an der Grenze 440 zwischen dem externen Taktbereich und dem Systemtaktbereich (dargestellt durch die Strichlinie in 4) parallel vorliegen und unter Verwendung der ansteigenden Flanke des invertierten Systemtakts SysClk# durch die Verzögerungszwischenspeicher 420, 430 zwischengespeichert werden.
  • Wie im Vorhergehenden mit Bezug auf 7 beschrieben kann die Regionserfassungsschaltungsanordnung 404 erfassen, dass die erste ansteigende Flanke von DQS während des Zeitintervalls tAC15 empfangen wird, und, darauf ansprechend, das Lesefreigabesignal RDena nach drei Taktzyklen aktivieren und das Verzögerungsauswahlsignal aktivieren (SelDelay = 1). Das Lesefreigabesignal RDena kann nach drei Taktzyklen aktiviert werden, um genügend Zeit dafür zu ermöglichen, dass die Lesedaten parallel an der Grenze 440 zwischen Taktzyklen vorliegen können, und das Verzögerungsauswahlsignal SelDelay kann aktiviert werden, um zu ermöglichen, dass die verzögerte Version der Lesedaten unter Verwendung einer nachfolgenden ansteigenden Taktflanke des internen Taktsignals SysClk zwischengespeichert werden kann.
  • Somit kann, wenn das Verzögerungsauswahlsignal aktiviert ist, die Auswahlschaltungsanordnung 422, 432 die verzögerten Lesedaten (DLdelaye und DLdelayo) an die Eingangszwischenspeicher 929, 434 übergeben. Die verzögerten Lesedaten können anschließend bei der nächsten ansteigenden Flanke des Systemtaktsignals SysClk zu dem Zeitpunkt t5 durch die Eingangszwischenspeicher 424, 434 zwischengespeichert und als die geraden und ungeraden gültigen Datensignale Dvalide, Dvalido ausgegeben werden.
  • Das aktivierte Lesefreigabesignal RDena kann anzeigen, dass die zwischengespeicherten Daten Dvalide, Dvalido in den Eingangszwischenspeichern 424, 434 durch eine andere Schaltungsanordnung in der Integrierte-Schaltung-Vorrichtung 210, wie es im Vorhergehenden beschrieben ist, verwendet werden können. Nachfolgend empfangene Daten können ebenfalls in einer ähnlichen Weise wie der im Vorhergehenden beschriebenen zwischengespeichert werden.
  • Somit können die Daten, wie es mit Bezug auf 11 beschrieben ist, wenn die Daten mehr als einen Taktzyklus nach der minimalen Beginnzeit für empfangene Daten (z. B. mehr als einen Taktzyklus, nachdem das CHKstart-Signal aktiviert worden ist) empfangen werden, dieselben aus der zweiten Gruppe von Zwischenspeichern 420, 430 zwischengespeichert und in dem dritten Taktzyklus nach der minimalen Beginnzeit gelesen werden.
  • Weitere Ausführungsbeispiele
  • Bei einem Ausführungsbeispiel der Erfindung kann die Leseschaltungsanordnung 218 mehrere Synchronisationsmodi aufweisen. Zum Beispiel kann ein Synchronisationsmodus wie im Vorhergehenden beschrieben implementiert sein, wobei zwei Datenbytes bei der Grenze 940 zwischen dem internen Taktbereich und dem externen Taktbereich vorliegen. Es kann auch ein zweiter Synchronisationsmodus bereitgestellt sein, wodurch ermöglicht wird, dass mehr Daten (z. B. als in dem ersten Modus) zwischengespeichert werden, parallel vorliegen, und anschließend in den Systemtaktbereich eingegeben werden. Ausführungsbeispiele können auch mit mehr als zwei Modi versehen werden, und es kann auch ein beliebiger der Modi (z. B. lediglich der zweite Modus) allein bereitgestellt sein, falls dies erwünscht ist.
  • 12 ist ein Blockdiagramm, das eine exemplarische Leseschaltungsanordnung 1200 bereitstellt, die mehrere Synchronisationsmodi gemäß einem Ausführungsbeispiel der Erfindung bereitstellt. Bei einem Ausführungsbeispiel der Erfindung kann der Synchronisationsmodus z. B. durch Ausgeben von Befehlen an die Steuerschaltungsanordnung 212 ausgewählt werden (z. B. durch Ausführen von Softwarebefehlen oder durch Empfangen und Decodieren von Befehlen über eine externe Schnittstelle der Integrierte-Schaltung-Vorrichtung 210). Zum Beispiel kann ein Befehl an die Steuerschaltungsanordnung 212 ausgegeben werden, der ein Bit in einem Steuerregister setzt oder löscht. Wird das Bit gesetzt, kann der zweite Synchronisationsmodus verwendet werden. Wird das Bit gelöscht, kann der erste Synchronisationsmodus verwendet werden.
  • Bei einem Ausführungsbeispiel der Erfindung kann ein Modusauswahlsignal (Mode_2p4p) modifiziert werden, um einen Synchronisationsmodus auszuwählen. Zum Beispiel kann, wenn das Signal Mode_2p4p herabgesetzt wird, der erste Synchronisationsmodus (im Vorhergehenden mit Bezug auf 4 beschrieben) verwendet werden. Wird das Signal Mode_2p4p aktiviert, kann der zweite Synchronisationsmodus, der nachfolgend beschrieben ist, verwendet werden. Wird der erste Synchronisationsmodus verwendet, kann die Leseschaltungsanordnung 1200 wie im Vorhergehenden mit Bezug auf 4 beschrieben derart betrieben werden, dass eine gewisse Schaltungsanordnung 1240 in der Leseschaltungsanordnung 1200 nicht in dem ersten Synchronisationsmodus verwendet werden kann (z. B. können Steuersignale, die verwendet werden, um die Schaltungsanordnung 1240 zu betreiben, in dem ersten Synchronisationsmodus nicht ausgegeben werden, jedoch in dem zweiten Synchronisationsmodus an die Schaltungsanordnung ausgegeben werden). Ebenso kann, bei einem Ausführungsbeispiel, die Leseschaltungsanordnung 1200 entworfen sein, um lediglich in einem einzigen Modus (z. B. dem zweiten Synchronisationsmodus) wirksam zu sein, so dass die Schaltungsanordnung 1240 für den zweiten Synchronisationsmodus stets verwendet wird.
  • Wie dargestellt kann die Leseschaltungsanordnung 1200 auch eine Pulserzeugungsschaltungsanordnung 1202 und eine Regionserfassungsschaltungsanordnung 1204 umfassen. Die Leseschaltungsanordnung 1200 kann eine erste Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 enthalten, die Daten aus der DQ-Datenbusleitung empfängt und die empfangenen Daten mit durch die Pulserzeugungsschaltungsanordnung 1202 erzeugten Pulsen zwischenspeichert. In dem zweiten Modus, in dem die vier Zwischenspeicher 1210, 1212, 1214, 1226 erstmals Lesedaten von DQ empfangen, kann die Pulserzeugungsschaltungsanordnung vier Zwischenspeichersignale (LT0, LT1, LT2, LT3) erzeugen, um die empfangenen Daten zwischenzuspeichern.
  • Wie dargestellt kann die erste Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 vier Datenbytes, die über den seriellen Dateneingang DQ an der Grenze 440 zwischen dem externen Taktbereich und dem internen Takt (SysClk)-Bereich empfangen wurden, empfangen und übergeben. Durch Empfangen von vier Datenbytes (oder mehr, abhängig von der Anzahl von verwendeten Zwischenspeichern) und Halten der empfangenen Daten in der ersten Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 können z. B. die empfangenen Daten erhalten werden, bis die Daten unter Verwendung des internen Systemtakts SysClk zwischengespeichert und dadurch in den Systemtaktbereich übertragen werden.
  • Bei einem Ausführungsbeispiel, bei dem die erste Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 Zwischenspeicher enthält, die empfangene Daten für einen gesamten Systemtaktzyklus halten, kann der Systemtakt verwendet werden, um Lesedaten direkt aus diesen Zwischenspeichern zwischenzuspeichern (z. B. ohne dass eine Auswahl von verzögerten oder nicht verzögerten Daten durch die Regionserfassungsschaltungsanordnung 1204 erforderlich ist). Somit kann, in dem zweiten Synchronisationsmodus, die Regionserfassungsschaltungsanordnung 1204 das SelDelay-Signal für empfangene Daten herabsetzen, da die empfangenen Daten in der ersten Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 erhalten werden können, bis eine weitere ansteigende Flanke des Systemtaktsignals SysClk erfasst wird, ohne dass die empfangenen Daten weiter verzögert werden (z. B. unter Verwendung einer zweiten Gruppe von Zwischenspeichern, wie es im Vorhergehenden mit Bezug auf 4 beschrieben ist). Wird der erste Synchronisationsmodus verwendet, kann das Auswahlsignal SelDelay durch die Regionserfassungsschaltungsanordnung 1204 wie im Vorhergehenden mit Bezug auf 7 beschrieben ausgewählt werden.
  • Nachdem die Daten in den Zwischenspeichern 1220, 1222, 1224, 1226 empfangen worden sind, können die Lesedaten durch die Eingangszwischenspeicher 1230, 1232, 1234, 1236 unter Verwendung einer nachfolgenden ansteigenden Flanke des Systemtaktsignals SysClk zwischengespeichert werden. Wenn die Regionserfassungsschaltungsanordnung 1204 das Lesefreigabesignal RDena aktiviert, können die empfangenen Daten aus den Eingangszwischenspeichern z. B. in ein Register übertragen werden, wodurch ermöglicht wird, dass verbleibende Lesedaten nachfolgend in die Eingangszwischenspeicher 1230, 1232, 1234, 1236 eingegeben und aus denselben gelesen werden, bis die Leseoperation abgeschlossen ist. In dem zweiten Synchronisationsmodus kann die Regionserfassungsschaltungsanordnung bestimmen, wann das Lesefreigabesignal RDena aktiviert werden soll, und zwar in einer Art und Weise ähnlich dem ersten Synchronisationsmodus, der im Vorhergehenden mit Bezug auf 7 und Tabelle 1 beschrieben ist. Zum Beispiel kann, wenn die erste ansteigende Flanke des DQS-Signals während entweder der tAC05- oder der tAC10-Region erfasst wird, das Lesefreigabesignal RDena aktiviert werden, nachdem der Zähler 3 erreicht hat (z. B. drei SysClk-Zyklen, nachdem das CHKstart-Signal aktiviert worden ist). Wird die erste ansteigende Flanke des DQS-Signals während der tAC15-Region erfasst, kann das RDena aktiviert werden, nachdem der Zähler 4 erreicht hat (z. B. vier SysClk-Zyklen, nachdem das CHKstart-Signal aktiviert worden ist).
  • 14 ist ein Zeitdiagramm, das exemplarische Datenübertragungssignale mit vier Pulsen zum Zwischenspeichern von Daten, die aus einer Speichervorrichtung in dem zweiten Synchronisationsmodus (Mode_2p4p = „1") empfangen wurden, gemäß einem Ausführungsbeispiel der Erfindung darstellt. Wie dargestellt kann, zu dem Zeitpunkt t0, das CHKstart-Signal aktiviert werden und der Zähler mit dem Zählen bei 1 beginnen. Anschließend kann, z. B. zu dem Zeitpunkt t1, das DQS-Taktsignal aktiviert und ein erstes Datenbyte (DQ0) auf dem Datenbus DQ platziert werden. Somit wird das DQS-Taktsignal erstmals während der tAC15-Region empfangen.
  • Wie im Vorhergehenden beschrieben kann, wenn das DQS-Signal empfangen wird, die Pulserzeugungsschaltungsanordnung 1202 mit dem Erzeugen von Pulsen beginnen. Der erste Puls kann für das erste Zwischenspeichersignal LT0 beginnend zu dem Zeitpunkt t2 erzeugt werden und kann durch den Zwischenspeicher 1210 der Leseschaltungsanordnung 1200 verwendet werden, um das erste Datenbyte zwischenzuspeichern (DL0 = DQ0). Der zweite Puls kann für das zweite Zwischenspeichersignal LT1 beginnend zu dem Zeitpunkt t3 erzeugt werden. Das zweite Pulssignal kann durch den Zwischenspeicher 1212 verwendet werden, um das zweite Datenbyte zwischenzuspeichern (DL1 = DQ1). Ähnlich kann der dritte Puls für das dritte Zwischenspeichersignal LT2 beginnend zu dem Zeitpunkt t4 erzeugt werden. Das dritte Pulssignal kann durch den Zwischenspeicher 1214 verwendet werden, um das dritte Datenbyte zwischenzuspeichern (DL2 = DQ2). Der vierte Puls kann für das vierte Zwischenspeichersignal LT3 beginnend zu dem Zeitpunkt t5 erzeugt werden. Das vierte Pulssignal kann durch den Zwischenspeicher 1226 verwendet werden, um das vierte Datenbyte zwischenzuspeichern (DL3 = DQ3). Das vierte Pulssignal LT3 kann auch verwendet werden, um empfangene Lesedaten aus den Zwischenspeichern 1210, 1212, 1214 an die Zwischenspeicher 1220, 1222 bzw. 1224 zu übertragen. Somit können die vier empfangenen Bytes von Lesedaten, die seriell über das externe Strobesignal DQS empfangen wurden, an der Grenze 440 zwischen dem externen Taktbereich und dem Systemtakt (SysClk)-Bereich parallel vorliegen. Nachfolgend empfangene Daten können anschließend unter Verwendung von Pulsen, die zu den Zeitpunkten t6, t7, t9 und t10 erzeugt wurden, in die Zwischenspeicher 1210, 1212, 1214, 1226 gelesen werden.
  • Da die erste ansteigende Flanke des DQS-Signals während der tAC15-Region empfangen wird, kann die Regionserfassungsschaltungsanordnung 1204, die in dem zweiten Synchronisationsmodus wirksam ist, das Lesefreigabesignal RDena aktivieren, nachdem der Zählwert 4 erreicht wurde, und zwar zu dem Zeitpunkt t8. Wie im Vorhergehenden beschrieben, kann die Regionserfassungsschaltungsanordnung 1204 auch das Verzögerungsauswahlsignal in dem zweiten Synchronisationsmodus auf einer niedrigen Spannung (SelDelay = „0") erhalten. Somit kann, zu dem Zeitpunkt t8, die ansteigende Flanke von SysClk verwendet werden, um die ersten vier Bytes von empfangenen Lesedaten aus den Zwischenspeichern 1220, 1222, 1224, 1226 in die Eingangszwischenspeicher 1230, 1232, 1234, 1236 einzugeben, und das Lesefreigabesignal RDena kann aktiviert werden, wodurch ermöglicht wird, dass die Daten in den Eingangszwischenspeichern 1230, 1232, 1234, 1236 gelesen werden und durch eine andere Schaltungsanordnung, wie im Vorhergehenden beschrieben, verwendet werden.
  • Somit können, wie im Vorhergehenden beschrieben, in dem zweiten Synchronisationsmodus vier Bytes von seriell empfangenen Daten in eine erste Gruppe von Zwischenspeichern 1210, 1212, 1214 und 1220, 1222, 1224, 1226 unter Verwendung von Pulsen, die durch die Pulserzeugungsschaltungsanordnung erzeugt wurden, zwischengespeichert werden. Nachdem die Daten parallel an der Grenze 440 zwischen dem externen Taktbereich und dem internen Taktbereich vorliegen, können die Daten in die Eingangszwischenspeicher 1230, 1232, 1234, 1236 unter Verwendung der nächsten ansteigenden Flanke des internen Taktsignals SysClk eingegeben werden. Die Regionserfassungsschaltungsanordnung kann eine Region bestimmen, während der die erste ansteigende Flanke des DQS-Taktsignals empfangen wird, und, darauf ansprechend, ein Lesefreigabesignal RDena aktivieren, das anzeigt, wann die Daten aus den Eingangszwischenspeichern 1230, 1232, 1239, 1236 gelesen werden können. Obwohl sie im Vorhergehenden mit Bezug auf Daten, die erstmals während der tAC15-Periode empfangen wurden, beschrieben wurde, kann die Leseschaltungsanordnung 1200 in dem ähnlichen Fall verwendet werden, bei dem die Daten während einer anderen Periode (z. B. tAC10, tAC05 oder einer anderen erwünschten Periode) empfangen wurden.
  • Obwohl sie im Vorhergehenden mit Bezug auf zwei Synchronisationsmodi beschrieben wurden, können zusätzliche Modi z. B. verwendet derart werden, dass zusätzliche Daten empfangen werden können und parallel an der Grenze 440 zwischen dem externen Taktbereich und dem internen Taktbereich vorliegen können, wodurch ermöglicht wird, dass die empfangenen Daten nachfolgend unter Verwendung des internen Taktsignals zwischengespeichert werden. Ebenso kann in manchen Fällen die Leseschaltungsanordnung lediglich einen einzigen Modus einsetzen, in dem zusätzliche Daten seriell empfangen werden und parallel vorliegen (z. B. vier, acht Bytes, 16 Bytes usw.).
  • Auch wenn sie im Vorhergehenden mit Bezug auf eine integrierte Schaltung, die Daten seriell aus einer Speichervorrichtung liest, beschrieben wurden, können Ausführungsbeispiele der Erfindung auch mit beliebigen Daten, die zwischen beliebigen Typen von Vorrichtungen übermittelt werden, verwendet werden. Ferner können Ausführungsbeispiele der Erfindung auch in einer einzigen Vorrichtung verwendet werden, die z. B. mehrere interne Taktsignale und entsprechende Taktbereiche verwendet. Werden Ausführungsbeispiele der Erfindung in einer einzigen Vorrichtung verwendet, kann das externe Strobesignal ein Taktsignal außerhalb des Taktbereichs, der Daten empfängt, sein und das interne Taktsignal kann ein Taktsignal innerhalb des Taktbereichs, der Daten empfängt, sein.
  • Während das Vorhergehende sich auf Ausführungsbeispiele der vorliegenden Erfindung richtet, können andere und weitere Ausführungsbeispiele der Erfindung entwickelt werden, ohne dass der grundlegende Schutzbereich derselben verlassen wird, und der Schutzbereich derselben ist durch die Ansprüche, die folgen, bestimmt.

Claims (29)

  1. Ein Verfahren zum Lesen von Daten, das folgende Schritte aufweist: Erzeugen von zwei oder mehr Pulsen aus einem ersten Taktsignal, durch das die zu lesenden Daten empfangen werden; Verwenden jedes erzeugten Pulses, um Daten, die zu einem entsprechenden Zeitpunkt empfangen wurden, zwischenzuspeichern; Erfassen einer ersten Zeitregion, während der die Daten empfangen werden; Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die Daten unter Verwendung eines zweiten Taktsignals gelesen werden können; und Lesen der Daten unter Verwendung des zweiten Taktsignals während der zweiten Zeitregion.
  2. Das Verfahren gemäß Anspruch 1, das ferner folgende Schritte aufweist: Lesen der Daten in eine erste Gruppe von Zwischenspeichern unter Verwendung jedes erzeugten Pulses; Übertragen der Daten aus der ersten Gruppe von Zwischenspeichern in eine zweite Gruppe von Zwischenspeichern; Verwenden der erfassten ersten Zeitregion, um Daten aus der ersten Gruppe von Zwischenspeichern oder der zweiten Gruppe von Zwischenspeichern auszuwählen; Eingeben der Daten in Eingangszwischenspeicher aus der ausgewählten der ersten Gruppe von Zwischenspeichern und der zweiten Gruppe von Zwischenspeichern unter Verwendung des zweiten Taktsignals; und Lesen der Daten aus den Eingangszwischenspeichern während der zweiten Zeitregion.
  3. Das Verfahren gemäß Anspruch 2, bei dem die Daten, die in die erste Gruppe von Zwischenspeichern gelesen wurden, seriell an einem Eingang jedes der ersten Gruppe von Zwischenspeichern empfangen werden und parallel an Ausgängen der ersten Gruppe von Zwischenspeichern vorliegen.
  4. Das Verfahren gemäß Anspruch 1, das ferner folgende Schritte aufweist: Empfangen eines Modusauswahlsignals; wenn das Modusauswahlsignal einem ersten Modus entspricht, Erzeugen von zwei Pulsen, derart, dass zwei Gruppen von seriell empfangenen Daten zwischengespeichert werden und durch eine erste Gruppe von Zwischenspeichern parallel vorliegen; und wenn das Modusauswahlsignal einem zweiten Modus entspricht, Erzeugen von vier Pulsen, derart, dass vier Gruppen von seriell empfangenen Daten durch die erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen.
  5. Das Verfahren gemäß Anspruch 1, bei dem das Erfassen der ersten Zeitregion, während der die Daten empfangen werden, folgende Schritte aufweist: Ausgeben eines Lesebefehls für die Daten; zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, Aktivieren eines Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die Daten anzeigt; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die Daten; und Bestimmen, ob die Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Signalen empfangen wurden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der ersten Zeitregion entspricht.
  6. Eine integrierte Schaltung, die folgende Merkmale aufweist: eine Steuerschaltungsanordnung, die konfiguriert ist, um einen Lesebefehl auszugeben; eine Leseschaltungsanordnung, die konfiguriert ist zum: Erzeugen von zwei oder mehr Pulsen aus einem externen Strobesignal; Speichern von Daten, die zu Zeitpunkten, die jedem erzeugten Puls entsprechen, empfangen wurden; Erfassen einer ersten Zeitregion, während der die Daten empfangen werden; Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die Daten unter Verwendung eines internen Taktsignals gelesen werden können; und Lesen der Daten unter Verwendung des internen Taktsignals während der zweiten Zeitregion.
  7. Die integrierte Schaltung gemäß Anspruch 6, bei der die Leseschaltungsanordnung ferner konfiguriert ist zum: Lesen der Daten in eine erste Gruppe von Zwischenspeichern unter Verwendung jedes erzeugten Pulses; Übertragen der Daten aus der ersten Gruppe von Zwischenspeichern in eine zweite Gruppe von Zwischenspeichern; Verwenden der erfassten ersten Zeitregion, um Daten aus der ersten Gruppe von Zwischenspeichern oder der zweiten Gruppe von Zwischenspeichern auszuwählen; Eingeben der Daten in Eingangszwischenspeicher aus der ausgewählten der ersten Gruppe von Zwischenspeichern und der zweiten Gruppe von Zwischenspeichern unter Verwendung des zweiten Taktsignals; und Lesen der Daten aus den Eingangszwischenspeichern während der zweiten Zeitregion.
  8. Die integrierte Schaltung gemäß Anspruch 7, bei der die Daten, die in die erste Gruppe von Zwischenspeichern gelesen werden, an einem Eingang jedes der ersten Gruppe von Zwischenspeichern seriell empfangen werden und an Ausgängen der ersten Gruppe von Zwischenspeichern parallel vorliegen.
  9. Die integrierte Schaltung gemäß Anspruch 6, bei der die Leseschaltungsanordnung ferner konfiguriert ist zum: Empfangen eines Modusauswahlsignals; Erzeugen, wenn das Modusauswahlsignal einem ersten Modus entspricht, von zwei Pulsen, derart, dass zwei Gruppen von seriell empfangenen Daten durch eine erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen; und Erzeugen, wenn das Modusauswahlsignal einem zweiten Modus entspricht, von vier Pulsen, derart, dass vier Gruppen von seriell empfangenen Daten durch die erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen.
  10. Die integrierte Schaltung gemäß Anspruch 6, bei der die Leseschaltungsanordnung ferner konfiguriert ist zum: Erfassen eines aktivierten Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die Daten anzeigt, wobei das aktivierte Prüfsignal durch die Steuerschaltungsanordnung zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, aktiviert wird; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die Daten; und Bestimmen, ob die Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Signalen empfangen werden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der ersten Zeitregion entspricht.
  11. Ein System, das folgende Merkmale aufweist: eine Speichervorrichtung, die folgende Merkmale aufweist: eine Schaltungsanordnung, die konfiguriert ist, um ein Datentaktsignal zu erzeugen und Daten unter Verwendung des Datentaktsignals ansprechend auf ein Empfangen eines Lesebefehls seriell zu übermitteln; eine integrierte Schaltung, die folgende Merkmale aufweist: eine Taktschaltungsanordnung, die konfiguriert ist, um ein internes Taktsignal zu erzeugen; eine Steuerschaltungsanordnung, die konfiguriert ist, um den Lesebefehl an die Speichervorrichtung auszugeben; eine Leseschaltungsanordnung, die konfiguriert ist zum: Erzeugen von zwei oder mehr Pulsen aus dem Datentaktsignal; Zwischenspeichern der seriell übermittelten Daten, die zu Zeitpunkten, die jedem erzeugten Puls entsprechen, empfangen wurden; Erfassen einer ersten Zeitregion, während der eine erste Gruppe der seriell übermittelten Daten empfangen wird; Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die seriell übermittelten Daten unter Verwendung eines internen Taktsignals gelesen werden können; und Lesen der seriell übermittelten Daten unter Verwendung des internen Taktsignals während der zweiten Zeitregion.
  12. Das System gemäß Anspruch 11, bei dem die Leseschaltungsanordnung ferner konfiguriert ist zum: Lesen der seriell übermittelten Daten in eine erste Gruppe von Zwischenspeichern unter Verwendung jedes erzeugten Pulses; Übertragen der seriell übermittelten Daten aus der ersten Gruppe von Zwischenspeichern in eine zweite Gruppe von Zwischenspeichern; Verwenden der erfassten ersten Zeitregion, um die seriell übermittelten Daten aus der ersten Gruppe von Zwischenspeichern oder der zweiten Gruppe von Zwischenspeichern auszuwählen; Eingeben der seriell übermittelten Daten in Eingangszwischenspeicher aus der ausgewählten der ersten Gruppe von Zwischenspeichern und der zweiten Gruppe von Zwischenspeichern unter Verwendung des zweiten Taktsignals; und Lesen der seriell übermittelten Daten aus den Eingangszwischenspeichern während der zweiten Zeitregion.
  13. Das System gemäß Anspruch 12, bei dem die Leseschaltungsanordnung konfiguriert ist, um die seriell übermittelten Daten in die erste Gruppe von Zwischenspeichern an einem Eingang jedes der ersten Gruppe von Zwischenspeichern zu lesen und die seriell übermittelten Daten an Ausgängen der ersten Gruppe von Zwischenspeichern parallel darzulegen.
  14. Das System gemäß Anspruch 11, bei dem die Leseschaltungsanordnung ferner konfiguriert ist zum: Empfangen eines Modusauswahlsignals von der Steuerschaltungsanordnung; Erzeugen, wenn das Modusauswahlsignal einem ersten Modus entspricht, von zwei Pulsen, derart, dass zwei Gruppen von seriell empfangenen Daten durch eine erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen; und Erzeugen, wenn das Modusauswahlsignal einem zweiten Modus entspricht, von vier Pulsen, derart, dass vier Gruppen von seriell empfangenen Daten durch die erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen.
  15. Das System gemäß Anspruch 11, bei dem die Leseschaltungsanordnung ferner konfiguriert ist zum: Erfassen eines aktivierten Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die seriell übermittelten Daten anzeigt, wobei das aktivierte Prüfsignal durch die Steuerschaltungsanordnung zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, aktiviert wird; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die seriell übermittelten Daten; und Bestimmen, ob die seriell übermittelten Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Signalen empfangen werden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der ersten Zeitregion entspricht.
  16. Das System gemäß Anspruch 11, bei dem die integrierte Schaltung eine Speichersteuerung ist, und bei dem die Speichervorrichtung eine synchrone, dynamische Doppeldatenraten (DDR)-Direktzugriffsspeicher (SDRAM)-Vorrichtung ist, wobei die DDR-SDRAM-Vorrichtung konfiguriert ist, um eine erste Gruppe von Daten bei einer ansteigenden Flanke des Datentaktsignals und eine zweite Gruppe von Daten bei einer abfallenden Flanke des Datentaktsignals zu übermitteln.
  17. Eine Integrierte-Schaltung-Vorrichtung, die folgende Merkmale aufweist: eine Steuerschaltungsanordnung, die konfiguriert ist, um einen Lesebefehl an eine andere Vorrichtung auszugeben; eine Leseschaltungsanordnung, die folgende Merkmale aufweist: eine Pulserzeugungsschaltungsanordnung, die konfiguriert ist, um Pulse zu erzeugen; eine erste Mehrzahl von Zwischenspeichern, die konfiguriert sind, um Lesedaten für den Lesebefehl, unter Verwendung der durch die Pulserzeugungsschaltungsanordnung erzeugten Pulse, zwischenzuspeichern; eine zweite Mehrzahl von Zwischenspeichern, die konfiguriert sind, um die Lesedaten zwischenzuspeichern, wobei die zwischengespeicherten Lesedaten durch die erste Mehrzahl von Zwischenspeichern ausgegeben werden; eine Regionserfassungsschaltungsanordnung, die konfiguriert ist zum: Erfassen einer Zeitregion, während der die Lesedaten empfangen werden; und ansprechend auf die erfasste Zeitregion, Auswählen der ersten Mehrzahl von Zwischenspeichern oder der zweiten Mehrzahl von Zwischenspeichern; und eine dritte Mehrzahl von Zwischenspeichern, die konfiguriert sind, um die Lesedaten aus der ausgewählten der ersten Mehrzahl von Zwischenspeichern und der zweiten Mehrzahl von Zwischenspeichern einzugeben.
  18. Die Integrierte-Schaltung-Vorrichtung gemäß Anspruch 17, bei der die erste Mehrzahl von Zwischenspeichern die Lesedaten seriell empfängt und die Lesedaten der zweiten Mehrzahl von Zwischenspeichern parallel vorlegt.
  19. Die Integrierte-Schaltung-Vorrichtung gemäß Anspruch 17, bei der die Leseschaltungsanordnung ferner folgende Merkmale aufweist: eine Auswahlschaltungsanordnung, die konfiguriert ist zum: Empfangen eines Auswahlsignals von der Regionserfassungsschaltungsanordnung, wobei das Auswahlsignal die ausgewählte der ersten Mehrzahl von Zwischenspeichern und der zweiten Mehrzahl von Zwischenspeichern anzeigt; Empfangen von Lesedaten, die durch die erste Mehrzahl von Zwischenspeichern und die zweite Mehrzahl von Zwischenspeichern parallel ausgegeben werden; und ansprechend auf das empfangene Auswahlsignal, Vorlegen von Lesedaten aus der ausgewählten der ersten Mehrzahl von Zwischenspeichern und der zweiten Mehrzahl von Zwischenspeichern Eingängen der dritten Mehrzahl von Zwischenspeichern.
  20. Die integrierte Schaltungsanordnung gemäß Anspruch 17, bei der die Regionserfassungsschaltungsanordnung konfiguriert ist zum: Erfassen eines aktivierten Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die seriell übermittelten Daten anzeigt, wobei das aktivierte Prüfsignal durch die Steuerschaltungsanordnung zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, aktiviert wird; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die seriell übermittelten Daten; und Bestimmen, ob die seriell übermittelten Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Signalen empfangen werden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der erfassten Zeitregion entspricht.
  21. Eine integrierte Schaltung, die folgende Merkmale aufweist: eine Einrichtung zum Steuern, die konfiguriert ist, um einen Lesebefehl auszugeben; eine Einrichtung zum Lesen, die konfiguriert ist zum: Erzeugen von zwei oder mehr Pulsen aus einem externen Strobesignal; Zwischenzuspeichern von Daten, die zu Zeitpunkten, die jedem erzeugten Puls entsprechen, empfangen wurden; Erfassen einer ersten Zeitregion, während der die Daten empfangen werden; Verwenden der erfassten ersten Zeitregion, um eine zweite Zeitregion zu bestimmen, während der die Daten unter Verwendung eines internen Taktsignals gelesen werden können; und Lesen der Daten unter Verwendung des internen Taktsignals während der zweiten Zeitregion.
  22. Die integrierte Schaltung gemäß Anspruch 21, bei der die Einrichtung zum Lesen ferner konfiguriert ist, um: die Daten unter Verwendung jedes erzeugten Pulses in erste Einrichtungen zum Zwischenspeichern zu lesen; die Daten aus den ersten Einrichtungen zum Zwischenspeichern in zweite Einrichtungen zum Zwischenspeichern zu übertragen; die erfasste erste Zeitregion zu verwenden, um Daten aus den ersten Einrichtungen zum Zwischenspeichern oder den zweiten Einrichtungen zum Zwischenspeichern auszuwählen; die Daten in eine Einrichtung zum Eingeben aus der ausgewählten der ersten Einrichtungen zum Zwischenspeichern oder der zweiten Einrichtungen zum Zwischenspeichern unter Verwendung des zweiten Täktsignals einzugeben; und die Daten aus der Einrichtung zum Eingeben während der zweiten Zeitregion zu lesen.
  23. Die integrierte Schaltung gemäß Anspruch 22, bei der die Daten, die in die erste Einrichtung zum Zwischenspeichern gelesen werden, an einem Eingang jeder der ersten Einrichtungen zum Zwischenspeichern seriell empfangen werden und an Ausgängen der ersten Einrichtungen zum Zwischenspeichern parallel vorliegen.
  24. Die integrierte Schaltung gemäß Anspruch 21, bei der die Einrichtung zum Lesen ferner konfiguriert ist zum: Empfangen eins Modusauswahlsignals; wenn das Modusauswahlsignal einem ersten Modus entspricht, Erzeugen von zwei Pulsen, derart, dass zwei Gruppen von seriell empfangenen Daten durch eine erste Einrichtung zum Zwischenspeichern zwischengespeichert werden und parallel vorliegen; und wenn das Modusauswahlsignal einem zweiten Modus entspricht, Erzeugen von vier Pulse, derart, dass vier Gruppen von seriell empfangenen Daten durch die erste Einrichtung zum Zwischenspeichern zwischengespeichert werden und parallel vorliegen.
  25. Die integrierte Schaltung gemäß Anspruch 21, bei der die Einrichtung zum Lesen ferner konfiguriert ist zum: Erfassen eines aktivierten Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die Daten anzeigt, wobei das aktivierte Prüfsignal durch die Einrichtung zum Steuern zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, aktiviert wird; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die Daten; und Bestimmen, ob die Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Daten empfangen werden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der ersten Zeitregion entspricht.
  26. Ein Verfahren zum Lesen von Daten, das folgende Schritte aufweist: Erzeugen von zwei oder mehr Pulsen aus einem ersten Taktsignal, durch das die zu lesenden Daten empfangen werden; Lesen der Daten unter Verwendung jedes erzeugten Pulses in eine erste Gruppe von Zwischenspeichern; Übertragen der Daten aus der ersten Gruppe von Zwischenspeichern in eine zweite Gruppe von Zwischenspeichern; Erfassen einer ersten Zeitregion, während der die Daten empfangen werden; Verwenden der erfassten ersten Zeitregion, um die erste Gruppe von Zwischenspeichern oder die zweite Gruppe von Zwischenspeichern auszuwählen, aus der die Daten unter Verwendung eines zweiten Taktsignals während einer zweiten Zeitregion eingegeben werden sollen; Eingeben der Daten in die Eingangszwischenspeicher aus der ausgewählten der ersten Gruppe von Zwischenspeichern und der zweiten Gruppe von Zwischenspeichern unter Verwendung des zweiten Taktsignals; und Lesen der Daten aus den Eingangszwischenspeichern während der zweiten Zeitregion.
  27. Das Verfahren gemäß Anspruch 26, bei dem die Daten, die in die erste Gruppe von Zwischenspeichern gelesen werden, an einem Eingang jedes der ersten Gruppe von Zwischenspeichern seriell empfangen werden und an Ausgängen der ersten Gruppe von Zwischenspeichern parallel vorliegen.
  28. Das Verfahren gemäß Anspruch 26, das ferner folgende Schritte aufweist: Empfangen eines Modusauswahlsignals; wenn das Modusauswahlsignal einem ersten Modus entspricht, Erzeugen von zwei Pulsen, derart, dass zwei Gruppen von seriell empfangenen Daten durch eine erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen; und wenn das Modusauswahlsignal einem zweiten Modus entspricht, Erzeugen von vier Pulsen, derart, dass vier Gruppen von seriell empfangenen Daten durch die erste Gruppe von Zwischenspeichern zwischengespeichert werden und parallel vorliegen.
  29. Das Verfahren gemäß Anspruch 26, bei dem das Erfassen der ersten Zeitregion, während der die Daten empfangen werden, folgende Schritte aufweist: Ausgeben eines Lesebefehls für die Daten; zu einem vorbestimmten Zeitpunkt, nachdem der Lesebefehl ausgegeben wurde, Aktivieren eines Prüfsignals, das einen Anfangszeitpunkt zum Prüfen auf die Daten anzeigt; Erzeugen einer Mehrzahl von Signalen beginnend bei dem Anfangszeitpunkt zum Prüfen auf die Daten; und Bestimmen, ob die Daten in einer Zeitregion zwischen zwei der Mehrzahl von erzeugten Signalen empfangen werden, wobei die Zeitregion zwischen den zwei der Mehrzahl von Signalen der ersten Zeitregion entspricht.
DE102007016309A 2006-04-04 2007-04-04 Verfahren zur DDR-Empfängerleseresynchronisation Withdrawn DE102007016309A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/397,429 US7379383B2 (en) 2006-04-04 2006-04-04 Methods of DDR receiver read re-synchronization
US11/397,429 2006-04-04

Publications (1)

Publication Number Publication Date
DE102007016309A1 true DE102007016309A1 (de) 2007-10-31

Family

ID=38542523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007016309A Withdrawn DE102007016309A1 (de) 2006-04-04 2007-04-04 Verfahren zur DDR-Empfängerleseresynchronisation

Country Status (3)

Country Link
US (1) US7379383B2 (de)
CN (1) CN101101786A (de)
DE (1) DE102007016309A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590008B1 (en) * 2006-11-06 2009-09-15 Altera Corporation PVT compensated auto-calibration scheme for DDR3
KR101470975B1 (ko) 2007-12-21 2014-12-09 램버스 인코포레이티드 메모리 시스템 내 기록 타이밍을 교정하기 위한 방법 및 장치
US8300464B2 (en) 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
KR102432853B1 (ko) * 2015-12-03 2022-08-17 에스케이하이닉스 주식회사 반도체 시스템
KR102467451B1 (ko) * 2016-06-17 2022-11-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
CN108038068B (zh) * 2017-11-16 2020-12-18 灿芯创智微电子技术（北京）有限公司 一种基于ddr读数据同步方法及系统
US10418090B1 (en) * 2018-06-21 2019-09-17 Micron Technology, Inc. Write signal launch circuitry for memory drive
US10742201B2 (en) * 2018-09-27 2020-08-11 Apple Inc. Hybrid pulse/master-slave data latch
CN112948290A (zh) * 2019-12-11 2021-06-11 瑞昱半导体股份有限公司 存储器系统的控制方法
US11336272B2 (en) 2020-09-22 2022-05-17 Apple Inc. Low power single retention pin flip-flop with balloon latch
US11145343B1 (en) * 2020-11-20 2021-10-12 Faraday Technology Corporation Method for controlling multi-cycle write leveling process in memory system
US12068051B2 (en) * 2022-05-20 2024-08-20 Sandisk Technologies Llc Built-in high-frequency test circuitry without duty distortion

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522433B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 도메인 크로싱 회로
KR100670654B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 도메인 크로싱 마진을 증가시키기 위한 반도체메모리소자

Also Published As

Publication number Publication date
US7379383B2 (en) 2008-05-27
CN101101786A (zh) 2008-01-09
US20070230266A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
DE102007016309A1 (de) Verfahren zur DDR-Empfängerleseresynchronisation
DE69826863T2 (de) Verfahren und vorrichtung zur abstimmung eines zur verrieglung digitaler signalen gebrauchten taktsignals und speichervorrichtung die sie verwendet
DE10010440B9 (de) Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung
DE69619505T2 (de) Optimierschaltung und steuerung für eine synchrone speicheranordnung vorzugsweise mit programmierbarer latenzzeit
DE19882418B4 (de) System einer quellensynchronen Schnittstelle zwischen Master- und Slave-Einrichtungen und zugehöriges Verfahren
DE102005051206B4 (de) Speichersystem, Halbleiterspeicherbauelement und Abtastsignalerzeugungsverfahren
DE19882486B4 (de) Synchroner, nicht-flüchtiger Seitenmodus-Speicher
DE102019118638A1 (de) Ein-Chip-System, das ein Training des Tastgrades des Schreibtakts unter Verwendung eines Modus-Register-Schreibbefehls durchführt, Betriebsverfahren des Ein-Chip-Systems, elektronische Vorrichtung mit dem Ein-Chip-System
DE19652310C2 (de) Halbleiterspeichervorrichtung, die ein asynchrones Signal verwendet
DE602004007674T3 (de) Integrierte Schaltung mit bimodalem Daten-Strobe
DE102005051478B4 (de) Flashdatenspeichervorrichtung
DE69026479T2 (de) Datenprozessor mit Wartezustandsteuerungseinheit
DE10307912B4 (de) Speichersteuerschaltung, Halbleiterspeicherschaltung und Halbleiterspeichersystem und zugehörige Speichersteuer- und Datenschreibverfahren
DE102008008194A1 (de) Speicherbauelement und Verfahren zum Betreiben eines Speicherbauelements
DE3885985T2 (de) Speichersteueranordnung für ein Daten verarbeitendes System.
DE102005010906A1 (de) Taktsignalerzeugungsvorrichtung zur Verwendung in einer Halbleiterspeichervorrichtung und ihr Verfahren
DE102004025900A1 (de) Leselatenz-Steuerschaltung
DE102014107661A1 (de) Kontinuierliches Einstellen einer Präambel-Freigabe-Zeitsteuerung in einer Schnittstelle einer Speichereinrichtung mit doppelter Datenrate
DE69330819T2 (de) Synchrone LSI-Speicheranordnung
DE102006030373A1 (de) Halbleiterspeichervorrichtung
DE112007003069T5 (de) Mit Hochgeschwindigkeit arbeitende, aufgefächerte Systemarchitektur und Eingabe/Ausgabe-Schaltungen für nicht flüchtigen Speicher
DE60132726T2 (de) Speicherzugriffschaltung und Speicherzugriffsteuerungsschaltung
DE102009020758A1 (de) Halbleiterspeicherbauelement und zugehöriges Zugriffsverfahren
DE10393657T5 (de) Verfahren und Vorrichtung zur Datenabfrage
DE102016208849A1 (de) Empfangsschaltkreis, Verfahren zum Einstellen eines Zeitpunkts in dem Empfangsschaltkreis und eine Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 7/22 AFI20070711BHDE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee