-
Allgemeiner Stand der
Technik
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft einen rekonfigurierbaren Logikblock.
Insbesondere betrifft sie eine Steuerschaltung zum Lesen und Schreiben
von Schaltungsdaten für
eine Logikschaltung in einem Speicherelement.
-
2. Beschreibung des Standes
der Technik
-
Ein
rekonfigurierbarer Logikblock überschreibt
eine Konfiguration einer Logikschaltung mittels Software und ist
ein effektives Mittel zum Ermöglichen
einer anpassbaren System-Großintegration. Allerdings
ist der rekonfigurierbare Logikblock groß, weil eine Speicheranordnung,
die Rekonfigurationsdaten für
eine zu überschreibende
Logikschaltung speichert, erforderlich ist. Des Weiteren ist es
beim Überschreiben
einer Logikschaltung notwendig, eine große Menge von Schaltungsdaten
seriell aus einem Speicher über
eine Busleitung zu einer Schaltung zu übertragen. Darum wird für eine Logikschaltungsrekonfiguration
viel Zeit benötigt.
-
Um
diese Probleme zu lösen,
ist es effektiv, die Speicheranordnung, die dem Umschalten von Zwischenverbindungen
in dem rekonfigurierbaren Logikblock dient, in die Zwischenverbindungsschicht des
rekonfigurierbaren Logikblocks einzubetten.
-
Oder
anders ausgedrückt:
Weil die typische Speicheranordnung groß ist, lässt sich die Fläche des
rekonfigurierbaren Logikblocks verkleinern, indem man sie als eine
Mehrebenenstruktur herstellt. Weil der Zwischenverbindungsabstand
zwischen der Speicheranordnung und der Logikschaltung abnehmen kann
und Signale parallel übertragen
werden können,
kann darüber
hinaus die Übertragungsgeschwindigkeit
von Signalen zum Überschreiben
der Zwischenverbindungen der Logikschaltung zunehmen (siehe IEICE
Tech. Report. ICD2002-10, 2002, Seite 13).
-
Weil
das Schreiben und Lesen für
die Speicheranordnung zum Beispiel seriell in Einheiten von 16 Bits
implementiert ist, wird bei einem derzeitigen Verfahren sehr viel
Zeit mit einer großen
Logikschaltung benötigt.
Des Weiteren ist sogar das Überschreiben
von Logikschaltungs-Zwischenverbindungen
seriell implementiert, was sehr viel Zeit beansprucht.
-
Im
Fall des parallelen Übertragens
von Daten zwischen der Speicheranordnung und der Logikschaltung
muss eine Schaltung zum Schreiben in Speicherelemente und zum Lesen
aus Speicherelementen miniaturisiert werden, um den rekonfigurierbaren
Logikblock zu miniaturisieren. Bisher wurde ein Leseverstärker zum
Lesen von Schaltungsdaten für
die Logikschaltung verwendet (siehe zum Beispiel US-Patent Nr. 6,542,000).
Jedoch ist der Leseverstärker
größer als
ein Speicherelement. Weil jedes Speicherelement mit einem Schreibschaltkreis
und einem Leseverstärker
versehen sein muss, ist es schwierig, den gesamten rekonfigurierbaren
Logikblock zu miniaturisieren.
-
Der
vorliegenden Erfindung liegen die oben dargelegten Erfordernisse
zugrunde, und die vorliegende Erfindung hat zur Aufgabe, einen rekonfigurierbaren
Logikblock und eine Steuerschaltung bereitzustellen, mit denen es
möglich
ist, eine Lese- oder Ausleseschaltung für eine Speicheranordnung zu
miniaturisieren, die gesamte Schaltung durch Bereitstellen eines
Mehrebenenspeichers zu miniaturisieren und die Logikschaltungsrekonfigurationszeit zu
verkürzen.
-
Kurzdarstellung
der Erfindung
-
Ein
erster Aspekt der vorliegenden Erfindung betrifft eine Steuerschaltung
zum Bereitstellen eines Steuersignals zum Aufbau eines Logikblocks,
die Folgendes enthält:
eine Verriegelungsschaltung, die ein erstes umgekehrtes Logikgatter
und ein zweites umgekehrtes Logikgatter enthält; einen ersten variablen
Widerstandsspeicher, der zwischen einem Ausgang des ersten umgekehrten
Logikgatters und einem Eingang des zweiten umgekehrten Logikgatters
angeordnet ist, wobei der erste variable Widerstandsspeicher dafür konfiguriert
ist, die Änderung eines
Widerstandswertes entsprechend einem Schreibsignal zu speichern;
und ein Widerstandselement, das zwischen einem Eingang des ersten
umgekehrten Logikgatters und einem Ausgang des zweiten umgekehrten
Logikgatters angeordnet ist, wobei der Ausgang des zweiten umgekehrten
Logikgatters der Übertragung
des Steuersignals dient.
-
Ein
zweiter Aspekt der vorliegenden Erfindung betrifft einen rekonfigurierbaren
Logikblock, der Folgendes enthält:
einen Eingangsschaltkreis, der dafür konfiguriert ist, Rekonfigurationsdaten
von Logikgattern zum Aufbauen mehrerer Logikschaltungen zu erfassen;
eine Speicheranordnung mit mehreren Speichereinheiten, die einer
Anzahl der mehreren Logikschaltungen entsprechen, wobei die Speichereinheiten
zu Paaren gruppierte erste und zweit e variable Widerstandsspeicher
enthalten, die dafür
konfiguriert sind, die Rekonfigurationsdaten auf der Grundlage einer
Größenordnungsbeziehung
des Widerstandes zwischen dem ersten und dem zweiten variablen Widerstandsspeicher
entsprechend einem Schreibsignal, das den Rekonfigurationsdaten
entspricht, zu speichern; eine Anordnung aus umgekehrten Logikgattern
mit mehreren umgekehrten Logikgattereinheiten, die den Speichereinheiten
entsprechen, wobei jede der umgekehrten Logikgattereinheiten eine
Verriegelungsschaltung aufweist, die ein erstes umgekehrtes Logikgatter
und ein zweites umgekehrtes Logikgatter enthält, wobei die umgekehrte Logikgattereinheit
mit dem ersten variablen Widerstandsspeicher zwischen einem Ausgang
des ersten umgekehrten Logikgatters und einem Eingang des zweiten
umgekehrten Logikgatters bzw. dem zweiten variablen Widerstandsspeicher
zwischen einem Eingang des ersten umgekehrten Logikgatters und einem
Ausgang des zweiten umgekehrten Logikgatters verbunden ist, wobei
die umgekehrten Logikgattereinheiten dafür konfiguriert sind, das Konfigurationssignal
durch Auslesen der Rekonfigurationsdaten aus den Speichereinheiten
zu übermitteln;
eine Auswählschaltung,
die dafür
konfiguriert ist, ein Auswählsignal
für die
Rekonfigurationsdaten an die Anordnung aus umgekehrten Logikgattern
zu übermitteln;
und ein rekonfigurierbares Logikgatter, das dafür konfiguriert ist, die Logikgatter
entsprechend dem Konfigurationssignal, das den durch das Auswählsignal
ausgewählten
Rekonfigurationsdaten entspricht, wieder aufzubauen.
-
Kurze Beschreibung
der Zeichnungen
-
1 ist
ein Blockschaubild, das einen beispielhaften rekonfigurierbaren
Logikblock gemäß einer
ersten Ausführungsform
der vorliegenden Erfindung zeigt.
-
2 ist
ein Schaubild, das einen beispielhaften Aufbau eines Halbleiterchips
zeigt, wobei der rekonfigurierbare Logikblock gemäß der ersten
Ausführungsform
der vorliegenden Erfindung installiert ist.
-
3 ist
ein Schaubild, das eine beispielhafte Speicheranordnung gemäß der ersten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
4 ist
ein Schaubild, das eine beispielhafte Konfiguration einer Steuerschaltung
gemäß der ersten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
5 ist
ein Schaubild, das ein Beispiel von Steuersignalen von einer Steuerschaltungseinheit gemäß der ersten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
6 ist
ein Schaubild, das ein Beispiel von Konfigurationssignalen von einem
Steuerschaltungsblock gemäß der ersten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
7 ist
ein Schaubild, das eine beispielhafte Konfiguration einer Steuerschaltung
gemäß einer zweiten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
8 ist
eine beispielhafte Kennwerttabelle für die Steuerschaltung gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung.
-
9 ist
ein Schaubild, das ein Beispiel von Steuersignalen von einer Steuerschaltungseinheit gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
10 ist
ein Schaubild, das eine weitere beispielhafte Konfiguration der
Steuerschaltung gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
11 ist
eine beispielhafte Kennwerttabelle für eine weitere Steuerschaltung
gemäß der zweiten Ausführungsform
der vorliegenden Erfindung.
-
12 ist
ein Blockschaubild, das einen beispielhaften rekonfigurierbaren
Logikblock gemäß einer
dritten Ausführungsform
der vorliegenden Erfindung zeigt.
-
13 ist
ein Schaubild, das einen beispielhaften Aufbau eines variablen Widerstandsspeichers gemäß der dritten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
14 ist
eine Kurvendarstellung, die eine Spannungs-Widerstands-Kennlinie für den variablen Widerstandsspeicher
gemäß der dritten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
15 ist
ein Schaubild, das eine beispielhafte Konfiguration einer Steuerschaltung
gemäß der dritten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
16 ist
eine beispielhafte Kennwerttabelle für die Steuerschaltung gemäß der dritten
Ausführungsform
der vorliegenden Erfindung.
-
17 ist
ein Schaubild, das eine beispielhafte Konfiguration einer Steuerschaltung
gemäß weiteren
Ausführungsformen
der vorliegenden Erfindung zeigt.
-
18 ist
ein Schaubild, das eine weitere beispielhafte Konfiguration einer
Steuerschaltung gemäß den weiteren
Ausführungsformen
der vorliegenden Erfindung zeigt.
-
19 ist
ein Schaubild, das eine weitere beispielhafte Konfiguration einer
Steuerschaltung gemäß den weiteren
Ausführungsformen
der vorliegenden Erfindung zeigt.
-
20 ist
ein Schaubild, das eine weitere beispielhafte Konfiguration einer
Steuerschaltung gemäß den weiteren
Ausführungsformen
der vorliegenden Erfindung zeigt.
-
Detaillierte
Beschreibung der Erfindung
-
Es
werden verschiedene Ausführungsformen
der vorliegenden Erfindung anhand der begleitenden Zeichnungen beschrieben.
Es ist anzumerken, dass die gleichen oder ähnliche Bezugszahlen in allen
Zeichnungen für
die gleichen oder ähnliche Teile
und Elemente verwendet werden, und die Beschreibung der gleichen
oder ähnlichen
Teile und Elemente wird weggelassen oder vereinfacht. Es wird darauf
hingewiesen, dass in der Beschreibung der vorliegenden Erfindung
ein "umgekehrtes
Logikgatter" als
ein Inverter, ein NAND-Logikgatter oder ein NOR-Logikgatter definiert
ist.
-
(Erste Ausführungsform)
-
Ein
rekonfigurierbarer Logikblock 40 gemäß einer ersten Ausführungsform
der vorliegenden Erfindung, wie in 1 gezeigt,
enthält
einen Eingangsschaltkreis 58 zum Erfassen eines Eingangssignals Din,
das Daten enthält,
die zum Implementieren der Rekonfiguration von Logikgattern für jede von
mehreren Logikschaltungen verwendet werden (im Weiteren als "Rekonfigurationsdaten" bezeichnet), von
einem Eingangsanschluss 51, der extern zum Beispiel mit
einem Designsystem für
ein Logikschaltungslayout verbunden ist (in der Zeichnung nicht
gezeigt). Ein Schreibschaltkreis 54 dient dem Übertragen
eines Schreibsignals Dwr, das den Rekonfigurationsdaten entspricht,
durch Verstärken
und Umwandeln eines Schaltungsdatensignals Dlw, das aus dem Eingangsschaltkreis 58 übermittelt
wird. Eine Steuerschaltungseinheit 72 hat eine Speicheranordnung 46,
die die Rekonfigurationsdaten für
die mehreren Logikschaltungen entsprechend dem Schreibsignal Dwr
speichert, und eine Anordnung aus umgekehrten Logikgattern 56,
die Logikoperationen auf der Grundlage der gespeicherten Rekonfigurationsdaten durch
Steuersignale DSa und DSb implementiert. Die Steuerschaltungseinheit 72 überträgt ein Konfigurationssignal
DSc, das den Rekonfigurationsdaten entspricht, die in der Speicheranordnung 46 gespeichert sind.
Eine Auswählschaltung 52 überträgt eines Schreibanweisungssignal
Pwr zu dem Schreibschaltkreis 54 für die Speicheranordnung 46 und überträgt ein Auswählsignal
Psel für
die Rekonfigurationsdaten zu der Anordnung aus umgekehrten Logikgattern 56. Ein
rekonfigurierbares Logikgatter 50 dient dem Wiederaufbau
eines Logikgatters der Logikschaltung entsprechend dem Konfigurationssignal
DSc, das von der Steuerschaltungseinheit 72 übertragen
wird und das Rekonfigurationsdaten für die Logikschaltung entspricht,
die durch das Auswählsignal
Psel ausgewählt
wurden. Es ist zu beachten, dass die Speicheranordnung 46 mehrere
angeordnete Speichermodule enthält,
die jeder der Logikschaltungen zur Rekonfiguration entsprechen.
Weil jedes umgekehrte Logikgatter in der Logikschaltungsanordnung 56 individuell
mit jedem variablen Widerstandsspeicher in der Speicheranordnung 46 verbunden
ist, enthält
die Anordnung aus umgekehrten Logikgattern 56 des Weiteren
mehrere angeordnete umgekehrte Logikgatter, die jedem der Speichermodule
in der Speicheranordnung 46 entsprechen. Eine rekonfigurierbare
Logikschaltung, die einer speziellen Operation dient, wird durch
Verbinden mehrerer rekonfigurierbarer Logikblöcke 40 gebildet.
-
Ein
Halbleiterchip 41, in dem die rekonfigurierbaren Logikblöcke 40 installiert
sind, enthält,
wie in 2 gezeigt: ein Halbleitersubstrat 42 mit
dem Eingangsschaltkreis 58, dem Schreibschaltkreis 54, der
Anordnung aus umgekehrten Logikgattern 56, der Auswählschaltung 52 und
dem rekonfigurierbares Logikgatter 50; eine Zwischenverbindungsschicht 44 auf
dem Halbleitersubstrat 42; und die Speicheranordnung 46 auf
einer Oberfläche
der Zwischenverbindungsschicht 44. Die Zwischenverbindungsschicht 44 enthält Zwischenverbindungen
für den Eingangsschaltkreis 58,
den Schreibschaltkreis 54, die Anordnung aus umgekehrten
Logikgattern 56, die Auswählschaltung 52 und
das rekonfigurierbare Logikgatter 50 auf dem Halbleitersubstrat 42;
und Zwischenverbindungen, die eine Verbindung zwischen der Anordnung
aus umgekehrten Logikgattern 56 und der Speicheranordnung 46 in
der Steuerschaltungseinheit 72 herstellen. 2 zeigt
ein beispielhaftes Layout der Speicheranordnung 46 auf
der Oberfläche
der Zwischenverbindungsschicht 44. Jedoch ist die Position
der Speicheranordnung 46 nicht auf die Oberfläche der
Zwischenverbindungsschicht 44 beschränkt. Alternativ kann die Speicheranordnung 46 auch
in der Zwischenverbindungsschicht 44 installiert sein.
Wie gezeigt, ist die Speicheranordnung 46 auf der Zwischenverbindungsschicht 44 angeordnet,
die sich auf dem Halbleiterbaustein 42 befindet, was einen
miniaturisierten rekonfigurierbaren Logikblock 40 ermöglicht,
der ein grundlegendes strukturelles Element einer rekonfigurierbaren
Logikschaltung darstellt.
-
Eine
Nachschlagetabelle (Look-up Table – LUT), eine Arithmetik- und
Logikeinheit (Arithmetic and Logic Unit – ALU) oder dergleichen wird
für das rekonfigurierbare
Logikgatter 50 verwendet. Die LUT oder die ALU ist mit
einem Logikgatter oder einer Verarbeitungseinheit oder dergleichen
durch Verwendung eines Metall-Oxid-Halbleiter (MOS)-Transistors oder
eines komplementären
MOS (CMOS)-Transistors
und dergleichen ausgestattet.
-
Wie
in 3 gezeigt, sind mehrere Speichereinheiten 64,
die den zum Aufbau der mehreren Logikschaltungen dienenden Rekonfigurationsdaten
in den Speichermodulen 45a, 45b, 45c,
..., die in der Speicheranordnung 46 der Steuerschaltungseinheit 72 vorhanden
sind, entsprechen, auf dem oberen Abschnitt des rekonfigurierbares
Logikgatters 50 angeordnet. Jede Speichereinheit 64 ist
mit der entsprechen Anordnung aus umgekehrten Logikgattern 56 verbunden.
-
Wie
in 4 gezeigt, enthält jede Steuerschaltung 70,
die in der Steuerschaltungseinheit 72 gemäß der ersten
Ausführungsform
vorhanden ist, eine umgekehrte Logikgattereinheit 68, die
in der Anordnung aus umgekehrten Logikgattern 56 von 1 vorhanden
ist, und die Speichereinheit 64, die der umgekehrten Logikgattereinheit 68 entspricht,
die sich in der Speicheranordnung 46 befindet. Ein erstes
umgekehrtes Logikgatter 68a und ein zweites umgekehrtes
Logikgatter 68b sind in der umgekehrten Logikgattereinheit 68 angeordnet,
und ein erster variabler Widerstandsspeicher 64a und ein
zweiter variabler Widerstandsspeicher 64b sind in der Speichereinheit 64 angeordnet.
Der erste variable Widerstandsspeicher 64a ist mit einer
ersten Zwischenverbindung zwischen einem Ausgang des ersten umgekehrten
Logikgatters 68a und einem Eingang des zweiten umgekehrten
Logikgatters 68b verbunden. Der zweite variable Widerstandsspeicher 64b ist
mit einer zweiten Zwischenverbindung zwischen einem Eingang des
ersten umgekehrten Logikgatters 68a und einem Ausgang des
zweiten umgekehrten Logikgatters 68b verbunden. Oder anders
ausgedrückt: Der
erste und der zweite variable Widerstandsspeicher 64a und 64b sind
zwischen dem Eingang und dem Ausgang des ersten und des zweiten
umgekehrten Logikgatters 68a bzw. 68b angeordnet,
um eine Verriegelungsschaltung zu bilden.
-
Dementsprechend
wird das Steuersignal DSa des ersten umgekehrten Logikgatters 68a durch das
zweite umgekehrte Logikgatter 68b über den ersten variablen Widerstandsspeicher 64a empfangen, und
das Steuersignal DSb des zweiten umgekehrten Logikgatters 68b wird
durch das erste umgekehrte Logikgatter 68a über den
zweiten variablen Widerstandsspeicher 64b empfangen. Der
erste und der zweite variable Widerstandsspeicher 64a und 64b haben
Schreibanschlüsse 63a bzw. 63b zum
Schreiben der Rekonfigurationsdaten der Logikschaltung. Der erste
und der zweite variable Widerstandsspeicher 64a und 64b sind
jeweils mit dem Schreibschaltkreis 54 verbunden. Des weiteren
ist ein Ausgangsanschluss 69 der Steuerschaltung 70 am
Ausgang des zweiten umgekehrten Logikgatters 68b angeordnet.
Die Steuerschaltung 70 überträgt "1" oder "0" als das
Steuersignal DSb auf der Grundlage der Rekonfigurationsdaten, die
in die Speichereinheit 64 geschrieben sind. Das erste und
das zweite umgekehrte Logikgatter 68a und 68b der
Verriegelungsschaltung sind negative Logikgatter, wie zum Beispiel NOT-Schaltungen
(Inverter), NAND-Schaltungen und NOR-Schaltungen. Bei der ersten
Ausführungsform
werden Inverter für
das erste und das zweite umgekehrte Logikgatter 68a und 68b verwendet.
Für den
ersten und den zweiten variablen Widerstandsspeicher 64a und 64b können ein
variabler Widerstandsspeicher wie zum Beispiel ein Magnetowiderstandsspeicher,
der den spezifischen Widerstand durch ein Magnetfeld ändert, ein
Phasenübergangsspeicher,
der den spezifischen Widerstand durch Phasenübergang eines Materials infolge
von Licht oder Wärme ändert, und
ein Speicher, der den spezifischen Widerstand durch ein elektrisches
Signal ändert,
verwendet werden. Dementsprechend handelt es sich bei dem Schreibsignal
Dwr um ein magnetisches Signal, ein optisches Signal, ein thermisches Signal
oder ein elektrisches Signal, das jedem Speicher entspricht, der
für den
ersten und den zweiten variablen Widerstandsspeicher 64a und 64b verwendet
wird.
-
Für das rekonfigurierbare
Logikgatter 50, wie in 5 gezeigt,
wird eine LUT, eine ALU oder dergleichen, die mit jedem Ausgangsanschluss 69 mehrerer
Steuerschaltungen 70, 70a, 70b, ... und 70k in der
Steuerschaltungseinheit 72 verbunden ist, verwendet. Die
LUT oder die ALU enthält
mehrere Schalttransistoren, wie zum Beispiel MOS-Transistoren, um eine Konfiguration
von Logikgattern umzuschalten. Die Konfiguration von Logikgattern
wird durch eine Kombination der Steuersignale DSb der Steuerschaltungen 70, 70a, 70b,
... und 70k bestimmt. Zum Beispiel kann die LUT eine AND-Schaltung
mit einer bestimmten Kombination der Steuersignale DSb aufbauen,
während
die LUT eine NOR-Schaltung mit einer weiteren Kombination der Steuersignale
DSb aufbauen kann.
-
Bei
der ersten Ausführungsform
empfängt zunächst der
Eingangsschaltkreis 58 das Eingangssignal Din, das die
Rekonfigurationsdaten der Logikgatter für die mehreren Logikschaltungen
enthält, von
einem Designsystem für
ein Logikschaltungslayout oder dergleichen über den Eingangsanschluss 51,
und der Schreibschaltkreis 54 empfängt das Schaltungsdatensignal
Dlw. In dem Schreibschaltkreis 54 empfängt die Speicheranordnung 46 entsprechend
dem Schreibanweisungssignal Pwr aus der Auswählschaltung 52 sequenziell
die Schreibsignale Dwr der Rekonfigurationsdaten. Das Schreibsignal
Dwr ermöglicht
es, die in 3 gezeigten Speichereinheiten 64 über die
Schreibanschlüsse 63a und 63b des
ersten und des zweiten variablen Widerstandsspeichers 64a und 64b mit
den Rekonfigurationsdaten zu beschreiben. Somit werden die jeweiligen
Rekonfigurationsdaten für
die rekonfigurierbaren Logikgatter 50 der mehreren Logikschaltungen
in jeder Speichereinheit 64 in der Speicheranordnung 46 gespeichert.
-
Die
Steuerschaltungseinheit 72 überträgt die Konfigurationssignale
DSc zu den rekonfigurierbaren Logikgattern 50 auf der Grundlage
der Rekonfigurationsdaten für
die rekonfigurierbaren Logikgatter 50, die zuvor in jeder
Speichereinheit 64 gespeichert waren. Zum Beispiel wird
angenommen, dass Widerstandswerte VRa und VRb des ersten bzw. des
zweiten variablen Widerstandsspeichers 64a und 64b äquivalent
sind, weil die Rekonfigurationsdaten nicht in die Speichereinheit 64 der
in 4 gezeigten Steuerschaltung 70 geschrieben
werden. Wenn die Stromversorgung für den gesamten rekonfigurierbaren
Logikblock 40 eingeschaltet wird, so sind die Werte der
Eingangsanschlüsse
sowohl des ersten als auch des zweiten umgekehrten Logikgatters 68a und 68b unmittelbar
danach "0". Infolge dessen
beginnen das erste und das zweite umgekehrte Logikgatter 68a und 68b gleichzeitig
mit Operationen, die Steuersignale DSa und DSb auf "1" zu setzen. Jedoch sind die Schaltungskonfigurationen
für das
erste und das zweite umgekehrte Logikgatter 68a und 68b symmetrisch.
Darum wird nicht bestimmt, ob das erste umgekehrte Logikgatter 68a oder
das zweite umgekehrte Logikgatter 68b "1" oder "0" ist.
-
Bei
der ersten Ausführungsform
veranlasst die Steuerschaltung 70, dass in den ersten und
den zweiten variablen Widerstandsspeicher 64a und 64b unterschiedliche
Widerstandswerte VRa bzw. VRb geschrieben werden. Wenn zum Beispiel
der Widerstandswert VRa des ersten variablen Widerstandsspeichers 64a höher ist
als der Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
so ist die Übertragungsgeschwindigkeit
des Steuersignals DSa des ersten umgekehrten Logikgatters 68a geringer
als die des Steuersignals DSb des zweiten umgekehrten Logikgatters 68b.
Darum erreicht das Steuersignal DSb des zweiten umgekehrten Logikgatters 68b das
erste umgekehrte Logikgatter 68a, bevor das Steuersignal
DSa des ersten umgekehrten Logikgatters 68a das zweite
umgekehrte Logikgatter 68 erreicht. Dementsprechend ist
das Steuersignal DSa immer "0", und das Steuersignal
DSb ist immer "1". Im Gegensatz dazu
ist, wenn der Widerstandswert VRa des ersten variablen Widerstandsspeichers 64a kleiner
ist als der Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
das Steuersignal DSa immer "1", und das Steuersignal DSb
ist immer "0".
-
Indem
die Widerstandswerte VRa und VRb des ersten und des zweiten variablen
Widerstandsspeichers 64a und 64b voneinander verschieden
eingestellt werden, wird das Steuersignal DSb des zweiten umgekehrten
Logikgatters 68b aus dem Ausgangsanschluss 69 der
Steuerschaltung 70 übertragen.
Der Wert des Steuersignals DSb der Steuerschaltung 70 wird,
wie oben beschrieben, gemäß der Größenordnungsbeziehung
der geschriebenen spezifischen Widerstände des ersten und des zweiten variablen Widerstandsspeichers 64a und 64b bestimmt.
Oder anders ausgedrückt:
Wenn der zweite variable Widerstandsspeicher 64b einen
höheren spezifischen
Widerstand hat als der erste variable Widerstandsspeicher 64a,
so ist das Steuersignal DSb der Steuerschaltung 70 "0". Im Gegensatz dazu ist, wenn der zweite
variable Widerstandsspeicher 64b einen geringeren spezifischen
Widerstand hat als der erste variable Widerstandsspeicher 64a,
das Steuersignal DSb der Steuerschaltung 70 "1".
-
In
der Steuerschaltung 70 der Anordnung aus umgekehrten Logikgattern 56 der
Steuerschaltungseinheit 72 entspricht, wie in 4 gezeigt,
die umgekehrte Logikgattereinheit 68 der Speichereinheit 64 der
Speicheranordnung 46. Eine der mehreren Logikschaltungen
wird gemäß dem Auswählsignal
Psel von der Auswählschaltung 52 ausgewählt. Die
entsprechende Steuerschaltung 70 liest die gespeicherten
Rekonfigurationsdaten aus der Speichereinheit 64, die über jedes
rekonfigurierbare Logikgatter 50 der ausgewählten Logikschaltung
bereitgestellt werden. Das Steuersignal DSb der Steuerschaltung 70,
bei dem es sich um die Rekonfigurationsdaten handelt, die aus der
Speichereinheit 64 ausgelesen wurden, wird zu dem rekonfigurierbaren
Logikgatter 50 von der Steuerschaltungseinheit 72 übertragen,
um das rekonfigurierbare Logikgatter 50 zu rekonfigurieren.
Weil die entsprechende Speichereinheit 64 auf dem oberen
Abschnitt jedes rekonfigurierbaren Logikgatters 50 angeordnet
ist, kann der Zwischenverbindungsabstand zum Übertragen der Rekonfigurationsdaten
somit verkürzt
werden. Dadurch wird die Übertragungszeit
der Rekonfigurationsdaten verkürzt.
-
Um
eine bestimmte Logikfunktion durch Verbinden der Logikgatter, der
Operationseinheit oder dergleichen in dem rekonfigurierbaren Logikgatter 50,
wie in 5 gezeigt, zu erreichen, werden mehrere Steuersignale
DSb als ein Konfigurationssignal DSc zu dem rekonfigurierbaren Logikgatter 50 von dem
jeweiligen Ausgangsanschluss 69 der mehreren Steuerschaltungen 70, 70a, 70b,
... und 70k, die in der Steuerschaltungseinheit 72 enthalten
sind, übertragen.
Wenn zum Beispiel das 16-Bit-Konfigurationssignal DSc verwendet
wird, um die Logikfunktion für
das rekonfigurierbare Logikgatter 50 bereitzustellen, so
werden sechzehn Steuerschaltungen 70 bis 70k in
der Steuerschaltungseinheit 72 verwendet. Außerdem,
wie in 6 gezeigt, wird ein Rekonfigurationsdatensignal
DSrec, das mehrere Konfigurationssignale DSc enthält, die
aus den Steuerschaltungseinheiten 72, 72a, 72b,
... und 72n in einem Steuerschaltungsblock 73 übertragen
wurden, zu einer rekonfigurierbaren Logikgatteranordnung 60,
die mehrere rekonfigurierbare Logikgatters 50 enthält, übertragen.
Das Rekonfigurationsdatensignal DSrec gestattet eine gemeinsame
und parallele Rekonfiguration der Zwischenverbindungen für die Logikgatter, die
Operationseinheiten und dergleichen, die in den rekonfigurierbaren
Logikgattern 50 vorhanden sind, um so die ausgewählte Logikschaltung
mittels der rekonfigurierbaren Logikgatteranordnung 60 aufzubauen.
-
Um
Rekonfiguration und Betrieb für
die mehreren Logikschaltungen, deren Rekonfigurationsdaten zuvor
in der Speicheranordnung 46 gespeichert sind, sequenziell
zu implementieren, wird die Stromversorgung für die Anordnung aus umgekehrten
Logikgattern 56 in der Steuerschaltungseinheit 72 zurückgesetzt,
bevor das Auswählsignal
Psel aus der Auswählschaltung 52 übertragen
wird. Anschließend wird
eine der gespeicherten Rekonfigurationsdaten der Logikschaltungen
gemäß dem Auswählsignal Psel
neu ausgewählt,
und die Steuerschaltung 70, die jeder der Rekonfigurationsdaten
entspricht, liest die Rekonfigurationsdaten für die ausgewählte Logikschaltung
aus. Infolge dessen wird das Rekonfigurationsdatensignal DSrec,
das die mehreren Konfigurationssignale DSc enthält, bei denen es sich um einen Satz
von Steuersignalen DSb handelt, die jedem der Rekonfigurationsdaten
für die
rekonfigurierbaren Logikgatter 50 entsprechen, gemeinsam
zu der rekonfigurierbaren Logikgatteranordnung 60 von jeder
der Steuerschaltungen 70, die in dem Steuerschaltungsblock 73 enthalten
sind, welcher der ausgewählten Logikschaltung
entspricht, übertragen.
-
Somit
kann gemäß der ersten
Ausführungsform
der Zwischenverbindungsabstand zum Übertragen von Rekonfigurationsdaten
verkleinert werden, weil die entsprechende Speichereinheit 64 über den entsprechenden
rekonfigurierbaren Logikgattern 50 angeordnet sind. Außerdem kann
das Rekonfigurationsdatensignal DSrec für die rekonfigurierbare Logikgatteranordnung 60 gemeinsam
parallel übertragen
werden. Dementsprechend kann im Vergleich zu dem Fall, wo ein Leseverstärker verwendet
wird, der die Rekonfigurationsdaten seriell ausliest, die Rekonfigurationszeit
für eine
Logikschaltung deutlich verkürzt
werden.
-
Des
Weiteren ist die Steuerschaltung 70 gemäß der ersten Ausführungsform
eine Verriegelungsschaltung, die die Inverter für das erste und das zweite
umgekehrte Logikgatter 68a und 68b verwendet. Der
Inverter enthält
zwei Transistoren. Demgegenüber
verwendet der zum Stand der Technik gehörende Leseverstärker wenigstens
acht bis zehn Transistoren. Dementsprechend kann die Steuerschaltung 70 stärker miniaturisiert
werden als bei Verwendung des zum Stand der Technik gehörenden Leseverstärkers. Des
Weiteren kann auch der rekonfigurierbare Logikblock 40 miniaturisiert
werden, weil die Speicheranordnung 46 über der Zwischenverbindungsschicht 44 angeordnet
ist.
-
(Zweite Ausführungsform)
-
Eine
Steuerschaltung 170 des rekonfigurierbaren Logikblocks 40 gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung, wie in 7 gezeigt,
enthält
eine umgekehrte Logikgattereinheit 68, die eine Rücksetz-Setz-Verriegelungsschaltung (RS-Verriegelungsschaltung)
bildet, und eine Speichereinheit 64, die in die umgekehrte
Logikgattereinheit 68 eingesetzt ist. Ein erstes umgekehrtes
Logikgatter 76a und ein zweites umgekehrt es Logikgatter 76b in
der umgekehrten Logikgattereinheit 68 enthalten einen Setz-Eingangsanschluss
S bzw. einen Rücksetz-Eingangsanschluss
R. Ein erster variabler Widerstandsspeicher 64a ist zwischen
dem Ausgangsanschluss Ya des ersten umgekehrten Logikgatters 76a und
einem Eingangsanschluss B des zweiten umgekehrten Logikgatters 76b angeschlossen.
Ein zweiter variabler Widerstandsspeicher 64b ist zwischen
einem Eingangsanschluss A des ersten umgekehrten Logikgatters 76a und
einem Ausgangsanschluss Yb des zweiten umgekehrten Logikgatters 76b angeschlossen.
Die Ausgangsanschlüsse 69a und 69b der
Steuerschaltung 170 sind mit dem ersten bzw. dem zweiten
umgekehrten Logikgatter 76a und 76b verbunden.
Es werden NAND-Schaltungen für
das erste und das zweite umgekehrte Logikgatter 76a und 76b verwendet.
Der Setz-Eingangsanschluss
S und der Rücksetz-Eingangsanschluss
R sind mit der in 1 gezeigten Auswählschaltung 52 verbunden
und empfangen ein Setz-Eingangssignal DSET bzw.
ein Rücksetz-Eingangssignal
DRESET. An dem ersten und dem zweiten variablen
Widerstandsspeicher 64a und 64b befinden sich
Schreibanschlüsse 63a bzw. 63b.
-
Bei
der zweiten Ausführungsform
unterscheidet sich die RS-Verriegelungsschaltung,
die in der Steuerschaltung 170 verwendet wird, von der ersten
Ausführungsform.
Die Rücksetzung
der Konfiguration ist die gleiche, so dass auf ihre erneute Beschreibung
verzichtet wird.
-
In
der Steuerschaltung 170, wie in der Kennwerttabelle von 8 gezeigt,
werden das Setz-Eingangssignal DSET und
das Rücksetz-Eingangssignal DRESET, die von der Auswählschaltung 52 zu
dem Setz-Eingangsanschluss S bzw. dem Rücksetz-Eingangsanschluss R übertragen werden, beide entsprechend
einem Initialisierungssignal auf "0" initialisiert.
Infolge dessen werden beide Steuersignale, DSa und DSb, des ersten
und des zweiten umgekehrten Logikgatters 76a und 76b "1", unabhängig von den Rekonfigurationsdaten,
die in der Speichereinheit 64 gespeichert sind. Danach
werden die gespeicherten Rekonfigurationsdaten entsprechend einem
Auslesesignal von der Auswählschaltung 52 ausgelesen,
wodurch sowohl das Setz-Eingangssignal DSET des
Setz-Eingangsanschlusses
S als auch das Rücksetz-Eingangssignal
DRESET des Rücksetz-Eingangsanschlusses
R auf "1" gesetzt werden. Wenn
das Setz-Eingangssignal DSET und das Rücksetz-Eingangssignal DRESET beide auf "1" gesetzt sind,
so können
die Rekonfigurationsdaten aus der Speichereinheit 64 nach
dem gleichen Prinzip ausgelesen werden, wie es für die erste Ausführungsform beschrieben
wurde, weil zwei NAND-Schaltungen
so wie zwei Inverter arbeiten. Wenn nämlich ein Widerstandswert VRa
des ersten variablen Widerstandsspeichers 64a kleiner ist
als ein Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
so ist die Übertragungsgeschwindigkeit
des Steuersignals DSa des ersten umgekehrten Logikgatters 76a höher als
die des Steuersignals DSb des zweiten umgekehrten Logikgatters 76b.
Weil das Steuersignal DSa des ersten umgekehrten Logikgatters 76a den
Eingangsanschluss B des zweiten umgekehrten Logikgatters 76b erreicht,
bevor das Steuersignal DSb des zweiten umgekehrten Logikgatters 76b den
Eingangsanschluss A des ersten umgekehrten Logikgatters 76a erreicht,
ist das Steuersignal DSa immer "1", und das Steuersignal
DSb ist immer "0". Wenn im Gegensatz
dazu der Widerstandswert VRa des ersten variablen Widerstandsspeichers 64a größer ist
als der Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
so ist das Steuersignal DSa immer "0",
und das Steuersignal DSb ist immer "1".
-
Die
Widerstandswerte VRa und VRb des ersten und des zweiten variablen
Widerstandsspeichers 64a und 64b werden voneinander
verschieden eingestellt, so dass zum Beispiel das Steuersignal DSb des
zweiten umgekehrten Logikgatters 76b der Ausgang der Steuerschaltung 170 ist.
Der Wert des Steuersignals DSb kann nämlich gemäß der Größenordnungsbeziehung der geschriebenen
spezifischen Widerstände
des ersten und des zweiten variablen Widerstandsspeichers 64a und 64b bestimmt
werden. Der Wert des Steuersignals DSb ist "0",
wenn der zweite variable Widerstandsspeicher 64b einen
höheren
spezifischen Widerstand hat als der erste variable Widerstandsspeicher 64a.
Der Wert des Steuersignals DSb ist "1",
wenn der erste variable Widerstandsspeicher 64a einen höheren spezifischen
Widerstand hat als der zweite variable Widerstandsspeicher 64b.
-
Die
Rekonfigurationsdaten für
das rekonfigurierbare Logikgatter 50 sind zuvor in den
mehreren Speichereinheiten 64 der in 3 gezeigten
Speicheranordnung 46 gespeichert. Die Steuerschaltung 170 initialisiert
die Steuersignale DSa und DSb und liest die gespeicherten Rekonfigurationsdaten
des rekonfigurierbaren Logikgatters 50 entsprechend dem
Initialisierungssignal und dem Auslesesignal zu dem Setz-Eingangsanschluss
S und dem Rücksetz-Eingangsanschluss
R von der Auswählschaltung 52 aus.
Um eine Logikfunktion durch Verbinden der Logikgatter, der Operationseinheit
und dergleichen des rekonfigurierbaren Logikgatters 50 zu
erreichen, wie in 9 gezeigt, werden mehrere Steuersignale
DSb als ein Konfigurationssignal DSc zu dem rekonfigurierbaren Logikgatter 50 von
mehreren Steuerschaltungen 170, 170a, 170b,
... und 170k, die in einer Steuerschaltungseinheit 172 enthalten
sind, übertragen.
Zum Beispiel werden in dem Fall der Verwendung des 16-Bit-Konfigurationssignals
DSc zum Erreichen der Logikfunktion des rekonfigurierbares Logikgatters 50 sechzehn
Steuerschaltungen 170, 170a, 170b, ...
und 170k in der Steuerschaltungseinheit 172 verwendet.
Außerdem
können
mehrere Steuerschaltungseinheiten 172 mehrere Konfigurationssignale
DSc, die den Rekonfigurationsdaten für mehrere rekonfigurierbare
Logikgatter 50 entsprechen, übertragen, um so die Rekonfiguration
der Logikschaltungen zu implementieren.
-
Des
Weiteren wird die Steuerschaltung 170 gemäß der zweiten
Ausführungsform
durch die RS-Verriegelungsschaltung unter Verwendung der NAND-Schaltungen
für das
erste und das zweite umgekehrte Logikgatter 76a und 76b gebildet.
Die NAND-Schaltung enthält
in der Regel vier Transistoren. Dementsprechend kann die Steuerschaltung 170 im
Vergleich zu dem oben erwähnten
Leseverstärker
weiter miniaturisiert werden.
-
Bei
dem rekonfigurierbaren Logikgatter 50 gemäß der zweiten
Ausführungsform
ist es möglich, mehrere
Logikgatter der Logikschaltung mit unterschiedlichen Logikfunktionen
zum Implementieren der Rekonfiguration ohne Rücksetzen einer Stromversorgung
zu betreiben. Zum Beispiel werden die Steuerschaltungen 170 in
der Steuerschaltungseinheit 172 entsprechend dem Initialisierungssignal
von der Auswählschaltung 52 initialisiert.
Eines der umgekehrten Logikgatter 68, das der Speichereinheit 64 in
der in 3 gezeigten Speicheranordnung 46 entspricht,
wird gemäß dem Auswählsignal
Psel von der Auswählschaltung 52 ausgewählt. Als
nächstes
wird das Auslesesignal von der Auswählschaltung 52 zu den
mehreren Steuerschaltungen 170 übertragen, um die Rekonfigurationsdaten
auszulesen. Die Rekonfigurationsdaten werden von den mehreren Steuerschaltungen 170 zu
dem rekonfigurierbaren Logikgatter 50 übertragen, um eine Rekonfiguration
für eine
Logikschaltung mit einer bestimmten Logikfunktion zu implementieren.
Durch das Wiederholen der Operationen des Initialisierens der Steuerschaltungen 170,
des Auswählens
des umgekehrten Logikgatters 68, das einer Logikschaltung entspricht,
des Auslesens der Rekonfigurationsdaten und des Implementierens
der Rekonfiguration der Logikschaltung können die mehreren Logikschaltungen
mit unterschiedlichen Logikfunktionen eine Rekonfiguration in einem
kurzen Zyklus ausführen.
Bei der zweiten Ausführungsform
kann auf eine Stromversorgungssteuereinheit verzichtet werden, weil
das Rücksetzen
des Stroms der in 1 gezeigten Anordnung aus umgekehrten
Logikgattern 56 nicht erforderlich ist. Dadurch kann eine
weitere Miniaturisierung der gesamten Schaltung möglich sein.
-
Wie
oben beschrieben wird in der Steuerschaltung 170 die RS-Verriegelungsschaltung
durch eine NAND-Schaltung gebildet. Jedoch kann die RS-Verriegelungsschaltung
auch durch eine NOR-Schaltung gebildet werden. Eine Steuerschaltung 171,
wie in 10 gezeigt, enthält eine
umgekehrte Logikgattereinheit 68 und eine Speichereinheit 64.
Die umgekehrte Logikgattereinheit 68 enthält ein erstes
umgekehrtes Logikgatter 78a mit einem Setz-Eingangsanschluss
S und ein zweites umgekehrtes Logikgatter 78b mit einem
Rücksetz-Eingangsanschluss
R. Die Speichereinheit 64 enthält einen ersten variablen Widerstandsspeicher 64a,
der zwischen einem Ausgangsanschluss Ya des ersten umgekehrten Logikgatters 78a und
einem Eingangsanschluss Ba des zweiten umgekehrten Logikgatters 78b angeschlossen
ist, und einen zweiten variablen Widerstandsspeicher 64b,
der zwischen einem Eingangsanschluss Aa des ersten umgekehrten Logikgatters 78a und
einem Ausgangsanschluss Yb des zweiten umgekehrten Logikgatters 78b angeschlossen
ist. Die Ausgangsanschlüsse 69a und 69b sind mit
den Ausgangsanschlüssen
Ya und Yb des ersten bzw, zweiten umgekehrten Logikgatters 78a und 78b verbunden.
Es werden NOR-Schaltungen für
das erste und das zweite umgekehrte Logikgatter 78a und 78b verwendet.
Die Schreibanschlüsse 63a und 63b sind
an dem ersten bzw. dem zweiten variablen Widerstandsspeicher 64a und 64b angeordnet.
-
In
der Steuerschaltung 171 werden, wie in der Kennwerttabelle
von 11 gezeigt, das Setz-Eingangssignal DSET und
das Rücksetz-Eingangssignal
DRESET, die von der in 1 gezeigten Auswählschaltung 52 zu
dem Setz-Eingangsanschluss S bzw. dem Rücksetz-Eingangsanschluss R übertragen werden, beide entsprechend
einem Initialisierungssignal auf "1" initialisiert.
Infolge dessen sind beide Steuersignale DSa und DSb des ersten und
des zweiten umgekehrten Logikgatters 78a und 78b "0", unabhängig von den in der Speichereinheit 64 gespeicherten
Rekonfigurationsdaten. Danach werden die gespeicherten Rekonfigurationsdaten entsprechend
einem Auslesesignal von der Auswählschaltung 52 ausgelesen,
wodurch sowohl das Setz-Eingangssignal DSET des
Setz-Eingangsanschlusses S als auch das Rücksetz-Eingangssignal DRESET des Rücksetz-Eingangsanschlusses R auf "0" gesetzt werden. Wenn das Setz-Eingangssignal
DSET und das Rücksetz-Eingangssignal DRESET beide "0" sind,
so werden die Rekonfigurationsdaten aus der Speichereinheit 64 durch
das gleiche Prinzip ausgelesen, wie es bei der ersten Ausführungsform
beschrieben ist, weil zwei NOR-Schaltungen so wie zwei Inverter
arbeiten. Wenn nämlich
der Widerstandswert VRa des ersten variablen Widerstandsspeichers 64a kleiner
ist als der Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
so ist Übertragungsgeschwindigkeit
des Steuersignals DSa des ersten umgekehrten Logikgatters 78a höher als
die des Steuersignals DSb des zweiten umgekehrten Logikgatters 78b.
Weil das Steuersignal DSa des ersten umgekehrten Logikgatters 78a den
Eingangsanschluss Ba des zweiten umgekehrten Logikgatters 78b erreicht,
bevor das Steuersignal DSb des zweiten umgekehrten Logikgatters 78b den Eingangsanschluss
Aa des ersten umgekehrten Logikgatters 78a erreicht, ist
darum das Steuersignal DSa immer "0",
und das Steuersignal DSb ist immer "1".
Wenn im Gegensatz dazu der Widerstandswert VRa des ersten variablen Widerstandsspeichers 64a höher ist
als der Widerstandswert VRb des zweiten variablen Widerstandsspeichers 64b,
so ist das Steuersignal DSa immer "1",
und das Steuersignal DSb ist immer "0".
-
Wie
in den 8 und 11 gezeigt, sind die Werte der
Steuersignale DSa und DSb zwischen der Steuerschaltung 171 und
der Steuerschaltung 170 umgekehrt. Somit ist es durch Verwendung
des Steuersignals DSa der Steuerschaltung 171 möglich, die
Logikschaltung wie mit der Steuerschaltung 170 zu rekonfigurieren.
Des Weiteren enthält
die NOR-Schaltung vier Transistoren, wie im Fall der NAND-Schaltung.
Dementsprechend ist es möglich, die
Steuerschaltung 171 im Vergleich zur Verwendung des Leseverstärkers weiter
zu miniaturisieren.
-
(Dritte Ausführungsform)
-
Ein
rekonfigurierbarer Logikblock 40a gemäß einer dritten Ausführungsform
der vorliegenden Erfindung, wie in 12 gezeigt,
enthält
den Eingangsschaltkreis 58 mit einem Eingangsanschluss 51;
eine Steuerschaltungseinheit 72a mit einer Anordnung aus
umgekehrten Logikgattern 56a, die mit dem Eingangsschaltkreis 58 verbunden
sind, und eine Speicheranordnung 46a, die mit der Anordnung aus
umgekehrten Logikgattern 56a verbunden ist; ein rekonfigurierbares
Logikgatter 50, das mit der Anordnung aus umgekehrten Logikgattern 56a verbunden ist;
und die Auswählschaltung 52,
die mit der Anordnung aus umgekehrten Logikgattern 56a verbunden ist.
Der Eingangsschaltkreis 58 erfasst Eingangssignale Din,
die Rekonfigurationsdaten von Logikgattern für mehrere Logikschaltungen
enthalten, von einem Designsystem für ein Logikschaltungslayout
oder dergleichen, das mit dem Eingangsanschluss 51 verbunden
ist. Die Anordnung aus umgekehrten Logikgattern 56a überträgt auf der
Grundlage eines Schreibanweisungssignals Pwr von der Auswählschaltung 52 ein
Schaltungsdatensignal Dlw von dem Eingangsschaltkreis 58a als
ein Schreibsignal Dwr zu der Speicheranordnung 46a, um
die Rekonfigurationsdaten einzuschreiben. Des Weiteren liest die
Anordnung aus umgekehrten Logikgattern 56a auf der Grundlage
eines Auswählsignals
Psel von der Auswählschaltung 52 die
in der Speicheranordnung 46a gespeicherten Rekonfigurationsdaten
und erzeugt die Steuersignale DSa und DSb. Darüber hinaus überträgt die Anordnung aus umgekehrten
Logikgattern 56a ein Konfigurationssignal DSc zu dem rekonfigurierbaren
Logikgatter 50, das den Rekonfigurationsdaten des Logikgatters
für die
ausgewählte Logikschaltung
entspricht. Eine rekonfigurierbare Logikschaltung mit einer bestimmten
Operation wird durch Verbinden mehrerer rekonfigurierbarer Logikblöcke 40a gebildet.
-
Bei
der dritten Ausführungsform
unterscheidet sich die Steuerschaltungseinheit 72a, die
die Rekonfigurationsdaten gemeinsam schreibt und ausliest, von der
ersten und der zweiten Ausführungsformen
der vorliegenden Erfindung. Der übrige
Teil der Konfiguration ist der gleiche, weshalb auf eine erneute
Beschreibung verzichtet wird.
-
Ein
variabler Widerstandsspeicher 80, der sich in der in 13 gezeigten
Speicheranordnung 46a befindet, hat einen ersten Tunnelisolatorfilm 86 und
einen zweiten Tunnelisolatorfilm 88, die sich auf einander
gegenüberliegenden
Flächen
eines Knotens 90 befinden. Der erste und der zweite Tunnelisolatorfilm 86 und 88 sind
ein Isolatorfilm aus Siliziumdioxid (SiO2)
oder dergleichen. Der Knoten 90 ist ein Halbleitermaterial
wie zum Beispiel ein Silizium (Si)-Punkt. Eine erste und eine zweite
Elektrode 82 und 84 aus einem leitfähigen Material
wie zum Beispiel einem Metall sind auf Oberflächen des ersten und des zweiten
Tunnelisolatorfilms 86 bzw. 88 angeordnet. Die
Filmdicken des ersten und des zweiten Tunnelisolatorfilms 86 und 88 liegen
in einem Bereich von ungefähr
zwei nm bis zehn nm. Wenn die Filmdicke des ersten oder des zweiten
Tunnelisolatorfilms 86 oder 88 größer als
zehn nm ist, so kann es sein, dass eine notwendige Spannung, die
zwischen der ersten und der zweiten Elektrode 82 und 84 für die Tunnelinjektion
von Elektronen in den Knoten 90 anliegt, eine Stromversorgungsspannung
für die
Anordnung aus umgekehrten Logikgattern 56a, zum Beispiel
fünf V, übersteigt.
Somit wird das Schreiben in den variablen Widerstandsspeicher 80 schwierig. Wenn
des Weiteren die Filmdicke des ersten oder des zweiten Tunnelisolatorfilms 86 oder 88 geringer als
zwei nm ist, so entweichen die Tunnelelektronen, die in den Knoten 90 injiziert
werden, leicht. Somit nimmt nicht nur eine Speicherdauer für gespeicherte Daten
in dem variablen Widerstandsspeicher 80 ab, sondern auch
das Auslesen des variablen Widerstandsspeichers 80 wird
schwierig. Bei der dritten Ausführungsform
wird die Filmdicke des ersten und des zweites Tunnelisolatorfilms 86 und 88 auf
ungefähr
drei nm eingestellt.
-
Der
variable Widerstandsspeicher 80 hat, wie in 14 gezeigt,
eine Spannungs-Widerstands-Kennlinie, die durch eine durchgezogene
Linie gezeigt ist, wenn keine Elektronen in den Knoten 90 injiziert
wurden, wodurch der Widerstand gering ist. Wenn eine angelegte Spannung
zwischen der ersten und der zweiten Elektrode 82 und 84 auf
einer Schreibspannung VWRITE von beispielsweise
2 V gehalten wird, so werden Elektronen in dem Knoten 90 durch
Tunnelinjektion angesammelt. In einem Zustand, wo die injizierten
Elektronen angesammelt werden, um den Knoten 90 zu laden,
weist die Spannungs-Widerstands-Kennlinie des variablen Widerstandsspeichers 80 einen
hohen Widerstand auf, wie durch die durchbrochene Linie in 14 angedeutet. Wenn
die angelegte Spannung zwischen der ersten und der zweiten Elektrode 82 und 84 weiter
auf eine Löschspannung
VERASE von zum Beispiel 3,5 V oder mehr
ansteigt, so können
die Elektronen in dem Knoten 90 über Potenzialsperren des ersten
und zweiten Tunnelisolatorfilms 86 und 88 emittiert
werden. Infolge dessen werden die angesammelten Elektronen verteilt,
so dass der Knoten 90 entladen wird, und der variable Widerstandsspeicher 80 kehrt
in den Zustand geringen Widerstands zurück. Das Auslesen aus dem variablen
Widerstandsspeicher 80 erfolgt durch Messen der Größenordnung
eines Stromes, der durch den variablen Widerstandsspeicher 80 fließt, mit
einer Auslesespannung VREAD, die kleiner als
die Schreibspannung VWRITE ist. Es ist zu
beachten, dass es mit der Auslesespannung VREAD möglicherweise
zu keiner signifikanten Tunnelinjektion von Elektronen in den Knoten 90 kommt
und ein Ansteigen des Widerstandes des variablen Widerstandsspeichers 80 möglicherweise
kleiner als 1% ist. Weil gespeicherte Daten lediglich während der
Zeit zum Implementieren einer Rekonfiguration zwischen einer bestimmten
Logikschaltung und einer weiteren Logikschaltung gespeichert zu
werden brauchen, ist des Weiteren in dem variablen Widerstandsspeicher 80 die
Speicherdauer für
gespeicherte Daten nicht unbedingt lang, wenn eine Rekonfiguration
häufig
implementiert wird.
-
Wie
in 15 gezeigt, enthält eine Steuerschaltung 270 der
in 12 gezeigten Steuerschaltungseinheit 72a eine
umgekehrte Logikgattereinheit 68, die eine RS-Verriegelungsschaltung
bildet, und eine Speichereinheit 64, die in die umgekehrte
Logikgattereinheit 68 eingefügt ist. Die umgekehrte Logikgattereinheit 68 enthält ein erstes
umgekehrtes Logikgatter 76a mit einem Setz-Eingangsanschluss
S und ein zweites umgekehrtes Logikgatter 76b mit einem
Rücksetz-Eingangsanschluss
R. Die Speichereinheit 64 enthält einen ersten variablen Widerstandsspeicher 80a,
der zwischen einem Ausgangsanschluss Ya des ersten umgekehrten Logikgatters 76a und
einem Eingangsanschluss B des zweiten umgekehrten Logikgatters 76b angeschlossen
ist, und einen zweites variablen Widerstandsspeicher 80b,
der zwischen einem Eingangsanschluss A des ersten umgekehrten Logikgatters 76a und
einem Ausgangsanschluss Yb des zweiten umgekehrten Logikgatters 76b angeschlossen
ist. Ausgangsanschlüsse 69a und 69b sind
mit dem ersten bzw. dem zweiten umgekehrten Logikgatter 76a und 76b verbunden.
Es werden NAND-Schaltungen
für das
erste und das zweite umgekehrte Logikgatter 76a und 76b verwendet.
Der Setz-Eingangsanschluss
S und der Rücksetz-Eingangsanschluss
R sind mit der in 12 gezeigten Auswählschaltung 52 verbunden.
-
Schreiben
und Auslesen der Rekonfigurationsdaten, das durch die Steuerschaltung 270 implementiert
wird, wird anhand der Kennwerttabelle von 16 beschrieben.
Es ist zu beachten, dass wie bei der in 3 gezeigten
Speicheranordnung 46 mehrere Speichereinheiten 64 in
der Speicheranordnung 46a vorhanden sind.
-
In
der Steuerschaltung 270 wird zunächst die Stromversorgungsspannung
für das
erste und das zweite umgekehrte Logikgatter 76a und 76b auf
5 V gesetzt, was mindestens so hoch ist wie die Löschspannung
VERASE. Das Setz-Eingangssignal DSET und das Rücksetz-Eingangssignal DRESET, die von der in 12 gezeigten
Auswählschaltung 52 zu
dem Setz-Eingangsanschluss S bzw. dem Rücksetz-Eingangsanschluss R übertragen werden, werden beide entsprechend
einem Initialisierungssignal auf "0" initialisiert.
Genauer gesagt, werden beide Steuersignale, DSa und DSb, des ersten
und des zweiten umgekehrten Logikgatters 76a und 76b zu "1", unabhängig von den in der Speichereinheit 64 gespeicherten Rekonfigurationsdaten.
Infolge dessen wird sowohl an den ersten als auch an den zweiten
variablen Widerstandsspeicher 80a und 80b eine
Spannung von 5 V angelegt, so dass ein geringer Widerstand initialisiert
wird. Um ein Überschreiben
zu vermeiden, wird für
die Initialisierung eine kurzpulsige Spannung angelegt.
-
Als
nächstes
wird, wenn das Schreibanweisungssignal Pwr von der Auswählschaltung 52 zu
der Steuerschaltung 270 übertragen wird, die Stromversorgungsspannung
für das
erste und das zweite umgekehrte Logikgatters 76a und 76b auf
eine Spannung von zum Beispiel 3 V zwischen der Schreibspannung
VWRITE und der Löschspannung VERASE eingestellt.
Die Anordnung aus umgekehrten Logikgattern 56a liest die
Rekonfigurationsdaten aus dem Eingangsschaltkreis 58. Die
Schaltungsdatensignale Dlw, die den Rekonfigurationsdaten der Logikgatter für die mehreren
Logikschaltungen entsprechen, werden gemeinsam von dem Eingangsschaltkreis 58 zu
den Setz-Eingangsanschlüssen
S und den Rücksetz-Eingangsanschlüssen R der
entsprechenden Steuerschaltungen 270 gesandt. Hier ist
das Schaltungsdatensignal Dlw eine Kombination aus dem Setz-Eingangssignal
DSET des Setz-Eingangsanschlusses S und dem Rücksetz-Eingangssignal
DRESET des Rücksetz-Eingangsanschlusses
R (DSET, DRESET).
Im Fall eines Schaltungsdatensignals Dlw (1, 0) ist der Setz-Eingangsanschluss
S "1", und der Rücksetz-Eingangsanschluss
R ist "0". Dann wird das Steuersignal
DSa zu "1", und das Steuersignal
DSb wird "0". Weil die Anfangsspannung
des Eingangs B 0 V ist, wird die Spannung, die an den ersten variablen
Widerstandsspeicher 80a angelegt wird, 3 V, um eine Tunnelinjektion
von Elektronen in den ersten variablen Widerstandsspeicher 80a zu
ermöglichen. Somit
hat der erste variable Widerstandsspeicher 80a einen hohen
Widerstand. Der zweite variable Widerstandsspeicher 80b bleibt
auf einem niedrigen Widerstand. Im Gegensatz dazu wird im Fall des Schaltungsdatensignals
Dlw (1, 0) das Steuersignal DSa zu "0",
und das Steuersignal DSb wird "1". Folglich hat der
erste variable Widerstandsspeicher 80a einen geringen Widerstand,
und der zweite variable Widerstandsspeicher 80b hat einen
hohen Widerstand. Somit werden die Rekonfigurationsdaten gemeinsam
in jede Speichereinheit in der Speicheranordnung 46a geschrieben.
-
Wenn
Rekonfigurationsdaten geschrieben wurden, wo wird die Stromversorgungsspannung
für das
erste und das zweite umgekehrte Logikgatter 76a und 76b auf
die Auslesespannung VREAD von beispielsweise
1,5 V gesetzt. Gleichzeitig wird das Auswählsignal Psel für eine gewünschte Logikschaltung von
der Auswählschaltung 52 zu
der Anordnung aus umgekehrten Logikgattern 56a übertragen.
Es wird ein Auslesesignal von der Auswählschaltung 52 zu der
Steuerschaltung 270 übertragen,
das den Rekonfigurationsdaten des Logikgatters für die ausgewählte Logikschaltung
entspricht. Gemäß dem Auslesesignal
empfangen sowohl der Setz-Eingangsanschluss S als auch der Rücksetz-Eingangsanschluss
R der Steuerschaltung 270 "1".
Wenn zum Beispiel der erste variable Widerstandsspeicher 80a auf
einen geringen Widerstand beschrieben wird, so wird das Steuersignal
DSa "1", und das Steuersignal
DSb wird "0". Wenn im Gegensatz
dazu der zweite variable Widerstandsspeicher 80b auf einen
geringen Widerstand beschrieben wird, wo wird das Steuersignal DSa "0", und das Steuersignal DSb wird "1". Dementsprechend kann die Steuerschaltung 270 die
in der Speichereinheit 64 gespeicherten Rekonfigurationsdaten zu
den rekonfigurierbaren Logikgattern 50 übertragen. Auf diese Weise
werden entsprechend dem Auswählsignal
Psel und dem Auslesesignal von der Auswählschaltung 52 die
jeweiligen Rekonfigurationsdaten für die mehreren Logikschaltungen,
die in der Speicheranordnung 46a gespeichert sind, von den
Steuerschaltungen 270 in der Anordnung aus umgekehrten
Logikgattern 56a, die der ausgewählten Logikschaltung entspricht,
zu den rekonfigurierbaren Logikgattern 50 übertragen.
-
Gemäß der dritten
Ausführungsform
kann der rekonfigurierbare Logikblock 40a miniaturisiert werden,
weil die Speicheranordnung 46a über der Zwischenverbindungsschicht
angeordnet werden kann, wie in 2 gezeigt.
Weil die Steuerschaltung 270, die das Auslesen der Rekonfigurationsdaten
eines Logikgatters und seine Rekonfiguration implementiert, eine
RS-Verriegelungsschaltung
ist, ist es außerdem
möglich,
den rekonfigurierbaren Logikblock 40a zu miniaturisieren.
Weil das Schreiben und Auslesen der Rekonfigurationsdaten gemeinsam
parallel durch die Steuerschaltung 270 implementiert wird,
kann des Weiteren die Zeit für
die Rekonfiguration einer Logikschaltung verkürzt werden.
-
(Weitere Ausführungsformen)
-
Die
vorliegende Erfindung ist wie oben erwähnt beschrieben worden. Jedoch
dürfen
die Beschreibungen und Zeichnungen, die einen Teil dieser Offenbarung
bilden, nicht so verstanden werden, als würden sie diese Erfindung einschränken. Dem Fachmann
fallen beim Studium dieser Offenbarung verschiedene alternative
Ausführungsformen
und Betriebstechniken ein.
-
In
der Beschreibung der ersten Ausführungsform
wird die Speichereinheit 64, die den ersten und den zweiten
variablen Widerstandsspeicher 64a und 64b enthält, für die in 4 gezeigte
Steuerschaltung 70 verwendet. Es kann jedoch auch ein einzelner
variabler Widerstandsspeicher verwendet werden. Zum Beispiel ist
in einer Steuerschaltung 71, wie in 17 gezeigt,
ein variabler Widerstandsspeicher 64c zwischen einem Ausgangsanschluss
eines ersten umgekehrten Logikgatters 68a und einem Eingangsanschluss
eines zweiten umgekehrten Logikgatters 68b angeschlossen,
und ein fester Referenzwiderstand (ein Widerstandselement) 65 ist
zwischen einem Eingangsanschluss des ersten umgekehrten Logikgatters 68a und
einem Ausgangsanschluss des zweiten umgekehrten Logikgatters 68b angeschlossen.
In diesem Fall wird ein Widerstandswert Rref des Referenzwiderstandes 65 zwischen
einem Minimum und einem Maximum eines variablen Widerstandswertes
VRc des variablen Widerstandsspeichers 64c eingestellt.
Wenn der Widerstandswert VRc des variablen Widerstandsspeichers 64c über den
Widerstandswert Rref des Referenzwiderstandes 65 geschrieben
wird, so ist das Steuersignal DSb der Steuerschaltung 70a "1". Im umgekehrten Fall ist das Steuersignal
DSb "0".
-
Somit
ist es selbst dann, wenn die Steuerschaltung 71 den Referenzwiderstand 65 aufweist, möglich, Rekonfigurationsdaten
für eine
Logikschaltung zu speichern und eine Rekonfiguration der Logikschaltung
zu implementieren. Der variable Widerstandsspeicher 64c und
der Referenzwiderstand 65 können in den in 3 gezeigten
Speichereinheiten 64 vorhanden sein. Alternativ kann der
Referenzwiderstand 65 wie die umgekehrte Logikgattereinheit 68 auf
dem Halbleitersubstrat hergestellt werden. In diesem Fall enthält die Speichereinheit 64 nur
den variablen Widerstandsspeicher 64c, wodurch weniger
Fläche
für die
Speicheranordnung möglich
wird. Und weil ein Schreibanschluss 63c nur an dem variablen
Widerstandsspeicher 64c vorhanden zu sein braucht, können die
Zwischenverbindungen für
das Schreiben verringert werden.
-
Außerdem sind
bei der ersten Ausführungsform
der erste und der zweite variable Widerstandsspeicher 64a und 64b der
Steuerschaltung 70 seriell zwischen dem Eingangsanschluss
und dem Ausgangsanschluss des ersten bzw. des zweiten umgekehrten
Logikgatters 68a und 68b angeordnete. Es kann
jedoch einen Fall geben, wo der kleinste Widerstandswert des ersten
und des zweiten variablen Widerstandsspeichers 64a und 64b so
hoch ist, dass die Verzögerungen
bei den Steuersignalen DSa und DSb zunehmen. Wenn zum Beispiel die
Widerstände der
Zwischenverbindungen, die eine Verbindung zwischen dem Eingangsanschluss
und dem Ausgangsanschluss des ersten bzw. des zweiten umgekehrten Logikgatters 68a und 68b herstellen,
ungefähr
so groß sind
wie der kleinste Widerstandswert des ersten und des zweiten variablen
Widerstandsspeichers 64a und 64b, wie in 18 gezeigt,
so können
der erste und der zweite variable Widerstandsspeicher 64a und 64b in
einer Steuerschaltung 71a parallel zu den Zwischenverbindungsabschnitten 74 zwischen dem
Eingangsanschluss und dem Ausgangsanschluss des ersten bzw. des
zweiten umgekehrten Logikgatters 68a und 68b geschaltet
sein. Weil ein kombinierter Widerstand des kleinsten Widerstandswertes
des ersten oder des zweiten variablen Widerstandsspeichers 64a oder 64b und
des Widerstandswertes des Zwischenverbindungsabschnitts 74 auf ungefähr die Hälfte verringert
wird, kann die Verzögerung
für die
Steuersignale DSa oder DSb vermieden werden.
-
Des
Weiteren kann in dem Fall, wo der kleinste Widerstandswert des in 17 gezeigten variablen
Widerstandsspeichers 64c hoch ist, ebenfalls eine Parallelschaltung
verwendet werden, wie in der obigen Beschreibung, solange der Widerstand der
Zwischenverbindung, die eine Verbindung zwischen dem Eingangsanschluss
und dem Ausgangsanschluss des ersten und des zweiten umgekehrten Logikgatters 68a und 68b herstellt,
ungefähr
so groß ist
wie der kleinste Widerstandswert des variablen Widerstandsspeichers 64c.
Es können
nämlich
in der Steuerschaltung 71b, wie in 19 gezeigt,
Verzögerungen
der Steuersignale DSa und DSb durch Parallelschalten des variablen
Widerstandsspeichers 64c und des Referenzwiderstandes 65 zu
den Zwischenverbindungsabschnitten 74 vermieden werden.
-
Des
Weiteren erfolgt in der Beschreibung der ersten bis dritten Ausführungsformen
eine Rekonfiguration von Logikgattern durch Steuern der Schalttransistoren,
die in dem rekonfigurierbaren Logikgatter 50 angeordnet
sind, mittels des Steuersignals DSb oder DSa der Steuerschaltungen 70, 170, 171 und 270.
Es kann jedoch auch ein Übertragungsgatter
zum Umschalten von Zwischenverbindungen zwischen den Logikgattern
und den Operationseinheiten verwendet werden. Wie in 20 gezeigt,
sind Ausgangsanschlüsse 69a und 69b,
die die Steuersignale DSa und DSb des ersten bzw. des zweiten umgekehrten
Logikgatters 76a und 76b in der Steuerschaltung 170 übertragen,
an einen negativen Eingangsanschluss C bzw. einen Eingangsanschluss
D eines Übertragungsgatters 77 angeschlossen.
Das Übertragungsgatter 77 kann
in dem in 1 oder 12 gezeigten
rekonfigurierbaren Logikgatter 50 angeordnet sein. Umschaltanschlüsse des Übertragungsgatters 77 sind
mit Zwischenverbindungen XIN und XOUT verbunden, die zum Verbinden
zwischen MOSFETs, Logikgattern, Operationseinheiten und dergleichen
verwendet werden.
-
Wenn
zum Beispiel die Steuersignale DSa und DSb des ersten und des zweiten
umgekehrten Logikgatters 76a und 76b "0" bzw. "1" sind,
so schaltet sich das Übertragungsgatter 77 ein,
um die Zwischenverbindungen XIN und XOUT zu verbinden. Wenn des
Weiteren die Steuersignale DSa und DSb "1" bzw. "0" sind, so schaltet sich das Übertragungsgatter 77 ab,
um die Zwischenverbindungen XIN und XOUT zu trennen. Dementsprechend
werden die Rekonfigurationsdaten der Logikgatter, die in der Speichereinheit 64 gespeichert
sind, durch die Steuerschaltung 170 zu dem rekonfigurierbaren
Logikgatter übertragen,
um eine Rekonfiguration der Logikgatter über die Übertragungsgatter 77 zu
implementieren.