CN103219991A - 基于cnn的动态可重构逻辑门实现方法及其实现电路 - Google Patents
基于cnn的动态可重构逻辑门实现方法及其实现电路 Download PDFInfo
- Publication number
- CN103219991A CN103219991A CN2013100965838A CN201310096583A CN103219991A CN 103219991 A CN103219991 A CN 103219991A CN 2013100965838 A CN2013100965838 A CN 2013100965838A CN 201310096583 A CN201310096583 A CN 201310096583A CN 103219991 A CN103219991 A CN 103219991A
- Authority
- CN
- China
- Prior art keywords
- resistance
- operational amplifier
- meet
- output
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种基于CNN的动态可重构逻辑门实现方法及其实现电路,利用输入信号、模板参数和偏置量参数建立状态方程,得到系统状态变量的方程,并仅通过改变模板参数信号,可动态实现不同的逻辑功能;本发明所设计的基于CNN的动态可重构逻辑门实现方法及其实现电路具有电路更简单、系统稳定性高且适于超大规模集成电路实现等优点。
Description
技术领域
本发明涉及可重构电路技术领域,特别是一种基于细胞神经网络CNN的动态可重构逻辑门实现方法及其实现电路。
背景技术
逻辑门电路是数字电路中最基本的逻辑元件,所谓门就是一种开关,它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系),所以门电路又称为逻辑门电路。传统的逻辑门电路是由单选择的开关电路组合而成,门电路是预先设置好的,不能进行动态转换,如:“与门”和“或门”不可互换。由此结构形成的计算机工作体系面临着发展的困境,用户不能对计算资源和计算处理之间的配置做出控制,芯片只能执行特定的功能,缺乏可控性、灵活性和可变性。构造动态可重构的逻辑门电路和芯片成为下一代计算机芯片设计重要方向之一。
早在1960年,Gerald Estrin就提出可重构计算的概念,Suetlana P提出动态可重构系统的设想。随着90年代PLD的出现,可重构硬件的研究再次成为热点。FPGA通过改变电路连线实现不同逻辑功能,但其配置过程耗时较长,通常为几十毫秒,随着FPGA规模增大,其配置时间将越来越长。
近十几年,非线性动力学领域出现了一个新的理论研究方向,即利用非线性系统丰富的模式进行灵活、可重构的运算,该设计为构建灵活的通用运算装置甚至动态计算机体系提供了新的可能。
1998年,Sinha and Ditto提出了混沌计算的概念,即在不改变电路结构的前提下,利用混沌系统内部的非线性动力特性,通过改变少量的系统参数,实现系统逻辑功能的转换。以混沌计算为基础的芯片配置时间为纳米量级。但是混沌系统相当复杂,对系统参数和初值非常敏感,这使得系统的稳定性不好且不易于超大规模电路实现。
细胞神经网络(CNN)是一种能实时、高速并行处理信号的大规模非线性模拟电路,易于超大规模电路(VLSI)的实现
发明内容
本发明所要解决的技术问题是提供一种能够在多种逻辑功能间动态转换,结构简单,易于超大规模电路实现且稳定性高的基于CNN的动态可重构逻辑门实现方法及其实现电路。
本发明具体采用以下技术方案解决上述技术问题:本发明设计了一种基于CNN的动态可重构逻辑门实现方法,包括如下具体步骤:
步骤(1):利用输入信号、模板参数和偏置量参数建立如下状态方程:
则其输出方程为:
其中,V1和V2分别定义为第一输入信号和第二输入信号,Vx表示系统状态变量,a、b1、b2分别定义为第一模板参数、第二模板参数和第三模板参数,z定义为偏置量参数,f(Vx)定义为逻辑门输出信号;
步骤(2):设定a=2,稳定状态电压方程为dVx/dt=0,将dVx/dt=0代入 中得到系统状态变量Vx的方程:
Vx=af(Vx)+z+b1V1+b2V2
步骤(3):若要实现逻辑门输出信号为高电平,即f(Vx)=1,则系统状态变量Vx>1,将f(Vx)=1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为高电平的条件为:
2+z+b1V1+b2V2>1;
若要实现逻辑门输出为低电平,即f(Vx)=-1,则系统状态变量Vx<1,将f(Vx)=-1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为低电平的条件为:
-2+z+b1V1+b2V2<-1;
步骤(4):实现OR门时,参数a、b1和b2需同时满足下述条件:输入信号组合为(1,1)时,逻辑门输出为高电平,实现条件为z+b1V1+b2V2≥1,将V1=V2=1代入z+b1V1+b2V2≥1得到z+b1+b2≥1;
输入信号组合为(1,0)时,逻辑门输出也为高电平,实现条件同样为z+b1V1+b2V2≥1,将V1=1,V2=-1代入z+b1V1+b2V2≥1并得到z-b1+b2≥1;
输入信号组合为(0,1)时,逻辑门输出为高电平,实现条件同样为z+b1-b2≥1;
输入信号组合为(0,0)时,逻辑门输出为低电平,实现条件为z+b1V1+b2V2≤-1,将V1=V2=-1代入z+b1V1+b2V2≤-1并得到z-b1-b2≤-1;
综上所述:
实现OR门的参数取值范围为:z≥1,b1≥1,b2≥1;
实现AND门时,参数设置需满足:z≤-1,b1≥1,b2≥1;
实现NAND门时,参数设置需满足:z≥-1,b1≤-1,b2≤-1;
实现NOR门时,参数设置需满足:z≤-1,b1≤-1,b2≤-1;
实现0门时,参数设置需满足:z≤-1,b1≥-1,b2≥-1;
实现1门时,参数设置需满足:z≥1,b1≥-1,b2≥-1;
实现G0门时,参数设置需满足:z≤-1,b1≤-1,b2≥1;
实现G1门时,参数设置需满足:z≤-1,b1≤1,b2≤-1;
实现NG0门时,参数设置需满足:z≥1,b1≥1,b2≤-1;
实现NG1门时,参数设置需满足:z≥1,b1≤-1,b2≥1;
实现F0门时,参数设置需满足:z≥-1,b1≤-2,b2≥0;
实现F1门时,参数设置需满足:z≥-1,b1≤0,b2≤-2;
实现T0门时,参数设置需满足:z≥-1,b1≥0,b2≤0;
实现T1门时,参数设置需满足:z≥-1,b1≤0,b2≥2。
本发明还设计了一种基于CNN的动态可重构逻辑门实现电路,包括6个运算放大器、20个电阻和1个电容,其中:
所述第一运算放大器反相输入端分别经由所述第一电阻和第二电阻接入第一、第二输入信号V1和V2;
所述第一运算放大器反相输入端经所述第三电阻,接入偏置量参数z;
所述第一运算放大器同相输入端经第四电阻接地;
所述第一运算放大器反相输入端经第五电阻与其自身的输出端相连;
所述第一运算放大器反相输入端经第二十电阻与第五运算放大器输出端相连;
所述第一运算放大器输出端经第六电阻与第二运算放大器反相输入端相连;
所述第二运算放大器反相输入端经第一电容与第二运算放大器输出端相连;
所述第二运算放大器输出端经第八电阻与第三运算放大器反相输入端相连,第二运算放大器输出端经第十三电阻与第四运算放大器反相输入端相连;
所述第二运算放大器同相输入端经第七电阻接地;
所述第三运算放大器反相输入端经第九电阻与其自身的输出端相连;
所述第三运算放大器同相输入端经第十电阻接地;
所述第三运算放大器输出端经第十一电阻与第一运算放大器反相输入端相连;
所述第四运算放大器输出端经第十二电阻与其自身的反相输入端相连,第四运算放大器输出端经第十五电阻与第五运算放大器反相输入端相连;
所述第四运算放大器同相输入端经第十四电阻接地;
所述第五运算放大器同相输入端经第十七电阻接地;
所述第五运算放大器输出端经第十六电阻与其自身的反相输入端相连,第五运算放大器输出端经第十八电阻与第六运算放大器同相输入端相连;
所述第六运算放大器同相输入端经第十九电阻接地;
所述第六运算放大器输出端与其自身的反相输入端直接相连;
所述第六运算放大器输出端作为基于CNN的动态可重构逻辑门实现电路的输出端。
作为本发明的一种优化结构:
所述第十三电阻阻值与所述第十四电阻阻值相等;
所述第一电阻与第二、第十电阻阻值相等,第一电阻阻值为第十三电阻阻值的15倍;
所述第三电阻与第五、第八、第九、第十一、第十八、第十九、第二十电阻阻值相等,第三电阻阻值为第十三电阻阻值的30倍;
所述第六电阻与第七、第十二、第十五电阻阻值相等,第六电阻阻值为第十三电阻阻值的10倍;
所述第四电阻阻值为第十三电阻阻值的4倍;
所述第十七电阻阻值是第十三电阻阻值的3.75倍;
所述第十六电阻阻值是第十三电阻阻值的1.5倍。
本发明与现有技术相比具有如下优点:
1.本发明利用非耦合细胞神经元稳态输出(二值)特性,对输入的两个逻辑信号进行处理,并仅通过改变模板参数信号,可动态实现不同的逻辑功能;
2.本发明相比于其它实现动态逻辑门电路,结构简单、系统稳定性高且适于超大规模集成电路的实现。
附图说明
图1为本发明所设计的方法流程图;
图2为本发明所设计的电路图;
图3为本发明所设计的电路输入输出逻辑信号波形仿真示意图。
具体实施方式
下面结合附图对本发明作进一步的详细说明:
如图1所示,本发明设计了一种基于CNN的动态可重构逻辑门实现方法,包括如下具体步骤:
步骤(1):利用输入信号、模板参数和偏置量参数建立如下状态方程:
则其输出方程为:
其中,V1和V2分别定义为第一输入信号和第二输入信号,Vx表示系统状态变量,a、b1、b2分别定义为第一模板参数、第二模板参数和第三模板参数,z定义为偏置量参数,f(Vx)定义为逻辑门输出信号;
步骤(2):设定a=2,稳定状态电压方程为dVx/dt=0,将dVx/dt=0代入 中得到系统状态变量Vx的方程:
Vx=af(Vx)+z+b1V1+b2V2 (5)
步骤(3):若要实现逻辑门输出信号为高电平,即f(Vx)=1,则系统状态变量Vx>1,将f(Vx)=1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为高电平的条件为:
2+z+b1V1+b2V2>1; (6)
若要实现逻辑门输出为低电平,即f(Vx)=-1,则系统状态变量Vx<1,将f(Vx)=-1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为低电平的条件为:
-2+z+b1V1+b2V2<-1; (7)
步骤(4):实现OR门时,参数a、b1和b2需同时满足下述条件:输入信号组合为(1,1)时,逻辑门输出为高电平,实现条件为z+b1V1+b2V2≥1,将V1=V2=1代入z+b1V1+b2V2≥1得到z+b1+b2≥1;
输入信号组合为(1,0)时,逻辑门输出也为高电平,实现条件同样为z+b1V1+b2V2≥1,将V1=1,V2=-1代入z+b1V1+b2V2≥1并得到z-b1+b2≥1;
输入信号组合为(0,1)时,逻辑门输出为高电平,实现条件同样为z+b1-b2≥1;
输入信号组合为(0,0)时,逻辑门输出为低电平,实现条件为z+b1V1+b2V2≤-1,将V1=V2=-1代入z+b1V1+b2V2≤-1并得到z-b1-b2≤-1;
综上所述:本发明可以实现如表1所述的14种逻辑功能:
表1
实现OR门的参数取值范围为:z≥1,b1≥1,b2≥1;
实现AND门时,参数设置需满足:z≤-1,b1≥1,b2≥1;
实现NAND门时,参数设置需满足:z≥-1,b1≤-1,b2≤-1;
实现NOR门时,参数设置需满足:z≤-1,b1≤-1,b2≤-1;
实现0门时,参数设置需满足:z≤-1,b1≥-1,b2≥-1;
实现1门时,参数设置需满足:z≥1,b1≥-1,b2≥-1;
实现G0门时,参数设置需满足:z≤-1,b1≤-1,b2≥1;
实现G1门时,参数设置需满足:z≤-1,b1≤1,b2≤-1;
实现NG0门时,参数设置需满足:z≥1,b1≥1,b2≤-1;
实现NG1门时,参数设置需满足:z≥1,b1≤-1,b2≥1;
实现F0门时,参数设置需满足:z≥-1,b1≤-2,b2≥0;
实现F1门时,参数设置需满足:z≥-1,b1≤0,b2≤-2;
实现T0门时,参数设置需满足:z≥-1,b1≥0,b2≤0;
实现T1门时,参数设置需满足:z≥-1,b1≤0,b2≥2。
如图2所示,本发明还设计了一种基于CNN的动态可重构逻辑门实现电路,可实现表1所示任意14种逻辑功能,此处公开的动态可重构逻辑门电路,能够作为一类门运行,例如OR逻辑门;在运算期间,接收不同的模板参数,可以作为另一类逻辑门运算或运行,如AND逻辑门:
本电路包括直流电源U1、U2,运算放大器A1、A2、A3、A4、A5、A6,电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17、R18、R19、R20以及电容C1;
其连接方式为:输入信号V1和V2,偏置量参数z以及运算放大器A3、A5的输出端分别经电阻R1、R2、R3、R11和R20接入运算放大器A1的反向输入端,运算放大器A1的正向输入端经电阻R4接地,运算放大器A1的反向输入端经电阻R5与其输出端相连,运算放大器A1用于实现式(3)中四个输入的求和:-Vx+af(Vx)+z+b1V1+b2V2;
运算放大器A1的输出端经电阻R6接入运算放大器A2的反向输入端,运算放大器A2的反向输入端经电容C1接入其输出端,运算放大器A2的正向输入端经电阻R7接地,运算放大器A2用于实现式(3)中微分环节,得到状态变量Vx;
运算放大器A2的输出端分别经电阻R8和R13接入运算放大器A3和A4的反向输入端,运算放大器A3的反向输入端经电阻R9接入其输出端,运算放大器A3的正向输入端经电阻R10接地,运算放大器A3用于实现式(3)中-Vx部分;
运算放大器A4的反向输入端经电阻R12接入其输出端,运算放大器A4的正向输入端经电阻R14接地。运算放大器A4工作在非线性区,用于实现式(4)所示的输出方程,其输入是状态变量Vx,其输出与Vx的关系用函数可表示为:
运算放大器A4的输出端经电阻R15接入运算放大器A5的反向输入端,运算放大器A5的反向输入端经电阻R16接入其输出端,运算放大器A5的正向输入端经电阻R17接地,运算放大器A5实现
运算放大器A5的输出端经电阻R18接入运算放大器A6的正向输入端,同时,运算放大器A6的正向输入端经电阻R19接地,运算放大器A6反向输入端直接与其输出端相连,运算放大器A6为电压跟随器,起到缓冲、隔离、提高带载能力的作用,其输出为整个逻辑门电路的输出。
图3为如图2中电路所示AND逻辑门转化为OR逻辑门信号波形仿真示意图。
图3中V1和V2为输入信号,分别用幅值为1,频率不同的方波信号表示,当电路中偏置量信号z的值由负变为正时,AND逻辑门转换为OR逻辑门。
所述R13阻值与所述R14阻值相等;
所述R1与R2、R10阻值相等,R1阻值为R13阻值的15倍;
所述R3与R5、R8、R9、R11、R18、R19、R20阻值相等,R3阻值为R13阻值的30倍;
所述R6与R7、R12、R15阻值相等,R6阻值为R13阻值的10倍;
所述R4阻值为R13阻值的4倍;
所述R17阻值是R13阻值的3.75倍;
所述R16阻值是R13阻值的1.5倍。
需要说明的是,本发明能够实现的动态可重构逻辑门不仅包含图2所示应用实例,任何包含本发明技术方案集成电路或者在此基础上所作的替换等,均应属于本发明技术方案的保护范围之内。
Claims (3)
1.一种基于CNN的动态可重构逻辑门实现方法,其特征在于,包括如下具体步骤:
步骤(1):利用输入信号、模板参数和偏置量参数建立如下状态方程:
则其输出方程为:
其中,V1和V2分别定义为第一输入信号和第二输入信号,Vx表示系统状态变量,a、b1、b2分别定义为第一模板参数、第二模板参数和第三模板参数,z定义为偏置量参数,f(Vx)定义为逻辑门输出信号;
步骤(2):设定a=2,稳定状态电压方程为dVxdt=0,将dVxdt=0代入 中得到系统状态变量Vx的方程:
Vx=af(Vx)+z+b1V1+b2V2
步骤(3):若要实现逻辑门输出信号为高电平,即f(Vx)=1,则系统状态变量Vx>1,将f(Vx)=1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为高电平的条件为:
2+z+b1V1+b2V2>1;
若要实现逻辑门输出为低电平,即f(Vx)=-1,则系统状态变量Vx<1,将f(Vx)=-1和a=2代入步骤(2)中的系统状态变量Vx的方程,则逻辑门输出为低电平的条件为:
-2+z+b1V1+b2V2<-1;
步骤(4):实现OR门时,参数a、b1和b2需同时满足下述条件:输入信号组合为(1,1)时,逻辑门输出为高电平,实现条件为z+b1V1+b2V2≥1,将V1=V2=1代入z+b1V1+b2V2≥1得到z+b1+b2≥1;
输入信号组合为(1,0)时,逻辑门输出也为高电平,实现条件同样为z+b1V1+b2V2≥1,将V1=1,V2=-1代入z+b1V1+b2V2≥1并得到z-b1+b2≥1;
输入信号组合为(0,1)时,逻辑门输出为高电平,实现条件同样为z+b1-b2≥1;
输入信号组合为(0,0)时,逻辑门输出为低电平,实现条件为z+b1V1+b2V2≤-1,将V1=V2=-1代入z+b1V1+b2V2≤-1并得到z-b1-b2≤-1;
综上所述:
实现OR门的参数取值范围为:z≥1,b1≥1,b2≥1;
实现AND门时,参数设置需满足:z≤-1,b1≥1,b2≥1;
实现NAND门时,参数设置需满足:z≥-1,b1≤-1,b2≤-1;
实现NOR门时,参数设置需满足:z≤-1,b1≤-1,b2≤-1;
实现0门时,参数设置需满足:z≤-1,b1≥-1,b2≥-1;
实现1门时,参数设置需满足:z≥1,b1≥-1,b2≥-1;
实现G0门时,参数设置需满足:z≤-1,b1≤-1,b2≥1;
实现G1门时,参数设置需满足:z≤-1,b1≤1,b2≤-1;
实现NG0门时,参数设置需满足:z≥1,b1≥1,b2≤-1;
实现NG1门时,参数设置需满足:z≥1,b1≤-1,b2≥1;
实现F0门时,参数设置需满足:z≥-1,b1≤-2,b2≥0;
实现F1门时,参数设置需满足:z≥-1,b1≤0,b2≤-2;
实现T0门时,参数设置需满足:z≥-1,b1≥0,b2≤0;
实现T1门时,参数设置需满足:z≥-1,b1≤0,b2≥2。
2.一种基于CNN的动态可重构逻辑门实现电路,其特征在于,包括6个运算放大器、20个电阻和1个电容,其中:
所述第一运算放大器反相输入端分别经由所述第一电阻和第二电阻接入第一、第二输入信号V1和V2;
所述第一运算放大器反相输入端经所述第三电阻,接入偏置量参数z;
所述第一运算放大器同相输入端经第四电阻接地;
所述第一运算放大器反相输入端经第五电阻与其自身的输出端相连;
所述第一运算放大器反相输入端经第二十电阻与第五运算放大器输出端相连;
所述第一运算放大器输出端经第六电阻与第二运算放大器反相输入端相连;
所述第二运算放大器反相输入端经第一电容与第二运算放大器输出端相连;
所述第二运算放大器输出端经第八电阻与第三运算放大器反相输入端相连,第二运算放大器输出端经第十三电阻与第四运算放大器反相输入端相连;
所述第二运算放大器同相输入端经第七电阻接地;
所述第三运算放大器反相输入端经第九电阻与其自身的输出端相连;
所述第三运算放大器同相输入端经第十电阻接地;
所述第三运算放大器输出端经第十一电阻与第一运算放大器反相输入端相连;
所述第四运算放大器输出端经第十二电阻与其自身的反相输入端相连,第四运算放大器输出端经第十五电阻与第五运算放大器反相输入端相连;
所述第四运算放大器同相输入端经第十四电阻接地;
所述第五运算放大器同相输入端经第十七电阻接地;
所述第五运算放大器输出端经第十六电阻与其自身的反相输入端相连,第五运算放大器输出端经第十八电阻与第六运算放大器同相输入端相连;
所述第六运算放大器同相输入端经第十九电阻接地;
所述第六运算放大器输出端与其自身的反相输入端直接相连;
所述第六运算放大器输出端作为基于CNN的动态可重构逻辑门实现电路的输出端。
3.根据权利要求2所述的基于CNN的动态可重构逻辑门实现电路,其特征在于:
所述第十三电阻阻值与所述第十四电阻阻值相等;
所述第一电阻与第二、第十电阻阻值相等,第一电阻阻值为第十三电阻阻值的15倍;
所述第三电阻与第五、第八、第九、第十一、第十八、第十九、第二十电阻阻值相等,第三电阻阻值为第十三电阻阻值的30倍;
所述第六电阻与第七、第十二、第十五电阻阻值相等,第六电阻阻值为第十三电阻阻值的10倍;
所述第四电阻阻值为所述第十三电阻阻值的4倍;
所述第十七电阻阻值是所述第十三电阻阻值的3.75倍;
所述第十六电阻阻值是所述第十三电阻阻值的1.5倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100965838A CN103219991A (zh) | 2013-03-22 | 2013-03-22 | 基于cnn的动态可重构逻辑门实现方法及其实现电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100965838A CN103219991A (zh) | 2013-03-22 | 2013-03-22 | 基于cnn的动态可重构逻辑门实现方法及其实现电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103219991A true CN103219991A (zh) | 2013-07-24 |
Family
ID=48817533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013100965838A Pending CN103219991A (zh) | 2013-03-22 | 2013-03-22 | 基于cnn的动态可重构逻辑门实现方法及其实现电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103219991A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106779058A (zh) * | 2016-11-16 | 2017-05-31 | 南京航空航天大学 | 一种cnn动态可重构的联想记忆电路 |
CN115640838A (zh) * | 2022-12-26 | 2023-01-24 | 逻安科技(天津)有限责任公司 | 一种基于延拓神经网络的可重构逻辑门实现方法及处理器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050093574A1 (en) * | 2003-09-26 | 2005-05-05 | Kabushiki Kaisha Toshiba | Control circuit and reconfigurable logic block |
CN101951257A (zh) * | 2010-09-27 | 2011-01-19 | 北京邮电大学 | 一种动态逻辑门电路 |
-
2013
- 2013-03-22 CN CN2013100965838A patent/CN103219991A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050093574A1 (en) * | 2003-09-26 | 2005-05-05 | Kabushiki Kaisha Toshiba | Control circuit and reconfigurable logic block |
CN101951257A (zh) * | 2010-09-27 | 2011-01-19 | 北京邮电大学 | 一种动态逻辑门电路 |
Non-Patent Citations (2)
Title |
---|
FANGYUE CHEN等: "Realization of Boolean Functions via CNN: Mathematical Theory, LSBF and Template Design", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》, vol. 35, no. 10, 16 October 2006 (2006-10-16), pages 2203 - 2213 * |
袁晓征: "基于细胞神经网络的逻辑函数设计与实现", 《中国优秀硕士学位论文全文数据库》, 1 January 2013 (2013-01-01), pages 8 - 21 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106779058A (zh) * | 2016-11-16 | 2017-05-31 | 南京航空航天大学 | 一种cnn动态可重构的联想记忆电路 |
CN106779058B (zh) * | 2016-11-16 | 2019-07-09 | 南京航空航天大学 | 一种cnn动态可重构的联想记忆电路 |
CN115640838A (zh) * | 2022-12-26 | 2023-01-24 | 逻安科技(天津)有限责任公司 | 一种基于延拓神经网络的可重构逻辑门实现方法及处理器 |
CN115640838B (zh) * | 2022-12-26 | 2023-04-07 | 逻安科技(天津)有限责任公司 | 一种基于延拓神经网络的可重构逻辑门实现方法及处理器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104617957B (zh) | 异步逐次逼近型模数转换器 | |
CN103178852B (zh) | 一种高速采样前端电路 | |
CN104333347B (zh) | 一种开关电流高斯低通滤波器 | |
CN103346780B (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
Vardhini et al. | Design and comparative analysis of on-chip sigma delta ADC for signal processing applications | |
CN204406259U (zh) | 一种电源电路 | |
CN103219991A (zh) | 基于cnn的动态可重构逻辑门实现方法及其实现电路 | |
CN101783670A (zh) | 一种可重构动态逻辑门电路 | |
CN103279322B (zh) | Set/mos混合电路构成的阈值逻辑型超前进位加法器 | |
CN206211950U (zh) | 一种用于生理信号检测的斩波稳定仪表放大器电路 | |
CN104536807B (zh) | 基于fpga的dc/dc实时仿真器及方法 | |
CN105119601A (zh) | 一种适合于高速高精度模数转换器的多通道选择电路 | |
CN203537370U (zh) | 基于cmos运算放大器的阈值逻辑电路 | |
CN103281063B (zh) | Set/mos混合电路构成的选通逻辑电路 | |
CN102571076B (zh) | 基于阈值逻辑的set/mos混合结构的7-3计数器 | |
CN208836097U (zh) | 一种可以调节开启时间的模拟开关电路 | |
CN101951257B (zh) | 一种动态逻辑门电路 | |
CN206878802U (zh) | 高压差电平转换电路 | |
CN206960995U (zh) | 一种耗尽管基准电流源电路 | |
CN106779058B (zh) | 一种cnn动态可重构的联想记忆电路 | |
CN107508580A (zh) | 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块 | |
CN209198511U (zh) | 一种简易信号发生装置 | |
Bajirao Jawale | Hardware Implementation and performance evaluation of PLL in FPAA | |
CN102098041A (zh) | 一种线性系统可重构逻辑门电路 | |
CN102075155A (zh) | 一种集成低通滤波器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130724 |