CN103219991A - 基于cnn的动态可重构逻辑门实现方法及其实现电路 - Google Patents

Abstract

本发明公开了一种基于CNN的动态可重构逻辑门实现方法及其实现电路，利用输入信号、模板参数和偏置量参数建立状态方程，得到系统状态变量的方程，并仅通过改变模板参数信号，可动态实现不同的逻辑功能；本发明所设计的基于CNN的动态可重构逻辑门实现方法及其实现电路具有电路更简单、系统稳定性高且适于超大规模集成电路实现等优点。

Description

基于CNN的动态可重构逻辑门实现方法及其实现电路

技术领域

本发明涉及可重构电路技术领域，特别是一种基于细胞神经网络CNN的动态可重构逻辑门实现方法及其实现电路。

背景技术

逻辑门电路是数字电路中最基本的逻辑元件，所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。传统的逻辑门电路是由单选择的开关电路组合而成，门电路是预先设置好的，不能进行动态转换，如：“与门”和“或门”不可互换。由此结构形成的计算机工作体系面临着发展的困境，用户不能对计算资源和计算处理之间的配置做出控制，芯片只能执行特定的功能，缺乏可控性、灵活性和可变性。构造动态可重构的逻辑门电路和芯片成为下一代计算机芯片设计重要方向之一。

早在1960年，Gerald Estrin就提出可重构计算的概念，Suetlana P提出动态可重构系统的设想。随着90年代PLD的出现，可重构硬件的研究再次成为热点。FPGA通过改变电路连线实现不同逻辑功能，但其配置过程耗时较长，通常为几十毫秒，随着FPGA规模增大，其配置时间将越来越长。

近十几年，非线性动力学领域出现了一个新的理论研究方向，即利用非线性系统丰富的模式进行灵活、可重构的运算，该设计为构建灵活的通用运算装置甚至动态计算机体系提供了新的可能。

1998年，Sinha and Ditto提出了混沌计算的概念，即在不改变电路结构的前提下，利用混沌系统内部的非线性动力特性，通过改变少量的系统参数，实现系统逻辑功能的转换。以混沌计算为基础的芯片配置时间为纳米量级。但是混沌系统相当复杂，对系统参数和初值非常敏感，这使得系统的稳定性不好且不易于超大规模电路实现。

细胞神经网络（CNN）是一种能实时、高速并行处理信号的大规模非线性模拟电路，易于超大规模电路(VLSI)的实现

发明内容

本发明所要解决的技术问题是提供一种能够在多种逻辑功能间动态转换，结构简单，易于超大规模电路实现且稳定性高的基于CNN的动态可重构逻辑门实现方法及其实现电路。

本发明具体采用以下技术方案解决上述技术问题：本发明设计了一种基于CNN的动态可重构逻辑门实现方法，包括如下具体步骤：

步骤（1）：利用输入信号、模板参数和偏置量参数建立如下状态方程：

$\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2$

则其输出方程为：

$f\left(V_x\right)=\frac{1}{2}\left[\right|V_x+1|-|V_x-1\left|\right]$

其中，V₁和V₂分别定义为第一输入信号和第二输入信号，V_x表示系统状态变量，a、b₁、b₂分别定义为第一模板参数、第二模板参数和第三模板参数，z定义为偏置量参数，f(V_x)定义为逻辑门输出信号；

步骤（2）：设定a=2，稳定状态电压方程为dV_x/dt=0，将dV_x/dt=0代入 $\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2$ 中得到系统状态变量V_x的方程：

V_x=af(V_x)+z+b₁V₁+b₂V₂

步骤（3）：若要实现逻辑门输出信号为高电平，即f(V_x)=1，则系统状态变量V_x＞1，将f(V_x)=1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为高电平的条件为：

2+z+b₁V₁+b₂V₂>1；

若要实现逻辑门输出为低电平，即f(V_x)=-1，则系统状态变量V_x＜1，将f(V_x)=-1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为低电平的条件为：

-2+z+b₁V₁+b₂V₂<-1；

步骤（4）：实现OR门时，参数a、b₁和b₂需同时满足下述条件：输入信号组合为(1,1)时，逻辑门输出为高电平，实现条件为z+b₁V₁+b₂V₂≥1，将V₁=V₂=1代入z+b₁V₁+b₂V₂≥1得到z+b₁+b₂≥1；

输入信号组合为(1,0)时，逻辑门输出也为高电平，实现条件同样为z+b₁V₁+b₂V₂≥1，将V₁=1，V₂=-1代入z+b₁V₁+b₂V₂≥1并得到z-b₁+b₂≥1；

输入信号组合为(0,1)时，逻辑门输出为高电平，实现条件同样为z+b₁-b₂≥1；

输入信号组合为(0,0)时，逻辑门输出为低电平，实现条件为z+b₁V₁+b₂V₂≤-1，将V₁=V₂=-1代入z+b₁V₁+b₂V₂≤-1并得到z-b₁-b₂≤-1；

综上所述：

实现OR门的参数取值范围为：z≥1,b₁≥1,b₂≥1；

实现AND门时，参数设置需满足：z≤-1,b₁≥1,b₂≥1；

实现NAND门时，参数设置需满足：z≥-1,b₁≤-1,b₂≤-1；

实现NOR门时，参数设置需满足：z≤-1,b₁≤-1,b₂≤-1；

实现0门时，参数设置需满足：z≤-1,b₁≥-1,b₂≥-1；

实现1门时，参数设置需满足：z≥1,b₁≥-1,b₂≥-1；

实现G₀门时，参数设置需满足：z≤-1,b₁≤-1,b₂≥1；

实现G₁门时，参数设置需满足：z≤-1,b₁≤1,b₂≤-1；

实现NG₀门时，参数设置需满足：z≥1,b₁≥1,b₂≤-1；

实现NG₁门时，参数设置需满足：z≥1,b₁≤-1,b₂≥1；

实现F₀门时，参数设置需满足：z≥-1,b₁≤-2,b₂≥0；

实现F₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≤-2；

实现T₀门时，参数设置需满足：z≥-1,b₁≥0,b₂≤0；

实现T₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≥2。

本发明还设计了一种基于CNN的动态可重构逻辑门实现电路，包括6个运算放大器、20个电阻和1个电容，其中：

所述第一运算放大器反相输入端分别经由所述第一电阻和第二电阻接入第一、第二输入信号V₁和V₂；

所述第一运算放大器反相输入端经所述第三电阻，接入偏置量参数z；

所述第一运算放大器同相输入端经第四电阻接地；

所述第一运算放大器反相输入端经第五电阻与其自身的输出端相连；

所述第一运算放大器反相输入端经第二十电阻与第五运算放大器输出端相连；

所述第一运算放大器输出端经第六电阻与第二运算放大器反相输入端相连；

所述第二运算放大器反相输入端经第一电容与第二运算放大器输出端相连；

所述第二运算放大器输出端经第八电阻与第三运算放大器反相输入端相连，第二运算放大器输出端经第十三电阻与第四运算放大器反相输入端相连；

所述第二运算放大器同相输入端经第七电阻接地；

所述第三运算放大器反相输入端经第九电阻与其自身的输出端相连；

所述第三运算放大器同相输入端经第十电阻接地；

所述第三运算放大器输出端经第十一电阻与第一运算放大器反相输入端相连；

所述第四运算放大器输出端经第十二电阻与其自身的反相输入端相连，第四运算放大器输出端经第十五电阻与第五运算放大器反相输入端相连；

所述第四运算放大器同相输入端经第十四电阻接地；

所述第五运算放大器同相输入端经第十七电阻接地；

所述第五运算放大器输出端经第十六电阻与其自身的反相输入端相连，第五运算放大器输出端经第十八电阻与第六运算放大器同相输入端相连；

所述第六运算放大器同相输入端经第十九电阻接地；

所述第六运算放大器输出端与其自身的反相输入端直接相连；

所述第六运算放大器输出端作为基于CNN的动态可重构逻辑门实现电路的输出端。

作为本发明的一种优化结构：

所述第十三电阻阻值与所述第十四电阻阻值相等；

所述第一电阻与第二、第十电阻阻值相等，第一电阻阻值为第十三电阻阻值的15倍；

所述第三电阻与第五、第八、第九、第十一、第十八、第十九、第二十电阻阻值相等，第三电阻阻值为第十三电阻阻值的30倍；

所述第六电阻与第七、第十二、第十五电阻阻值相等，第六电阻阻值为第十三电阻阻值的10倍；

所述第四电阻阻值为第十三电阻阻值的4倍；

所述第十七电阻阻值是第十三电阻阻值的3.75倍；

所述第十六电阻阻值是第十三电阻阻值的1.5倍。

本发明与现有技术相比具有如下优点：

1.本发明利用非耦合细胞神经元稳态输出（二值）特性，对输入的两个逻辑信号进行处理，并仅通过改变模板参数信号，可动态实现不同的逻辑功能；

2.本发明相比于其它实现动态逻辑门电路，结构简单、系统稳定性高且适于超大规模集成电路的实现。

附图说明

图1为本发明所设计的方法流程图；

图2为本发明所设计的电路图；

图3为本发明所设计的电路输入输出逻辑信号波形仿真示意图。

具体实施方式

下面结合附图对本发明作进一步的详细说明：

如图1所示，本发明设计了一种基于CNN的动态可重构逻辑门实现方法，包括如下具体步骤：

步骤（1）：利用输入信号、模板参数和偏置量参数建立如下状态方程：

$\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2---\left(3\right)$

则其输出方程为：

$f\left(V_x\right)=\frac{1}{2}\left[\right|V_x+1|-|V_x-1|---\left(4\right)$

其中，V₁和V₂分别定义为第一输入信号和第二输入信号，V_x表示系统状态变量，a、b₁、b₂分别定义为第一模板参数、第二模板参数和第三模板参数，z定义为偏置量参数，f(V_x)定义为逻辑门输出信号；

步骤（2）：设定a=2，稳定状态电压方程为dV_x/dt=0，将dV_x/dt=0代入 $\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2$ 中得到系统状态变量V_x的方程：

V_x=af(V_x)+z+b₁V₁+b₂V₂      （5）

步骤（3）：若要实现逻辑门输出信号为高电平，即f(V_x)=1，则系统状态变量V_x>1，将f(V_x)=1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为高电平的条件为：

2+z+b₁V₁+b₂V₂>1；      （6）

若要实现逻辑门输出为低电平，即f(V_x)=-1，则系统状态变量V_x<1，将f(V_x)=-1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为低电平的条件为：

-2+z+b₁V₁+b₂V₂<-1；      （7）

步骤（4）：实现OR门时，参数a、b₁和b₂需同时满足下述条件：输入信号组合为(1,1)时，逻辑门输出为高电平，实现条件为z+b₁V₁+b₂V₂≥1，将V₁=V₂=1代入z+b₁V₁+b₂V₂≥1得到z+b₁+b₂≥1；

输入信号组合为(1,0)时，逻辑门输出也为高电平，实现条件同样为z+b₁V₁+b₂V₂≥1，将V₁=1，V₂=-1代入z+b₁V₁+b₂V₂≥1并得到z-b₁+b₂≥1；

输入信号组合为(0,1)时，逻辑门输出为高电平，实现条件同样为z+b₁-b₂≥1；

输入信号组合为(0,0)时，逻辑门输出为低电平，实现条件为z+b₁V₁+b₂V₂≤-1，将V₁=V₂=-1代入z+b₁V₁+b₂V₂≤-1并得到z-b₁-b₂≤-1；

综上所述：本发明可以实现如表1所述的14种逻辑功能：

表1

实现OR门的参数取值范围为：z≥1,b₁≥1,b₂≥1；

实现AND门时，参数设置需满足：z≤-1,b₁≥1,b₂≥1；

实现NAND门时，参数设置需满足：z≥-1,b₁≤-1,b₂≤-1；

实现NOR门时，参数设置需满足：z≤-1,b₁≤-1,b₂≤-1；

实现0门时，参数设置需满足：z≤-1,b₁≥-1,b₂≥-1；

实现1门时，参数设置需满足：z≥1,b₁≥-1,b₂≥-1；

实现G₀门时，参数设置需满足：z≤-1,b₁≤-1,b₂≥1；

实现G₁门时，参数设置需满足：z≤-1,b₁≤1,b₂≤-1；

实现NG₀门时，参数设置需满足：z≥1,b₁≥1,b₂≤-1；

实现NG₁门时，参数设置需满足：z≥1,b₁≤-1,b₂≥1；

实现F₀门时，参数设置需满足：z≥-1,b₁≤-2,b₂≥0；

实现F₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≤-2；

实现T₀门时，参数设置需满足：z≥-1,b₁≥0,b₂≤0；

实现T₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≥2。

如图2所示，本发明还设计了一种基于CNN的动态可重构逻辑门实现电路，可实现表1所示任意14种逻辑功能，此处公开的动态可重构逻辑门电路，能够作为一类门运行，例如OR逻辑门；在运算期间，接收不同的模板参数，可以作为另一类逻辑门运算或运行，如AND逻辑门：

本电路包括直流电源U₁、U₂,运算放大器A₁、A₂、A₃、A₄、A₅、A₆，电阻R₁、R₂、R₃、R₄、R₅、R₆、R₇、R₈、R₉、R₁₀、R₁₁、R₁₂、R₁₃、R₁₄、R₁₅、R₁₆、R₁₇、R₁₈、R₁₉、R₂₀以及电容C₁；

其连接方式为：输入信号V₁和V₂，偏置量参数z以及运算放大器A₃、A₅的输出端分别经电阻R₁、R₂、R₃、R₁₁和R₂₀接入运算放大器A₁的反向输入端，运算放大器A₁的正向输入端经电阻R₄接地，运算放大器A₁的反向输入端经电阻R₅与其输出端相连，运算放大器A₁用于实现式（3）中四个输入的求和：-V_x+af(V_x)+z+b₁V₁+b₂V₂；

运算放大器A₁的输出端经电阻R₆接入运算放大器A₂的反向输入端，运算放大器A₂的反向输入端经电容C₁接入其输出端，运算放大器A₂的正向输入端经电阻R7接地，运算放大器A₂用于实现式（3）中微分环节，得到状态变量V_x；

运算放大器A₂的输出端分别经电阻R₈和R₁₃接入运算放大器A₃和A₄的反向输入端，运算放大器A₃的反向输入端经电阻R₉接入其输出端，运算放大器A₃的正向输入端经电阻R₁₀接地，运算放大器A₃用于实现式（3）中-V_x部分；

运算放大器A₄的反向输入端经电阻R₁₂接入其输出端，运算放大器A₄的正向输入端经电阻R₁₄接地。运算放大器A₄工作在非线性区，用于实现式（4）所示的输出方程，其输入是状态变量V_x，其输出与V_x的关系用函数可表示为：

$\mathrm{\&Phi;}\left(V_x\right)=\left\{\begin{array}{cc}-10& V_x>1\\ -10V_x& V_x\&Element;[-\mathrm{1,1}]\\ 10& V_x<-1\end{array}\right.$

运算放大器A₄的输出端经电阻R₁₅接入运算放大器A₅的反向输入端，运算放大器A₅的反向输入端经电阻R₁₆接入其输出端，运算放大器A₅的正向输入端经电阻R₁₇接地，运算放大器A₅实现

$f\left(V_x\right)=\left\{\begin{array}{cc}1& V_x>1\\ V_x& V_x\&Element;[-\mathrm{1,1}]\\ -1& V_x<-1\end{array}\right.;$

运算放大器A₅的输出端经电阻R₁₈接入运算放大器_A6的正向输入端，同时，运算放大器A₆的正向输入端经电阻R₁₉接地，运算放大器A₆反向输入端直接与其输出端相连，运算放大器A₆为电压跟随器，起到缓冲、隔离、提高带载能力的作用，其输出为整个逻辑门电路的输出。

图3为如图2中电路所示AND逻辑门转化为OR逻辑门信号波形仿真示意图。

图3中V₁和V₂为输入信号，分别用幅值为1，频率不同的方波信号表示，当电路中偏置量信号z的值由负变为正时，AND逻辑门转换为OR逻辑门。

所述R₁₃阻值与所述R₁₄阻值相等；

所述R₁与R₂、R₁₀阻值相等，R₁阻值为R₁₃阻值的15倍；

所述R₃与R₅、R₈、R₉、R₁₁、R₁₈、R₁₉、R₂₀阻值相等，R₃阻值为R₁₃阻值的30倍；

所述R₆与R₇、R₁₂、R₁₅阻值相等，R₆阻值为R₁₃阻值的10倍；

所述R₄阻值为R₁₃阻值的4倍；

所述R₁₇阻值是R₁₃阻值的3.75倍；

所述R₁₆阻值是R₁₃阻值的1.5倍。

需要说明的是，本发明能够实现的动态可重构逻辑门不仅包含图2所示应用实例，任何包含本发明技术方案集成电路或者在此基础上所作的替换等，均应属于本发明技术方案的保护范围之内。

Claims (3)

1.一种基于CNN的动态可重构逻辑门实现方法，其特征在于，包括如下具体步骤：

步骤（1）：利用输入信号、模板参数和偏置量参数建立如下状态方程：

$\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2$

则其输出方程为：

$f\left(V_x\right)=\frac{1}{2}\left[\right|V_x+1|-|V_x-1\left|\right]$

其中，V₁和V₂分别定义为第一输入信号和第二输入信号，V_x表示系统状态变量，a、b₁、b₂分别定义为第一模板参数、第二模板参数和第三模板参数，z定义为偏置量参数，f(V_x)定义为逻辑门输出信号；

步骤（2）：设定a=2，稳定状态电压方程为dV_xdt=0，将dV_xdt=0代入 $\frac{{\mathrm{dV}}_x}{\mathrm{dt}}=-V_x+\mathrm{af}\left(V_x\right)+z+b_1{V}_1+b_2{V}_2$ 中得到系统状态变量V_x的方程：

V_x=af(V_x)+z+b₁V₁+b₂V₂

步骤（3）：若要实现逻辑门输出信号为高电平，即f(V_x)=1，则系统状态变量V_x>1，将f(V_x)=1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为高电平的条件为：

2+z+b₁V₁+b₂V₂>1；

若要实现逻辑门输出为低电平，即f(V_x)=-1，则系统状态变量V_x<1，将f(V_x)=-1和a=2代入步骤（2）中的系统状态变量V_x的方程，则逻辑门输出为低电平的条件为：

-2+z+b₁V₁+b₂V₂<-1；

步骤（4）：实现OR门时，参数a、b₁和b₂需同时满足下述条件：输入信号组合为(1,1)时，逻辑门输出为高电平，实现条件为z+b₁V₁+b₂V₂≥1，将V₁=V₂=1代入z+b₁V₁+b₂V₂≥1得到z+b₁+b₂≥1；

输入信号组合为(1,0)时，逻辑门输出也为高电平，实现条件同样为z+b₁V₁+b₂V₂≥1，将V₁=1，V₂=-1代入z+b₁V₁+b₂V₂≥1并得到z-b₁+b₂≥1；

输入信号组合为(0,1)时，逻辑门输出为高电平，实现条件同样为z+b₁-b₂≥1；

输入信号组合为(0,0)时，逻辑门输出为低电平，实现条件为z+b₁V₁+b₂V₂≤-1，将V₁=V₂=-1代入z+b₁V₁+b₂V₂≤-1并得到z-b₁-b₂≤-1；

综上所述：

实现OR门的参数取值范围为：z≥1,b₁≥1,b₂≥1；

实现AND门时，参数设置需满足：z≤-1,b₁≥1,b₂≥1；

实现NAND门时，参数设置需满足：z≥-1,b₁≤-1,b₂≤-1；

实现NOR门时，参数设置需满足：z≤-1,b₁≤-1,b₂≤-1；

实现0门时，参数设置需满足：z≤-1,b₁≥-1,b₂≥-1；

实现1门时，参数设置需满足：z≥1,b₁≥-1,b₂≥-1；

实现G₀门时，参数设置需满足：z≤-1,b₁≤-1,b₂≥1；

实现G₁门时，参数设置需满足：z≤-1,b₁≤1,b₂≤-1；

实现NG₀门时，参数设置需满足：z≥1,b₁≥1,b₂≤-1；

实现NG₁门时，参数设置需满足：z≥1,b₁≤-1,b₂≥1；

实现F₀门时，参数设置需满足：z≥-1,b₁≤-2,b₂≥0；

实现F₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≤-2；

实现T₀门时，参数设置需满足：z≥-1,b₁≥0,b₂≤0；

实现T₁门时，参数设置需满足：z≥-1,b₁≤0,b₂≥2。

2.一种基于CNN的动态可重构逻辑门实现电路，其特征在于，包括6个运算放大器、20个电阻和1个电容，其中：

所述第一运算放大器反相输入端分别经由所述第一电阻和第二电阻接入第一、第二输入信号V₁和V₂；

所述第一运算放大器反相输入端经所述第三电阻，接入偏置量参数z；

所述第一运算放大器同相输入端经第四电阻接地；

所述第一运算放大器反相输入端经第五电阻与其自身的输出端相连；

所述第一运算放大器反相输入端经第二十电阻与第五运算放大器输出端相连；

所述第一运算放大器输出端经第六电阻与第二运算放大器反相输入端相连；

所述第二运算放大器反相输入端经第一电容与第二运算放大器输出端相连；

所述第二运算放大器输出端经第八电阻与第三运算放大器反相输入端相连，第二运算放大器输出端经第十三电阻与第四运算放大器反相输入端相连；

所述第二运算放大器同相输入端经第七电阻接地；

所述第三运算放大器反相输入端经第九电阻与其自身的输出端相连；

所述第三运算放大器同相输入端经第十电阻接地；

所述第三运算放大器输出端经第十一电阻与第一运算放大器反相输入端相连；

所述第四运算放大器输出端经第十二电阻与其自身的反相输入端相连，第四运算放大器输出端经第十五电阻与第五运算放大器反相输入端相连；

所述第四运算放大器同相输入端经第十四电阻接地；

所述第五运算放大器同相输入端经第十七电阻接地；

所述第五运算放大器输出端经第十六电阻与其自身的反相输入端相连，第五运算放大器输出端经第十八电阻与第六运算放大器同相输入端相连；

所述第六运算放大器同相输入端经第十九电阻接地；

所述第六运算放大器输出端与其自身的反相输入端直接相连；

所述第六运算放大器输出端作为基于CNN的动态可重构逻辑门实现电路的输出端。

3.根据权利要求2所述的基于CNN的动态可重构逻辑门实现电路，其特征在于：

所述第十三电阻阻值与所述第十四电阻阻值相等；

所述第一电阻与第二、第十电阻阻值相等，第一电阻阻值为第十三电阻阻值的15倍；

所述第三电阻与第五、第八、第九、第十一、第十八、第十九、第二十电阻阻值相等，第三电阻阻值为第十三电阻阻值的30倍；

所述第六电阻与第七、第十二、第十五电阻阻值相等，第六电阻阻值为第十三电阻阻值的10倍；

所述第四电阻阻值为所述第十三电阻阻值的4倍；

所述第十七电阻阻值是所述第十三电阻阻值的3.75倍；

所述第十六电阻阻值是所述第十三电阻阻值的1.5倍。

Images