DE60107111T2 - Vorrichtung und verfahren zur dotierung von atomschichten - Google Patents

Vorrichtung und verfahren zur dotierung von atomschichten Download PDF

Info

Publication number
DE60107111T2
DE60107111T2 DE60107111T DE60107111T DE60107111T2 DE 60107111 T2 DE60107111 T2 DE 60107111T2 DE 60107111 T DE60107111 T DE 60107111T DE 60107111 T DE60107111 T DE 60107111T DE 60107111 T2 DE60107111 T2 DE 60107111T2
Authority
DE
Germany
Prior art keywords
doping
wafer
doping region
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60107111T
Other languages
English (en)
Other versions
DE60107111D1 (de
Inventor
Gurtej Sandhu
T. Trung DOAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE60107111D1 publication Critical patent/DE60107111D1/de
Application granted granted Critical
Publication of DE60107111T2 publication Critical patent/DE60107111T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet integrierter Schaltkreise auf Halbleiterbasis und insbesondere ein verbessertes Verfahren zum Dotieren von Wafern.
  • HINTERGRUND DER ERFINDUNG
  • Die Einbringung von Dotierungsmaterialien oder ausgewählten Verunreinigungen in ein Halbleitermaterial, allgemein bekannt als Dotieren, ist Stand der Technik. Thermische Diffusion und Ionenimplantation sind zwei Verfahren, die gegenwärtig verwendet werden, um eine kontrollierte Menge von Dotierungsmaterialien in ausgewählte Bereiche eines Halbleitermaterials einzubringen.
  • Dotieren durch thermische Diffusion ist ein aus zwei Schritten bestehender Prozeß. Im ersten Schritt, der als Vorbelegung bezeichnet wird. wird der Halbleiter entweder bei niedrigen Temperaturen einem Gasstrom ausgesetzt, der überschüssiges Dotierungsmaterial enthält, um einen Oberflächenbereich zu erhalten, der mit dem Dotierungsmaterial gesättigt ist, oder ein Dotierungsmaterial wird aus einer auf der Halbleiteroberfläche aufgetragenen festen Dotierungsquelle in eine dünne Oberflächenschicht diffundiert. Auf den Vorbelegungsschritt folgt der Eintreibschritt, in dessen Verlauf der Halbleiter bei hohen Temperaturen in einer inerten Atmosphäre erwärmt wird, so daß das Dotierungsmaterial in der dünnen Oberflächenschicht des Halbleiters in das Innere des Halbleiters diffundiert wird und somit die vorabgelegten Dotierungsatome in ein erwünschtes Dotierungsprofil umverteilt werden.
  • Ionenimplantation wird wegen der Fähigkeit der Ionenimplantation zur Steuerung der Anzahl der implantierten Dotierungsatome und wegen ihrer Geschwindigkeit und der Reproduzierbarkeit des Dotierungsprozesses gegenüber der thermischen Diffusion bevorzugt. Der Prozeß der Ionenimplantation wendet ionisierte Projektilatome an, die in feste Ziele, wie zum Beispiel Halbleitersubstrate, mit hinreichender kinetischer Energie (3 bis 500 keV) eingebracht werden, um über die Oberflächenbereiche hinaus einzudringen. Ein typisches Ionenimplantiersystem verwendet eine Gasquelle des Dotierungsmaterials, wie zum Beispiel BF3, PF3, SbF3 oder AsH3, das bei hoher Spannung angeregt wird, um ein Ionenplasma zu erzeugen, das Dotierungsatome enthält. Ein Analysatonnagnet wählt nur die erwünschten Ionenspezies oder -arten aus und weist die übrigen Spezies ab. Die erwünschten Ionenspezies werden dann in eine Beschleunigenöhre eingespeist, so daß die Ionen auf eine Geschwindigkeit beschleunigt werden, die hoch genug ist, um einen Schwellwertimpuls zu erreichen, um die Waferoberfläche zu durchdringen, wenn sie auf die Wafer gerichtet sind.
  • Obwohl Ionenimplantation viele Vorteile hat, wie zum Beispiel die Fähigkeit, präzise Dotierungskonzentrationen zu bieten, zum Beispiel für Silizium von ungefähr 1014 bis 1021 Atome/cm3, sind mit diesem Dotierverfahren verschiedene Probleme verbunden. Zum Beispiel ist ein Haupnachteil der Ionenimplantation der Strahlungsschaden, der wegen des Beschusses mit schweren Partikeln auftritt und die elektrischen Eigenschaften des Halbleiters weiter beeinträchtigt. Der verbreitetste Strahlungsschaden ist der Leerstellen-Zwischengitter-Defekt, der auftritt, wenn ein auftreffendes Dotierungsion Substratatome aus der Gitterlage stößt und die versetzten Atome in einer Zwischengitterposition ruhen. Ferner sind die meisten der Dotierungsatome direkt nach der Implantation nicht elektrisch aktiv, vor allem weil die Dotierungsatome nicht auf regulären, aktiven Gitterplätzen landen. Durch ein geeignetes Temperverfahren kann das Kristallgitter jedoch vollständig wiederhergestellt werden, und die eingeführten Dotierungsatome werden durch Diffusion auf elektrisch aktive Gitterplätze gebracht.
  • Ionenkanalbildung ist ein weiterer Nachteil der Ionenimplantation, der auch die elektrischen Eigenschaften eines dotierten Halbleiters ändern kann. Ionenkanalbildung tritt auf, wenn die Hauptachse des Kristallwafers den Ionenstrahl schneidet und Ionen sich in den Kanälen abwärts bewegen, wobei sie eine Tiefe erreichen, die immerhin dem Zehnfachen der berechneten Tiefe entspricht. Somit sammelt sich eine erhebliche Menge zusätzlicher Dotierungsatome in den Kanälen der Hauptachse. Die Ionenkanalbildung kann durch verschiedene Methoden minimiert werden, wie zum Beispiel durch Verwendung einer amorphen Oberflächenspenschicht oder Fehlausrichtung des Wafers, so daß die Dotierungsionen unter anderen Winkeln als 90° in den Kristallwafer eintreten. Zum Beispiel verhindert eine Fehlausrichtung des Wafers von 3° bis 7° zur Hauptachse, daß Dotierungsionen in die Kanäle eintreten. Jedoch erhöhen diese Verfahren den Nutzen der teuren Ionenimplantationsmaschine und können somit für chargenweise Verarbeitung sehr kostenintensiv sein.
  • Ein weiterer Nachteil der herkömmlichen Dotierverfahren ist die Selbstdotierung. Nachdem Dotierungsmaterialien in kristalline Wafer eingebracht worden sind, um verschiedene pn-Übergänge zu bilden, durchlaufen sie viele nachfolgende Verarbeitungsschritte zur Bauelementeherstellung. Obwohl es Bemühungen gibt, Niedertemperatur-Verarbeitungsmethoden zu verwenden, um die Umverteilung der eingebundenen Dotierungsatome zu minimieren, verteilen sich die Dotierungsmaterialien im Lauf der weiteren Verarbeitung noch immer um. Zum Beispiel wird diese Umverteilung der Dotierungsmaterialien äußerst wichtig, wenn ein Epitaxiefilm über der dotierten Fläche aufgewachsen wird, insbesondere wegen der für epitaktisches Wachstum erforderlichen hohen Temperatur. Bei hohen Temperaturen diffundiert das Dotierungsmaterial während des epitaktischen Wachstums in den wachsenden Epitaxiefilm, und dieses Phänomen wird als Selbstdotierung bezeichnet. Dieses Phänomen führt auch zu unbeabsichtigter Dotierung des Films zwischen den dotierten Bereichen oder in das nichtdiffundierte Substrat hinein. Deshalb müssen die Entwickler integrierter Schaltkreise angemessenen Platz zwischen benachbarten Bereichen lassen, um zu verhindern, daß die querdiffundierten Bereiche einander berühren und kurzschließen.
  • Außerdem wenden Dotiersysteme heute eine chargenweise Verarbeitung an, in der Wafer parallel und gleichzeitig verarbeitet werden. Ein der chargenweise Verarbeitung innewohnender Nachteil ist die wechselseitige Kontamination der Wafer von Charge zu Charge, die die Prozeßsteuerung und Wiederholbarkeit und letzten Endes den Ertrag, die Zuverlässigkeit und die Produktivität des Dotierungsprozesses weiter verringert.
  • Das US-Patent 4786616 beschreibt eine Dotierungsvorrichtung, in der erste und zweite Dotierungsbereiche definiert sind und diese Bereiche durch einen dazwischenliegenden Hochvakuum-Übergangsbereich getrennt sind. Am Verbindungspunkt zwischen dem ersten Dotierungsbereich und dem Zwischenbereich und zwischen dem Zwischenbereich und dem zweiten Dotierungsbereich sind Absperrventile zum aufeinanderfolgenden Öffnen und Schließen angebracht, so daß der zweite Dotierungsbereich nicht durch Gase oder Partikel aus dem ersten Dotierungsbereich kontaminiert werden kann.
  • Es besteht Bedarf an einem verbesserten Dotierungssystem, das minimale Umverteilung von Dotierungsmaterial, präzise Steuerung der Anzahl der implantierten Dotierungsmaterialien, höhere kommerzielle Produktivität und verbesserte Flexibilität ermöglicht. Außerdem wird ein neues und verbessertes Dotierungssystem und -verfahren benötigt, das die Probleme der gegenwärtigen Chargeverarbeitungstechnologien beseitigt, sowie ein Verfahren und System, das größere Einheitlichkeit und bessere Steuerung des Dotierungsprozesses hinsichtlich der zur Erhöhung der Integrationsdichte in mikroelektronischen Schaltkreisen notwendigen Schichtdicke gestattet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Aspekt der Erfindung stellt eine Atomschicht-Dotierungsvorrichtung, wie im beigefügten Anspruch 1 definiert, dar.
  • Ein weiterer Aspekt der Erfindung stellt ein Verfahren zum Betreiben einer Atomschicht-Dotierungsvorrichtung, wie im beigefügten Anspruch 15 definiert, dar.
  • Die vorliegende Erfindung ermöglicht die Atomschicht-Dotierung von Wafern mit höherer kommerzieller Produktivität und verbesserter Flexibilität. Da jeder Bereich mit einer vorbestimmten Menge von Verarbeitungsbedingungen, die auf eine bestimmte Monoschicht-Dotierungsspezies zugeschnitten ist, versehen sein kann, wird auch die wechselseitige Kontamination enorm verringert.
  • Diese und andere Merkmale und Vorteile der Erfindung sind aus der folgenden ausführlichen Beschreibung ersichtlich, die in Verbindung mit den beigefügten Zeichnungen dargeboten wird, die beispielhafte Ausführungsformen der Erfindung darstellen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellt einen schematischen Grundriß einer Mehrkammer-Atomschicht-Dotierungsvorrichtung gemäß der vorliegenden Erfindung dar.
  • 2 ist eine Teilschnittansicht der Atomschicht-Dotierungsvorrichtung aus 1 entlang der Linie 2-2' und stellt zwei benachbarte Dotierungsbereiche gemäß einer ersten Ausführungsform der vorliegenden Erfindung sowie einen Wafer-Übergabeablauf dar.
  • 3 ist eine Teilschnittansicht der Atomschicht-Dotierungsvorrichtung aus 1 entlang der Linie 2-2' und stellt zwei benachbarte Dotierungsbereiche gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dar.
  • 4 ist eine Teilschnittansicht der Atomschicht-Dotierungsvorrichtung aus 2 und stellt eine physische Barriere zwischen zwei benachbarten Dotierkammern dar.
  • 5 ist ein schematischer Grundriß einer Mehrkammer-Atomschicht-Dotierungsvorrichtung gemäß der vorliegenden Erfindung und stellt einen zweiten Wafer-Übergabeablauf dar.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In der folgenden ausführlichen Beschreibung wird auf verschiedene beispielhafte Ausführungsformen der Erfindung Bezug genommen. Diese Ausführungsformen werden mit hinreichender Ausführlichkeit beschrieben, um dem Fachmann die Anwendung der Erfindung in der Praxis zu ermöglichen, und es versteht sich, daß auch andere Ausführungsformen angewendet werden können und daß strukturelle und elektrische Veränderungen vorgenommen werden können, ohne vom Schutzbereich der Erfindung abzuweichen.
  • Der Begriff "Substrat", der in der folgenden Beschreibung verwendet wird, kann eine beliebige halbleiterbasierte Struktur umfassen. Unter "Struktur" sind unter anderem folgende Strukturen zu verstehen: Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Siliziumschichten auf Basis-Halbleitergrundlage sowie andere Halbleiterstrukturen. Der Halbleiter muß nicht auf Silizium beruhen. Der Halbleiter kann Silizium-Germanium, Germanium oder Galliumarsenid sein. Wenn in der folgenden Beschreibung von Substrat die Rede ist, können vorangegangene Bearbeitungsschritte angewendet worden sein, um Bereiche oder pn-Übergänge in oder auf dem Basis-Halbleiter oder der Grundlage zu bilden.
  • Der Begriff "Dotierungsmaterial" soll nicht nur elementare Dotierungsatome einschließen, sondern auch Dotierungsatome mit anderen Spurenelementen oder in verschiedenen Kombinationen mit anderen Elementen, wie in der Halbleitertechnik bekannt, so lange solche Kombinationen die physikalischen und chemischen Eigenschaften der Dotierungsatome beibehalten. Der Begriff "p-Typ-Dotierungsmaterial", der in der folgenden Beschreibung verwendet wird, kann beliebige Verunreinigungsionen des p-Typs, wie unter anderem Zink (Zn), Magnesium (Mg), Beryllium (Be), Bor (B), Gallium (Ga) oder Indium (In) umfassen. Der Begriff "n-Typ-Dotierungsmaterial" kann beliebige Verunreinigungsionen des n-Typs umfassen, wie unter anderem Silizium (Si), Schwefel (S), Zinn (Sn), Phosphor (P), Arsen (As) oder Antimon (Sb).
  • Die vorliegende Erfindung stellt ein Verfahren und eine Vorrichtung zur Atomschicht-Dotierung bereit, wie in den Ansprüchen dargestellt. Wie unten ausführlicher beschrieben wird, ist die Vorrichtung mit mehreren Dotierungsbereichen ausgestattet, in denen einzelne Monoschicht-Dotierungsspezies zuerst auf einem Substrat abgeschieden werden und dann Dotierungsatome entsprechend jeder der Monoschicht-Spezies in jeweilige Substrate diffundiert werden. Jeder Dotierungsbereich ist chemisch von den benachbarten Dotierungsbereichen getrennt. Ein Roboter ist dafür programmiert, vorbestimmten Übergabeabläufen zum Bewegen von Wafern in und aus den jeweiligen benachbarten Dotierungsbereichen zu folgen. Entsprechend der Anzahl der vorgesehenen Dotierungsbereiche kann eine Vielzahl von Substraten gleichzeitig verarbeitet werden und den Zyklus der unterschiedlichen Dotierungsbereiche durchlaufen, bis eine erwünschte Dotierungskonzentration einer Waferoberfläche erreicht ist.
  • Die vorliegende Erfindung stellt ein einfaches und neuartiges Mehrkammer-System für die Atomschicht-Dotierung bereit. Obwohl die vorliegende Erfindung unten unter Bezugnahme auf die Atomschicht-Abscheidung einer Dotierungsspezies Ax und die nachfolgende Diffusion ihrer Dotierungsatome in einen Wafer beschrieben wird, sollte klar sein, daß die vorliegende Erfindung dieselbe Anwendbarkeit für die Ausbildung eines beliebigen Dotierungsmaterials hat, das imstande ist, durch Atomschicht-Dotierverfahren unter Verwendung einer beliebigen Anzahl von Spezies ausgebildet zu werden, wobei jede Dotierungsspezies in einer dafür bestimmten Reaktionskammer abgeschieden wird.
  • Ein schematischer Grundriß einer Mehrkammer-Atomschicht-Dotierungsvorrichtung 100 gemäß der vorliegenden Erfindung ist in 1 dargestellt. Gemäß einer beispielhafen Ausführungsform der vorliegenden Erfindung sind die Dotierungsbereiche 50a, 50b, 52a, 52b, 54a und 54b abwechselnd um einen Beschickungsmechanismus bzw. einen Lademechanismus 60, zum Beispiel einen Roboter, angeordnet. Diese Dotierungsbereiche können beliebige Bereiche für die Atomschicht-Dotierungsbearbeitung von Substraten sein. Die Dotierungsbereiche können als zylindrische Reaktorkammern 50a, 50b, 52a, 52b, 54a und 54b ausgebildet sein, wobei benachbarte Kammern chemisch voneinander getrennt sind.
  • Um Waferbewegungen zu erleichtern und ausgehend von der Annahme, daß pro Zyklus nur eine Monoschicht einer Dotierungsspezies Ax abgeschieden werden soll, sind die Reaktorkammern in Paaren 50a, 50b; 52a, 52b; 54a, 54b angeordnet. Ein solches Paar 50a, 50b ist in 2 dargestellt. Während eine der Reaktorkammern eines Paares, zum Beispiel 50a, eine Monoschicht der Dotierungsspezies Ax abscheidet, ermöglicht die andere Reakrtorkammer des Paares, zum Beispiel 50b, die anschließende Diffusion der Dotierungsatome der Spezies Ax in den Wafer, um den Dotierungsprozeß zu vollenden. Die benachbarten Reaktorkammerpaare sind chemisch voneinander getrennt, zum Beispiel durch einen Gasvorhang, der die Monoschicht der Dotierungsspezies Ax in einem jeweiligen Bereich hält, zum Beispiel 50a, und der es gestattet, daß Wafer, die in einer Reaktorkammer, zum Beispiel 50a, bearbeitet worden sind, einfach mittels eines Roboters 60 in die andere Reaktorkammer 50b transportiert werden und umgekehrt. Gleichzeitig kann der Roboter auch Wafer zwischen den Kammern 52a und 52b oder 54a und 54b bewegen.
  • Um die paarweise angeordneten Reaktorkammern 50a, 50b; 52a, 52b; und 54a, 54b chemisch voneinander zu trennen, weisen die paarweise angeordneten Reaktorkammern eine Wand auf, die die Wafer passieren können, wobei der Gasvorhang als chemische Barriere fungiert, die verhindert, daß die Gasmischung innerhalb einer Kammer, zum Beispiel 50a, in die paarweise angeordnete benachbarte Kammer, zum Beispiel 50b, eindringt.
  • Es ist zu beachten, daß, wenn ein bestimmte Konzentration und/oder ein bestimmtes Profil des Dotierungsmaterials erforderlich ist, der Roboter einfach die Wafer zwischen den benachbarten Kammern, zum Beispiel 50a, 50b, hin- und herbewegen kann, bis das erwünschte Profil und/oder die erwünschte Konzentration der Dotierung des Wafers erreicht ist.
  • Es ist außerdem zu beachten, daß, wenngleich zwei benachbarte Kammern zum Dotieren eines Substrats unter Verwendung von Monoschichten der Dotierungsspezies Ax dargestellt worden sind, eine oder mehrere zusätzliche Kammern, zum Beispiel 50c, 52c, 54c ebenfalls zur Abscheidung jeweiliger zusätzlicher Monoschichten von Dotierungsspezies, wie zum Beispiel By, verwendet werden können, wobei die zusätzlichen Kammern auf die gleiche Weise chemisch von den Kammern getrennt sind, die die Ax-Monoschicht-Dotierungsspezies abscheiden, wie die Kammern zum Abscheiden der Ax-Spezies chemisch getrennt sind.
  • Der Beschickungsmechanismus bzw. die Ladeanordnung 60 aus l kann einen Aufzugsmechanismus zusammen mit einem Wafer-Zufuhrmechanismus aufweisen. Wie dem Fachmann bekannt ist, kann der Zufuhrmechanismus außerdem mit Klammern und Gelenkarmen versehen sein, so daß ein Wafer 55 durch den Roboter gemäß den Anforderungen des Atomschicht-Dotierverfahrens, wie es unten ausführlicher beschrieben wird, manövriert und positioniert werden kann.
  • Mit weiterem Bezug auf 1 beginnt ein Verarbeitungsryklus zur Atomschicht-Dotierung auf einem Wafer 55, indem ein erster Wafer 55 vom Beschickungsmechanismus 60 wahlweise zur Reaktorkammer 50a, in Richtung des Pfeils A1, bewegt wird (1). In ähnlicher Weise kann ein zweiter Wafer 55' durch den Beschickungsmechanismus 60 wahlweise zur Reaktorkammer 52a bewegt werden, in Richtung des Pfeils A2. Ferner wird ein dritter Wafer 55" ebenfalls durch den Beschickungsmechanismus 60 wahlweise zur Reaktorkammer 54a, in Richtung A3, bewegt. Zu diesem Zeitpunkt ist jede der Kammern 50a, 52a, 54a für die Atomschicht-Abscheidung einer Monoschicht einer Dotierungsspezies, zum Beispiel Ax, bereit.
  • 2 stellt eine Teilschnittansicht der Vorrichtung 100 aus 1 entlang der Linie 2-2' dar. Der Einfachheit halber zeigt 2 nur eine Teilschnittansicht der benachbarten Reaktorkammern 50a und 50b. Um eine atomare Monoschicht auf den Wafer 55 abzuscheiden, wird der Wafer 55 innerhalb der Reaktorkammer 50a plaziert, die als Quarz- oder Aluminiumbehälter 120 ausgeführt sein kann. Der Wafer 55 wird durch die Beschickungsmechanismus 60 (1) auf dem Träger 140a (2) plaziert, der sich wiederum auf einer Heizeranordnung 150a befindet. An der oberen Wand der Reaktorkammer 50a ist ein Dotierungsgas-Einlaß 160a angebracht, der ferner mit einer Dotierungsgas-Quelle 162a für eine erste Dotierungsgas-Vorstufe Ax verbunden ist. Ein Abgasauslaß 180a, der mit einem Abgassystem 182a verbunden ist, befindet sich an der dem Dotierungsgas-Einlaß 160a gegenüberliegenden Wand.
  • Der Wafer 55 wird durch den Beschickungsmechanismus 60 auf dem Träger 140a (2) plaziert, und dann wird eine erste Dotierungsgas-Vorstufe Ax durch den Dotierungsgas-Einlaß 160a in die Reaktorkammer 50a eingeführt. Die erste Dotierungsgas-Vorstufe Ax strömt im rechten Winkel auf den Wafer 55 und reagiert mit dessen Substratoberseite, um mittels eines Atomschicht-Abscheidungsmechanismus eine erste Monoschicht 210a der ersten Dotierungsspezies Ax zu bilden. Bevorzugte Gasquellen von Dotierungsmaterialien sind hydrierte Formen von Dotierungsatomen wie zum Beispiel Arsin (AsH3) und Diboran (B2H6). Diese Gase werden in unterschiedlichen Verdünnungen in Druckbehältern wie der Dotierungsgas-Quelle 162a (2) vermischt und direkt mit den Dotierungsgas-Einlässen wie dem Dotierungsgas-Einlaß 160a (2) verbunden. Gasquellen bieten den Vorteil einer genauen Steuerung durch Druckregler und werden für die Abscheidung auf größeren Wafern bevorzugt.
  • Alternativ kann eine flüssige Dotierungsmaterialquelle, wie zum Beispiel Chlor- oder Bromverbindungen der erwünschten Elemente, verwendet werden. Wenn eine flüssige Dotierungsmaterialquelle verwendet wird, kann eine flüssige Borquelle, zum Beispiel Bortribromid (BBr3), oder eine flüssige Phosphorquelle, zum Beispiel Phosphoroxichlorid (POCl3), in temperaturgesteuerten Kolben enthalten sein, über denen ein Inertgas, wie zum Beispiel Stickstoff (N2), durch die erwärmte Flüssigkeit geperlt wird, so daß das Gas mit Dotierungsatomen gesättigt wird. Das Inertgas befördert die Dotierungsdämpfe durch ein Gasrohr und erzeugt eine laminare Strömung von Dotierungsatomen. Ein Reaktionsgas ist ebenfalls erforderlich, um die elementare Form des Dotierungsmaterials in der Röhre auszubilden. Für BBr3 zum Beispiel ist das Reaktionsgas Sauerstoff, der das Bortrioxid (B2O3) bildet, das wiederum eine Monoschicht von Bortrioxid auf der Oberfläche des Wafers abscheidet.
  • Auf jeden Fall wird der Verarbeitungsryklus für den Wafer 55 nach dem Abscheiden einer Monoschicht der ersten Dotierungsspezies Ax auf der Waferoberfläche 55 mit der Verlagerung des Wafers 55 aus der Reaktorkammer 50a in die Reaktorkammer 50b, in Richtung des Pfeils B1 fortgesetzt, wie ebenfalls in 1 dargestellt. Nach dem Abscheiden der ersten Monoschicht 210a der ersten Dotierungsspezies Ax wird der Wafer 55 mittels des Beschickungsmechanismus 60 (1) aus der Reaktorkammer 50a durch einen Gasvorhang 300 (2) in die Reaktorkammer 50b bewegt, in Richtung des Pfeils B1 in 2. Es ist wichtig zu beachten, daß der Gasvorhang 300 für chemische Trennung zwischen benachbarten Abscheidungsbereichen sorgt.
  • Der Beschickungsmechanismus 60 bewegt den Wafer 55 durch den Gasvorhang 300 auf den Träger 140b, der sich in der Reaktorkammer 50b befindet, die im Gegensatz zur Reaktorkammer 50a keine Dotierungsquelle und keine Dotierungsspezies enthält. Eine Heizeranordnung 150b befindet sich unterhalb des Trägers 140b, um die Diffusion der Dotierungsatome von der frisch abgeschiedenen ersten Monoschicht 210a der ersten Dotierungsspezies Ax in den Wafer 55 zu unterstützen. Die Wärme aus der Heizeranordnung 150b treibt die Dotierungsatome in den Wafer 55 und verteilt außerdem die Dotierungsatome von der ersten Monoschicht 210a tiefer in den Wafer 55 hinein, um einen dotierten Bereich 210b der ersten Dotierungsspezies Ax auszubilden. Während dieses Schritts wird die Oberflächenkonzentration der Dotierungsatome verringert und die Verteilung der Dotierungsatome geht weiter, so daß eine präzise und flache Dotierungsverteilung im dotierten Bereich 210b des Wafers 55 erreicht wird. Dementsprechend wird die Tiefe des dotierten Bereichs 210b des Wafers 55 erstens durch die Wiederholbarkeit der Atomschicht-Abscheidung für die Monoschichten von Dotierungsspezies und zweitens durch den Grad der Diffusion der Dotierungsmaterialien aus den Monoschichten von Dotierungsspezies in die Wafer gesteuert.
  • Alternativ kann ein Plasma eines reaktionsunfähigen Gases verwendet werden, um die Diffusion der Dotierungsatome in den dotierten Bereich 210b des Wafers 55 zu vollenden. In dieser Ausführungsform ist ein Einlaß 160b für das Plasma des reaktionsunfähigen Gases (2), der ferner mit einer Zufuhrquelle für das reaktionsunfähige Gas 162b verbunden ist, an der oberen Wand der Reaktorkammer 50b angebracht. Ein Abgasauslaß 180b, der mit einem Abgassystem 182b verbunden ist, befindet sich ferner an der dem Einlaß für das reaktionsunfähige Gas 160b gegenüberliegenden Wand.
  • Als nächstes wird das reaktionsunfähige Gas By durch den Einlaß für das reaktionsunfähige Gas 160b in die Reaktorkammer 50b eingeleitet, wobei das reaktionsunfähige Gas By im rechten Winkel auf die abgeschiedene erste Monoschicht 210a der ersten Dotierungsspezies Ax strömt. Auf diese Weise "stoßen" Partikel des reaktionsunfähigen Gases By die Dotierungsatome aus der ersten Monoschicht 210a der ersten Dotierungsspezies Ax heraus in den Wafer 55 hinein, um den dotierten Bereich 210b des Wafers 55 auszubilden.
  • Im Anschluß an die Ausbildung des dotierten Bereichs 210b des Wafers 55 wird der Prozeß mit der Verlagerung des Wafers 55 aus der Reaktorkammer 50b durch den Gasvorhang 300 in die Reaktorkammer 50a fortgesetzt, um den Dotierungsprozeß fortzusetzen. Dieser Prozeß wird Zyklus für Zyklus wiederholt, wobei sich der Wafer 55 zwischen der Reaktorkammer 50a und der Reaktorkammer 50b hin- und herbewegt, um das erwünschte Dotierungsprofil des Bereichs 210b zu erhalten.
  • Sobald das erwünschte Dotierungsprofil des Wafers 55 erreicht worden ist, ist ein Temperschritt im Atomschicht-Dotierungsprozeß erforderlich, um jegliche Kristallschäden zu beheben und die Dotierungsatome elektrisch zu aktivieren. An sich kann das Tempern durch einen thermischen Heizschritt erreicht werden. Jedoch muß die Tempertemperatur vorzugsweise unterhalb der Diffusionstemperatur liegen, um Querdiffusion der Dotierungsmaterialien zu verhindern. Mit Bezug auf 2 kann der Temperschritt zum Beispiel in der Reaktorkammer 50b durch Steuerung der Wärme aus der Heizeranordnung 150b erfolgen. Alternativ kann der Temperschritt in einer benachbarten Reaktorkammer, zum Beispiel Reaktorkammer 52a, erfolgen, abhängig von den Verarbeitungserfordernissen und der erwünschten Anzahl zu verarbeitender Wafer.
  • Indem chemisch getrennte Reaktorkammern für den Abscheidungsprozeß des Dotierungsmaterials der Spezies Ax und möglicherweise anderer Spezies verwendet werden, hat die vorliegende Erfindung den Hauptvorteil, daß sie unterschiedliche Verarbeitungsbedingungen, zum Beispiel Abscheidungs- und Diffusionstemperaturen, in unterschiedlichen Reaktorkammern ermöglicht. Das ist wichtig, da die Anforderungen an die Chemisorption und Reaktionsfähigkeit des ALD-Prozesses entsprechend der Besonderheit des Vorstufengases spezifische Temperaturanforderungen stellen. Dementsprechend gestattet die Vorrichtung gemäß der vorliegenden Erfindung zum Beispiel, daß die Reaktorkammer 50a auf eine andere Temperatur als die Reaktorkammer 50b eingestellt wird. Ferner kann jede Reaktorkammer entweder für verbesserte Chemisorptions-, Reaktionsfähigkeits- oder Dotierungsmaterial-Bedingungen optimiert sein.
  • Die Konfiguration der oben dargestellten Atomschicht-Dotierungsvorrichtung verbessert auch die Gesamtausbeute und die Produktivität des Dotierungsprozesses, da jede Kammer ein anderes Substrat verarbeiten kann und deshalb zu einem gegebenen Zeitpunkt eine Vielzahl von Substraten gleichzeitig verarbeitet werden kann. Obendrein wird, da jede Reaktorkammer nur eine Dotierungsspezies aufnimmt, die wechselseitige Kontamination zwischen den Wafern enorm verringert. Überdies kann die Produktionszeit verringert werden, da die Konfiguration der Vorrichtung gemäß der vorliegenden Erfindung einen großen Betrag an Reinigungs- und Reaktorräumungszeit einspart.
  • Obwohl der Dotierungsprozeß oben nur unter Bezugnahme auf das erste Substrat 55 in der ersten Reaktorkammer 50a und der zweiten Reaktorkammer 50b erklärt wurde, versteht es sich, daß dieselben Verarbeitungsschritte gleichzeitig am zweiten und dritten Wafer 55', 55" für ihre jeweiligen Reaktorkammern ausgeführt werden. Weiterhin werden der zweite und dritte Wafer 55', 55" in entsprechender Weise in den Richtungen der Pfeile A1, B2 (entsprechend den Reaktorkammern 52a, 52b) und der Pfeile A3, B3 (entsprechend den Reaktorkammern 54a, 54b) bewegt. Und obwohl der Dotierungsprozeß oben mit Bezug auf nur ein erstes Substrat 55 für die erste und zweite Reaktorkammer 50a, 50b beschrieben wurde, versteht es sich, daß die erste und zweite Reaktorkammer 50a, 50b auch ein anderes erstes Substrat 55 in einer Richtung verarbeiten können, die der Richtung der Verarbeitung des anderen ersten Substrats entgegengesetzt ist. Wenn sich zum Beispiel ein erstes Substrat 55 in Richtung von Pfeil B1 (2) bewegt, kann sich das andere erste Substrat 55 in der zu Pfeil B1 entgegengesetzten Richtung bewegen, das heißt von der zweiten Reaktorkammer 50b zur ersten Reaktorkammer 50a.
  • Angenommen, auf dem Wafer 55 ist eine spezifische Dotierungskonzentration nach der Diffusion der Dotierungsatome aus der ersten Monoschicht 210a in der Reaktorkammer 50b erwünscht, dann wird der Wafer 55 durch die Beschickungsmechanismus 60 zur Reaktorkammer 50a zurückbewegt, wo als nächstes eine zweite Monoschicht der ersten Dotierungsspezies Ax über der ersten Monoschicht der ersten Dotierungsspezies Ax abgeschieden wird. Der Wafer 55 wird für die nachfolgende Diffusion der Dotierungsatome der zweiten Monoschicht der ersten Dotierungsspezies Ax weiter zur Reaktorkammer 50b bewegt. Der Zyklus wird fortgesetzt, bis eine erwünschte Dotierungskonzentration auf der Oberfläche des Wafers 55 erreicht worden ist, und so bewegt sich der Wafer 55 zwischen den Reaktorkammern 50a und 50b hin und her. Wie oben erklärt, trifft derselbe Prozeßzyklus auf die anderen beiden Wafer 55', 55" zu, die gleichzeitig in ihren entsprechenden Reaktorkammern verarbeitet werden.
  • Obwohl die Erfindung mit Bezug auf Reaktorkammern beschrieben worden ist, kann jeder andere Typ von Dotierungsbereichen angewendet werden, solange der Wafer 55 unter einem Dotierungsquellenstrom positioniert wird. Der Gasvorhang 300 sorgt für eine chemische Trennung von allen benachbarten Abscheidungsbereichen. Somit ist der Gasvorhang 300, wie in 2 bis 3 dargestellt, zwischen den beiden benachbarten Reaktorkammern 50a und 50b vorgesehen, so daß ein Inertgas 360, wie zum Beispiel Stickstoff, Argon oder Helium, durch einen mit einer Inertgas-Zufuhrquelle 362 verbundenen Einlaß 260 strömt, um den Gasvorhang 300 zu bilden, der das erste Dotierungsgas Ax und das reaktionsunfähige Gas By daran hindert, in benachbarte Reaktorkammern zu strömen. Ein Abgasauslaß 382 (2) befindet sich ferner an der dem Inertgas-Einlaß 260 gegenüberliegenden Wand. Man beachte außerdem, daß der Druck des Inertgases 360 höher sein muß als jener des ersten Dotierungsgases Ax und jener des reaktionsunfähigen Gases By, so daß die zwei Dotierungsgase Ax, By durch den Gasvorhang 300 gezwungen werden, innerhalb ihrer entsprechenden Reaktorkammern zu verbleiben.
  • 3 stellt eine Teilschnittansicht der Vorrichtung 100 aus 2 mit denselben Reaktorkammern 50a, 50b dar, aber in dieser teilt sich das Inertgas 360 die Abgasauslässe 180a und 180b mit den beiden Dotierungsgasen Ax beziehungsweise By. Somit kann die Atomschicht-Dotierungsvorrichtung 100 so ausgelegt sein, daß das Inertgas 360 des Gasvorhangs 300 entweder durch einen der beiden Abgasauslässe 180a und 180b oder durch beide abgesaugt werden kann, statt durch seinen eigenen Abgasauslaß 382 abgesaugt zu werden, wie in 2 dargestellt.
  • 4 zeigt eine weitere alternative Ausführungsform der Vorrichtung, in der der Gasvorhang 300, der benachbarte Kammern in 2–3 voneinander trennt, durch eine physische Barriere, wie zum Beispiel eine Wand 170 mit einer schließbaren Öffnung 172, ersetzt ist. Eine Tür 174 (4) kann verwendet werden, um die Öffnung 172 zwischen den benachbarten paarweise angeordneten Kammern 50a, 50b zu öffnen und zu schließen. Auf diese Weise kann der Wafer 55 zwischen den benachbarten Kammern 50a, 50b durch die offene Öffnung 172 mittels des Roboters 60 übergeben werden, wobei die Tür 174 die Öffnung 172 während der Atomschicht-Dotierungsverarbeitung schließt.
  • Obwohl die vorliegende Erfindung mit Bezug auf nur drei Halbleitersubstrate beschrieben worden ist, die ungefähr zur selben Zeit in jeweiligen Paaren von Reaktorkammern verarbeitet werden, versteht es sich, daß die vorliegende Erfindung von der Verarbeitung irgendeiner Anzahl "n" von Wafern in einer ihr entsprechenden Anzahl "m" von Reaktorkammern ausgeht, wobei n und m ganze Zahlen sind. So ist in dem in 1 gezeigten Beispiel n=3 und m=6, was eine Atomschicht-Dotierungsvorrichtung mit mindestens 6 Reaktorkammern ergibt, die gleichzeitig 3 Wafer für eine wiederholte zweistufige Atomschicht-Dotierung unter Verwendung von Ax als Dotierungsquelle und By als reaktionsunfähiges Gas zur Diffusion verarbeiten. Es ist auch möglich, daß n=2 und m=6, wobei zwei Wafer nacheinander in die Reaktorkammern transportiert und dort verarbeitet werden, um sie nacheinander mit zwei Spezies, zum Beispiel Ax und einer zweiten Dotierungsspezies Cz, zu dotieren, während das reaktionsunfähige Gas By verwendet wird, um die Diffusion der Dotierungsatome Ax und Cz zu ermöglichen. Andere Kombinationen sind ebenfalls möglich. Somit versteht es sich, daß, wenn mehr als zwei Reaktorkammern mit mehr als zwei Monoschicht-Spezies Ax, Cz für die Dotierung verwendet werden, der Wafer 55 durch den Beschickungsmechanismus 60 zwischen allen Reaktorkammern in einer Reihenfolge bewegt wird, die erforderlich ist, um das erwünschte Dotierungsprofil zu erzeugen, obwohl die Erfindung mit Bezug auf 2 so beschrieben worden ist, daß sich der Wafer 55 zwischen der Reaktorkammer 50a und der Reaktorkammer 50b hin- und herbewegt.
  • Obwohl die vorliegende Erfindung mit Bezug auf die Wafer 55, 55', 55" beschrieben worden ist, die durch den Beschickungsmechanismus 60 wahlweise zu ihren entsprechenden Reaktorkammern 50a und 50b (für Wafer 55), 52a und 52b (für Wafer 55') sowie 54a und 54b (für Wafer 55") bewegt werden, versteht es sich auch, daß jeder der drei obigen Wafer oder mehr Wafer nacheinander zu allen Reaktorkammern der Vorrichtung 100 transportiert und dort verarbeitet werden können. Auf diese Weise kann jeder Wafer in nur einer Richtung rotiert und bewegt werden. Eine solche Konfiguration ist in 5 dargestellt, mit der ein Verarbeitungsryklus für die Atomschicht-Abscheidung auf einer Vielzahl von Wafern 55 zum Beispiel damit beginnt, jeden Wafer 55 wahlweise vom Beschickungsmechanismus 60 zu Reaktorkammer 50a in Richtung des Pfeils A1 (5) und dann weiter zu den Reaktorkammern 50b, 52a, 52b, 54a und 54b zu bewegen. Eine Reaktorkammer, zum Beispiel 54a, kann als erste Kammer dienen und eine weitere, zum Beispiel 54b, als letzte Kammer. Jeder Wafer 55 wird gleichzeitig in einer entsprechenden Kammer verarbeitet und mittels der Beschickungsmechanismus 60 nacheinander durch die Kammern bewegt, wobei der Zyklus damit weitergeht, daß die Wafer 55 sich in einer Richtung zu allen übrigen Reaktorkammern bewegen. Obwohl diese Ausführungsform mit Bezug auf einen jeweiligen Wafer in jeder Kammer beschrieben wurde, sollte klar sein, daß die vorliegende Erfindung von der Verarbeitung irgendeiner Anzahl "n" von Wafern in einer entsprechenden Anzahl "m" von Reaktorkammern ausgeht, wobei n und m ganze Zahlen sind und n≤m. Somit könnte die ALD-Vorrichtung mit 6 Reaktorkammern in dem in 5 gezeigten Beispiel gleichzeitig bis zu 6 Wafer verarbeiten.
  • Die obige Beschreibung stellt bevorzugte Ausführungsformen dar, die die Merkmale und Vorteile der vorliegenden Erfindung erreichen. Es ist nicht beabsichtigt, die vorliegende Erfindung auf die dargestellten Ausführungsformen einzuschränken. Modifikationen und Austausch spezifischen Verarbeitungsbedingungen und -strukturen sind möglich, ohne den Erfindungsgedanken und den Schutzbereich der vorliegenden Erfindung zu verlassen. Demzufolge ist davon auszugehen, daß die Erfindung nicht durch die vorangegangene Beschreibung und die Zeichnungen, sondern nur durch den Schutzbereich der beigefügten Ansprüche eingeschränkt wird.

Claims (23)

  1. Vorrichtung zur Dotierung einer atomaren Schicht mit: einem ersten Atomschichtdotierungsbereich (50a, 52a, 54a) zum Ausbringen einer ersten Dotierungsspezies auf ein erstes Substrat als Monoschicht; einem zweiten Atomschichtdotierungsbereich (50b, 52b, 54b) zum Diffundieren der ersten Dotierungsspezies in das erste Substrat, wobei der erste und der zweite Dotierungsbereich chemisch durch einen Gasvorhang (300) voneinander getrennt sind; und einer Ladeanordnung (60) zum Bewegen des ersten Substrats von dem ersten Dotierungsbereich zu dem zweiten Dotierungsbereich, so daß das Aufbringen einer ersten atomaren Monoschicht in dem ersten Dotierungsbereich ermöglicht wird, gefolgt von einer Diffusion der zweiten atomaren Monoschicht in dem zweiten Dotierungsbereich.
  2. Dotierungsvorrichtung nach Anspruch 1, wobei der erste und der zweite Dotierungsbereich (50a, 52a, 54a; 50b, 52b, 54b) aneinander angrenzen und durch den Gasvorhang (300) chemisch getrennt sind.
  3. Dotierungsvorrichtung nach Anspruch 1 oder 2, wobei der Gasvorhang (300) aus einem Inertgas besteht.
  4. Dotierungsvorrichtung nach Anspruch 1, wobei die Ladeanordnung (60) ferner in der Lage ist, das Substrat von dem zweiten Dotierungsbereich (50b, 52b, 54b) zurück zum ersten Dotierungsbereich (50a, 52a, 54a) zu bewegen.
  5. Dotierungsvorrichtung nach Anspruch 1, ferner mit einer Vielzahl von ersten und zweiten Atomschichtdotierungsbereichen (50a, 52a, 54a; 50b, 52b, 54b).
  6. Dotierungsvorrichtung nach Anspruch 5, wobei die Vielzahl von ersten und zweiten Dotierungsbereichen (50a, 52a, 54a; 50b, 52b, 54b) in Paaren von ersten und zweiten Dotierungsbereichen gruppiert ist, so daß mindestens das erste Substrat und das zweite Substrat gleichzeitig in jeweiligen Paaren von ersten und zweiten Dotierungsbereichen behandelt werden können.
  7. Dotierungsvorrichtung nach Anspruch 6, ferner mit einem dritten Paar von ersten und zweiten Atomschichtdotierungsbereichen zur Verarbeitung eines dritten Substrats in dem dritten Paar von ersten und zweiten Atomschichtdotierungsbereichen gleichzeitig mit der Verarbeitung des ersten und zweiten Substrats.
  8. Dotierungsvorrichtung nach Anspruch 5, wobei die Ladeanordnung (60) in der Mitte der Dotierungsbereiche angeordnet ist.
  9. Dotierungsvorrichtung nach Anspruch 1, ferner mit mindestens einem dritten Atomschichtdotierungsbereich.
  10. Dotierungsvorrichtung nach Anspruch 9, wobei der erste, zweite und dritte Dotierungsbereich aneinander angrenzen und chemisch getrennt sind.
  11. Dotierungsvorrichtung nach Anspruch 10, wobei der erste, zweite und dritte Dotierungsbereich durch einen Gasvorhang chemisch voneinander getrennt sind.
  12. Dotierungsvorrichtung nach Anspruch 11, wobei der Gasvorhang aus einem Inertgas besteht.
  13. Dotierungsvorrichtung nach Anspruch 9, wobei die Ladeanordnung ferner in der Lage ist, das erste Substrat zwischen dem ersten Dotierungsbereich, dem zweiten Dotierungsbereich und dem dritten Dotierungsbereich sequentiell zu bewegen.
  14. Dotierungsvorrichtung nach Anspruch 13, wobei die Ladeanordnung ferner in der Lage ist, ein anderes Substrat zwischen dem ersten Dotierungsbereich, dem zweiten Dotierungsbereich und dem dritten Dotierungsbereich sequentiell zu bewegen.
  15. Verfahren zum Betreiben einer Vorrichtung zur Dotierung einer atomaren Schicht, wobei die Dotiervorrichtung einen ersten Dotierungsbereich und einen zweiten Dotierungsbereich aufweist, wobei der erste und der zweite Dotierungsbereich mittels eines Gasvorhangs chemisch voneinander getrennt sind, wobei das Verfahren die folgenden Schritte aufweist: Positionieren eines Wafers in dem ersten Dotierungsbereich; Einführen einer ersten Dotierungsspezies in den ersten Dotierungsbereich und Ausbringen der ersten Dotierungsspezies auf den Wafer als erste atomare Monoschicht; Bewegen des Wafers von dem ersten Dotierungsbereich durch den Gasvorhang zu dem zweiten Dotierungsbereich; und Einführen von Dotanden von der ersten atomaren Monoschicht in den Wafer in dem zweiten Dotierungsbereich.
  16. Verfahren nach Anspruch 15, ferner mit dem Vorgang des Temperns des Wafers nach dem Vorgang des Einführens der Dotanden in den Wafer.
  17. Verfahren nach Anspruch 15, wobei der Vorgang des Einführens der Dotanden in den Wafer die Diffusion der Dotanden einschließt.
  18. Verfahren nach Anspruch 15, wobei der Vorgang des Einführens der Dotanden in den Wafer das Kontaktieren des Wafers mit einem reaktionsunfähigen Plasma einschließt.
  19. Verfahren nach Anspruch 15, ferner mit dem Vorgang des Hin- und Herbewegens des Wafers zwischen dem ersten und dem zweiten Dotierungsbereich.
  20. Verfahren nach Anspruch 15, ferner mit dem Vorgang des Zurückbewegens des Wafers zum ersten Dotierungsbereich und Aufbringen der ersten Dotierungsspezies als zweite atomare Monoschicht.
  21. Verfahren nach Anspruch 15, wobei der erste und der zweite Dotierungsbereich aneinander angrenzen.
  22. Verfahren nach Anspruch 15, ferner mit dem Vorgang des gleichzeitigen Verarbeitens von mindestens zwei Wafern zwischen dem ersten und dem zweiten Dotierungsbereich und Aufbringen einer jeweiligen Dotierungsspezies in jedem der Dotierungsbereiche.
  23. Verfahren nach Anspruch 15, wobei die mindestens zwei Wafer entlang des ersten und des zweiten Dotierungsbereichs sequentiell bewegt werden.
DE60107111T 2000-08-31 2001-08-22 Vorrichtung und verfahren zur dotierung von atomschichten Expired - Lifetime DE60107111T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/653,553 US6541353B1 (en) 2000-08-31 2000-08-31 Atomic layer doping apparatus and method
US653553 2000-08-31
PCT/US2001/026079 WO2002038841A2 (en) 2000-08-31 2001-08-22 Atomic layer doping apparatus and method

Publications (2)

Publication Number Publication Date
DE60107111D1 DE60107111D1 (de) 2004-12-16
DE60107111T2 true DE60107111T2 (de) 2005-10-20

Family

ID=24621343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60107111T Expired - Lifetime DE60107111T2 (de) 2000-08-31 2001-08-22 Vorrichtung und verfahren zur dotierung von atomschichten

Country Status (9)

Country Link
US (3) US6541353B1 (de)
EP (1) EP1335998B1 (de)
JP (1) JP2004513525A (de)
KR (1) KR100564977B1 (de)
CN (1) CN1267589C (de)
AT (1) ATE282101T1 (de)
AU (1) AU2002236430A1 (de)
DE (1) DE60107111T2 (de)
WO (1) WO2002038841A2 (de)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
DE10101014A1 (de) * 2001-01-05 2002-07-11 Zeiss Carl Beschichtung optischer Elemente, insbesondere für Verwendung mit Ultraviolettlicht
WO2002068508A1 (en) * 2001-02-23 2002-09-06 The Gates Corporation Process for directly bonding rubber to at least a second substrate, and the resulting article
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6800172B2 (en) * 2002-02-22 2004-10-05 Micron Technology, Inc. Interfacial structure for semiconductor substrate processing chambers and substrate transfer chambers and for semiconductor substrate processing chambers and accessory attachments, and semiconductor substrate processor
DE10208450B4 (de) * 2002-02-27 2004-09-16 Infineon Technologies Ag Verfahren zum Abscheiden dünner Schichten mittels ALD/CVD-Prozessen in Verbindung mit schnellen thermischen Prozessen
US6962644B2 (en) * 2002-03-18 2005-11-08 Applied Materials, Inc. Tandem etch chamber plasma processing system
US6932871B2 (en) * 2002-04-16 2005-08-23 Applied Materials, Inc. Multi-station deposition apparatus and method
US6814813B2 (en) * 2002-04-24 2004-11-09 Micron Technology, Inc. Chemical vapor deposition apparatus
US6858264B2 (en) * 2002-04-24 2005-02-22 Micron Technology, Inc. Chemical vapor deposition methods
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US20040058293A1 (en) * 2002-08-06 2004-03-25 Tue Nguyen Assembly line processing system
US7153542B2 (en) * 2002-08-06 2006-12-26 Tegal Corporation Assembly line processing method
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US6916374B2 (en) * 2002-10-08 2005-07-12 Micron Technology, Inc. Atomic layer deposition methods and atomic layer deposition tools
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6926775B2 (en) 2003-02-11 2005-08-09 Micron Technology, Inc. Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US6972055B2 (en) * 2003-03-28 2005-12-06 Finens Corporation Continuous flow deposition system
US7135369B2 (en) 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
US7192824B2 (en) 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
DE10339991A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet
US7282239B2 (en) * 2003-09-18 2007-10-16 Micron Technology, Inc. Systems and methods for depositing material onto microfeature workpieces in reaction chambers
US7647886B2 (en) * 2003-10-15 2010-01-19 Micron Technology, Inc. Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers
US7258892B2 (en) 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US7906393B2 (en) 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
JP5032986B2 (ja) * 2004-06-24 2012-09-26 ベネク・オサケユキテュア 材料にドーピングするための方法およびドーピングされた材料
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
US7081421B2 (en) * 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US20060137609A1 (en) * 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
US20060125030A1 (en) * 2004-12-13 2006-06-15 Micron Technology, Inc. Hybrid ALD-CVD of PrxOy/ZrO2 films as gate dielectrics
KR100579860B1 (ko) * 2004-12-23 2006-05-12 동부일렉트로닉스 주식회사 원자층 증착법(ａｌｄ) 및 ⅲ족 중금속을 이용한 반도체소자의 ｐ형 폴리실리콘막 형성 방법
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
CN101151707B (zh) * 2005-03-30 2012-08-29 松下电器产业株式会社 杂质导入装置和杂质导入方法
US7544398B1 (en) * 2005-04-26 2009-06-09 The Regents Of The Univesity Of California Controlled nano-doping of ultra thin films
US20060237138A1 (en) * 2005-04-26 2006-10-26 Micron Technology, Inc. Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100760428B1 (ko) * 2005-05-13 2007-09-20 오재응 기상 증착 반응기
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US20070065576A1 (en) * 2005-09-09 2007-03-22 Vikram Singh Technique for atomic layer deposition
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
CN1937175B (zh) * 2005-09-20 2012-10-03 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用大气压的材料原子层沉积的方法
WO2007075435A2 (en) * 2005-12-15 2007-07-05 Fluens Corporation Apparatus for reactive sputtering
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7569463B2 (en) 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
US7605030B2 (en) * 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
KR101447184B1 (ko) * 2006-11-10 2014-10-08 엘아이지에이디피 주식회사 게이트슬릿 개폐장치가 구비된 공정챔버
US7892909B2 (en) * 2007-02-12 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate formation by in-situ doping
US20080194072A1 (en) * 2007-02-12 2008-08-14 Chen-Hua Yu Polysilicon gate formation by in-situ doping
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US20090081356A1 (en) 2007-09-26 2009-03-26 Fedorovskaya Elena A Process for forming thin film encapsulation layers
WO2009054696A1 (en) * 2007-10-26 2009-04-30 Sosul Co., Ltd. Baffle, substrate supporting apparatus and plasma processing apparatus and plasma processing method
US7790535B2 (en) * 2008-09-16 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Depletion-free MOS using atomic-layer doping
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
JP2010153278A (ja) * 2008-12-26 2010-07-08 Hitachi High-Technologies Corp 荷電粒子線加工装置
CN101768731B (zh) * 2008-12-29 2012-10-17 K.C.科技股份有限公司 原子层沉积装置
FI122940B (fi) * 2009-02-09 2012-09-14 Beneq Oy Reaktiokammio
US20100221426A1 (en) * 2009-03-02 2010-09-02 Fluens Corporation Web Substrate Deposition System
US8828835B2 (en) 2009-03-06 2014-09-09 Texas Instruments Incorporated Ultrashallow emitter formation using ALD and high temperature short time annealing
US8828138B2 (en) 2010-05-17 2014-09-09 International Business Machines Corporation FET nanopore sensor
US8518829B2 (en) 2011-04-22 2013-08-27 International Business Machines Corporation Self-sealed fluidic channels for nanopore array
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US20140199854A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corp. Method of forming film on different surfaces
US8940646B1 (en) * 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
US20160002784A1 (en) 2014-07-07 2016-01-07 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for depositing a monolayer on a three dimensional structure
KR102477302B1 (ko) 2015-10-05 2022-12-13 주성엔지니어링(주) 배기가스 분해기를 가지는 기판처리장치 및 그 배기가스 처리방법
KR102622159B1 (ko) * 2021-07-14 2024-01-09 한국생산기술연구원 원자층 복합 증착 챔버

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089735A (en) * 1968-06-05 1978-05-16 Siemens Aktiengesellschaft Method for epitactic precipitation of crystalline material from a gaseous phase, particularly for semiconductors
DE1758751A1 (de) * 1968-08-01 1971-02-25 Telefunken Patent Ofen zum Eindiffundieren von Stoerstellen in Halbleiterkoerpern
US3602192A (en) * 1969-05-19 1971-08-31 Ibm Semiconductor wafer processing
US3618919A (en) * 1969-11-03 1971-11-09 Btu Eng Corp Adjustable heat and gas barrier
US3811826A (en) * 1972-11-03 1974-05-21 Sowell J Diffusion furnace process tube
JPS6055478B2 (ja) 1982-10-19 1985-12-05 松下電器産業株式会社 気相成長方法
US4593644A (en) * 1983-10-26 1986-06-10 Rca Corporation Continuous in-line deposition system
US4576830A (en) * 1984-11-05 1986-03-18 Chronar Corp. Deposition of materials
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4786616A (en) * 1987-06-12 1988-11-22 American Telephone And Telegraph Company Method for heteroepitaxial growth using multiple MBE chambers
JPH01278714A (ja) * 1988-04-30 1989-11-09 Sharp Corp 原子層プレーナド−ピング法
US5013683A (en) * 1989-01-23 1991-05-07 The Regents Of The University Of California Method for growing tilted superlattices
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
EP0413982B1 (de) 1989-07-27 1997-05-14 Junichi Nishizawa Dotierungsverfahren mittels einer adsorbierten Diffusionquelle
US5071670A (en) * 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
US5225366A (en) 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
DE59010916D1 (de) 1990-12-21 2000-11-30 Siemens Ag Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
JPH0812847B2 (ja) * 1991-04-22 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP3049894B2 (ja) * 1991-11-27 2000-06-05 日本ゼオン株式会社 アクリル酸エステル系共重合体プラスチゾル組成物
JPH0964336A (ja) 1995-08-25 1997-03-07 Advantest Corp 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
US5747113A (en) * 1996-07-29 1998-05-05 Tsai; Charles Su-Chang Method of chemical vapor deposition for producing layer variation by planetary susceptor rotation
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
JP3239779B2 (ja) * 1996-10-29 2001-12-17 日新電機株式会社 基板処理装置および基板処理方法
ES2159084T3 (es) * 1997-01-07 2001-09-16 Siegfried Dr Stramke Dispositivo para el tratamiento superficial por plasma de piezas de trabajo.
US6174377B1 (en) * 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6305314B1 (en) * 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6576062B2 (en) * 2000-01-06 2003-06-10 Tokyo Electron Limited Film forming apparatus and film forming method
US6527866B1 (en) * 2000-02-09 2003-03-04 Conductus, Inc. Apparatus and method for deposition of thin films
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US20030054133A1 (en) * 2000-08-07 2003-03-20 Wadley Hadyn N.G. Apparatus and method for intra-layer modulation of the material deposition and assist beam and the multilayer structure produced therefrom

Also Published As

Publication number Publication date
DE60107111D1 (de) 2004-12-16
CN1267589C (zh) 2006-08-02
US20030073318A1 (en) 2003-04-17
EP1335998B1 (de) 2004-11-10
US20020046705A1 (en) 2002-04-25
ATE282101T1 (de) 2004-11-15
JP2004513525A (ja) 2004-04-30
CN1468329A (zh) 2004-01-14
US6746934B2 (en) 2004-06-08
WO2002038841A3 (en) 2003-05-01
EP1335998A2 (de) 2003-08-20
AU2002236430A1 (en) 2002-05-21
KR100564977B1 (ko) 2006-03-28
WO2002038841A2 (en) 2002-05-16
KR20030064395A (ko) 2003-07-31
US6541353B1 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
DE60107111T2 (de) Vorrichtung und verfahren zur dotierung von atomschichten
DE3118785C2 (de)
DE2813250C2 (de) Verfahren zur Herstellung von Verbindungshalbleiterchips
DE112013005401T5 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE2513034C2 (de) Vorrichtung zur Herstellung von dotierten dünnen Halbleiterschichten
DE69118228T2 (de) Klemmechanismus für physikalische Dampfniederschlagvorrichtung
DE112013005409B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE19536253C2 (de) Vorrichtung zum epitaxialen Kristallaufwachsen
DE112012002072T5 (de) Verfahren zur Herstellung eines epitaktischen Halbleiterwafers, epitaktischer Halbleiterwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
DE69005711T2 (de) Verfahren zur Herstellung von P-Typ-II-VI-Halbleitern.
DE102008010041A1 (de) Schichtabscheidevorrichtung und Verfahren zu deren Betrieb
DE2824564A1 (de) Verfahren zum herstellen von elektronischen einrichtungen
DE112013005407T5 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
EP0002472B1 (de) Vorrichtung und Verfahren zum Aufbringen von dotiertem Halbleitermaterial auf die Oberfläche eines Halbleitersubstrats
DE3430009C2 (de) Verfahren und Vorrichtung zum Dotieren von Halbleitersubstraten
WO2012073142A2 (de) Verfahren und vorrichtung zur ionenimplantation
DE102006055885B4 (de) Verfahren zum Dotieren eines Halbleiterkörpers
DE3310545C2 (de) Nicht-massenanalysiertes Ionenimplantationsverfahren
DE3526824C2 (de)
DE102017121693A1 (de) Dotierungsverfahren
EP0183962B1 (de) Verfahren zur Dotierung von Halbleitermaterial
DE1930423A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112011101956T5 (de) Solarzellen-Herstellungsvorrichtung und Solarzellen-Herstellungsverfahren
DE2522921C3 (de) Verfahren zur epitaktischen Abscheidung dotierter III-V-Verbindungshalbleiter-Schichten
DE69727658T2 (de) Kontinuierlicher Ofen mit hohem Durchsatz für Diffusionsbehandlung mit verschiedenen Diffusionsquellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition