DE60101475T2 - Multigenerator, partielles Matrixschwellspannungsverfolgssystem zur Verbesserung der Datengültigkeitsdauer einer Speichermatrix - Google Patents

Multigenerator, partielles Matrixschwellspannungsverfolgssystem zur Verbesserung der Datengültigkeitsdauer einer Speichermatrix Download PDF

Info

Publication number
DE60101475T2
DE60101475T2 DE60101475T DE60101475T DE60101475T2 DE 60101475 T2 DE60101475 T2 DE 60101475T2 DE 60101475 T DE60101475 T DE 60101475T DE 60101475 T DE60101475 T DE 60101475T DE 60101475 T2 DE60101475 T2 DE 60101475T2
Authority
DE
Germany
Prior art keywords
monitoring
transistor
array
transistors
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60101475T
Other languages
English (en)
Other versions
DE60101475D1 (de
Inventor
Wayne F. Ellis
Yujun Li
L. Louis Hsu
Oliver Weinfurtner
L. Brian JI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE60101475D1 publication Critical patent/DE60101475D1/de
Application granted granted Critical
Publication of DE60101475T2 publication Critical patent/DE60101475T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

  • Allgemeiner Stand der Technik
  • Produkte mit hochdichtem dynamischen Direktzugriffsspeicher (DRAM) und Produkte mit integrierten Schaltungen verwenden in der Regel Transistorarrays. Die zuverlässige Verwaltung der elektrischen Umgebung dieser Arrays wird mit zunehmender Anzahl und Dichte (abnehmender Kanallänge und Kanalbreite) von Speicherarraybauelementen immer schwieriger. Die elektrische Umgebung der Arraybauelemente ist natürlich für die Fähigkeit der Bauelemente, für ihren beabsichtigten Zweck betrieben zu werden, z.B. im Fall eines Speicherarrays, für das Schreiben, Lesen und Speichern von Daten in den einzelnen Zellen des Arrays, wichtig.
  • Wie in 1 gezeigt, enthält eine typische DRAM-Speicherzelle eines Speicherarrays einen FET-Transfertransistor 10, der mit einem Ladungsspeicherbauelement (Kondensator) 60 verbunden ist, das den Datenzustand der Zelle speichert. Der Arraytransfertransistor 10 besitzt in der Regel ein Gate 40 (das im Fall eines DRAM-Speichers mit einer Wortleitung verbunden ist), das durch einen dielektrischen Isolator 70 passiviert wird. Der Drain-Bereich 20 des Arraytransfertransistors 10 wirkt als Verbindung zu dem Ladungsspeicherbauelement 60. Der Source-Bereich 30 des Arraytransfertransistors 10 wirkt als ein Kontaktpfad zur Bitleitung (z.B. ein Kontaktpfad, der das Messen der Spannung in dem Kondensator 60 ermöglicht). Der Drain-Bereich 20 und der Source-Bereich 30 werden durch eine Wanne (oder ein Substrat) 50 getrennt.
  • Ein Hauptproblem beim bestimmungsgemäßen Betrieb des Zellentransistors (z.B. Bereich von Bedingungen, in denen die Zelle zuverlässig arbeitet) ist der Verluststrom. Ein Verluststrom kann zu Ausfällen von Zellen oder Produkten, zu einem übermäßigen Stromverbrauch und/oder zu eingeschränkten Betriebsbedingungen (z.B. Notwendigkeit einer Regelung der Spannung in engen Grenzen, eines größeren Abstands von Bauelementen, vergrößerter Redundanz usw.) führen.
  • In der Zelle von 1 kann der Leckstrom entlang mehreren Wegen auftreten. Zum Beispiel kann der Leckstrom A bei nicht leitfähigem Transistor (Betrieb des Transistors unterhalb der Schwellspannung) zwischen dem Drain-Bereich 20 und dem Source-Bereich 30 entlang dem Kanal auftreten. Zwischen dem Drain-Bereich 20 und dem Substrat (Substrat oder Wanne) 50 kann ein durch die Vorspannung des Substrats (des Substrats oder der Wanne) verursachter Sperrschichtleckstrom B auftreten. Außerdem kann zwischen dem Drain-Bereich 20 und dem Substrat (Substrat oder Wanne) 50 ein durch die Gatevorspannung verursachter Gate-Drain-Leckstrom (GIDL) C auftreten. Die Leistungsfähigkeit der DRAM-Arrayzellen kann somit beeinträchtigt werden, wenn die elektrische Umgebung nicht effektiv geregelt ist. Leider wird diese Regelung mit abnehmenden Bauelementeabmessungen, d.h. wenn die Kanallängen weiter reduziert werden, immer problematischer.
  • Im allgemeinen wird der elektrische Betriebszustand der Zelle durch die Arbeitspunkte (Vorspannungen) der Transfertransistoren definiert, die gewählt werden, um das Betriebsfenster für die Prozesse herzustellen, die während des normalen Betriebs (z.B. Lese-, Schreib- und andere Operationen) durch die Chipschaltkreise zuverlässig ausgeführt werden sollen. Um beispielsweise mit einer bestimmten Zugriffsgeschwindigkeit auf eine Wortleitung zuzugreifen, wird der Wortleitungs-Boost-Pegel (oder VPP) so gesetzt, daß eine ausreichende Gate-Übersteuerung besteht. Zuviel Übersteuerung beschädigt jedoch das Gatedielektrikum und verursacht Zuverlässigkeitsprobleme. Um den Verluststrom innerhalb der Zelle zu verringern, wird außerdem der negative Wortleitungspegel weit unterhalb des Massebezugspotentials gesetzt, so daß die Transfertransistoren für die nichtgewählten Wortleitungen schwerer ausgeschaltet werden können. Bei zuviel Vorspannung dominiert der GIDL-Verluststrom jedoch die übrigen Verluste und führt zu einer schlechten Speicherungssituation. Ähnlich wird die Substratvorspannung Vbb ebenfalls so implementiert, daß Verlustströme beim Betrieb des Transistors unterhalb der Schwellspannung herabgesetzt werden. Zuviel Substratvorspannung verursacht eine Zunahme des Verluststroms innerhalb der Sperrschicht und würde zu einer unbefriedigten Speicherung führen.
  • Hauptsächlich aus ökonomischen Gründen werden die Vorspannungen zur Arbeitspunkteinstellung während der Entwicklungsphase festgelegt und können beim Herstellungsprozeß auf der Waferebene geringfügig eingestellt werden. Bei einem Zellenfeld, das Tausende von Zellen enthält, kann das Auswählen einer geeigneten Vorspannung zur Arbeitspunkteinstellung aufgrund der Streuungen auf dem Wafer, aufgrund der Streuungen von Wafer zu Wafer und aufgrund der Streuungen zwischen den einzelnen Fertigungslosen schwierig sein. Anders ausgedrückt, ist es schwierig einen einzigen Satz von Vorspannungen zur Arbeitspunkteinstellung bei einer inhomogenen Schwellenspannungsverteilung über den Wafer hinweg anzugeben.
  • Die nominalen Vorspannungen zur Arbeitspunkteinstellung für das Zellenfeld werden in der Regel auf der Grundlage der beabsichtigten Zellengeometrie und der Leistungseigenschaften ausgewählt, unter der Annahme, daß alle Zellen sich gleich verhalten; diese Annahme versagt, wenn die Zellenfelder größer und die Zellengrößen (Entwurfsmaße) kleiner werden. Geringfügige Variationen in der Geometrie oder den Herstellungsbedingungen über das Zellenfeld auf dem Chip und/oder über den Wafer hinweg führen also zu zunehmend größeren Variationen der elektrischen Kenngrößen (z.B. Schwellenspannung (Vt) des Arraytransfertransistors) über die Zellen des Speicherfeldes hinweg. Zum Beispiel können Variationen der Planarität benachbarter Shallow-Trench-Isolationen (STI) Variationen der Schwellspannung Vt von annähernd 200 mV über einen Wafer hinweg erzeugen. Variationen der Schwellspannung Vt des Feldes (Array- Vt) können sich direkt als Verschlechterung der Speicherungszeit für die DRAM-Schaltung bemerkbar machen, da die Speichertransistoren des Zellenfeldes einen signifikanten Verluststrom bei gesperrtem Transistor aufweisen. Durch die großen Variationen der Schwellspannungen der einzelnen Transistoren wird es schwierig, einen robusten Entwurf mit einem vorher festgelegten Satz von Vorspannungen, wie zum Beispiel einer festgelegten Substratvorspannung Vbb, einer Boostspannung de Wortleitung Vpp oder einer negativen Wortleitungsspannung Vnw11 für den logischen Zustand Null (negatives Wortleitungs-Low) zu erreichen. Die Ausbeute an DRAM-Chips auf dem Wafer und/oder die Leistungsfähigkeit dieser Chips können also beeinträchtigt werden.
  • In der Vergangenheit behandelte man dieses Problem bis zu einem gewissen Grad durch verschiedene Vorspannungskorrekturtechniken, um die Speicherungszeit des Speicherarrays durch Optimieren der kritischen Betriebspannungsbedingungen zu verbessern. Zu früheren Ansätzen gehörte das Abstimmen der Substratvorspannung am Ende der Produktentwicklungsphase oder das Halten des Gate-Potentials der nichtaktiven Transferbauelemente auf einem Potential unterhalb des Massebezugspotentials. Der Ansatz einer hochgenauen Einstellung der Vorspannungen der einzelnen Bauelemente führte jedoch tendenziell eher zu negativen Auswirkungen auf die Bauelementeleistungsfähigkeit und den Stromverbrauch der Schaltung. Zum Beispiel kann eine übermäßige Korrektur der Substratvorspannung zum Ausfall anderer Zellen aufgrund der Zunahme des Verluststromes innerhalb der Sperrschicht bei hohen Substratvorspannungen führen. Ein anderes Beispiel besteht darin, daß der Versuch einer zu präzisen Einstellung der Gatevorspannung der nichtaktiven Transferbauelemente unterhalb eines Massebezugspotentials auch zu Ausfällen in anderen Zellen aufgrund der Zunahme des Gate-Drain-Leckstroms (GIDL) bei Gatevorspannungen, die den Transistor in den nicht leitfähigen Zustand schalten, führt. Außerdem haben die in der Vergangenheit verwendeten Überwachungsbauelemente in der Regel zu falschen und irreführenden Informationen bezüglich des realen Produktarrays aufgrund der Fehlanpassung zwischen den Abmessungen von verwendeten Überwachungsbauelementen und denen des realen Produktarrays geführt.
  • Folglich werden verbesserte Vorspannungskorrekturtechniken und Schaltungen, die sich auf dem Chip befinden, benötigt, die eine verbesserte Vorspannungsregelung und -korrektur ermöglichen, um einen verbesserten Chipbetrieb und eine verbesserte Ausbeute auch für Speicherarrays in der Größenordnung von 1 GB oder mehr zu erzielen. Es müssen daher Verbesserungen bereitgestellt werden, die eine ordnungsgemäße Arbeitspunkteinstellung durch Vorspannen der Bauelemente des Chips ermöglichen, und während des Herstellungsprozesses beim Burn-in auf Waferebene angewendet werden.
  • Kurze Darstellung der Erfindung
  • Die Erfindung stellt Verfahren und Schaltkreise zur verbesserten Vorspannungsauswahl und -regelung für Transistoren des Speicherzellenfeldes zur Verfügung. Außerdem liefert die Erfindung Transistorarraybauelemente (oder Kerne) mit verbesserter Leistungsfähigkeit, die Steuerschaltkreise der Erfindung verwenden. Die Erfindung kann potentiell zu einer signifikanten Ausbeuteverbesserung für Transistorarrays verwendende Speicherprodukte führen.
  • In einer Weiterbildung umfaßt die Erfindung Verfahren, bei denen eine Korrektur der Vorspannung zur Arbeitspunkteinstellung des Arrays verwendet wird, wobei der Korrekturbetrag für eine gegebene Vorspannung für ein Speicherzellenfeld auf der Schwellspannung eines Überwachungstransistors basiert, aber nur einen Bruchteil der Schwellspannung des Überwachungstransistors beträgt.
  • In einer anderen Ausgestaltungsform umfaßt die Erfindung ein Verfahren zum Regeln mindestens einer Vorspannung zur Arbeitspunkteinstellung eines Transistorfeldes, mit den folgenden Schritten:
    • (a) Bereitstellen mindestens eines Überwachungstransistors,
    • (b) Vorspannen des bzw. der im Schritt (a) bereitgestellten Überwachungstransistors bzw. Überwachungstransistoren, um eine erste Überwachungsschwellenspannung zu bestimmen, und
    • (c) Einstellen einer ersten Vorspannung als erste Teilspannung (Bruchteil) der ersten Überwachungsschwellenspannung, wobei die erste Teilspannung (Bruchteil) kleiner als eins ist.
  • Vorzugsweise ist das Transistorarray Teil eines Speicherzellenarrays und besonders bevorzugt eines Arrays von Direktzugriffsspeicherzellen (insbesondere DRAM). Vorzugsweise werden mindestens zwei Vorspannungen geregelt. Die Vorspannung(en) werden vorzugsweise aus der folgenden Gruppe ausgewählt : Vbb, Vpp, Vnw11, Vblh High-Spannung der Bitleitung (Bitleitungs-High-Spannung) und Vbleq (Abgleichsspannung der Bitleitung). Der Überwachungstransistor bzw. die Überwachungstransistoren ist bzw. sind vorzugsweise Teil einer Überwachungszelle, die sich in dem Transistorarray oder in einem Überwachungsarray neben dem Transistorarray befindet.
  • In einer anderen Ausführungsform der Erfindung umfaßt das Transistorarray:
    • (a)ein Array von Transistoren,
    • (b) eine erste Stromversorgung zum Liefern einer ersten Vorspannung an das Array,
    • (c) eine erste Spannungsreglerschaltung zur Regelung der ersten Vorspannung,
    • (d) Schaltungen zum Kommunizieren zu und von dem Array und
    • (e) eine erste Überwachungszelle, die einen ersten Überwachungszellentransistor umfaßt, wobei der erste Überwachungszellentransistor einen Teil der ersten Spannungsreglerschaltung bildet, wodurch die erste Vorspannung mit einem Bruchteil einer Schwellenspannung des ersten Überwachungszellentransistors moduliert wird, wobei der Bruchteil kleiner als eins ist.
  • In einer Weiterbildung der Erfindung umfaßt die Erfindung eine Überwachungs- und Spannungsregelschaltung zur Bestimmung einer Schwellenspannung mindestens eines Überwachungstransistors und zum Regeln mindestens einer Vorspannung (die einem Transistorarray zugeführt werden soll) als Reaktion auf die Schwellspannung des Überwachungstransistors. Die zu regelnde(n) Vorspannung(en) werden vorzugsweise aus der folgenden Gruppe ausgewählt: Vbb, Vpp, Vnw11, Vblh und Vbleq. Der Überwachungstransistor befindet sich vorzugsweise in einer Überwachungszelle, die sich in dem Transistorarray oder in einem Array neben dem Transistorarray befindet.
  • Die Erfindung umfaßt weiterhin eine Spannungsreglerschaltung zum Regeln einer einem Transistorarray zugeführten Spannung, wobei die Schaltung folgendes umfaßt:
    • (a) eine Stromversorgung,
    • (b) einen ersten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, die mit der Stromversorgung verbunden sind,
    • (c) einen ersten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des ersten Überwachungstransistors verbunden ist,
    • (d) einen Differenzverstärker mit einem ersten Eingang, der mit einem zweiten Anschluß des ersten Widerstands verbunden ist,
    • (e) eine Referenzspannungsquelle, die mit einem zweiten Eingang des Differenzverstärkers verbunden ist,
    • (f) eine Ladungspumpe mit einem Eingangsanschluß, der mit einem Ausgangsanschluß des Differenzverstärkers verbunden ist,
    • (g) einen zweiten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, welche mit dem zweiten Anschluß des ersten Widerstands verbunden sind,
    • (h) einen zweiten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des zweiten Überwachungstransistors verbunden ist,
    • (i) einen Ausgangsanschluß, der einen Ausgang der Ladungspumpe und einen zweiten Anschluß des zweiten Widerstands verbindet, wodurch eine Rückkopplungsschleife vom Ausgang des Differenzverstärkers zum ersten Eingang des Differenzverstärkers gebildet wird, wobei die Rückkopplungsschleife die Ladungspumpe, den zweiten Widerstand und den zweiten Überwachungstransistor enthält, und
    • (j) eine Ausgangsverbindung von dem Ausgangsanschluß zu dem Transistorarray.
  • Diese und andere Ausführungsformen der Erfindung werden nachfolgend ausführlicher beschrieben.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Querschnittsansicht eines Speicherzellentransistors.
  • 2 zeigt eine Steuerschaltung zur Einstellung einer Arrayvorspannung als Reaktion auf eine Schwellenspannung eines Überwachungsarraytransistors.
  • 3 ist eine schematische Darstellung eines Layouts eines Überwachungsarrays neben einem Speicherzellenarray.
  • 4 ist eine schematische Darstellung eines Layouts einer Überwachungszelle in einem Überwachungsarray gemäß der Erfindung, die für die Implementierung der Steuerschaltung von 2 nützlich ist.
  • Ausführliche Beschreibung der Erfindung
  • Die Erfindung umfaßt Verfahren, bei denen eine Arrayvorspannungskorrektur verwendet wird, wobei eine gegebene Vorspannung für ein Transistorarray als Reaktion auf eine tatsächliche Schwellenspannung eines Überwachungstransistors fraktional eingestellt wird. Bevorzugt wird bei den Verfahren der Erfindung diese Art von Vorspannungskorrektur für mindestens zwei Arrayvorspannungen verwendet. Die Erfindung umfaßt außerdem Spannungsregelungsschaltungen zur Verwendung mit Stromversorgungen für Transistorarrays, wobei die Spannungsregelungsschaltung mindestens einen Überwachungszellentransistor enthält, so daß die Ausgangsspannung als Funktion eines Bruchteils der Schwellenspannung der Überwachungszelle reguliert wird. Die Erfindung umfaßt außerdem Transistorarraybauelemente, die eine unter Verwendung der Verfahren der Erfindung eine geregelte Stromversorgung verwenden. Die Erfindung ermöglicht das Erreichen einer verbesserten Arraytransistorleistungsfähigkeit, eines größeren Bereichs zur Einstellung der Vorspannung und einer verbesserten Produktausbeute für Bauelemente, die Transistorarrays verwenden.
  • Grob gesagt wird bei den Verfahren der Erfindung eine Einstellung der Vorspannung für ein Transistorarray durch die folgenden Schritte festgelegt:
    • (a) Bereitstellen mindestens eines Überwachungstransistors,
    • (b) Vorspannen des bzw. der im Schritt (a) bereitgestellten Überwachungstransistors bzw. Überwachungstransistoren, um eine erste Überwachungsschwellenspannung zu bestimmen, und
    • (c) Einstellen einer ersten Vorspannung aus einen ersten Bruchteil der ersten Überwachungsschwellenspannung, wobei der erste Bruchteil kleiner als eins ist.
  • Besonders bevorzugt werden bei den Verfahren der Erfindung mindestens zwei Einstellungsbedingungen der Vorspannung gesetzt, wobei die Verfahren den folgenden zusätzlichen Schritt umfassen:
    • (d) Einstellen einer zweiten Arrayvorspannung aus einem zweiten Teil mindestens einer Überwachungsschwellenspannung.
  • Das Transistorarray kann ein beliebiges Array sein, das zahlreiche in einer ähnlichen Umgebung arbeitende Transistorbauelemente enthält. Vorzugsweise ist das Transistorarray ein Array, das zum Beispiel typischerweise in einem Bauelementechip mit dynamischem Direktzugriffsspeicher (DRAM) oder in einem sogenannten Bauelement mit eingebettetem DRAM (eDRAM) verwendet wird, z.B. wenn das Speicherarray als ein Makro für einen Kernlogikbauelementechip integriert wird. Die Erfindung ist nicht auf DRAM- oder eDRAM-Bauelemente beschränkt, sondern kann statt dessen immer dann verwendet werden, wenn ein Transistorarraybauelement, insbesondere ein beliebiges Speicherarray erwünscht ist, zum Beispiel kann es sich um einen Flash-Speicher handeln. Ein typisches Speicherarray kann in der Größenordnung von mindestens einer Million Transistoren und typischer einige zehn Millionen bis zu Billionen Transistoren aufweisen. Die Erfindung ist nicht auf eine spezifische Speicherarraykonfiguration oder ein spezifisches Herstellungsverfahren beschränkt. Zum Beispiel wird die Erfindung nachfolgend in Verbindung mit Speicherzellen dargestellt, die Trench-Kondensatoren verwenden, obwohl die Erfindung auch mit Speicherzellen, die gestapelte Kondensatorentwürfe verwenden, nützlich ist. Zusätzlich zu der Integration der zur Implementierung der Erfindung notwendigen Strukturen und Schaltkreise können in der Technik bekannte Verfahren zur Ausbildung des bzw. der Transistorarrays und zugeordneten Bauelemente verwendet werden, wie in der Technik bekannt ist. Außerdem versteht sich, daß die Erfindung auf mehrere Transistorarrays angewendet werden kann, falls dies gewünscht ist.
  • Eine genaue Überwachung der Schwellenspannung Vt der Bauelemente ist für eine erfolgreiche Implementierung des Verfolgungsschemas der Erfindung wichtig. Der Überwachungszellentransistor(en) der Erfindung ist deshalb vorzugsweise ein Transistor mit einem ähnlichen (oder sogar identischen) Aufbau wie die Transistoren des Speicherarrays. Besonders bevorzugt befinden sich die Überwachungstransistor(en) in einer Umgebung, die der Umgebung der Transistoren des Speicherarrays ähnlich (oder sogar identisch mit dieser) ist. Im Fall eines Speicherarrays, das als Teil eines DRAM-Speicherarrays funktioniert, werden die Überwachungszellentransistoren zum Beispiel bevorzugt als Teil von DRAM-Speicherzellen in einem DRAM-Speicherzellenarray aufgebaut. Gegebenenfalls können die Überwachungszellen in dem tatsächlichen Speicherarray oder möglicherweise in einem Überwachungszellenarray neben dem Speicherarray plaziert werden. Vorzugsweise befinden sich die Überwachungstransistoren in Überwachungszellen, die sich in einem oder mehreren Überwachungsarrays neben dem Speicherarray befinden. Der Gate- und Substratbereich des Überwachungstransistors wird im wesentlichen identisch wie die der Transistoren in dem Produkttransistorarray vorgespannt. Die von dem Überwachungstransistor überwachte Schwellenspannung wird deshalb die Schwellenspannung des Transistors in dem Produktarray widerspiegeln. Das Überwachungsarray muß außerdem etwas modifiziert werden, so daß seine Schwellenspannung physikalisch gemessen werden kann.
  • Vorzugsweise werden mehrere Überwachungszellentransistoren vorgesehen, so daß mindestens zwei (oder zwei Gruppen von) Überwachungszellentransistoren einen Teil einer Spannungsregelungsschaltung für eine gegebene Stromversorgung (Vorspannung) für das Speicherarray bilden. Auf diese Weise werden die tatsächlichen Schwellenspannungen der Überwachungszellentransistoren zum Einstellen der tatsächlichen Stromversorgung für das Speicherarray verwendet. Die Art der Konfiguration der Spannungsregelungsschaltung ist vorzugsweise dergestalt, daß die Ausgangsvorspannung durch die Verwendung der Regelungsschaltung die Ausgangsspannung um einen Bruchteil (<1) der tatsächlichen Überwachungstransistorspannung einstellt. Wenn also zum Beispiel der gewünschte Bruchteil für beide Vorspannungen Vbb und Vnwl 0,5 betrüge, dann wäre die Einstellung bezüglich einer Änderung der Schwellenspannung des Überwachungstransistors von 200 mV eine 100-mV-Korrektur bezüglich der Vbb-Einstellung und eine 100-mV-Korrektur bezüglich der Vnwl-Einstellung. Der genaue Teil der Schwellenspannung des Transistors der zu dem Spannungsregelungsvorgang einen Beitrag leistet kann durch die Konfiguration von Widerständen in der Schaltung oder durch andere Mittel, die Durchschnittsfachleuten mit grundliegenden Kenntnissen aus dem Inhalt der vorliegenden Anmeldung ersichtlich sein werden, eingestellt werden. Der gewünschte Einstellbruchteil kann abhängig von der zuzuführenden Vorspannung, der Anwendung des das Speicherarray enthaltenden Produkts, oder um eine bestimmte andere Aufgabe zu erfüllen, modifiziert werden. Für Speicherzellenarrays werden die Teil (e) vorzugsweise so gewählt, daß ein verbesserter Betriebsbereich der Einstellung der Vorspannungen, ein verringerter Stromverbrauch, verminderte Bauelementebelastung, eine verbesserte Gesamtspeicherungszeit der Speicherzellen in dem Array oder andere gewünschte Vorteile erzielt werden.
  • Vorzugsweise ist das Gate mindestens eines der Speicherzellentransistor(en) mit der internen Stromversorgung (Vint) oder einer anderen geeigneten Stromquelle verbunden. Die Erfindung ist nicht auf eine spezifische Spannungsreglerschaltungskonfiguration beschränkt. Ein bevorzugtes Spannungsreglerschaltungslayout ist in 2 gezeigt. In dem Schaltungslayout von 2 ist eine Stromquelle (Vint) mit dem Gate-Anschluß 104 und dem Drain-Anschluß 106 des ersten Überwachungstransistors 108 verbunden. Der andere Source-Anschluß 110 der Überwachungszelle 108 ist mit dem ersten Anschluß eines ersten Widerstands (R1) 112 verbunden. Der zweite Anschluß des Widerstands 112 ist mit dem Anschluß 114 und über diesen mit dem ersten Eingang 122 eines Differenzverstärkers 124 und außerdem mit dem Drain-Anschluß 116 und dem Gate-Anschluß 118 des zweiten Überwachungstransistors 120 verbunden. Einem zweiten Eingang 126 des Differenzverstärkers 124 wird eine Referenzspannung (Vref) zugeführt. Vorzugsweise ist die Referenzspannung unempfindlich gegenüber der Spannungsversorgung und der Chiptemperatur. Die Referenzspannung kann aus einer herkömmlichen Bandabstandsreferenzschaltung oder einer Konstantspannungsquelle erzeugt werden. Der Source-Anschluß 127 des zweiten Überwachungsbauelements 118 ist mit dem ersten Anschluß eines zweiten Widerstands (R2) 128 verbunden. Der zweite Anschluß des zweiten Widerstands 128 ist mit dem Ausgang 134 eines Spannungsgenerators 130 verbunden. Der Knoten 134 ist außerdem mit einer internen Spannungsversorgung des Speicherarrays verbunden. Der Spannungsgenerator wird durch das Ausgangssignal des Differenzverstärkers 124 gesteuert. Somit wird eine Rückkopplungsregelschleife vom Ausgang des Differenzverstärkers 124 zu dem Generator 130 und zurück zum Eingang des Differenzverstärkers 126 durch die Spannungsreglerschaltung gebildet.
  • Unter Verwendung der obigen Schaltung würde die (allgemein als Vb bezeichnete) Vorspannung, die dem Array zugeführt wird, der nachfolgenden Gleichung (1) genügen, vorausgesetzt, daß die Transistoren der ersten und der zweiten Überwachungszelle ungefähr gleiche Schwellenspannungen aufweisen: Vb = Vref[(R2/R1) +1] + Vt [(R2/R1) – 1] + (R2/R1) Vint (1)wobei Vt die tatsächliche Schwellenspannung der Überwachungstransistoren ist. R1, R2 und Vref können auf der Grundlage anfänglicher Entwurfsparameter und/oder Zielwerte für die zuzuführende Vorspannung (z.B. Vbb, upp, Vnw11, Vb1h und Vbleq usw.) ausgewählt werden. Zum Beispiel können im Fall von Vbb, falls Vref konstant gehalten wird, Werte von R1 und R2 gemäß α[oder R2/R1-1) eingestellt werden, so daß Vbb proportional zu α Vint variiert, wobei α der Teilungsfaktor ist. In diesem Beispiel beträgt für Vint = 2,1 V die nominale Schwellenspannung des Arraybauelements 1,0 V und das Ziel-Vbb beträgt –0,5 V. Um (tatsächliche) eine 1/2-Vt-Einstellung zu erhalten, kann man Vref = 0,95 V setzen. Mit HSPICE-Simulationssoftware (erhältlich von Meta-Soft, Inc., Campbell, Californien) wurden Simulationen erzeugt, die anzeigten, daß Vbb dem Array-Vt zu einem verschiedenen Grad folgen kann. Mit einer Modifikation des Widerstandsverhältnisses kann eine Vbb-Variation erreicht werden, die verschiedenen Bruchteilen der Vt-Variation entspricht. Es wird ganz besonders bevorzugt, daß die zuzuführenden Vorspannung eine Funktion eines bestimmten Bruchteils (weniger als eins) der tatsächlichen Schwellenspannung des Überwachungstransistors ist, was auch als "partielle Einstellung (partial tracking)" bezeichnet wird, um eine übermäßige Korrektur zu vermeiden.
  • Die Vorteile dieser partiellen Einstellung sind besonders auffällig, wenn mindestens zwei Vorspannungen eingestellt werden. Um doppelte Vorspannungen und partielle Einstellung zu erhalten, werden zwei Reglerschaltungen benötigt, wie in 2 gezeigt. Die erste Schaltung wird für den ersten Generator verwendet, um die erste Vorspannung bezüglich des ersten Teils des Vt eines ersten Überwachungstransistors einzustellen. Ähnlich wird die zweite Schaltung für den zweiten Generator verwendet, um die zweite Vorspannung in bezug auf den zweiten Teil des Vt eines zweiten Überwachungstransistors einzustellen. Vnw11 kann beispielsweise auf ähnliche Weise wie die weiter oben beschriebene Einstellung von Vbb eingestellt werden. Die nachfolgende Tabelle zeigt die Vorteile der verbesserten Speicherungszeit (d.h. verringerte Verschlechterung relativ zu der nominalen Speicherungszeit des Bauelements gemäß früherem Entwurf), die mit der partiellen Einstellung von mindestens zwei Vorspannungen (z.B. Vbb und Vnw11) für zwei verschiedene Werte der Abweichung (ΔVt) von der nominalen Schwellenspannung verbunden ist. Das nominale Vt für die Arraytransistoren in dem nachfolgenden Beispiel beträgt 1 V.
  • Figure 00150001
  • Figure 00160001
  • Die Erfindung ermöglicht somit folgendes: (1) genaue Überwachung des Array-Vt (aus dem Vt des entsprechenden Überwachungszellentransistors, und (2) Flexibilität bei der Einstellung der kritischen Arrayvorspannungen, wie zum Beispiel der Substratvorspannung (Vbb) und des negativen Wortleitungs-Low-Pegels (Vnw 11). Auf diese Weise können Ausschußteile (ausfallende oder leistungsbeschränkende Transistoren/Zellen) aufgrund der Vt-Variationen über den Wafer oder über das Los hinweg minimiert werden. Der Gewinn an Speicherzeit beim tatsächlichen Produkt kann deshalb signifikant verbessert werden.
  • Die Erfindung liefert Überwachungs- und Spannungssteuerschaltungen zur Bestimmung einer Schwellenspannung mindestens eines Überwachungstransistors und zum Regeln mindestens einer (einem Transistorarray zuzuführenden) Vorspannung als Reaktion auf die Überwachungstransistorschwellenspannung. Die zu regelnden Vorspannung(en) werden vorzugsweise aus der folgenden Gruppe ausgewählt: Vbb, Vpp, Vnw11, Vblh, und Vbleq. Der Überwachungstransistor befindet sich vorzugsweise in einer Überwachungszelle, die sich in dem Transistorarray oder in einem Array neben dem Transistorarray befindet.
  • Wie bei der bevorzugten Schaltung von 2 werden vorzugsweise mindestens zwei Überwachungstransistoren in die Schaltung integriert, wobei einer der Überwachungstransistoren einen Teil einer Rückkopplungsschleife zu dem Differenzverstärker bildet. Außerdem werden vorzugsweise mindestens zwei Widerstände als ohmsche Last verwendet, wobei das Widerstandsverhältnis der beiden Widerstände den Bruchteil der Überwachungsschwellenspannung steuert, um den die Ausgangsspannung der Schaltung geregelt wird. Obwohl die Spannungsreglerschaltung der Erfindung in einem einfachen Layout gezeigt wurde, versteht sich, daß die Erfindung auch kompliziertere Layouts umfaßt, die im Prinzip dieselbe Funktion der teilweisen Spannungsregelung (partial tracking) durchführen.
  • Die Spannungsreglerschaltung zum Regeln der einem Transistorarray zugeführten Spannung ist beispielsweise eine Schaltung, die folgendes umfaßt:
    • (a) eine Stromversorgung,
    • (b) einen ersten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, die mit der Stromversorgung verbunden sind,
    • (c) einen ersten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des ersten Überwachungstransistors verbunden ist,
    • (d) einen Differenzverstärker mit einem ersten Eingang, der mit einem zweiten Anschluß des ersten Widerstands verbunden ist,
    • (e) eine Referenzspannungsquelle, die mit einem zweiten Eingang des Differenzverstärkers verbunden ist,
    • (f) eine Ladungspumpe mit einem Eingangsanschluß, der mit einem Ausgangsanschluß des Differenzverstärkers verbunden ist,
    • (g) einen zweiten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, die mit dem zweiten Anschluß des ersten Widerstands verbunden sind,
    • (h) einen zweiten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des zweiten Überwachungstransistors verbunden ist,
    • (i) einen Ausgangsanschluß, der einen Ausgang der Ladungspumpe und einen zweiten Anschluß des zweiten Widerstands verbindet, wodurch eine Rückkopplungsschleife vom Ausgang des Differenzverstärkers zum ersten Eingang des Differenzverstärkers gebildet wird, wobei die Rückkopplungsschleife die Ladungspumpe, den zweiten Widerstand und den zweiten Überwachungstransistor enthält, und
    • (j) eine Ausgangsverbindung von dem Ausgangsanschluß zu dem Transistorarray.
  • Die Erfindung umfaßt Transistorarraybauelemente, umfassend:
    • (a)ein Array von Transistoren,
    • (b) eine erste Stromversorgung zum Liefern einer ersten Vorspannung an das Array,
    • (c) eine erste Spannungsreglerschaltung zur Regelung der ersten Vorspannung,
    • (d) Schaltungen zum Kommunizieren zu und von dem Array und
    • (e) eine erste Überwachungszelle, die einen ersten Überwachungszellentransistor umfaßt, wobei der erste Überwachungszellentransistor einen Teil der ersten Spannungsreglerschaltung bildet, wodurch die erste Vorspannung mit einem Bruchteil einer Schwellenspannung des ersten Überwachungszellentransistors moduliert wird, wobei der Bruchteil kleiner als eins ist.
  • Bevorzugt enthält das Bauelement mehrere Stromversorgungen jeweils zur Bereitstellung einer getrennten Vorspannung für das Transistorarray. Außerdem enthält das Bauelement vorzugsweise Spannungsregelungsschaltungen für mindestens zwei der Stromversorgungen, wobei jede Regelungsschaltung vorzugsweise mindestens zwei Überwachungszellentransistoren enthält, die ein teilweises Einstellen der zugeführten Spannung auf der Grundlage der Überwachungstransistorschwellenspannung ermöglichen.
  • Mit Bezug auf 3 ist ein Transistorarray 200 mit einem oder mehreren Überwachungstransistoren ausgestattet, die sich in einem Überwachungsarray 210 neben dem Transistorarray in einer Region 250 des Chips befinden. Außerdem sind in der Region 250 Leistungsgeneratoren vorgesehen, die Leistungen 220, 230 und 240 zur Bereitstellung von Vorspannungen für das Array 200 liefern. Die Schaltkreise mindestens einer und bevorzugt mindestens zweier der Vorspannungsversorgungen enthalten (nicht gezeigte) Verbindungen mit Transistoren in dem Überwachungsarray 210. Gegebenenfalls können mehrere Überwachungsarrays verwendet werden. Außerdem kann sich das Überwachungsarray bzw. können sich die Überwachungsarrays an einer beliebigen zweckmäßigen Position relativ zu den anderen Entwurfselementen des Chips befinden, um die verfügbare Chipfläche auszufüllen. Es kann möglich sein, die Überwachungszellentransistoren in dem tatsächlichen Bauelementetransistorarray anzuordnen, obwohl dies im allgemeinen weniger bevorzugt ist, da es dem Transistorarraylayout eine zusätzliche Entwurfseinschränkung auferlegen könnte.
  • Mit Bezug auf 4 ist ein Teil des Überwachungsarrays 210 gezeigt. Vorzugsweise ist die Umgebung der Transistoren in dem Überwachungsarray den Transistoren des Bauelementetransistorarrays so ähnlich wie möglich. Wenn das Array eine Bank von Trench-Kondensator-DRAM-Speicherzellen ist, enthält das Überwachungsarray 210 also vorzugsweise aktive Bereiche 410, Wortleitungen 457, 459, 480 und Trench-Kondensatoren 420 ähnlich denen, die in einem Trench-Kondensator-Zellen-DRAM-Speicherarray anzutreffen wären. Gegebenenfalls könnte das Überwachungsarray 210 auch (nicht gezeigte) Bitleitungen und andere Merkmale eines Speicherarrays enthalten, solange sie die Fähigkeit der Überwachungstransistoren, zu arbeiten, nicht beeinträchtigen.
  • Ein Überwachungszellentransistor 300 wird gebildet, indem zwei aktive Bereiche 410 verbunden werden, um einen längeren aktiven Bereich 411 zu bilden. Der Transistor 300 besitzt einen Source/Drain-Kontakt 426, ein Gate 455 und einen zweiten Source/Drain-Kontakt 450. Der Kontakt 450 wäre nicht der normale Ort für einen Source/Drain-Kontakt relativ zu dem Gate 455 (falls das Gate 455 z.B. Teil einer DRAM-Speicherzelle wäre), er wird jedoch zu einem effektiven Source/Drain-Bereich durch Vorspannen der Wortleitungen 480, wodurch das Gate 460 effektiv zu einem Leiter wird und der Teil zwischen dem Gate 455 und dem Kontakt 450 als ein Ersatzwiderstand 480a dargestellt werden kann, der in der Ersatzschaltungsdarstellung unten in 4 gezeigt ist. Im allgemeinen wird der Ersatzwiderstand 480a im Vergleich zu dem Betrieb des Überwachungstransistors 300 und im Vergleich zu den Widerständen, wie zum Beispiel R1 und R2 der Schaltung von 2, vernachlässigbar angesehen.
  • Beim Betrieb als Überwachungszelle, wie zum Beispiel bei der Zelle 108 von 2, könnten das Gate 455 und ein Source/Drain-Kontakt 426 durch Verbinden mit Vint oder einer anderen geeigneten Spannungsquelle vorgespannt werden. Der Kontakt 450 würde dann mit einem in 4 nicht gezeigten Widerstand R1 verbunden. In dem Überwachungsarray könnte eine zusätzliche Überwachungszelle konfiguriert werden, um als Überwachungszelle 120 der Schaltung von 2 zu dienen. Zusätzlich könnte das Überwachungsarray 210 zusätzliche Überwachungszellen enthalten, um als Teil der Spannungsregelungsschaltungen für andere Vorspannungsversorgungen für das Speicherarray 200 zu dienen.
  • Wie bereits erwähnt, ist die Erfindung mit Ausnahme des Vorhandenseins der Überwachungstransistoren mit geeigneter Verbindung zu den entsprechenden Spannungsregelungsschaltkreisen, um das in der Erfindung beschriebene sogenannte partial tracking zu erzielen, nicht auf eine spezifische Bauelementekonfiguration beschränkt.

Claims (29)

  1. Verfahren zum Regeln mindestens einer einem Transistorarray zugeführten Vorspannung, mit den folgenden Schritten: (a) Bereitstellen mindestens eines Überwachungstransistors, (b) Vorspannen des bzw. der im Schritt (a) bereitgestellten Überwachungstransistors bzw. Überwachungstransistoren, um eine erste Überwachungsschwellenspannung zu bestimmen, und (c) Einstellen einer ersten Vorspannung aus einen ersten Bruchteil der ersten Überwachungsschwellenspannung, wobei der erste Teil kleiner als eins ist.
  2. Verfahren nach Anspruch 1, wobei im Schritt (a) eine erste Vielzahl von Überwachungstransistoren vorgesehen wird.
  3. Verfahren nach Anspruch 1, mit den folgenden Schritten: (d) Bereitstellen mindestens eines zusätzlichen Überwachungstransistors, (e) Vorspannen des im Schritt (d) bereitgestellten zusätzlichen Überwachungstransistors bzw. der im Schritt bereitgestellten zusätzlichen Überwachungstransistoren, um eine zweite Überwachungsschwellenspannung zu bestimmen, und (f) Einstellen einer zweiten Vorspannung mit einem zweiten Bruchteil der zweiten Überwachungsschwellenspannung, wobei der zweite Bruchteil kleiner als eins ist.
  4. Verfahren nach Anspruch 1, wobei der erste Bruchteil etwa 0,4 bis 0,6 beträgt.
  5. Verfahren nach Anspruch 4, wobei der erste Bruchteil etwa 0,5 beträgt.
  6. Verfahren nach Anspruch 3, wobei der erste und der zweite Bruchteil insgesamt etwa 0,9 bis 1,1 betragen.
  7. Verfahren nach Anspruch 6, wobei die Bruchteile insgesamt etwa 1,0 betragen.
  8. Verfahren nach Anspruch 1, wobei der erste Bruchteil durch ein Verhältnis zweier Widerstandswerte bestimmt wird.
  9. Verfahren nach Anspruch 1, wobei die Vorspannung aus der folgenden Gruppe ausgewählt wird: Substratvorspannung, Boost-Wortleitungsvorspannung, Negativ-Wortleitungs-Low-Vorspannung, die Bitleitungs-High-Vorspannung und Bitleitungs-Low-Vorspannung.
  10. Verfahren nach Anspruch 1, wobei der Einstellschritt (c) folgendes umfaßt: Bereitstellen einer Spannungsregelungsschaltung zum Liefern der ersten Vorspannung an das Array, wobei die Schaltung einen Differenzverstärker und eine Ladungspumpe enthält, wobei der Differenzverstärker die erste Überwachungsschwellenspannung als Eingangssignal empfängt und die Funktionsweise der Ladungspumpe steuert.
  11. Verfahren nach Anspruch 10, wobei der Einstellschritt (c) weiterhin folgendes umfaßt: Bereitstellen einer Referenzspannung als ein zweites Eingangssignal für den Differenzverstärker.
  12. Verfahren nach Anspruch 11, wobei die Referenzspannung aus einer Bandabstandsreferenzschaltung bereitgestellt wird.
  13. Verfahren nach Anspruch 1, wobei das Transistorarray ein DRAM-Array ist.
  14. Verfahren nach Anspruch 1, wobei das Transistorarray ein eingebettetes DRAM-Array ist.
  15. Ein Transistorarraybauelement, umfassend: (a)ein Array von Transistoren, (b) eine erste Stromversorgung zum Liefern einer ersten Vorspannung an das Array, (c) eine erste Spannungsreglerschaltung zur Regelung der ersten Vorspannung, (d) Schaltungen zum Kommunizieren zu und von dem Array und (e) eine erste Überwachungszelle, die einen ersten Überwachungszellentransistor umfaßt, wobei der erste Überwachungszellentransistor einen Teil der ersten Spannungsreglerschaltung bildet, wodurch die erste Vorspannung mit einem Teil einer Schwellenspannung des ersten Überwachungszellentransistors moduliert wird, wobei der Teil kleiner als eins ist.
  16. Das Transistorarraybauelement nach Anspruch 15 mit einer ersten Vielzahl von Überwachungstransistoren, einschließlich des ersten Überwachungszellentransistors, wobei mindestens zwei der ersten Vielzahl von Überwachungstransistoren einen Teil der ersten Spannungsreglerschaltung bilden.
  17. Transistorarraybauelement nach Anspruch 15, weiterhin umfassend: (f) eine zweite Spannungsreglerschaltung zur Regelung einer dem Array zuzuführenden zweiten Vorspannung und (g) eine zweite Überwachungszelle, die einen zweiten Überwachungszellentransistor umfaßt, wobei der zweite Überwachungszellentransistor einen Teil der zweiten Spannungsreglerschaltung bildet, wodurch die zweite Vorspannung durch einen zweiten Teil einer Schwellenspannung des zweiten Überwachungszellentransistors moduliert wird, wobei der zweite Teil kleiner als eins ist.
  18. Transistorarraybauelement nach Anspruch 17 mit einer ersten und einer zweiten Vielzahl von Überwachungstransistoren, wobei die Vielzahlen jeweils den ersten und den zweiten Überwachungszellentransistor enthalten, wobei mindestens zwei der ersten Vielzahl von Überwachungstransistoren einen Teil der ersten Spannungsreglerschaltung bilden und mindestens zwei der zweiten Vielzahl von Überwachungstransistoren einen Teil der zweiten Spannungsreglerschaltung bilden.
  19. Transistorarraybauelement nach Anspruch 15, wobei die Transistoren des Arrays Teil eines Speicherzellenarrays sind.
  20. Transistorarraybauelement nach Anspruch 15, wobei der erste Überwachungstransistor eine Schwellenspannung aufweist, die eine Schwellenspannung der Transistoren des Arrays darstellt.
  21. Transistorarraybauelement nach Anspruch 19, wobei der erste Überwachungstransistor mit mindestens einem Speicherkondensator verbunden ist:
  22. Transistorarraybauelement nach Anspruch 15, wobei sich der erste Überwachungstransistor in dem Transistorarray befindet.
  23. Transistorarraybauelement nach Anspruch 15, wobei sich der erste Überwachungstransistor in einem Überwachungsarray neben dem Transistorarray befindet.
  24. Spannungsreglerschaltung zum Regeln einer einem Transistorarray zugeführten Spannung, wobei die Reglerschaltung folgendes umfaßt: (a)eine Stromversorgung, (b) einen ersten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, die mit der Stromversorgung verbunden sind, (c) einen ersten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des ersten Überwachungstransistors verbunden ist, (d) einen Differenzverstärker mit einem ersten Eingang, der mit einem zweiten Anschluß des ersten Widerstands verbunden ist, (e) eine Referenzspannungsquelle, die mit einem zweiten Eingang des Differenzverstärkers verbunden ist, (f) eine Ladungspumpe mit einem Eingangsanschluß, der mit einem Ausgangsanschluß des Differenzverstärkers verbunden ist, (g) einen zweiten Überwachungstransistor mit einem Gate- und einem Drain-Anschluß, die mit dem zweiten Anschluß des ersten Widerstands verbunden sind, (h) einen zweiten Widerstand mit einem ersten Anschluß, der mit einem Source-Anschluß des zweiten Überwachungstransistors verbunden ist, (i) einen Ausgangsanschluß, der einen Ausgang der Ladungspumpe und einen zweiten Anschluß des zweiten Widerstands verbindet, wodurch eine Rückkopplungsschleife vom Ausgang des Differenzverstärkers zum ersten Eingang des Differenzverstärkers gebildet wird, wobei die Rückkopplungsschleife die Ladungspumpe, den zweiten Widerstand und den zweiten Überwachungstransistor enthält, und (j) eine Ausgangsverbindung von dem Ausgangsanschluß zu dem Transistorarray.
  25. Spannungsreglerschaltung nach Anspruch 24, wobei sich die Überwachungstransistoren in einem Speicherzellenarray befinden.
  26. Spannungsreglerschaltung nach Anspruch 24, wobei die Überwachungstransistoren eine Schwellenspannung aufweisen, die eine Schwellenspannung der Transistoren des Arrays darstellt.
  27. Spannungsreglerschaltung nach Anspruch 24, wobei jeder der Überwachungstransistoren mit mindestens einem Speicherkondensator verbunden ist.
  28. Spannungsreglerschaltung nach Anspruch 24, wobei sich die Überwachungstransistoren in dem Transistorarray befinden.
  29. Spannungsreglerschaltung nach Anspruch 24, wobei sich die Überwachungstransistoren in einem Überwachungsarray neben dem Transistorarray befinden.
DE60101475T 2000-05-26 2001-05-25 Multigenerator, partielles Matrixschwellspannungsverfolgssystem zur Verbesserung der Datengültigkeitsdauer einer Speichermatrix Expired - Fee Related DE60101475T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US579749 1984-02-13
US09/579,749 US6252806B1 (en) 2000-05-26 2000-05-26 Multi-generator, partial array Vt tracking system to improve array retention time
PCT/US2001/017267 WO2001093271A2 (en) 2000-05-26 2001-05-25 MULTI-GENERATOR, PARTIAL ARRAY Vt, TRACKING SYSTEM TO IMPROVE ARRAY RETENTION TIME

Publications (2)

Publication Number Publication Date
DE60101475D1 DE60101475D1 (de) 2004-01-22
DE60101475T2 true DE60101475T2 (de) 2004-11-25

Family

ID=24318195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60101475T Expired - Fee Related DE60101475T2 (de) 2000-05-26 2001-05-25 Multigenerator, partielles Matrixschwellspannungsverfolgssystem zur Verbesserung der Datengültigkeitsdauer einer Speichermatrix

Country Status (6)

Country Link
US (1) US6252806B1 (de)
EP (1) EP1287529B8 (de)
KR (1) KR100843793B1 (de)
DE (1) DE60101475T2 (de)
TW (1) TW509947B (de)
WO (1) WO2001093271A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381182B1 (en) * 2000-09-13 2002-04-30 Infineon Technologies Ag Combined tracking of WLL and VPP low threshold voltage in DRAM array
US6930930B2 (en) * 2002-11-06 2005-08-16 Infineon Technologies Ag Using isolated p-well transistor arrangements to avoid leakage caused by word line/bit line shorts
US7073100B2 (en) * 2002-11-11 2006-07-04 International Business Machines Corporation Method for testing embedded DRAM arrays
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US20070164371A1 (en) * 2005-12-29 2007-07-19 Tschanz James W Reliability degradation compensation using body bias
KR101498669B1 (ko) * 2007-12-20 2015-03-19 삼성전자주식회사 반도체 메모리 시스템 및 그것의 액세스 방법
US8391094B2 (en) 2009-02-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and operating methods thereof
US8279686B2 (en) 2009-02-10 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and methods for providing bit line equalization voltages
US8912065B2 (en) 2012-06-15 2014-12-16 Nanya Technology Corporation Method of fabricating semiconductor device
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US9229463B2 (en) * 2013-05-02 2016-01-05 Nanya Technology Corporation Voltage tracking circuit
US9418761B2 (en) * 2014-12-12 2016-08-16 Intel Corporation Apparatus for boosting source-line voltage to reduce leakage in resistive memories
KR102463921B1 (ko) * 2016-02-19 2022-11-07 에스케이하이닉스 주식회사 넓은 동작 영역을 갖는 불휘발성 메모리 소자
US11404140B2 (en) * 2021-01-04 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and memory device with increased read and write margin

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
US4791613A (en) 1983-09-21 1988-12-13 Inmos Corporation Bit line and column circuitry used in a semiconductor memory
US4752699A (en) * 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
US5006974A (en) * 1987-12-24 1991-04-09 Waferscale Integration Inc. On-chip high voltage generator and regulator in an integrated circuit
JP2776549B2 (ja) * 1989-04-03 1998-07-16 日本電気アイシーマイコンシステム 株式会社 半導体集積回路
US5120993A (en) * 1990-02-05 1992-06-09 Texas Instruments Incorporated Substrate bias voltage detection circuit
US5220534A (en) * 1990-07-31 1993-06-15 Texas Instruments, Incorporated Substrate bias generator system
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US5424985A (en) 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
US5465232A (en) 1994-07-15 1995-11-07 Micron Semiconductor, Inc. Sense circuit for tracking charge transfer through access transistors in a dynamic random access memory
JP3614546B2 (ja) * 1995-12-27 2005-01-26 富士通株式会社 半導体集積回路
JPH10111317A (ja) 1996-10-07 1998-04-28 Shin Etsu Polymer Co Ltd 半導体ウエハーの検査方法
US5753551A (en) 1996-11-25 1998-05-19 Vanguard International Semiconductor Corporation Memory cell array with a self-aligned, buried bit line
US5834966A (en) * 1996-12-08 1998-11-10 Stmicroelectronics, Inc. Integrated circuit sensing and digitally biasing the threshold voltage of transistors and related methods
JPH10302464A (ja) 1997-02-28 1998-11-13 Toshiba Corp 半導体集積回路とその電源電圧降圧回路
US6016072A (en) 1998-03-23 2000-01-18 Vanguard International Semiconductor Corporation Regulator system for an on-chip supply voltage generator
JP3688899B2 (ja) * 1998-09-08 2005-08-31 株式会社東芝 半導体集積回路装置
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
US6049495A (en) 1999-02-03 2000-04-11 International Business Machines Corporation Auto-programmable current limiter to control current leakage due to bitline to wordline short

Also Published As

Publication number Publication date
TW509947B (en) 2002-11-11
WO2001093271A2 (en) 2001-12-06
KR20030007693A (ko) 2003-01-23
KR100843793B1 (ko) 2008-07-03
DE60101475D1 (de) 2004-01-22
US6252806B1 (en) 2001-06-26
EP1287529B1 (de) 2003-12-10
WO2001093271A3 (en) 2002-05-30
EP1287529A2 (de) 2003-03-05
EP1287529B8 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
DE60101475T2 (de) Multigenerator, partielles Matrixschwellspannungsverfolgssystem zur Verbesserung der Datengültigkeitsdauer einer Speichermatrix
DE4331895C2 (de) Schaltung zum Halten einer Spannung
DE3710865C2 (de)
DE4332452C2 (de) Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung
DE4343722C2 (de) Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet
DE602005002036T2 (de) Temperatursensor-schema
DE4115082C2 (de) Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung
DE4402433C2 (de) Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen
DE602005005421T2 (de) Halbleitervorrichtung mit Schaltung zum Kompensieren von Leckstrom
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE102018121817A1 (de) Resistive Speichervorrichtung mit einer Referenzzelle und Verfahren zum Steuern einer Referenzzelle
DE60006162T2 (de) Hochleistungs cmos wortleitungstreiber
DE60101047T2 (de) Wortleitungstreiber für flash speicher in lesemodus
DE102020126502A1 (de) Speichervorrichtung
DE10220561A1 (de) Generator, Pegeldetektor und Reglereinheit für negative Spannungen und zugehörige Betriebsverfahren für ein Halbleiterspeicherbauelement
DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE102019129096A1 (de) Ladungspumpensystem
DE19813707C2 (de) Spannungspegelumformschaltung
DE10253872A1 (de) Speicherbauelement mit Abtastverstärkerschaltung
DE60103534T2 (de) Generatorschema und schaltung zur kompensierung von spannungsabfall über speisespannungschaltungen in chips
DE3430972C2 (de) Integrierte Schaltung
DE10106767A1 (de) Spannungsdetektionsschaltung und Anhebespannungspegel-Bereitstellungsverfahren für ein Halbleiterspeicherbauelement
DE102009050641B4 (de) Überwachungsstruktur und Verfahren zum Überwachen einer Änderung eines Speicherinhalts

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee