DE4438658A1 - Halbleitereinrichtung und Verfahren zum Herstellen derselben - Google Patents
Halbleitereinrichtung und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE4438658A1 DE4438658A1 DE4438658A DE4438658A DE4438658A1 DE 4438658 A1 DE4438658 A1 DE 4438658A1 DE 4438658 A DE4438658 A DE 4438658A DE 4438658 A DE4438658 A DE 4438658A DE 4438658 A1 DE4438658 A1 DE 4438658A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon oxide
- film
- insulating layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 228
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 181
- 238000005530 etching Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 41
- 239000010410 layer Substances 0.000 description 276
- 238000009792 diffusion process Methods 0.000 description 101
- 239000011229 interlayer Substances 0.000 description 62
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 19
- 230000000694 effects Effects 0.000 description 19
- 238000009413 insulation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920003255 poly(phenylsilsesquioxane) Polymers 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 235000005505 Ziziphus oenoplia Nutrition 0.000 description 1
- 244000104547 Ziziphus oenoplia Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleitereinrich
tung und ein Verfahren zum Herstellen derselben und insbe
sondere eine Halbleitereinrichtung, die eine große Durch
bruchspannung benötigt, und ein Verfahren zum Herstellen
derselben.
Eine Halbleitereinrichtung des Typs mit großer Durchbruch
spannung ist unter anderem dadurch gekennzeichnet, daß sie
eine große Schaltgeschwindigkeit aufweist, daß sie über
einen großen Bereich sicher in Betrieb ist und daß sie
Paralleloperationen leicht gestattet. Aus diesen Gründen hat
sich in letzter Zeit die Aufmerksamkeit sowohl auf der
artige Halbleitereinrichtungen des Typs mit großer Durch
bruchspannung als auch auf Bipolartransistoren und Thyristo
ren als Leistungsschalteinrichtungen und dergleichen gerich
tet.
Als herkömmliche Halbleitereinrichtung wird im folgenden
eine Diode des Typs mit großer Durchbruchspannung beschrie
ben werden.
Fig. 18A ist eine Querschnittsansicht, welche den Aufbau
der herkömmlichen Halbleitereinrichtung schematisch dar
stellt. Fig. 18B ist eine schematische Draufsicht in der
Richtung des Pfeils A₂ in Fig. 18B.
Unter Bezugnahme auf die Fig. 18A und 18B sind eine epi
taktische n--Schicht 3 und ein p⁺-Diffusionsgebiet 5 auf
einer Oberfläche eines p-Typ-Halbleitersubstrats 1 gebildet.
Zweidimensional betrachtet bildet dieses p⁺-Diffusionsgebiet
5 eine ringförmige Struktur, die die epitaktische n--Schicht
3 umgibt.
Ein n⁺-Diffusionsgebiet 7 ist an der Oberfläche der epitak
tischen n--Schicht 3 gebildet.
Auf der Oberfläche der epitaktischen n--Schicht 3 und des
p⁺-Diffusionsgebiets 5 ist ein Siliziumoxidfilm 9 gebildet.
Ein Kontaktloch 9a, das einen Abschnitt der Oberfläche des
p⁺-Diffusionsgebiets 5 freilegt, und ein Kontaktloch 9b, das
einen Abschnitt der Oberfläche des n⁺-Diffusionsgebiets 7
freilegt, sind in diesem Siliziumoxidfilm 9 gebildet.
Eine erste Elektrodenschicht 11 ist so gebildet, daß sie
durch das Kontaktloch 9a mit dem p⁺-Diffusionsgebiet 5 in
Kontakt ist. Diese erste Elektrodenschicht 11 ist so gebil
det, daß sie, zweidimensional betrachtet, eine ringförmige
Struktur längs der Kontur des p⁺-Diffusionsgebiets 5 hat.
Ferner ist eine zweite Elektrode 13 derart gebildet, daß sie
durch das Kontaktloch 9b mit dem n⁺-Diffusionsgebiet 7 in
Kontakt ist.
Ein Zwischenschicht-Isolierfilm 401 ist so gebildet, daß er
die erste Elektrodenschicht 11 und die zweite Elektroden
schicht 13 bedeckt. Dieser Zwischenschicht-Isolierfilm 401
besteht aus einer einzelnen Schicht eines Siliziumoxidfilms
und ist so gebildet, daß er eine etwa einheitliche Filmdicke
T₁ aufweist. Ein Durchgangsloch 401a ist im Zwischenschicht-
Isolierfilm 401 so gebildet, daß es die zweite Elektroden
schicht 13 erreicht. Dieses Durchgangsloch 401a umfaßt ein
Loch 401b, das durch isotropes Ätzen geöffnet wird, und ein
Loch 401c, das durch anisotropes Ätzen gebildet wird. Eine
Zwischenverbindungsschicht 19 ist so gebildet, daß sie mit
der zweiten Elektrodenschicht 13 durch dieses Durchgangsloch
401a in Kontakt ist und daß sie der ersten Elektrodenschicht
11 gegenüberliegt, wobei der Zwischenschicht-Isolierfilm 401
dazwischen ist.
Außerdem wird das n⁺-Diffusionsgebiet 7 durch Implantation
von Arsen und das p⁺-Diffusionsgebiets 5 durch Implantation
von Bor gebildet.
Hier bedeutet n-, daß die Menge von implantierten n-Typ-
Störstellen relativ klein ist, und n⁺ und p⁺ bedeutet, daß
die Menge von implantierten n-Typ- bzw. p-Typ-Störstellen
relativ groß ist.
Ein Verfahren zum Herstellen der herkömmlichen Halbleiter
einrichtung wird nun beschrieben werden.
Die Fig. 19 bis 25 sind schematische Querschnitte, welche
das Verfahren zum Herstellen der herkömmlichen Halbleiter
einrichtung in der Abfolge der auszuführenden Schritte dar
stellen. Unter Bezugnahme auf Fig. 19 wird zunächst eine
epitaktische n--Schicht 3 auf der Oberfläche eines p-Typ-
Halbleitersubstrats 1 gebildet. Auf der Oberfläche dieser
epitaktischen n--Schicht 3 wird ein dünner Siliziumoxidfilm
(nicht dargestellt) gebildet, welcher in einer gewünschten
Form strukturiert ist. Unter Verwendung dieses dünnen Sili
ziumoxidfilms als Maske wird eine Abscheidung von Bor (B)
ausgeführt, so daß das Bor in die epitaktische n--Schicht 3
diffundiert wird. Somit wird ein p⁺-Diffusionsgebiet 5 ge
bildet, welches die epitaktische n--Schicht 3 in einer ring
förmigen Anordnung umgibt. Der dünne Siliziumoxidfilm wird
dann entfernt.
Unter Bezugnahme auf Fig. 20 wird ein dünner Siliziumoxid
film 421 auf der Oberfläche derjenigen epitaktischen n--
Schicht 3 gebildet, in welcher das p⁺-Diffusionsgebiet 5
gebildet worden ist. Dieser dünne Siliziumoxidfilm 421 wird
durch Fotolithografie und Ätzen strukturiert, um eine vorbe
stimmte Form zu erreichen. Unter Verwendung dieses struktu
rierten Siliziumoxidfilms 421 als Maske wird eine n-Typ-
Störstelle in die epitaktische n--Schicht 3 implantiert.
Durch Diffusion und Aktivierung dieser n-Typ-Störstelle wird
eine n⁺-Diffusionsschicht 7 an der Oberfläche der epitakti
schen n--Schicht 3 gebildet. Der Siliziumoxidfilm wird dann
entfernt.
Unter Bezugnahme auf Fig. 21 wird ein Siliziumoxidfilm 9
auf der Oberfläche der epitaktischen n--Schicht 3 und des
p⁺-Diffusionsgebiets 5 gebildet. Ein Fotoresist 423a wird
auf die ganze Oberfläche dieses Siliziumoxidfilms 9 aufge
bracht und dann einer Belichtung und einer Entwicklung
unterzogen. Auf diese Weise wird ein Resistmuster 423a mit
einem Lochmuster über dem p⁺-Diffusionsgebiet 5 und dem n⁺-
Diffusionsgebiet 7 gebildet. Unter Verwendung dieses Resist
musters 423a als Maske wird der Siliziumoxidfilm 9 anisotrop
geätzt, wodurch Kontaktlöcher 9a und 9b gebildet werden. Von
dem Kontaktloch 9a wird ein Abschnitt der Oberfläche des p⁺-
Diffusionsgebiets 5 freigelegt. Ein Abschnitt der Oberfläche
des n⁺-Diffusionsgebiets 7 wird durch das Kontaktloch 9b
freigelegt. Anschließend wird das Resistmuster 423a ent
fernt.
Unter Bezugnahme auf Fig. 22 wird ein AlSi-Film (Aluminium-
Silizium-Film) auf der ganzen Oberfläche des Siliziumoxid
films 9 durch Sputtern gebildet. Dann wird der AlSi-Film
durch Fotolithografie und Ätzen in einer gewünschten Form
strukturiert. Auf diese Weise wird eine erste Elektroden
schicht 11 so gebildet, daß sie durch das Kontaktloch 9a mit
der p⁺-Diffusionsschicht 5 in Kontakt ist, und zweidimensio
nal betrachtet wird sie eine ringförmige Anordnung darstel
len. Gleichzeitig wird ferner eine zweite Elektrodenschicht
13 so gebildet, daß sie durch das Kontaktloch 9b mit dem n⁺-
Diffusionsgebiet 7 in Kontakt ist.
Unter Bezugnahme auf Fig. 23 wird ein aus einer einzelnen
Schicht eines dicken Siliziumfilms bestehender Zwischen
schicht-Isolierfilm 401 auf der ganzen Oberfläche des Sili
ziumoxidfilms 9 beispielsweise mittels eines Plasmas gebil
det, derart daß er die erste Elektrodenschicht 11 und die
zweite Elektrodenschicht 13 mit einer etwa einheitlichen
Filmdicke bedeckt.
Unter Bezugnahme auf Fig. 24 wird ein Fotoresist 423b auf
die ganze Oberfläche des Zwischenschicht-Isolierfilms 401
aufgebracht und dann einer Belichtung und einer Entwicklung
unterzogen. Auf diese Weise wird das Resistmuster 423b mit
einem Lochmuster über der zweiten Elektrodenschicht 13 ge
bildet. Unter Verwendung dieses Resistmusters 423b als Maske
wird ein isotropes Ätzen am Zwischenschicht-Isolierfilm 401
ausgeführt. Somit wird die sich am Bodenabschnitt des Loch
musters selbst freilegende Oberfläche des Zwischenschicht-
Isolierfilms 401 isotrop geätzt und ein Loch 401b gebildet.
Danach wird solange ein anisotropes Ätzen ausgeführt, bis
die Oberfläche der zweiten Elektrodenschicht 13 freigelegt
ist, wobei noch immer das Resistmuster 423b als Maske ver
wendet wird. Dieses Ätzen führt zur Bildung eines zweiten
Loches 401c am Bodenabschnitt des ersten Loches 401b. Dieses
erste Loch 401b und dieses zweite Loch 401c bilden ein
Durchgangsloch 401a. Das Resistmuster 423b wird dann ent
fernt.
Unter Bezugnahme auf Fig. 25 wird ein AlSi-Film (Aluminium-
Silizium-Film) 19 auf der ganzen Oberfläche des ersten
Zwischenschicht-Isolierfilms 401 durch Sputtern gebildet.
Dieser AlSi-Film 19 wird durch Fotolithografie und durch
Ätzen strukturiert. Dieses Strukturieren führt zur Bildung
einer Zwischenverbindungsschicht 19, welche mittels des
Durchgangsloches 401a mit der zweiten Elektrodenschicht 13
in Kontakt kommt und welche der ersten Elektrodenschicht 11
gegenüberliegt, wobei der Zwischenschicht- Isolierfilm 401
dazwischen ist.
Im allgemeinen kann ein industrielles Stromversorgungsnetz
ein Wechselstromnetz mit entweder 200 V oder mit 400 V sein.
Das 200-V-Wechselstromnetz wird hauptsächlich in Japan ver
wendet, und das 400-V-Wechselstromnetz wird hauptsächlich in
Europa verwendet. Durch Gleichrichten wird dieser Wechsel
strom mit 200 V ein Gleichstrom mit 300 V und der Wechsel
strom mit 400 V ein Gleichstrom mit 600 V.
Im Hinblick auf das Vorstehende bedingt das Betreiben einer
IC (integrierten Schaltung) mittels einer Stromversorgung
mit einer Wechselstrom-200-V-Stromversorgung gleichstrom
mäßig eine Durchbruchspannung von 600 V oder mehr für die IC
als Ganzes, wobei berücksichtigt wird, daß eine Wellenspan
nung oder dergleichen angelegt sein wird. Aus dem gleichen
Grund erfordert eine Wechselstrom-400-V-Stromversorgung eine
Durchbruchspannung von 1200 V oder mehr für die gesamte IC.
Bei einer eine Wechselstrom-400-V-Stromversorgung verwenden
den IC gibt es einen Bereich in der IC, in welchem die Span
nung im Bereich von 0 bis 1200 V schwankt. Folglich wird
eine aus diesem Bereich herausgeführte Zwischenverbindung
ebenso ein Potential von 0 bis 1200 V aufweisen. Somit wird
in dem Abschnitt, in welchem sich eine Zwischenverbindung
des Pegels von 0 V und eine Zwischenverbindung, die eine
Potentialzunahme bis zu 1200 V erfahren wird, kreuzen, der
eine Isolierung zwischen den beiden Zwischenverbindungen
vorsehende Zwischenverbindungs-Isolierfilm eine Durchbruch
spannung von wenigstens 1200 V erfordern.
Somit würde bei Berücksichtigung der Unterschiede zwischen
den Standards in den verschiedenen Ländern die Durchbruch
spannung, die für den eine Isolierung zwischen den Zwischen
verbindungsschichten vorsehenden Zwischenschicht-Isolierfilm
erforderlich ist, sehr groß sein.
Folglich ist die Filmdicke T₁ des Zwischenschicht-Isolier
films 401 in dem Gebiet zu vergrößern, in welchem sich die
Zwischenverbindungsschicht 19 und die erste Elektroden
schicht 11 einander gegenüberliegen, wie in Fig. 18A ge
zeigt. Insbesondere darf die Filmdicke T₁ des Zwischen
schicht-Isolierfilms 401 nicht kleiner als 2 µm sein.
Bei der herkömmlichen Halbleitereinrichtung ist jedoch der
ganze Zwischenschicht-Isolierfilm 401 so gebildet, daß er
praktisch eine einheitliche Filmdicke aufweist. Somit hat
sich das Problem ergeben, daß eine Vergrößerung der Film
dicke des Zwischenschicht-Isolierfilms 401 zur Vergrößerung
der Chipgröße führt, was im folgenden detailliert beschrie
ben werden wird.
Unter hauptsächlicher Bezugnahme auf Fig. 18A ist es im
allgemeinen notwendig, das Durchgangsloch 401a im Zwischen
schicht-Isolierfilm 401 vorzusehen, um die Zwischenver
bindungsschicht 19 mit der zweiten Elektrodenschicht 13 zu
verbinden. Wenn die Filmdicke T₁ des Zwischenschicht-Iso
lierfilms 401 vergrößert wird, dann wird auch die Tiefe des
Durchgangslochs vergrößert. Unter der Voraussetzung, daß das
Durchgangsloch nur durch anisotropes Ätzen gebildet wird,
wie in Fig. 26 dargestellt, wird folglich das Schlankheits
verhältnis (Tiefe/Öffnungsweite) eines Durchgangsloches 401d
vergrößert. Die Vergrößerung des Schlankheitsverhältnisses
verschlechtert die Stufenabdeckung der im Durchgangsloch
401d gebildeten Zwischenverbindungsschicht 19. Vor allem
wenn die Zwischenverbindungsschicht 19 durch Sputtern gebil
det wird, besteht die Möglichkeit einer Unterbrechung der
Zwischenverbindungsschicht 19 am Bodenabschnitt des Durch
gangsloches 401d (das heißt im Gebiet R₁), da das Sputtern
eine schlechte Stufenabdeckung ermöglicht.
Ein Verfahren zum Vermeiden dieser Unterbrechung des Films,
bei welchem der Zwischenschicht-Isolierfilm 401 zunächst
isotrop und dann anisotrop geätzt wird, wie in Fig. 24 dar
gestellt, ist bekannt gewesen.
Gemäß diesem Verfahren wird die Seitenwandung des durch iso
tropes Ätzen gebildeten Lochs 401b glatt sein. Somit wird
die Stufenabdeckung der Zwischenverbindungsschicht 19 in
diesem Seitenwandungsabschnitt des Lochs 401b ausreichend
sein.
Ferner bekommt das durch anisotropes Ätzen gebildete Loch
401c eine Tiefe T₂, die um den der Tiefe des ausgeführten
isotropen Ätzens entsprechenden Betrag kleiner gemacht
wurde. Folglich wird das Schlankheitsverhältnis des Lochs
401c kleiner gemacht, und die Stufenabdeckung der Zwischen
verbindungsschicht 19 wird selbst dann ausreichend sein,
wenn sie durch Sputtern gebildet wird.
Auf Grundlage des Vorstehenden kann gemäß dem vorstehend
beschriebenen Verfahren die Stufenabdeckung der Zwischenver
bindungsschicht 19 im Durchgangsloch 401a ausreichend ge
macht werden.
Bei dem vorstehenden Verfahren verursacht jedoch das iso
trope Ätzen eine Vergrößerung einer Abmessung L₃ der Öffnung
des Durchgangslochs 401a. Wenn die Abmessung L₃ der Öffnung
vergrößert wird, dann wird es schwierig sein, die Zwischen
verbindungsschicht zu strukturieren, wenn zum Beispiel die
Durchgangslöcher benachbart zueinander gebildet werden.
Fig. 28 ist ein schematischer Querschnitt, welcher zeigt,
wie die Durchgangslöcher zueinander benachbart ausgebildet
sein können. Fig. 29 dient dem Darstellen der Schwierig
keit, die beim Strukturieren der Zwischenverbindungsschicht
hervorgerufen wird, wenn die Abmessung L₃ der Öffnung ver
größert wird.
Unter Bezugnahme auf Fig. 28 darf zunächst die Tiefe T₂ des
Lochs 401c eine vorgeschriebene Tiefe nicht überschreiten,
um eine ausreichende Stufenabdeckung für die Zwischenver
bindungsschicht 19 im Loch 401c zu sichern. Wenn folglich
die Filmdicke T₁ des Zwischenschicht-Isolierfilms 401 ver
größert wird, dann ist es notwendig, die Tiefe T₃ des Lochs
401b auch zu vergrößern. Beim isotropen Ätzen ist der Betrag
beim senkrecht ausgeführten Ätzen etwa derselbe wie der Be
trag beim seitlich ausgeführten Ätzen. Folglich bringt die
Vergrößerung der Tiefe T₃ des Lochs 401b im wesentlichen
eine Vergrößerung der Weite L₃ der Öffnung mit sich. Mit
anderen Worten, je größer die Filmdicke T₁ des Zwischen
schicht-Isolierfilms 401 ist, desto mehr wird die Abmessung
L₃ der Öffnung vergrößert.
In diesem Fall sind die Löcher 401b im Gebiet zwischen den
benachbarten Durchgangslöchern 401a miteinander verbunden.
Im Ergebnis wird der Zwischenschicht-Isolierfilm 401 eine
scharf angespitzte Form im Gebiet R₃, in welchem die Löcher
401b miteinander verbunden sind, aufweisen. In einem der
artigen Gebiet R₃ kann das Strukturieren der Zwischenver
bindungsschicht nicht genau ausgeführt werden.
Wenn folglich die Filmdicke T₁ des Zwischenschicht-Isolier
films 401 sehr groß gemacht wird, dann ist es notwendig, den
Zwischenraum L₅ zwischen den Durchgangslöchern 401a wenig
stens in einer solchen Weise zu vergrößern, daß die Löcher
401b nicht miteinander verbunden sein werden. Die Ver
größerung dieses Zwischenraums L₅ verursacht jedoch, zwei
dimensional betrachtet, eine Zunahme der Layoutfläche und
bringt somit eine Zunahme der Chipgröße mit sich.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine
Halbleitereinrichtung und ein Verfahren zum Herstellen der
selben vorzusehen, bei welcher eine ausreichende Durchbruch
spannung erreicht werden kann, ohne die Chipgröße zu ver
größern.
Eine andere Aufgabe der vorliegenden Erfindung ist es, eine
Halbleitereinrichtung mit einer größeren Durchbruchspannung
und ein Verfahren zum Herstellen derselben vorzusehen.
Die Halbleitereinrichtung der vorliegenden Erfindung umfaßt
eine erste leitende Schicht, eine zweite leitende Schicht,
eine Isolierschicht und eine dritte leitende Schicht. Die
zweite leitende Schicht kann mit einer Spannung versehen
sein, welche sich von derjenigen der ersten leitenden
Schicht unterscheidet. Die Isolierschicht ist auf der ersten
und der zweiten leitenden Schicht gebildet und weist ein
Loch auf, das die Oberfläche der zweiten leitenden Schicht
erreicht. Die dritte leitende Schicht ist auf der Isolier
schicht so gebildet, daß sie mit der zweiten leitenden
Schicht durch das Loch in Kontakt ist, wobei sie der ersten
leitenden Schicht mit der Isolierschicht dazwischen gegen
überliegt. Die Isolierschicht ist so gebildet, daß sie eine
erste Dicke in einem Gebiet, in dem das Loch gebildet ist,
und eine im Vergleich zur ersten Dicke dickere zweite Dicke
in einem Gebiet aufweist, in dem sich die erste und die
dritte leitende Schicht einander gegenüberliegen.
Bei der Halbleitereinrichtung der vorliegenden Erfindung ist
die Filmdicke des Isolierfilms in dem Gebiet relativ klein,
in welchem das Loch gebildet ist. Selbst wenn daher das Loch
sowohl durch isotropes als auch durch anisotropes Ätzen ge
bildet wird, wird die Öffnungsweite des Lochs nicht sehr
vergrößert. Außerdem ist die Filmdicke der Isolierschicht in
dem Gebiet relativ groß, in welchem sich die erste und die
zweite leitende Schicht einander gegenüberliegen. Folglich
kann eine große Durchbruchspannung zwischen der ersten und
der dritten leitenden Schicht gesichert werden.
Das Verfahren zum Herstellen der Halbleitereinrichtung der
vorliegenden Erfindung umfaßt die folgenden Schritte.
Das sind: Bilden einer ersten leitenden Schicht und einer
zweiten leitenden Schicht, derart daß eine Spannung, die
sich von derjenigen der ersten leitenden Schicht unterschei
det, an die zweite leitende Schicht gelegt werden kann;
Bilden einer Isolierschicht auf der ersten und der zweiten
leitenden Schicht, derart daß sie eine erste Dicke auf der
zweiten leitenden Schicht und eine im Vergleich zur ersten
Dicke größere zweite Dicke auf der ersten leitenden Schicht
aufweist und derart daß sie ein Loch hat, das die zweite
leitende Schicht in einem Gebiet mit der ersten Dicke er
reicht; und Bilden einer dritten leitenden Schicht auf der
Isolierschicht, derart daß sie mit der zweiten leitenden
Schicht durch das Loch in Kontakt ist, wobei sie der ersten
leitenden Schicht so gegenüberliegt, daß der Isolierfilm da
zwischen ist.
Beim Verfahren zum Herstellen der Halbleitereinrichtung ge
mäß der vorliegenden Erfindung kann eine Halbleitereinrich
tung erhalten werden, welche die vorstehend beschriebenen
Wirkungen vorsieht.
Bei einer Halbleitereinrichtung gemäß dem einen bevorzugten
Aspekt der vorliegenden Erfindung weist eine Isolierschicht
eine aus einem Material vom anorganischen Typ bestehende
erste Isolierschicht und eine aus einem Material vom organi
schen Typ bestehende zweite Isolierschicht auf. Die Isolier
schicht umfaßt die erste Isolierschicht in dem Gebiet, in
welchem ein Loch gebildet ist, und umfaßt die erste Isolier
schicht in dem Gebiet, in welchem sich die erste und die
dritte leitende Schicht einander gegenüberliegen, und die
zweite Isolierschicht, die auf der ersten Isolierschicht ge
bildet ist.
Bei der Halbleitereinrichtung gemäß dem einen Aspekt der
vorliegenden Erfindung weist die Isolierschicht die das
Material vom organischen Typ enthaltende zweite Isolier
schicht in dem Gebiet auf, in welchem sich die erste und die
dritte leitende Schicht einander gegenüberliegen. Beim
Material vom organischen Typ ist im Vergleich zum Material
vom anorganischen Typ eine Sättigung der Durchbruchspannung
selbst dann nicht wahrscheinlich, wenn die Filmdicke ver
größert wird, so daß eine große Durchbruchspannung erreicht
werden kann. Folglich kann eine größere Durchbruchspannung
zwischen der ersten und der dritten leitenden Schicht er
reicht werden.
Ferner ist die Filmbeanspruchung eines Materials vom organi
schen Typ, wie beispielsweise eines Films aus Siliziumoxid
vom organischen Typ, im Vergleich zu derjenigen eines
Materials vom anorganischen Typ, wie beispielsweise eines
Films aus Siliziumoxid vom anorganischen Typ, sehr klein.
Selbst wenn daher die Filmdicke eines Films aus Siliziumoxid
vom organischen Typ vergrößert wird, kann eine Zunahme der
Beanspruchung der ersten und der zweiten leitenden Schicht
unter der Isolierschicht unterdrückt werden. Somit wird die
Einführung von Defekten, wie beispielsweise von Wellungen
und Rissen, in die erste und die zweite leitende Schicht
unterdrückt.
Da ein Material vom organischen Typ enthalten ist, kann auch
die Ätzselektivität der ersten und der zweiten Isolier
schicht hochgesetzt werden. Wenn die Ätzselektivität hochge
setzt ist, dann wird die erste Isolierschicht kaum wegge
ätzt, wenn die zweite Isolierschicht einem Ätzen unterzogen
wird. Folglich wird die erste Isolierschicht selbst dann
kaum weggeätzt, wenn die zweite Isolierschicht auf der
ersten Isolierschicht gebildet ist und jene zweite Isolier
schicht überätzt wird, so daß die Filmdicke der ersten Iso
lierschicht beibehalten wird. Daher wird das Ätzen leicht
gesteuert, derart daß die Isolierschicht ein Loch mit einer
gewünschten Tiefe aufweist, wodurch die Filmdicke der ersten
Isolierschicht im voraus auf eine der gewünschten Tiefe des
Lochs entsprechende Dicke festgesetzt wird.
Bei einem Verfahren zum Herstellen einer Halbleitereinrich
tung gemäß einem anderen bevorzugten Aspekt der vorliegenden
Erfindung weist eine Isolierschicht eine aus einem Material
vom anorganischen Typ bestehende erste Isolierschicht und
eine ein Material vom organischen Typ enthaltende zweite
Isolierschicht auf. Ein Prozeß zum Bilden der Isolierschicht
weist einen Schritt zum Bilden der ersten Isolierschicht auf
der ersten und der zweiten leitenden Schicht und zum Bilden
einer zweiten Isolierschicht auf der ersten Isolierschicht
über der ersten leitenden Schicht auf.
Beim Verfahren zum Herstellen der Halbleitereinrichtung ge
mäß diesem Aspekt der vorliegenden Erfindung kann eine Halb
leitereinrichtung erhalten werden, welche die vorstehend be
schriebenen Wirkungen vorsieht.
Bei einer Halbleitereinrichtung gemäß einem weiteren bevor
zugten Aspekt der vorliegenden Erfindung weist eine Isolier
schicht ferner eine dritte Isolierschicht auf, welche aus
einem Material vom anorganischen Typ besteht. Die dritte
Isolierschicht ist zwischen der dritten leitenden Schicht
und der zweiten Isolierschicht gebildet.
Da bei einer Halbleitereinrichtung gemäß diesem Aspekt der
vorliegenden Erfindung die aus dem anorganischen Material
bestehende dritte Isolierschicht zwischen der dritten lei
tenden Schicht und der zweiten Isolierschicht vorhanden ist,
ist es möglich, die Haftfestigkeit zwischen der dritten lei
tenden Schicht und der zweiten Isolierschicht zu verbessern.
Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und
Vorteile der vorliegenden Erfindung werden aus der folgenden
detaillierten Beschreibung der vorliegenden Erfindung augen
scheinlicher werden, wenn diese in Verbindung mit den beige
fügten Zeichnungen zur Kenntnis genommen wird.
Von den Figuren zeigen:
Fig. 1A einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer ersten Ausführungsform der vorliegenden
Erfindung zeigt;
Fig. 1B eine schematische Draufsicht aus der Richtung
des Pfeils A₁ der Fig. 1A;
Fig. 2 bis 5 ein Verfahren zum Herstellen der Halblei
tereinrichtung gemäß der ersten Ausführungs
form der vorliegenden Erfindung veran
schaulichende schematische Querschnitte, wel
che in der Abfolge der auszuführenden
Schritte dargestellt sind;
Fig. 6 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung zeigt,
wenn ein Zwischenschicht-Isolierfilm aus
einer einzelnen Schicht eines Films aus
Siliziumoxid vom anorganischen Typ besteht;
Fig. 7 einen schematischen Querschnitt, welcher
einen Probenaufbau zum Untersuchen der Be
ziehung zwischen der Filmdicke des Oxidfilms
und der Durchbruchspannung zeigt;
Fig. 8 eine graphische Darstellung, welche die Be
ziehung zwischen der Filmdicke des Oxidfilms
und der Durchbruchspannung zeigt;
Fig. 9 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer zweiten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 10 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer dritten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 11 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer vierten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 12 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer fünften Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 13 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer sechsten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 14 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer siebenten Ausführungsform der vor
liegenden Erfindung zeigt;
Fig. 15 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer achten Ausführungsform der vorliegenden
Erfindung zeigt;
Fig. 16 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer neunten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 17 einen schematischen Querschnitt, welcher den
Aufbau einer Halbleitereinrichtung gemäß
einer zehnten Ausführungsform der vorliegen
den Erfindung zeigt;
Fig. 18A einen schematischen Querschnitt, welcher den
Aufbau einer herkömmlichen Halbleitereinrich
tung darstellt;
Fig. 18B eine schematische Draufsicht aus der Richtung
des Pfeils A₂ in Fig. 18A;
Fig. 19 bis 25 ein Verfahren zum Herstellen einer her
kömmlichen Halbleitereinrichtung veran
schaulichende schematische Querschnitte,
welche in der Abfolge der auszuführenden
Schritte dargestellt sind;
Fig. 26 eine Querschnittsansicht, welche die Nach
teile darstellte, die entstehen, wenn ein
Durchgangsloch nur durch anisotropes Ätzen
gebildet wird;
Fig. 27 einen schematischen Querschnitt, welcher
zeigt, wie ein Durchgangsloch durch isotropes
Ätzen und durch anisotropes Ätzen gebildet
werden kann;
Fig. 28 einen schematischen Querschnitt, der zeigt,
wie die Durchgangslöcher zueinander benach
bart gebildet werden können; und
Fig. 29 einen schematischen Querschnitt, welcher die
Nachteile darstellt, die entstehen, wenn die
Filmdicke des Zwischenschicht- Isolierfilms
vergrößert wird.
Die Ausführungsformen gemäß der vorliegenden Erfindung wer
den nachstehend unter Bezugnahme auf die Figuren beschrieben
werden.
Unter Bezugnahme auf die Fig. 1A und 1B unterscheidet
sich eine Halbleitereinrichtung der vorliegenden Ausfüh
rungsform vom herkömmlichen Beispiel durch den Aufbau eines
Zwischenschicht-Isolierfilms. In dieser Ausführungsform
weist der Zwischenschicht-Isolierfilm einen Film aus Sili
ziumoxid vom anorganischen Typ 15 und einen Film aus Sili
ziumoxid vom organischen Typ 17 auf. Der Film aus Silizium
oxid vom anorganischen Typ 15 ist auf der ganzen Oberfläche
eines Siliziumoxidfilms 9 gebildet, derart daß er eine erste
Elektrodenschicht 11 und eine zweite Elektrodenschicht 13
bedeckt. Der Film aus Siliziumoxid vom organischen Typ 17
ist über einem Abschnitt der ersten Elektrodenschicht 11 auf
der Oberfläche des Films aus Siliziumoxid vom anorganischen
Typ 15 gebildet. Dieser Film aus Siliziumoxid vom organi
schen Typ 17 besteht zum Beispiel aus Polyphenylsilses
quioxan.
In einem Gebiet des Films aus Siliziumoxid vom anorganischen
Typ 15, in welchem der Film aus Siliziumoxid vom organischen
Typ 17 nicht gebildet ist, ist ein Durchgangsloch 15a gebil
det. Dieses Durchgangsloch 15a erreicht einen Abschnitt der
Oberfläche der ersten Elektrodenschicht 13. Eine Zwischen
verbindungsschicht 19 ist so gebildet, daß sie mit der
zweiten Elektrodenschicht 13 mittels des Durchgangslochs 15a
in Kontakt ist, wobei sie der ersten Elektrodenschicht 11
mit dem Film aus Siliziumoxid vom anorganischen Typ 15 und
dem Film aus Siliziumoxid vom organischen Typ 17 dazwischen
gegenüberliegt.
Eine Filmdicke T₂₀ des Films aus Siliziumoxid vom anorgani
schen Typ 15 in dem Gebiet, in welchem das Durchgangsloch
15a gebildet ist, ist kleiner als T₁₀, was die Summe ist aus
der Filmdicke des Films aus Siliziumoxid vom anorganischen
Typ 15 und der Filmdicke des Films aus Siliziumoxid vom
organischen Typ 17 in dem Gebiet, in welchem sich die
Zwischenverbindungsschicht 19 und die erste Elektroden
schicht 11 einander gegenüberliegen.
Da der Aufbau der Halbleitereinrichtung der vorliegenden
Ausführungsform, abgesehen vom vorstehend Beschriebenen, im
wesentlichen dem Aufbau des herkömmlichen Beispiels ähnlich
ist, erfolgt keine weitere Beschreibung.
Ein Verfahren zum Herstellen der Halbleitereinrichtung der
vorliegenden Ausführungsform wird nun beschrieben werden.
Das Herstellungsverfahren der vorliegenden Ausführungsform
führt zunächst den in den Fig. 19 bis 22 dargestellten
Prozeß aus, wie beim herkömmlichen Beispiel. Danach wird ein
Siliziumoxidfilm 15 auf der ganzen Oberfläche eines Sili
ziumoxidfilms 9 durch CVD (chemische Dampfabscheidung) unter
Verwendung eines Plasmas gebildet, um eine erste Elektroden
schicht 11 und eine zweite Elektrodenschicht 13 zu bedecken,
wobei sich der in Fig. 2 gezeigte Aufbau ergibt.
Unter Bezugnahme auf Fig. 3 wird ein Film aus Siliziumoxid
vom organischen Typ 17a mittels Schleuderbeschichtens auf
der ganzen Oberfläche des Films aus Siliziumoxid vom an
organischen Typ 15 gebildet. Nur ein vorbestimmtes Gebiet
dieses Films aus Siliziumoxid vom organischen Typ 17a wird
durch ein Lösungsmittel vom organischen Typ weggeätzt.
Auf diese Weise wird unter Bezugnahme auf Fig. 4 der Film
aus Siliziumoxid vom organischen Typ 17 nur über einem Ab
schnitt der ersten Elektrodenschicht 11 belassen.
Unter Bezugnahme auf Fig. 5 wird das die Oberfläche der
zweiten Elektrodenschicht 13 erreichende Durchgangsloch 15a
in einem Gebiet des Films aus Siliziumoxid vom anorganischen
Typ 15 gebildet, in welchem der Film aus Siliziumoxid vom
organischen Typ 17 nicht gebildet ist. Die aus AlSi beste
hende Zwischenverbindungsschicht 19 ist derart gebildet, daß
sie mit der zweiten Elektrodenschicht 13 mittels dieses
Durchgangslochs 15a in Kontakt sein wird, wobei sie der
ersten Elektrodenschicht 11 gegenüberliegt.
Bei der Halbleitereinrichtung der vorliegenden Ausführungs
form ist ein Zwischenschicht-Isolierfilm (Film aus Silizium
oxid vom anorganischen Typ 15) im Gebiet, in welchem das
Durchgangsloch 15a gebildet ist, so gebildet, daß er eine
Filmdicke T₂₀ aufweist, welche kleiner als die Filmdicke T₁₀
eines Zwischenschicht-Isolierfilms (welcher den Film aus
Siliziumoxid vom anorganischen Typ 15 und den Film aus Si
liziumoxid vom organischen Typ 17 umfaßt) zwischen der
ersten Elektrodenschicht 11 und der Zwischenverbindungs
schicht 19 ist. Folglich wird ein Aufweiten der Öffnung des
Durchgangslochs 15a selbst dann unterdrückt, wenn das Durch
gangsloch 15a sowohl durch isotropes Ätzen als auch durch
anisotropes Ätzen gebildet wird. Somit kann eine Vergröße
rung der Chipgröße infolge des Aufweitens der Öffnung ver
hindert werden.
Da ferner die Filmdicke T₂₀ des Films aus Siliziumoxid vom
anorganischen Typ 15 relativ klein ist, kann eine ausrei
chende Stufenabdeckung mit der Zwischenverbindungsschicht 19
erreicht werden, selbst wenn das Durchgangsloch 15a nur mit
tels anisotropen Ätzens gebildet wird.
Außerdem ist die Filmdicke T₁₀ des Films aus Siliziumoxid
vom anorganischen Typ 15 und des Films aus Siliziumoxid vom
organischen Typ 17 in dem Gebiet relativ groß, in welchem
sich die erste Elektrodenschicht 11 und die Zwischenver
bindungsschicht 19 einander gegenüberliegen. Folglich kann
eine ausreichende Durchbruchspannung zwischen der ersten
Elektrodenschicht 11 und der Zwischenverbindungsschicht 19
gesichert werden.
Obwohl der Zwischenschicht-Isolierfilm in der vorliegenden
Ausführungsform aus dem Film aus Siliziumoxid vom anorgani
schen Typ 15 und dem Film aus Siliziumoxid vom organischen
Typ 17 besteht, kann auch ein Aufbau verwendet werden, wie
er in Fig. 6 gezeigt ist. Das heißt, bei dem in Fig. 6
gezeigten Aufbau besteht der Zwischenschicht-Isolierfilm
beispielsweise nur aus einer einzelnen Schicht eines Films
aus Siliziumoxid vom anorganischen Typ 16. Abgesehen von
diesem Punkt, ist dieses Beispiel dem Aufbau der Fig. 1
ähnlich.
Wenn jedoch die in Fig. 1 dargestellte vorliegende Aus
führungsform mit dem in Fig. 6 gezeigten Aufbau verglichen
wird, dann ist der Zwischenschicht-Isolierfilm in Fig. 1 so
gebildet, daß er den Film aus Siliziumoxid vom organischen
Typ 17 umfaßt. Im Ergebnis weist der in Fig. 1 dargestellte
Aufbau die folgenden speziellen Wirkungen (a), (b) und (c)
auf:
- (a) Es kann eine größere Durchbruchspannung erreicht werden;
- (b) die in den Zwischenverbindungen erzeugten Defekte können unterdrückt werden; und
- (c) die Filmdicke des Zwischenschicht-Isolierfilms kann leicht gesteuert werden.
Diese Wirkungen werden im folgenden detailliert beschrieben
werden.
Die Erfinder der vorliegenden Erfindung haben das folgende
Experiment ausgeführt, um die Beziehung zwischen der Film
dicke und der Durchbruchspannung eines Films aus Silizium
oxid vom organischen Typ und eines Films aus Siliziumoxid
vom anorganischen Typ zu untersuchen.
Zunächst wurde eine Probe mit einem in Fig. 7 gezeigten
Aufbau vorbereitet.
Unter Bezugnahme auf Fig. 7 ist ein Siliziumoxidfilm 21,
dessen Durchbruchspannung zu bestimmen ist, auf der ganzen
Oberfläche eines n-Typ-Substrats 23 gebildet. Auf der Ober
fläche dieses Siliziumoxidfilms 21 ist eine aus AlSi beste
henden Elektrode 27 gebildet. Ferner ist eine aus Au (Gold)
bestehende Elektrode 25 auf der Rückseite des n-Typ-Sub
strats 23 gebildet.
Wenn ein unter Verwendung eines Plasmas gebildeter Film aus
Siliziumoxid vom anorganischen Typ (nachstehend als P-SiO₂
bezeichnet) als Siliziumoxidfilm 21 verwendet wurde, dann
wurde dessen Dicke auf 8000 Å, 16000 Å und 24000 Å gebracht
und die Durchbruchspannung für jede Dicke gemessen. Die
Filmdicke von 16000 Å wurde durch zweifaches Stapeln von P-
SiO₂ mit einer Filmdicke von 8000 Å erhalten. Die Filmdicke
von 24000 Å wurde durch dreifaches Stapeln von P-SiO₂ mit
einer Filmdicke von 8000 Å erhalten.
Wenn ferner TEOS (Tetraethoxysilan) (anorganisch) als Sili
ziumoxidfilm 21 verwendet wurde, dann wurde dessen Dicke auf
6000 Å, 12000 Å, 18000 Å und 24000 Å gebracht und die Durch
bruchspannung für jede Dicke gemessen. Die Filmdicke von
12000 Å wurde durch zweifaches Stapeln von TEOS mit einer
Filmdicke von 6000 Å erhalten. Die Filmdicke von 18000 Å
wurde durch dreifaches Stapeln von TEOS mit einer Filmdicke
von 6000 Å erhalten. Die Filmdicke von 24000 Å wurde durch
vierfaches Stapeln von TEOS mit einer Filmdicke von 6000 Å
erhalten.
Wenn Polyphenylsilsesquioxan (nachstehend als PPSQ bezeich
net; Film aus Siliziumoxid vom organischen Typ) als Sili
ziumoxidfilm 21 verwendet wurde, dann wurde dessen Dicke auf
15000 Å und 30000 Å gebracht und die Durchbruchspannung für
jede Dicke gemessen. Die Filmdicken von 15000 Å und 30000 Å
wurden beide durch Bilden von PPSQ mit einem Mal erhalten.
PPSQ ist ein gehärteter Film aus einem Siliziumkettenpoly
mer, das in der folgenden chemischen Formel dargestellt ist:
wobei R₁ und R₂ Phenylgruppen, niedere Alkylgruppen oder
lichtempfindliche Gruppen sind; R₃, R₄, R₅ und R₆ sind
Wasserstoffatome, niedere Alkylgruppen oder lichtempfind
liche Gruppen; und n bezeichnet eine ganze Zahl von 20 bis
1000.
Die Durchbruchspannung des Siliziumoxidfilms 21 wurde ge
messen, indem bei der in Fig. 7 gezeigten Probe das Poten
tial der Elektrode 25 auf 0 gesetzt und an die Elektrode 27
ein negatives Potential V gelegt wurde. Das Ergebnis dieser
Messung ist in Fig. 8 dargestellt.
Unter Bezugnahme auf Fig. 8 kann erkannt werden, daß die
Durchbruchspannung des Films aus Siliziumoxid vom organi
schen Typ größer als diejenige des Films aus Siliziumoxid
vom anorganischen Typ ist. Ein möglicher Grund dafür ist
folgender.
Wenn das TEOS so gebildet wird, daß es mit einem Mal eine
große Filmdicke aufweist, dann kann eine Separation sehr
wahrscheinlich sein. Wenn somit das TEOS verwendet wird,
dann kann es nicht mit einem Mal in einer Filmdicke von 1 Fan
oder mehr gestapelt werden. Folglich wird angenommen, daß
die Durchbruchspannung von TEOS klein ist. Aus dem vor
stehenden Grund wird ferner angenommen, daß die Durchbruch
spannung von TEOS bei 1200 V gesättigt ist und es schwierig
ist, eine größere als diese zu erhalten.
Ähnlich wird beim P-SiO₂ die Einheitlichkeit der Filmdicke
verschlechtert, wenn es so gebildet wird, daß es mit einem
Mal eine große Filmdicke aufweist. Wenn daher die Einheit
lichkeit der Filmdicke berücksichtigt wird, dann kann das P-
SiO₂ auch nicht mit einem Mal mit einer Dicke von 1 Fan oder
mehr gebildet werden. Aus diesem Grund wird angenommen, daß
wie bei TEOS auch bei P-SiO₂ die Durchbruchspannung bei
einem bestimmten Wert gesättigt wird und es schwierig ist,
einen größeren als diesen zu erhalten.
Da im Gegensatz dazu der Film aus Siliziumoxid vom organi
schen Typ mittels Schleuderbeschichtens gebildet wird, kann
mit einem Mal eine große Filmdicke erreicht werden. Ferner
ist die Einheitlichkeit des in einer derartigen Art und
Weise gebildeten Films aus Siliziumoxid vom organischen Typ
ausreichend. Somit ist es nicht notwendig, den Film aus Si
liziumoxid vom organischen Typ mittels eines mehrere Schrit
te umfassenden Prozesses zu bilden, selbst wenn er eine
große Filmdicke aufweisen soll. Folglich wird angenommen,
daß dessen Durchbruchspannung etwa im Verhältnis zu dessen
Filmdicke zunimmt. Selbst wenn daher angenommen wird, daß
die Durchbruchspannung des Films aus Siliziumoxid vom or
ganischen Typ bei einem bestimmten Wert gesättigt wird,
würde dieser Sättigungswert wahrscheinlich größer als der
jenige eines Films aus Siliziumoxid vom anorganischen Typ
sein.
Auf Grundlage der vorstehend beschriebenen Ergebnisse und
Betrachtungen ist es unmöglich, eine Durchbruchspannung zu
erreichen, die einen bestimmten Wert überschreitet, selbst
wenn die Filmdicke T₁₁ der ersten Elektrodenschicht 11 und
der Zwischenverbindungsschicht 19 vergrößert wird, wie in
Fig. 6 gezeigt. Daher wäre die mit dem Film aus Silizium
oxid vom anorganischen Typ erreichte Durchbruchspannung bei
Berücksichtigung der Unterschiede zwischen den Stromver
sorgungen der verschiedenen Länder und der künftigen Zu
nahme des Stromversorgungswertes nicht effizient.
Wenn im Gegensatz dazu der Film aus Siliziumoxid vom organi
schen Typ 17 als Zwischenschicht-Isolierfilm zwischen der
ersten Elektrodenschicht 11 und der Zwischenverbindungs
schicht 19 verwendet wird, wie in Fig. 1 dargestellt, dann
kann eine große Durchbruchspannung leicht durch Vergrößern
der Filmdicke des Films aus Siliziumoxid vom organischen Typ
17 erreicht werden, da angenommen wird, daß sich die Durch
bruchspannung des Films aus Siliziumoxid vom organischen Typ
17 nicht leicht sättigt.
Die Filmbeanspruchung eines Films aus Siliziumoxid vom or
ganischen Typ ist im Vergleich zu derjenigen eines Films aus
Siliziumoxid vom anorganischen Typ sehr klein. Folglich ist
es möglich, eine Zunahme der Beanspruchung der ersten Elek
trodenschicht 11 unter den Zwischenschicht-Isolierfilmen
(dem Film aus Siliziumoxid vom anorganischen Typ 15 und dem
Film aus Siliziumoxid vom organischen Typ 17) zu unter
drücken, selbst wenn die Filmdicke des Films aus Silizium
oxid vom organischen Typ vergrößert wird. Auf diese Weise
wird die Einführung von Defekten, wie beispielsweise von
Wellungen und Rissen, in die erste Elektrodenschicht 11
(oder die Zwischenverbindungsschicht) unterdrückt.
Wie vorstehend beschrieben, ist die vorliegende Erfindung
dadurch gekennzeichnet, daß die Filmdicke des Zwischen
schicht-Isolierfilms in dem Gebiet, in welchem das Durch
gangsloch 15a gebildet ist, kleiner als die Filmdicke des
Zwischenschicht-Isolierfilms in dem Gebiet, in welchem sich
die erste Elektrodenschicht 11 und die Zwischenverbindungs
schicht 19 einander gegenüberliegen, gemacht wird. Zu diesem
Zweck ist ein Ätzen erforderlich, um die Filmdicke des
Zwischenschicht-Isolierfilms in dem Gebiet, in welchem das
Durchgangsloch 15a gebildet ist, kleiner zu machen. Wenn je
doch der Zwischenschicht-Isolierfilm aus einer einzelnen
Schicht eines Films aus Siliziumoxid vom anorganischen Typ
besteht, wie in Fig. 6 gezeigt, dann ist es schwierig, den
Ätzbetrag zu steuern.
Unter Bezugnahme auf Fig. 6 wird insbesondere dieses Ätzen
mit einer Maske ausgeführt, welche auf dem Gebiet vorgesehen
ist, in dem die erste Elektrodenschicht 11 der Zwischenver
bindungsschicht 19 gegenüberliegt, um die sich vom Abschnitt
der Maske unterscheidenden Abschnitte zu entfernen. Wenn der
zu ätzende Film eine einzelne Schicht ist, dann ist es je
doch schwierig, das Ätzen zu der Zeit zu stoppen, bei der
eine gewünschte Filmdicke erreicht ist. Folglich besteht die
Möglichkeit, daß die zweite Elektrodenschicht 13 freigelegt
werden kann, wenn das Ätzen übermäßig ausgeführt wird. Wenn
anderseits das Ätzen nicht ausreichend ist, dann wird der
Zwischenschicht-Isolierfilm auf der zweiten Elektroden
schicht 13 dicker als gewünscht gemacht und somit die Tiefe
des Durchgangsloches größer gemacht. Wenn die Tiefe des
Durchgangsloches vergrößert wird, dann wird, wie vorstehend
beschrieben, die Stufenabdeckung des Zwischenverbindungs
films 19 verschlechtert oder wird die Öffnung des Durch
gangsloches zu groß.
Wenn im Gegensatz dazu der Zwischenschicht-Isolierfilm einen
Film aus Siliziumoxid vom organischen Typ und einen Film aus
Siliziumoxid vom anorganischen Typ aufweist, dann kann die
Ätzselektivität des Films aus Siliziumoxid vom organischen
Typ und des Films aus Siliziumoxid vom anorganischen Typ
größer festgesetzt werden. Wenn die Ätzselektivität größer
festgesetzt ist, dann wird der Film aus Siliziumoxid vom an
organischen Typ beim Ätzen des Films aus Siliziumoxid vom
organischen Typ kaum weggeätzt. Wenn daher der Film aus Si
liziumoxid vom organischen Typ auf dem Film aus Siliziumoxid
vom anorganischen Typ gebildet ist und der Film aus Sili
ziumoxid vom organischen Typ einem Überätzen ausgesetzt ist,
dann wird der Film aus Siliziumoxid vom anorganischen Typ
kaum weggeätzt und dessen Filmdicke beibehalten. Folglich
kann das Ätzen des Zwischenschicht-Isolierfilms leicht so
gesteuert werden, daß die gewünschte Tiefe des Durchgangs
lochs erhalten wird, indem die Filmdicke des Films aus Si
liziumoxid vom anorganischen Typ im voraus auf eine der ge
wünschten Tiefe des Durchgangslochs entsprechende Dicke
festgesetzt wird.
Unter Bezugnahme auf Fig. 9 ist die Halbleitereinrichtung
der vorliegenden Ausführungsform ein n-Kanal-MOS-Transistor
(n-Kanal-Metall-Oxid-Halbleiter-Transistor) eines Typs mit
großer Durchbruchspannung. Eine epitaktische n--Schicht 33
und ein p⁺-Diffusionsgebiet 51 sind auf einem p-Typ-Halblei
tersubstrat 31 gebildet. Das p⁺-Diffusionsgebiet 51 ist so
gebildet, daß es zweidimensional betrachtet eine ringförmige
Anordnung hat, welche die epitaktische n--Schicht 33 umgibt.
An einer Oberfläche der epitaktischen n--Schicht 33 ist ein
n⁺-Diffusionsgebiet 37 gebildet, welches ein Drain sein
soll. Ferner ist an der Oberfläche im p⁺-Diffusionsgebiet 51
ein n⁺-Diffusionsgebiet 35 gebildet, das ein Source sein
soll. Ein Gebiet zwischen diesem n⁺-Diffusionsgebiet 35 und
dieser epitaktischen n--Schicht 33 in der Nähe der Ober
fläche ist als Kanalgebiet festgelegt. Eine Gateelektrode 53
ist auf diesem Kanalgebiet gebildet, wobei ein Siliziumoxid
film 39c dazwischen ist.
Ein Siliziumoxidfilm 39 ist so gebildet, daß er diese Gate
elektrode 53, dieses p⁺-Diffusionsgebiet 51 und diese epi
taktische n--Schicht 33 bedeckt. In diesem Siliziumoxidfilm
39 sind ein Kontaktloch 39a, das einen Abschnitt der Ober
fläche des als Source dienenden n⁺-Diffusionsgebiets 35 er
reicht, und ein Kontaktloch 39b, das einen Abschnitt der
Oberfläche des als Drain dienenden n⁺-Diffusionsgebiets 37
erreicht, gebildet. Eine erste Elektrodenschicht 41 ist so
gebilldet, daß sie mit dem als Source dienenden n⁺-Diffu
sionsgebiet 35 durch das Kontaktloch 39a in Kontakt sein
wird. Eine zweite Elektrodenschicht 43 ist so gebildet, daß
sie mit dem als Drain dienenden n⁺-Diffusionsgebiet 37 durch
das Kontaktloch 39b in Kontakt sein wird. Diese erste Elek
trodenschicht 41 und diese zweite Elektrodenschicht 43 sind
zum Beispiel aus AlSi gebildet.
Ein Film aus Siliziumoxid vom anorganischen Typ 45 ist auf
der ganzen Oberfläche des Siliziumoxidfilms 39 gebildet,
derart daß er die erste Elektrodenschicht 41 und die zweite
Elektrodenschicht 43 bedeckt. Ferner ist ein Film aus Sili
ziumoxid vom organischen Typ 47 auf der Oberfläche des Films
aus Siliziumoxid vom anorganischen Typ 45 über einem Ab
schnitt einer Oberfläche der errsten Elektrodenschicht 41
gebildet. Dieser Film aus Siliziumoxid vom organischen Typ
47 besteht zum Beispiel aus Polyphenylsilsesquioxan. Ferner
ist in einem Gebiet des Films aus Siliziumoxid vom anorganischen
Typ 45, in welchem der Film aus Siliziumoxid vom or
ganischen Typ 47 nicht gebildet ist, ein die zweite Elektro
denschicht 43 erreichendes Durchgangsloch 45a gebildet.
Eine Zwischenverbindungsschicht 49 ist so gebildet, daß sie
der ersten Elektrodenschicht 41 gegenüberliegt, wobei der
Film aus Siliziumoxid vom anorganischen Typ 45 und der Film
aus Siliziumoxid vom organischen Typ 47 dazwischen sind,
derart daß sie mit der zweiten Elektrodenschicht 43 mittels
dieses Durchgangslochs 45a in Kontakt ist. Diese Zwischen
verbindungsschicht 49 ist zum Beispiel aus AlSi gebildet.
Wie in der ersten Ausführungsform hat auch die Halbleiter
einrichtung der vorliegenden Ausführungsform eine relativ
kleine Filmdicke T₂₂ des Zwischenschicht-Isolierfilms in dem
Gebiet, in welchem das Durchgangsloch 45a gebildet ist, und
eine relativ große Filmdicke T₁₂ des Zwischenschicht-Iso
lierfilms in dem Gebiet, in welchem sich die erste Elektro
denschicht 41 und die Zwischenverbindungsschicht 49 einander
gegenüberliegen. Folglich kann eine ausreichende Durchbruch
spannung erreicht werden, ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die erste Elektrodenschicht 41 und die
Zwischenverbindungsschicht 49 einander gegenüberliegen,
einen aus dem Film aus Siliziumoxid vom anorganischen Typ 45
und dem Film aus Siliziumoxid vom organischen Typ 47 beste
henden Doppelschichtaufbau auf. Folglich hat die vorliegende
Ausführungsform auch die Wirkungen, die den in der ersten
Ausführungsform beschriebenen Wirkungen (a), (b) und (c)
ähnlich sind.
Unter Bezugnahme auf Fig. 10 ist die Halbleitereinrichtung
der vorliegenden Ausführungsform ein p-Kanal-MOS-Transistor
eines Typs mit großer Durchbruchspannung. Auf der Oberfläche
eines p-Typ-Halbleitersubstrat 71 sind eine epitaktische n--
Schicht 73 und ein p⁺-Diffusionsgebiet 93 gebildet. Außerdem
ist eine vergrabene n-Typ-Schicht 91 zwischen dem p-Typ-
Halbleitersubstrat 71 und der epitaktischen n--Schicht 73
gebildet.
Ein p⁺-Diffusionsgebiet 75a, das ein Drain sein soll, ist an
der Oberfläche der epitaktischen n--Schicht 73 gebildet. An
dieses p⁺-Diffusionsgebiet 75a angrenzend ist ein p--Diffu
sionsgebiet 75b an der Oberfläche der epitaktischen n--
Schicht 73 gebildet. Ebenfalls an der Oberfläche der epitak
tischen n--Schicht 73 ist ein als Source dienendes p⁺-Diffu
sionsgebiet 77 gebildet, welches mit einem vorbestimmten Ab
stand vom p--Diffusionsgebiet 75b beabstandet ist. Eine
Gateelektrode 95 ist auf einem Gebiet zwischen diesem p⁺-
Diffusionsgebiet 77 und diesem p--Diffusionsgebiet 75b ge
bildet, wobei ein Isolierfilm 79c dazwischen ist. Ein Si
liziumoxidfilm 79 ist so gebildet, daß er sowohl diese Gate
elektrode 95 als auch die epitaktisch gewachsene n--Schicht
73 und das p⁺-Diffusionsgebiet 93 bedeckt.
In dem Siliziumoxidfilm 79 sind gebildet: ein Kontaktloch
79a, welches einen Abschnitt der Oberfläche des als Drain
dienenden p⁺-Diffusionsgebiets 75a erreicht, und ein Kontak
tloch 79b, welches die Oberfläche des das Source bildenden
p⁺-Diffusionsgebiets 77 erreicht. Eine beispielsweise aus
AlSi bestehende erste Elektrodenschicht 81 ist so gebildet,
daß sie mit dem als Drain dienenden p⁺-Diffusionsgebiet 75a
mittels des Kontaktlochs 79a in Kontakt ist. Eine beispiels
weise aus AlSi bestehende zweite Elektrodenschicht 83 ist
ferner so gebildet, daß sie mit dem als Source dienenden p⁺-
Diffusionsgebiet 77 mittels des Kontaktlochs 79b in Kontakt
ist.
Ein Film aus Siliziumoxid vom anorganischen Typ 85 ist der
art auf der ganzen Oberfläche des Siliziumoxidfilms 79 ge
bildet, daß er diese erste Elektrodenschicht 81 und diese
zweite Elektrodenschicht 83 bedeckt. Ein Film aus Silizium
oxid vom organischen Typ 87 ist auf der Oberfläche des Films
aus Siliziumoxid vom anorganischen Typ 85 über einem Ab
schnitt der Oberfläche der ersten Elektrodenschicht 81 ge
bildet. Dieser Film aus Siliziumoxid vom organischen Typ 87
ist zum Beispiel aus Polyphenylsilsesquioxan gebildet. In
einem Gebiet des Films aus Siliziumoxid vom anorganischen
Typ 85, in welchem der Film aus Siliziumoxid vom organischen
Typ 87 nicht gebildet ist, ist ein Durchgangsloch 85a gebil
det, das einen Abschnitt der Oberfläche der zweiten Elektro
denschicht erreicht.
Eine beispielsweise aus AlSi bestehende Zwischenverbindungs
schicht 89 ist so gebildet, daß sie mit der zweiten Elektro
denschicht 83 mittels dieses Durchgangslochs 85a in Kontakt
ist und daß sie der ersten Elektrodenschicht 81 gegenüber
liegt, wobei der Film aus Siliziumoxid vom anorganischen Typ
85 und der Film aus Siliziumoxid vom organischen Typ 87 da
zwischen sind.
Bei der Halbleitereinrichtung der vorliegenden Ausführungs
form ist eine Filmdicke T₂₃ des Zwischenschicht-Isolierfilms
in dem Gebiet, in welchem das Durchgangsloch 85a gebildet
ist, kleiner als eine Filmdicke T₁₃ des Zwischenschicht-Iso
lierfilms in dem Gebiet, in welchem sich die erste Elektro
denschicht 81 und die Zwischenverbindungsschicht 89 einander
gegenüberliegen. Folglich kann eine ausreichende Durchbruch
spannung erreicht werden, ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die erste Elektrodenschicht 81 und die
Zwischenverbindungsschicht 89 einander gegenüberliegen,
einen aus dem Film aus Siliziumoxid vom anorganischen Typ 85
und dem Film aus Siliziumoxid vom organischen Typ 87 beste
henden Doppelschichtaufbau auf. Daher weist die Halbleiter
einrichtung der vorliegenden Ausführungsform auch die Wir
kungen auf, die den in der ersten Ausführungsform beschrie
benen Wirkungen (a), (b) und (c) ähnlich sind.
Unter Bezugnahme auf Fig. 11 ist die Halbleitereinrichtung
der vorliegenden Ausführungsform ein n-Kanal-IGBT (n-Kanal-
Isoliergate-Bipolartransistor) eines Typs mit großer Durch
bruchspannung. Eine epitaktische n--Schicht 103 und ein p⁺-
Diffusionsgebiet 121 sind auf der Oberfläche eines p-Typ-
Halbleitersubstrats 101 gebildet.
Ein n⁺-Diffusionsgebiet 105 ist an der Oberfläche des p⁺
Diffusionsgebiets 121 gebildet. Ferner ist ein n⁺-Diffu
sionsgebiet 123 an der Oberfläche innerhalb der epitakti
schen n--Schicht 103 gebildet. An der Oberfläche innerhalb
dieses n⁺-Diffusionsgebiets 123 ist ein p⁺-Diffusionsgebiet
107 gebildet. Eine Gateelektrode 125 ist auf einem Gebiet in
der Nähe der Oberfläche zwischen dem n⁺-Diffusionsgebiet 105
und der epitaktischen n--Schicht 103 gebildet, wobei da
zwischen ein Siliziumoxidfilm 109c ist. Ein Siliziumoxidfilm
109 ist derart auf der Oberfläche der epitaktischen n--
Schicht 103 und des p⁺-Diffusionsgebiets 121 gebildet, daß
er diese Gateelektrode 125 bedeckt.
Ein einen Abschnitt der Oberfläche des n⁺-Diffusionsgebiets
105 erreichendes Kontaktloch 109a und ein einen Abschnitt
der Oberfläche des p⁺-Diffusionsgebiets 107 erreichendes
Kontaktloch 109b sind im Siliziumoxidfilm 109 gebildet. Eine
Emitterelektrode 111 ist so gebildet, daß sie mit dem n⁺-
Diffusionsgebiet 105 mittels des Kontaktlochs 109a in Kon
takt ist. Eine Kollektorelektrode 113 ist ferner so gebil
det, daß sie mit dem p⁺-Diffusionsgebiet 107 mittels des
Kontaktlochs 109b in Kontakt ist.
Ein Film aus Siliziumoxid vom anorganischen Typ 115 ist auf
der ganzen Oberfläche des Siliziumoxidfilms 109 gebildet, um
diese Emitterelektrode 111 und diese Kollektorelektrode 113
zu bedecken. Ein Film aus Siliziumoxid vom organischen Typ
117 ist auf der Oberfläche des Films aus Siliziumoxid vom
anorganischen Typ 115 über einem Abschnitt der Oberfläche
der Emitterelektrode 111 gebildet. Dieser Film aus Silizium
oxid vom organischen Typ 117 ist zum Beispiel aus Poly
phenylsilsesquioxan gebildet. In einem Gebiet des Films aus
Siliziumoxid vom anorganischen Typ 115, in welchem der Film
aus Siliziumoxid vom organischen Typ 117 nicht gebildet ist,
ist ein einen Abschnitt der Oberfläche der Kollektorelek
trode 113 erreichendes Durchgangsloch 115a gebildet.
Eine Zwischenverbindungsschicht 119 aus AlSi ist so gebil
det, daß sie mit der Kollektorelektrode 113 mittels dieses
Durchgangslochs 115a in Kontakt ist und der Emitterelektrode
111 gegenüberliegt, wobei dazwischen der Film aus Silizium
oxid vom anorganischen Typ 115 und der Film aus Siliziumoxid
vom organischen Typ 117 vorhanden sind.
Bei der Halbleitereinrichtung der vorliegenden Ausführungs
form ist eine Filmdicke T₂₄ des Zwischenschicht-Isolierfilms
in dem Gebiet, in welchem das Durchgangsloch 115a gebildet
ist, ebenfalls kleiner als eine Filmdicke T₁₄ des Zwischen
schicht-Isolierfilms in dem Gebiet zwischen der Emitterelek
trode 111 und der Zwischenverbindungsschicht 119. Folglich
kann eine ausreichende Durchbruchspannung erreicht werden,
ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die Emitterelektrode 111 und die Zwischen
verbindungsschicht 119 gegenüberliegen, einen aus dem Film
aus Siliziumoxid vom anorganischen Typ 115 und dem Film aus
Siliziumoxid vom organischen Typ 117 bestehenden Doppel
schichtaufbau auf. Daher hat auch die Halbleitereinrichtung
der vorliegenden Ausführungsform die Wirkungen, die den in
der ersten Ausführungsform beschriebenen Wirkungen (a), (b)
und (c) ähnlich sind.
Unter Bezugnahme auf Fig. 12 ist die Halbleitereinrichtung
der vorliegenden Ausführungsform ein p-Kanal-IGBT des Typs
mit großer Durchbruchspannung. Eine epitaktische n--Schicht
133 und ein p⁺-Diffusionsgebiet 153 sind auf der Oberfläche
eines p-Typ-Halbleitersubstrats 131 gebildet. Eine vergra
bene n-Typ-Schicht 151 ist zwischen dem p-Typ-Halbleiter
substrat 131 und der epitaktischen n--Schicht 133 gebildet.
Ein erstes p⁺-Diffusionsgebiet 155a, ein p--Diffusionsgebiet
155b und ein zweites p⁺-Diffusionsgebiet 137 sind an der
Oberfläche der epitaktischen n--Schicht 133 gebildet. Das
erste p⁺-Diffusionsgebiet 155a und das p--Diffusionsgebiet
155b sind so gebildet, daß sie aneinandergrenzen. Ferner
sind das p--Diffusionsgebiet 155b und das zweite p⁺-Diffu
sionsgebiet 137 so gebildet, daß zwischen ihnen ein vorbe
stimmter Abstand vorhanden ist. An der Oberfläche innerhalb
des ersten p⁺-Diffusionsgebiets 155a ist ein n⁺-Diffusions
gebiet 135 gebildet.
Eine Gateelektrode 157 ist auf einem Gebiet zwischen dem p--
Diffusionsgebiet 155b und dem zweiten p⁺-Diffusionsgebiet
137 gebildet, wobei dazwischen ein Siliziumoxidfilm 139c
vorhanden ist. Ein Siliziumoxidfilm 139 ist so gebildet, daß
er diese Gateelektrode 157 bedeckt.
Im Siliziumoxidfilm 139 sind ein einen Abschnitt der Ober
fläche des n⁺-Diffusionsgebiets 135 erreichendes Kontaktloch
139a und ein einen Abschnitt der Oberfläche des zweiten p⁺-
Diffusionsgebiets 137 erreichendes Kontaktloch 139b gebil
det. Eine beispielsweise aus AlSi bestehende Kollektorelek
trode 141 ist so gebildet, daß sie mit dem n⁺-Diffusionsge
biet 135 mittels des Kontaktlochs 139a in Kontakt sein wird.
Ferner ist eine beispielsweise aus AlSi bestehende Emitter
elektrode 143 so gebildet, daß sie mit dem zweiten p⁺-Diffu
sionsgebiet 137 mittels des Kontaktlochs 139b in Kontakt
sein wird.
Ein Film aus Siliziumoxid vom anorganischen Typ 145 ist
derart auf der ganzen Oberfläche des Siliziumoxidfilms 139
gebildet, daß er diese Kollektorelektrode 141 und diese
Emitterelektrode 143 bedeckt. Ferner ist ein Film aus Sili
ziumoxid vom organischen Typ 147 auf der Oberfläche des
Films aus Siliziumoxid vom anorganischen Typ 145 über einem
Abschnitt der Oberfläche der Kollektorelektrode 141 gebil
det. Dieser Film aus Siliziumoxid vom organischen Typ 147
ist zum Beispiel aus Polyphenylsilsesquioxan gebildet. Ein
einen Abschnitt der Oberfläche der Emitterelektrode 143
freilegendes Durchgangsloch 145a ist in dem Gebiet des Films
aus Siliziumoxid vom anorganischen Typ 145 gebildet, in
welchem der Film aus Siliziumoxid vom organischen Typ 147
nicht gebildet ist.
Eine beispielsweise aus AlSi bestehende Zwischenverbindungs
schicht 149 ist so gebildet, daß sie mit der Emitterelek
trode 143 mittels dieses Durchgangslochs 145a in Kontakt
sein wird und der Kollektorelektrode 141 gegenüberliegt,
wobei dazwischen der Film aus Siliziumoxid vom anorganischen
Typ 145 und der Film aus Siliziumoxid vom organischen Typ
147 sind.
Bei der Halbleitereinrichtung der vorliegenden Ausführungsform
ist eine Filmdicke T₂₅ des Zwischenschicht-Isolierfilms
in dem Gebiet, in welchem das Durchgangsloch 145a gebildet
ist, kleiner als eine Filmdicke T₁₅ des Zwischenschicht-Iso
lierfilms in dem Gebiet, in welchem sich die Kollektorelek
trode 141 und die Zwischenverbindungsschicht 149 einander
gegenüberliegen. Folglich kann eine ausreichende Durchbruch
spannung erreicht werden, ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die Kollektorelektrode 149 und die Zwischen
verbindungsschicht 149 einander gegenüberliegen, einen aus
dem Film aus Siliziumoxid vom anorganischen Typ 145 und dem
Film aus Siliziumoxid vom organischen Typ 147 bestehenden
Doppelschichtaufbau auf. Daher können die Wirkungen, die den
in der ersten Ausführungsform beschriebenen Wirkungen (a),
(b) und (c) ähnlich sind, auch bei der vorliegenden Aus
führungsform erreicht werden.
Unter Bezugnahme auf Fig. 13 ist ein Elementisolier-Oxid
film 179 mit einer vorbestimmten Form auf der Oberfläche
eines n-Typ-Halbleitersubstrats 171 gebildet. In Gebieten
der Oberfläche des n-Typ-Halbleitersubstrats 171, von denen
jedes mittels dieses Elementisolier-Oxidfilms 179 isoliert
ist, sind ein p⁺-Diffusionsgebiet 175 und ein n⁺-Diffusions
gebiet 177 gebildet. Eine erste Zwischenverbindungsschicht
181 ist so gebildet, daß sie mit der Oberfläche dieses p⁺-
Diffusionsgebiets 175 in Kontakt ist. Ferner ist eine zweite
Zwischenverbindungsschicht 183 so gebildet, daß sie mit
einem Abschnitt der Oberfläche des n⁺-Diffusionsgebiets 177
in Kontakt ist.
Ein Film aus Siliziumoxid vom anorganischen Typ 185 ist
derart auf der ganzen Oberfläche des n-Typ-Halbleitersub
strats 171 gebildet, daß er diese erste Zwischenverbindungs
schicht 181 und diese zweite Zwischenverbindungsschicht 183
bedeckt. Ein Film aus Siliziumoxid vom organischen Typ 187
ist auf der Oberfläche des Films aus Siliziumoxid vom an
organischen Typ 185 über einem Abschnitt der Oberfläche der
ersten Zwischenverbindungsschicht 181 gebildet. Dieser Film
aus Siliziumoxid vom organischen Typ 187 ist zum Beispiel
aus Polyphenylsilsesquioxan. In einem Gebiet des Films aus
Siliziumoxid vom anorganischen Typ 185, in welchem der Film
aus Siliziumoxid vom organischen Typ 187 nicht gebildet ist,
ist ein Durchgangsloch 185a gebildet, das einen Abschnitt
der Oberfläche der zweiten Zwischenverbindungsschicht 183
erreicht.
Eine dritte Zwischenverbindungsschicht 189 ist so gebildet,
daß sie mit der zweiten Zwischenverbindungsschicht 183 mit
tels dieses Durchgangsloches 185a in Kontakt sein wird und
daß sie der ersten Zwischenverbindungsschicht 181 gegen
überliegt, wobei der Film aus Siliziumoxid vom anorganischen
Typ 185 und der Film aus Siliziumoxid vom organischen Typ
187 dazwischen sind.
Bei der Halbleitereinrichtung der vorliegenden Ausführungs
form ist eine Filmdicke T₂₆ des Zwischenschicht-Isolierfilms
in dem Gebiet, in welchem das Durchgangsloch 185a gebildet
ist, kleiner als eine Filmdicke T₁₆ des Zwischenschicht-Iso
lierfilms in dem Gebiet, in welchem sich die erste Zwischen
verbindungsschicht 181 und die dritte Zwischenverbindungs
schicht 189 einander gegenüberliegen. Daher kann eine aus
reichende Durchbruchspannung erreicht werden, ohne die Chip
größe zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die erste Zwischenverbindungsschicht 181 und
die dritte Zwischenverbindungsschicht 189 einander gegen
überliegen, einen aus dem Film aus Siliziumoxid vom anor
ganischen Typ 185 und dem Film aus Siliziumoxid vom organi
schen Typ 187 bestehenden Doppelschichtaufbau auf. Folglich
weist die Halbleitereinrichtung der vorliegenden Ausfüh
rungsform Wirkungen auf, welche den in der ersten Ausfüh
rungsform beschriebenen Wirkungen (a), (b) und (c) ähnlich
sind.
Unter Bezugnahme auf Fig. 14 sind eine epitaktische n--
Schicht 203 und ein p⁺-Diffusionsgebiet 221 auf der Ober
fläche eines p-Typ-Halbleitersubstrats 201 gebildet. Ferner
ist auf der Oberfläche der epitaktischen n--Schicht 203 und
des p⁺-Diffusionsgebiets 221 ein Elementisolier-Oxidfilm 209
mit einer vorbestimmten Form gebildet, wobei dazwischen ein
vorbestimmter Abstand vorhanden ist. Auf der Oberfläche der
mittels dieses Elementisolier-Oxidfilms 209 isolierten epitak
tischen n--Schicht 203 sind ein p⁺-Diffusionsgebiet 205
und ein n⁺-Diffusionsgebiet 207 gebildet. Eine erste
Zwischenverbindungsschicht 211 ist so gebildet, daß sie mit
einem Abschnitt der Oberfläche dieses p⁺-Diffusionsgebiets
205 in Kontakt ist. Ferner ist eine zweite Zwischenverbin
dungsschicht 213 so gebildet, daß sie mit einem Abschnitt
der Oberfläche des n⁺-Diffusionsgebiets 207 in Kontakt ist.
Ein Film aus Siliziumoxid vom anorganischen Typ 215 ist der
art auf der ganzen Oberfläche der epitaktischen n--Schicht
203 und des p⁺-Diffusionsgebiets 221 gebildet, daß er diese
erste Zwischenverbindungsschicht 211 und diese zweite
Zwischenverbindungsschicht 213 bedeckt. Ein Film aus Sili
ziumoxid vom organischen Typ 217 ist auf der Oberfläche des
Films aus Siliziumoxid vom anorganischen Typ 215 über einem
Abschnitt der Oberfläche der ersten Zwischenverbindungs
schicht 211 gebildet. Dieser Film aus Siliziumoxid vom or
ganischen Typ 217 ist zum Beispiel aus Polyphenylsilses
quioxan gebildet. In einem Gebiet des Films aus Siliziumoxid
vom anorganischen Typ 215, in welchem der Film aus Silizium
oxid vom organischen Typ 217 nicht gebildet ist, ist ein
Durchgangsloch 215a gebildet, das einen Abschnitt der Ober
fläche der zweiten Zwischenverbindungsschicht 213 erreicht.
Eine dritte Zwischenverbindungsschicht 219 aus AlSi ist der
art gebildet, daß sie mit der zweiten Zwischenverbindungs
schicht 213 mittels dieses Durchgangslochs 215a in Kontakt
sein und der ersten Zwischenverbindungsschicht 211 gegen
überliegen wird, wobei der Film aus Siliziumoxid vom anor
ganischen Typ 215 und der Film aus Siliziumoxid vom organi
schen Typ 217 dazwischen sind.
Bei der vorliegenden Ausführungsform ist eine Filmdicke T₂₇
des Zwischenschicht-Isolierfilms in dem Gebiet, in welchem
das Durchgangsloch 215a gebildet ist, kleiner als eine Film
dicke T₁₇ des Zwischenschicht-Isolierfilms in dem Gebiet, in
welchem sich die erste Zwischenverbindungsschicht 211 und
die dritte Zwischenverbindungsschicht 219 einander gegen
überliegen. Folglich kann eine ausreichende Durchbruch
spannung erreicht werden, ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die erste Zwischenverbindungsschicht 211 und
die dritte Zwischenverbindungsschicht 219 einander gegen
überliegen, einen aus dem Film aus Siliziumoxid vom anor
ganischen Typ 215 und dem Film aus Siliziumoxid vom organi
schen Typ 217 bestehenden Doppelschichtaufbau auf. Daher hat
die Halbleitereinrichtung der vorliegenden Ausführungsform
Wirkungen, die den in der ersten Ausführungsform beschriebe
nen Wirkungen (a), (b) und (c) ähnlich sind.
Unter Bezugnahme auf Fig. 15 weist die Halbleitereinrich
tung der vorliegenden Ausführungsform einen dielektrisch
isolierenden Aufbau auf. Ein n-Typ-Substrat 233 ist auf der
Oberfläche eines p-Typ-Halbleitersubstrats 231 befestigt,
wobei sich dazwischen ein Siliziumoxidfilm 253 befindet.
Dieses n-Typ-Substrat 233 ist durch einen Siliziumoxidfilm
251 elektrisch isoliert. Ein Elementisolier-Oxidfilm 239 ist
auf der Oberfläche dieses n-Typ-Substrats 233 gebildet. Auf
der Oberfläche des durch diesen Elementisolier-Oxidfilm 239
isolierten n-Typ-Substrats 233 sind ein p⁺-Diffusionsgebiet
235 und ein n⁺-Diffusionsgebiet 237 entsprechend gebildet.
Eine erste Zwischenverbindungsschicht 241 ist so gebildet,
daß sie mit einem Abschnitt der Oberfläche des p⁺-Diffu
sionsgebiets 235 in Kontakt ist. Ferner ist eine zweite
Zwischenverbindungsschicht 243 so gebildet, daß sie mit
einem Abschnitt der Oberfläche des n⁺-Diffusionsgebiets 237
in Kontakt ist.
Ein Film aus Siliziumoxid vom anorganischen Typ 245 ist der
art auf der ganzen Oberfläche des n-Typ-Substrats 233 und
des Siliziumoxidfilms 251 gebildet, daß er diese erste
Zwischenverbindungsschicht 241 und diese zweite Zwischenver
bindungsschicht 243 bedeckt. Ein Film aus Siliziumoxid vom
organischen Typ 247 ist auf der Oberfläche des Films aus
Siliziumoxid vom anorganischen Typ 245 über der ersten
Zwischenverbindungsschicht 241 gebildet. Dieser Film aus
Siliziumoxid vom organischen Typ 247 ist zum Beispiel aus
Polyphenylsilsesquioxan gebildet. In einem Gebiet des Films
aus Siliziumoxid vom anorganischen Typ 245, in welchem der
Film aus Siliziumoxid vom organischen Typ 247 nicht gebildet
ist, ist ein Durchgangsloch 245a gebildet, das einen Ab
schnitt der Oberfläche der zweiten Zwischenverbindungs
schicht 243 erreicht.
Eine zum Beispiel aus AlSi bestehende dritte Zwischenverbin
dungsschicht 249 ist derart gebildet, daß sie mit der
zweiten Zwischenverbindungsschicht 243 mittels des Durch
gangsloches 245a in Kontakt sein und der ersten Zwischenver
bindungsschicht 241 gegenüberliegen wird, wobei der Film aus
Siliziumoxid vom anorganischen Typ 245 und der Film aus Si
liziumoxid vom organischen Typ 247 dazwischen sein wird.
Bei dieser Ausführungsform ist eine Filmdicke T₂₈ des
Zwischenschicht-Isolierfilms in dem Gebiet, in welchem das
Durchgangsloch 245a gebildet ist, kleiner als eine Filmdicke
T₁₈ des Zwischenschicht-Isolierfilms in dem Gebiet, in wel
chem sich die erste Zwischenverbindungsschicht 241 und die
dritte Zwischenverbindungsschicht 249 einander gegenüber
liegen. Folglich kann eine ausreichende Durchbruchspannung
erreicht werden, ohne die Chipgröße zu vergrößern.
Ferner weist der Zwischenschicht-Isolierfilm in dem Gebiet,
in welchem sich die erste Zwischenverbindungsschicht 241 und
die dritte Zwischenverbindungsschicht 249 einander gegen
überliegen, einen aus dem Film aus Siliziumoxid vom anor
ganischen Typ 245 und dem Film aus Siliziumoxid vom organi
schen Typ 247 bestehenden Doppelschichtaufbau auf. Daher
weist die Halbleitereinrichtung der vorliegenden Ausfüh
rungsform Wirkungen auf, welche den in der ersten Ausfüh
rungsform beschriebenen Wirkungen (a), (b) und (c) ähnlich
sind.
Unter Bezugnahme auf Fig. 16 wird die vorliegende Ausfüh
rungsform durch Hinzufügen eines Films aus Siliziumoxid vom
anorganischen Typ 191 zur Einrichtung der in Fig. 13 darge
stellten sechsten Ausführungsform verwirklicht.
Insbesondere ist der Film aus Siliziumoxid vom anorganischen
Typ 191 derart gebildet, daß er zwischen einem Film aus Si
liziumoxid vom organischen Typ 187 und einer dritten
Zwischenverbindungsschicht 189 und zwischen einem Film aus
Siliziumoxid vom anorganischen Typ 185 und der dritten
Zwischenverbindungsschicht 189 angeordnet sein wird. Das
Vorsehen dieses Films aus Siliziumoxid vom anorganischen Typ
191 führt zu einer Verbesserung der Haftfestigkeit zwischen
der dritten Zwischenverbindungsschicht 189 und dem Film aus
Siliziumoxid vom organischen Typ 187.
Unter Bezugnahme auf Fig. 17 ist die Halbleitereinrichtung
der vorliegenden Ausführungsform ein Beispiel einer
speziellen Verwendung der Halbleitereinrichtung gemäß der in
Fig. 13 gezeigten sechsten Ausführungsform. Das heißt, die
in Fig. 13 dargestellte sechste Ausführungsform wird in
einer Einrichtung mit einer pn-Diode und einem n-Kanal-MOS-
Transistor, welche auf demselben Substrat gebildet sind,
verwendet.
Zunächst ist im pn-Dioden-Gebiet ein n-Typ-Diffusionsgebiet
263 auf der Oberfläche eines p-Typ-Halbleitersubstrats 261
gebildet. Ein Elementisolier-Oxidfilm 271 ist ferner auf der
Oberfläche des p-Typ-Halbleitersubstrats 261 gebildet. Auf
der Oberfläche des durch diesen Elementisolier-Oxidfilm 271
isolierten n-Typ-Diffusionsgebiets 263 sind ein p-Typ-Dif
fusionsgebiet 267 und ein n-Typ-Diffusionsgebiet 269 ent
sprechend gebildet. Außerdem ist ein dünner Siliziumoxidfilm
277 auf der Oberfläche des Elementisolier-Oxidfilms 271 ge
bildet. In diesem dünnen Siliziumoxidfilm 277 sind ein einen
Abschnitt der Oberfläche des p-Typ-Diffusionsgebiets 267 er
reichendes Kontaktloch 279b und ein einen Abschnitt der
Oberfläche des n-Typ-Diffusionsgebiets 269 erreichendes Kon
taktloch 279c gebildet. Eine zweite Elektrodenschicht 283
und eine dritte Elektrodenschicht 285 sind derart gebildet,
daß sie mit dem p-Typ-Diffusionsgebiet 267 bzw. dem n-Typ-
Diffusionsgebiet 269 mittels des entsprechenden Kontaktlochs
279b bzw. 279c in Kontakt sein werden.
Im n-Kanal-MOS-Transistor-Gebiet ist ein Elementisolier-
Oxidfilm 271 auf der Oberfläche des p-Typ-Halbleitersub
strats 261 gebildet. Auf der Oberfläche des durch diesen
Elementisolier-Oxidfilm 271 isolierten p-Typ-Halbleiter
substrats 261 sind ein Paar ein Sourcegebiet/Draingebiet
bildende n-Typ-Diffusionsgebiete 265 mit einem vorbestimmten
Abstand dazwischen gebildet. Auf einem Gebiet zwischen
diesem Paar von n-Typ-Diffusionsgebieten 265 ist eine Gate
elektrode 275 gebildet, wobei dazwischen ein Gate-Oxidfilm
273 vorhanden ist. Der dünne Siliziumoxidfilm 277 ist so ge
bildet, daß er diese Gateelektrode 275 bedeckt. Im dünnen
Siliziumoxidfilm 277 sind Kontaktlöcher 279a gebildet, wel
che Oberflächenabschnitte des Paares von n-Typ-Diffusionsge
bieten 265 freilegen. Jede erste Elektrode 281 wird derart
gebildet, daß sie mit jedem n-Typ-Diffusionsgebiet 265 des
Paares von n-Typ-Diffusionsgebieten 265 mittels jedes Kon
taktlochs 279a in Kontakt sein wird.
Im pn-Dioden-Gebiet und im n-Kanal-MOS-Transistor-Gebiet ist
ein Film aus Siliziumoxid vom anorganischen Typ 287 so ge
bildet, daß er die erste Elektrodenschicht 281, die zweite
Elektrodenschicht 283 und die dritte Elektrodenschicht 285
bedeckt. Auf der Oberfläche des Films aus Siliziumoxid vom
anorganischen Typ 287 ist über dem n-Kanal-MOS-Transistor
ein Film aus Siliziumoxid vom organischen Typ 289 gebildet.
Dieser Film aus Siliziumoxid vom organischen Typ 289 ist zum
Beispiel aus Polyphenylsilsesquioxan gebildet. In einem Ge
biet des Films aus Siliziumoxid vom anorganischen Typ 287,
in welchem der Film aus Siliziumoxid vom organischen Typ 289
nicht gebildet ist, ist ein Durchgangsloch 287a gebildet,
das einen Abschnitt der Oberfläche der zweiten Elektroden
schicht 283 erreicht.
Eine Zwischenverbindungsschicht 291 aus AlSi ist derart ge
bildet, daß sie mit der zweiten Elektrodenschicht 283 mit
tels dieses Durchgangslochs 287a in Kontakt sein und der
ersten Elektrodenschicht 281 gegenüberliegen wird, wobei der
Film aus Siliziumoxid vom anorganischen Typ 287 und der Film
aus Siliziumoxid vom organischen Typ 289 dazwischen sein
wird.
Wenn die in Fig. 13 gezeigte sechste Ausführungsform bei
einem derartigen Aufbau verwendet wird, dann können auch die
in der sechsten Ausführungsform erzielten Wirkungen erreicht
werden.
Ferner können auch ein Polymer vom Siliziumtyp, ein Harz vom
Siliziumtyp oder ein Harz vom Fluortyp als Film aus Sili
ziumoxid vom organischen Typ bei der ersten bis zehnten Aus
führungsform verwendet werden. Außerdem kann nicht nur ein
Film aus Siliziumoxid vom organischen Typ, sondern auch eine
andere Art von Filmen verwendet werden, solange sie ein
Material vom organischen Typ enthalten und eine Durchbruch
spannung haben, die größer als diejenige eines Films aus Si
liziumoxid vom anorganischen Typ ist.
Obwohl ferner AlSi als Material für die Zwischenverbindungs
schicht bei der ersten bis zehnten Ausführungsform beschrie
ben worden ist, ist es nicht einschränkend vorgesehen. Insbesondere
kann es auch Al, polykristallines Silizium, in das
eine Störstelle implantiert ist, oder ein schwer schmelz
bares Metall sein.
Auf Grundlage des Vorstehenden kann bei der Halbleiterein
richtung gemäß der vorliegenden Erfindung eine Vergrößerung
der Öffnung des Durchgangslochs verhindert werden. Folglich
werden Öffnungen der Durchgangslöcher, welche verbunden
sind, wenn zwei Durchgangslöcher benachbart zueinander ge
bildet werden, vermieden. Daher wird das Strukturieren einer
Zwischenverbindungsschicht, die mit einer darunterliegenden
leitenden Schicht mittels eines Durchgangslochs verbunden
ist, leichter gemacht. Im Ergebnis kann eine ausreichende
Durchbruchspannung erreicht werden, ohne die Chipgröße zu
vergrößern.
Obwohl die vorliegende Erfindung detailliert beschrieben und
dargestellt worden ist, ist es selbstverständlich, daß die
selbe nur veranschaulichend und beispielhaft ist und keiner
Beschränkung unterliegt, wobei der Inhalt und der Bereich
der vorliegenden Erfindung nur durch die beigefügten An
sprüche beschränkt sind.
Claims (11)
1. Halbleitereinrichtung, welche umfaßt:
eine erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281);
eine zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283), an die eine Spannung gelegt werden kann, welche sich von der an die erste leitende Schicht gelegten Spannung unterscheidet;
eine auf der ersten und der zweiten leitenden Schicht gebil dete Isolierschicht (15, 17; 16; 45, 47; 85, 87; 115, 117; 145, 147; 185, 187; 215, 217; 245, 247; 287, 289) mit einem Loch (15a; 45a; 85a; 115a; 145a; 185a; 215a; 245a; 287a), das eine Oberfläche der zweiten leitenden Schicht erreicht; und
eine dritte leitende Schicht (19; 49; 89; 119; 149; 189; 219; 249; 291), welche auf der Isolierschicht so gebildet ist, daß sie mit der zweiten leitenden Schicht durch das Loch in Kontakt ist und der ersten leitenden Schicht gegen überliegt, wobei die Isolierschicht dazwischen ist; wobei
die Isolierschicht so gebildet ist, daß sie eine erste Dicke in einem Gebiet aufweist, in dem das Loch gebildet ist, und eine im Vergleich zur ersten Dicke größere zweite Dicke in einem Gebiet aufweist, in dem sich die erste und die dritte leitende Schicht einander gegenüberliegen.
eine erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281);
eine zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283), an die eine Spannung gelegt werden kann, welche sich von der an die erste leitende Schicht gelegten Spannung unterscheidet;
eine auf der ersten und der zweiten leitenden Schicht gebil dete Isolierschicht (15, 17; 16; 45, 47; 85, 87; 115, 117; 145, 147; 185, 187; 215, 217; 245, 247; 287, 289) mit einem Loch (15a; 45a; 85a; 115a; 145a; 185a; 215a; 245a; 287a), das eine Oberfläche der zweiten leitenden Schicht erreicht; und
eine dritte leitende Schicht (19; 49; 89; 119; 149; 189; 219; 249; 291), welche auf der Isolierschicht so gebildet ist, daß sie mit der zweiten leitenden Schicht durch das Loch in Kontakt ist und der ersten leitenden Schicht gegen überliegt, wobei die Isolierschicht dazwischen ist; wobei
die Isolierschicht so gebildet ist, daß sie eine erste Dicke in einem Gebiet aufweist, in dem das Loch gebildet ist, und eine im Vergleich zur ersten Dicke größere zweite Dicke in einem Gebiet aufweist, in dem sich die erste und die dritte leitende Schicht einander gegenüberliegen.
2. Halbleitereinrichtung nach Anspruch 1, bei welcher die
Isolierschicht eine erste Isolierschicht (15; 45; 85; 115;
145; 185; 215; 245; 287) aus einem anorganischen Material
und eine ein organisches Material enthaltende zweite Iso
lierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) auf
weist und welche die erste Isolierschicht in einem Gebiet
enthält, in dem das Loch gebildet ist, und welche die erste
Isolierschicht und die auf der ersten Isolierschicht gebil
dete zweite Isolierschicht in einem Gebiet enthält, in dem
sich die erste und die dritte leitende Schicht einander
gegenüberliegen.
3. Halbleitereinrichtung nach Anspruch 2, bei welcher die
erste Isolierschicht (15; 45; 85; 115; 145; 185; 215; 245; 287) einen Siliziumoxidfilm enthält und
die zweite Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) aus einer Polyphenylsilsesquioxan enthaltenden Schicht besteht.
erste Isolierschicht (15; 45; 85; 115; 145; 185; 215; 245; 287) einen Siliziumoxidfilm enthält und
die zweite Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) aus einer Polyphenylsilsesquioxan enthaltenden Schicht besteht.
4. Halbleitereinrichtung nach Anspruch 1, welche ferner
ein Halbleitersubstrat (1, 3; 31, 33; 71, 73; 101, 103; 131,
133; 171; 201; 233; 261), ein erstes Störstellengebiet (5;
35; 75a, 75b; 105; 135; 175; 205; 235; 265) und ein zweites
Störstellengebiet (7; 37; 77; 107; 137; 177; 207; 237; 267)
umfaßt; bei welchen
das Halbleitersubstrat eine Hauptoberfläche aufweist;
das erste Störstellengebiet und das zweite Störstellengebiet auf der Hauptoberfläche des Halbleitersubstrats so gebildet sind, daß sie voneinander isoliert sind; und
die erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) mit einer Oberfläche des ersten Störstellengebiets in Kontakt ist und die zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) mit einer Oberfläche des zweiten Störstellengebiets in Kontakt ist.
das Halbleitersubstrat eine Hauptoberfläche aufweist;
das erste Störstellengebiet und das zweite Störstellengebiet auf der Hauptoberfläche des Halbleitersubstrats so gebildet sind, daß sie voneinander isoliert sind; und
die erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) mit einer Oberfläche des ersten Störstellengebiets in Kontakt ist und die zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) mit einer Oberfläche des zweiten Störstellengebiets in Kontakt ist.
5. Halbleitereinrichtung nach Anspruch 1, bei welcher
die Isolierschicht ferner eine dritte Isolierschicht (191)
aus einem anorganischen Material aufweist und
die dritte Isolierschicht zwischen der dritten leitenden
Schicht (189) und der zweiten Isolierschicht (187) gebildet
ist.
6. Halbleitereinrichtung nach Anspruch 1, bei welcher
die erste leitende Schicht (11; 41; 81; 111; 141; 181; 211;
241; 281), die zweite leitende Schicht (13; 43; 83; 113;
143; 183; 213; 243; 283) und die dritte leitende Schicht
(19; 49; 89; 119; 149; 189; 219; 249; 291) aus einem
Material gebildet sind, das aus der Gruppe gewählt ist,
welche Aluminium (Al), Aluminium/Silizium (AlSi), poly
kristallines Silizium, in das Störstellen eingeführt sind,
und ein schwer schmelzbares Metall enthält.
7. Verfahren zum Herstellen einer Halbleitereinrichtung,
welches die Schritte umfaßt:
Bilden einer ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) und einer zweiten leitenden Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283);
Bilden einer Isolierschicht (15, 17; 16; 45, 47; 85, 87; 115, 117; 145, 147; 185, 187; 215, 217; 245, 247; 287, 289) mit einer ersten Dicke auf der zweiten leitenden Schicht und einer im Vergleich zur ersten Dicke größeren zweiten Dicke auf der ersten leitenden Schicht und mit einem Loch (15a; 45a; 85a; 115a; 145a; 185a; 215a; 245a; 287a), das die zweite leitende Schicht in einem Gebiet mit der ersten Dicke erreicht, und
Bilden einer dritten leitenden Schicht (19; 49; 89; 119; 149; 189; 219; 249; 291) auf den Isolierschichten, derart daß sie mit der zweiten leitenden Schicht durch das Loch in Kontakt ist und der ersten leitenden Schicht gegenüberliegt, wobei die Isolierschicht dazwischen ist.
Bilden einer ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) und einer zweiten leitenden Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283);
Bilden einer Isolierschicht (15, 17; 16; 45, 47; 85, 87; 115, 117; 145, 147; 185, 187; 215, 217; 245, 247; 287, 289) mit einer ersten Dicke auf der zweiten leitenden Schicht und einer im Vergleich zur ersten Dicke größeren zweiten Dicke auf der ersten leitenden Schicht und mit einem Loch (15a; 45a; 85a; 115a; 145a; 185a; 215a; 245a; 287a), das die zweite leitende Schicht in einem Gebiet mit der ersten Dicke erreicht, und
Bilden einer dritten leitenden Schicht (19; 49; 89; 119; 149; 189; 219; 249; 291) auf den Isolierschichten, derart daß sie mit der zweiten leitenden Schicht durch das Loch in Kontakt ist und der ersten leitenden Schicht gegenüberliegt, wobei die Isolierschicht dazwischen ist.
8. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 7, bei welchem
die Isolierschicht eine erste Isolierschicht (15; 45; 85; 115; 145; 185; 215; 245; 287) aus einem anorganischen Material und eine ein organisches Material enthaltende zweite Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) aufweist und
der Schritt zum Bilden der Isolierschicht umfaßt den Schritt zum Bilden der ersten Isolierschicht auf der ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) und der zweiten leitenden Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) und den Schritt zum Bilden der zweiten Isolierschicht auf der ersten Isolierschicht über der ersten leitenden Schicht.
die Isolierschicht eine erste Isolierschicht (15; 45; 85; 115; 145; 185; 215; 245; 287) aus einem anorganischen Material und eine ein organisches Material enthaltende zweite Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) aufweist und
der Schritt zum Bilden der Isolierschicht umfaßt den Schritt zum Bilden der ersten Isolierschicht auf der ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) und der zweiten leitenden Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) und den Schritt zum Bilden der zweiten Isolierschicht auf der ersten Isolierschicht über der ersten leitenden Schicht.
9. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 8, bei welchem
der Schritt zum Bilden der zweiten Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) die Schritte umfaßt:
Aufbringen der zweiten Isolierschicht auf die erste Isolier schicht (15; 45; 85; 115; 145; 185; 215; 245; 287) mittels einer Schleuderbeschichtungseinrichtung und
Ätzen der zweiten Isolierschicht, derart daß sie nur über der ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) übrigbleibt.
der Schritt zum Bilden der zweiten Isolierschicht (17; 47; 87; 117; 147; 187; 217; 247; 289) die Schritte umfaßt:
Aufbringen der zweiten Isolierschicht auf die erste Isolier schicht (15; 45; 85; 115; 145; 185; 215; 245; 287) mittels einer Schleuderbeschichtungseinrichtung und
Ätzen der zweiten Isolierschicht, derart daß sie nur über der ersten leitenden Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) übrigbleibt.
10. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 8, welches ferner umfaßt: einen Schritt zum
Bilden eines ersten Störstellengebiets (5; 35; 75a, 75b;
105; 135; 175; 205; 235; 265) und eines zweiten Störstellen
gebiets (7; 37; 77; 107; 137; 177; 207; 237; 267) auf einer
Hauptoberfläche eines Halbleitersubstrats (1, 3; 31, 33; 71,
73; 101, 103; 131, 133; 171; 201; 233; 261), derart daß sie
in einem vorbestimmten Abstand voneinander beabstandet sind;
bei welchem
die erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) so gebildet wird, daß sie mit einer Oberfläche des ersten Störstellengebiets in Kontakt ist, und
die zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) so gebildet wird, daß sie mit einer Oberfläche des zweiten Störstellengebiets in Kontakt ist.
die erste leitende Schicht (11; 41; 81; 111; 141; 181; 211; 241; 281) so gebildet wird, daß sie mit einer Oberfläche des ersten Störstellengebiets in Kontakt ist, und
die zweite leitende Schicht (13; 43; 83; 113; 143; 183; 213; 243; 283) so gebildet wird, daß sie mit einer Oberfläche des zweiten Störstellengebiets in Kontakt ist.
11. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 8, welches ferner einen Schritt zum Bilden
einer dritten Isolierschicht (191) zwischen der dritten
leitenden Schicht (189) und der zweiten Isolierschicht (187)
umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27868593A JP3244367B2 (ja) | 1993-11-08 | 1993-11-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4438658A1 true DE4438658A1 (de) | 1995-05-11 |
DE4438658C2 DE4438658C2 (de) | 2001-12-06 |
Family
ID=17600750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4438658A Expired - Lifetime DE4438658C2 (de) | 1993-11-08 | 1994-10-28 | Halbleitereinrichtung mit hoher Durchbruchspannung und Verfahren zum Herstellen derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US6297532B1 (de) |
JP (1) | JP3244367B2 (de) |
DE (1) | DE4438658C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113345852A (zh) * | 2021-05-26 | 2021-09-03 | 全球能源互联网研究院有限公司 | 一种压接型功率芯片封装结构 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4020195B2 (ja) * | 2002-12-19 | 2007-12-12 | 三菱電機株式会社 | 誘電体分離型半導体装置の製造方法 |
JP2006261638A (ja) * | 2005-02-21 | 2006-09-28 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
US7858532B2 (en) * | 2007-08-06 | 2010-12-28 | United Microelectronics Corp. | Dielectric layer structure and manufacturing method thereof |
JP5672117B2 (ja) * | 2011-03-31 | 2015-02-18 | 株式会社デンソー | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4300355A1 (de) * | 1992-01-16 | 1993-07-22 | Mitsubishi Electric Corp | |
US5254497A (en) * | 1992-07-06 | 1993-10-19 | Taiwan Semiconductor Manufacturing Company | Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4362597A (en) * | 1981-01-19 | 1982-12-07 | Bell Telephone Laboratories, Incorporated | Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices |
US4628006A (en) * | 1984-01-20 | 1986-12-09 | The United States Of America As Represented By The Secretary Of The Navy | Passivation of hybrid microelectronic circuits |
US5072275A (en) * | 1986-02-28 | 1991-12-10 | Fairchild Semiconductor Corporation | Small contactless RAM cell |
JPS63293876A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置 |
JP2554339B2 (ja) | 1987-09-19 | 1996-11-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5198683A (en) * | 1991-05-03 | 1993-03-30 | Motorola, Inc. | Integrated circuit memory device and structural layout thereof |
US5233181A (en) * | 1992-06-01 | 1993-08-03 | General Electric Company | Photosensitive element with two layer passivation coating |
JPH0677208A (ja) | 1992-08-25 | 1994-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-11-08 JP JP27868593A patent/JP3244367B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-28 DE DE4438658A patent/DE4438658C2/de not_active Expired - Lifetime
-
1997
- 1997-01-27 US US08/787,332 patent/US6297532B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4300355A1 (de) * | 1992-01-16 | 1993-07-22 | Mitsubishi Electric Corp | |
US5254497A (en) * | 1992-07-06 | 1993-10-19 | Taiwan Semiconductor Manufacturing Company | Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113345852A (zh) * | 2021-05-26 | 2021-09-03 | 全球能源互联网研究院有限公司 | 一种压接型功率芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JPH07130730A (ja) | 1995-05-19 |
US6297532B1 (en) | 2001-10-02 |
JP3244367B2 (ja) | 2002-01-07 |
DE4438658C2 (de) | 2001-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
DE3650248T2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. | |
DE4011276C2 (de) | Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung | |
DE3816002C2 (de) | ||
DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
DE3011982C2 (de) | ||
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE19758977B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE3327301A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE69627975T2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
DE4424738C2 (de) | Halbleitereinrichtung des Typs mit hoher Durchbruchspannung | |
DE10349185A1 (de) | Halbleiterbaugruppe | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE19907201A1 (de) | Vertikal-MESFET und Verfahren zu dessen Herstellung | |
DE4325348A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102014110450A1 (de) | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE4122712C2 (de) | Halbleitervorrichtung mit einer Elektrode vom MIS-Typ | |
DE19517975A1 (de) | Polysilizium-Feldringstruktur für Leistungs-IC's | |
DE102004024885A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4438658C2 (de) | Halbleitereinrichtung mit hoher Durchbruchspannung und Verfahren zum Herstellen derselben | |
DE4003681C2 (de) | Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen | |
DE68925092T2 (de) | MOS-Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
R071 | Expiry of right | ||
R071 | Expiry of right |