DE4324207A1 - Halbleitertestsystem, Halbleitertestverfahren, Verfahren zur Ausbildung eines Verdrahtungsmusters und integrierte Halbleiterschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Halblei­ tertestsystem bzw. -Prüfsystem zum Testen einer integrier­ ten Halbleiterschaltung, auf ein Halbleitertestverfahren, das dieses System verwendet, auf eine integrierte Halblei­ terschaltung, bei der das Testverfahren anwendbar ist, so­ wie auf ein Verfahren zur Ausbildung eines Verdrahtungsmu­ sters der integrierten Halbleiterschaltung.

In Fig. 6 ist schematisch der prinzipielle Aufbau eines herkömmlichen Halbleitertestsystems gezeigt. Gemäß Fig. 6 ist ein Tester bzw. eine Prüfeinrichtung 5 über Verbin­ dungsdrähte bzw. Anschlußleitungen 4 mit einer Vielzahl von Meßfühlern 3 verbunden. Eine von der Prüfeinrichtung 5 zu testende integrierte Halbleiterschaltung 1 umfaßt Eingangs- Anschlußflächen 2a, Ausgangs-Anschlußflächen 2b und eine Stromversorgungs-Anschlußfläche 2c, welche als externe An­ schlüsse dienen. Die Anschlußflächen 2a, 2b und 2c sind in Kontakt mit dem jeweils zugeordneten Meßfühler 3.

Bei diesem Halbleitertestsystem wird der Eingangs-An­ schlußfläche 2a aus der Prüfeinrichtung 5 in Übereinstim­ mung mit einem Test- bzw. Prüfmuster ein elektrisches Si­ gnal zugeführt, worauf aus der Ausgangs-Anschlußfläche 2b ein der Funktion der integrierten Halbleiterschaltung 1 entsprechendes Ausgangssignal abgegeben wird. Die Prüfein­ richtung 5 erfaßt das Ausgangssignal und vergleicht dieses mit einem Erwartungswert, wodurch die integrierte Halblei­ terschaltung 1 geprüft bzw. getestet wird.

Fig. 5 zeigt ein Beispiel eines Maskenmusters der von dem vorstehend beschriebenen herkömmlichen Halbleiter­ testsystem zu testenden integrierten Schaltung, bei der es sich beispielsweise um ein Gate-Array handelt. Gemäß Fig. 5 ist zwischen einem Drainbereich 13 und einem Sourcebereich 14 ein Gate 16 angeordnet. Unter Überdeckung des Drainbe­ reichs 13 und des Sourcebereichs 14 sind eine erste Metall­ verdrahtungsschicht 10, eine zweite Metallverdrahtungs­ schicht 11 und eine dritte Metallverdrahtungsschicht 12 ausgebildet. Zur Verbindung dieser Verdrahtungen und Berei­ che sind Kontaktlöcher 15 vorgesehen.

Gemäß vorstehender Beschreibung hängt bei diesem her­ kömmlichen Halbleitertestsystem der Test der integrierten Halbleiterschaltung ausschließlich von dem der Eingangs -An­ schlußfläche in Übereinstimmung mit dem Testmuster zuge­ führten elektrischen Signal ab, so daß es erforderlich ist, die Anzahl der Testmuster zu erhöhen, wenn der Umfang und der Integrationsgrad der integrierten Halbleiterschaltung größer werden. Wenn das Ausmaß der Vergrößerung und Inte­ gration sehr viel höher ist, kann darüber hinaus die Vergrö­ ßerung der Anzahl der Testmuster nicht notwendigerweise zu einer Verbesserung des Erfassungsbereiches bzw. -ausmaßes fünren, wobei der Fall eintreten kann, daß die Erfassung eines Fehlers teilweise unmöglich ist. Das Vorsehen einer speziellen, innerhalb der integrierten Halbleiterschaltung angeordneten Testschaltung liefert zwar ein zuverlässiges Testverfahren, jedoch führt diese Maßnahme zu entsprechend erhöhtem Raumbedarf und höheren Kosten.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleitertestsystem der vorstehend genannten Art derart weiterzubilden, daß auch bei einer sehr großflächigen und hochintegrierten Halbleiterschaltung jegliche Fehler zuver­ lässig und mit geringen Kosten erfaßt werden können.

Diese Aufgabe wird mit den im Anspruch 1 angegebenen Maßnahmen gelöst.

Das erfindungsgemäße Halbleitertestsystem zum Testen einer externe Anschlüsse aufweisenden integrierten Halblei­ terschaltung umfaßt demgemäß folgende Merkmale: eine Meß­ vorrichtung zum aufeinanderfolgenden Belichten mindestens eines aktiven Transistorbereichs in der integrierten Halb- leiterschaltung mit einem optischen Strahl, um die Erzeu­ gung eines durch einen optischen Strahl hervorgerufenen bzw. induzierten Stroms zu erfassen, die nachfolgend als OBIC-Meßvorrichtung ("Optical Beam Induced Current") be­ zeichnet wird; eine Prüfeinrichtung zum Übertragen eines Testsignals zur integrierten Halbleiterschaltung und zum Empfang eines Ausgangssignals aus dieser über die externen Anschlüsse und zum gleichzeitigen Empfang eines weiteren Ausgangssignals aus der OBIC-Meßvorrichtung, um beide Aus­ gangssignale mit jeweiligen Erwartungswerten zu verglei­ chen; sowie eine Synchronisationseinrichtung zum Synchroni­ sieren der Prüfeinrichtung und der OBIC-Meßvorrichtung.

Wenn der Test der integrierten Halbleiterschaltung un­ ter Verwendung des erfindungsgemäßen Halbleitertestsystems durchgeführt wird, ermöglicht es die OBIC-Messung des akti­ ven Transistorbereichs, einen Fehler in der Tiefe bzw. ei­ nem Tiefenbereich der Schaltung zu erfassen, der durch aus­ schließliche Zufuhr des über den externen Anschluß der in­ tegrierten Halbleiterschaltung gelieferten Testsignals nur schwer aufzufinden ist. Daher kann das Erfassungsausmaß verbessert werden und der Test kann ohne Verringerung des Erfassungsausmaßes selbst für eine großflächige und hochin­ tegrierte Halbleiterschaltung durchgeführt werden. Wenn die Anzahl der Orte für die OBIC-Messung wesentlich erhöht wird, kann darüber hinaus das an den externen Anschluß der integrierten Halbleiterschaltung anzulegende Testmuster deutlich vereinfacht werden. Es ist nicht erforderlich, die Anzahl der zum Anlegen des Testmusters erforderlichen ex­ ternen Anschlüsse zu erhöhen, um das Erfassungsausmaß zu verbessern. Diese Wirkungen können nicht nur durch die ein­ fache Kombination des OBIC-Messungstests unter Verwendung eines Laserstrahls mit dem Ausgangs-Beobachtungstest unter Verwendung des zugeführten Testmustersignals erhalten wer­ den, sondern auch durch die Synchronisation der Belichtung mit dem Laserstrahl und der Zufuhr des Testmustersignals. Die Vereinfachung des Testmusters trägt zu einer Verringe­ rung der Prüfzeit bei, wodurch der Test von hochintegrier­ ten Halbleiterschaltungen (LSI-Schaltungen) vereinfacht wird.

Mit dem erfindungsgemäßen Halbleitertestsystem ist es daher möglich, das Erfassungsausmaß bzw. den Erfassungsgrad der integrierten Halbleiterschaltung zu erhöhen, ohne eine spezielle Schaltung zur Fehlererfassung vorsehen zu müssen. Darüber hinaus ist das Halbleitertestsystem in der Lage, ei­ ne Vergrößerung des an die externen Anschlüsse anzulegenden Testmusters zu verhindern, wodurch der Test vereinfacht wird.

Die vorliegende Erfindung bezieht sich weiterhin auf ein Verfahren zum Testen einer externe Anschlüsse aufwei­ senden integrierten Halbleiterschaltung. Dieses erfindungs­ gemäße Halbleitertestverfahren umfaßt folgende Schritte:

(a) Zuführen eines Testsignals zu der integrierten Halblei­ terschaltung über die externen Anschlüsse; (b) aufeinander­ folgendes Belichten mindestens eines aktiven Transistorbe­ reichs in der integrierten Halbleiterschaltung mittels ei­ nes optischen Strahls synchron mit dem Schritt (a) des Zu­ führens des Testsignals; (c) Erfassen eines Ausgangssignals der integrierten Halbleiterschaltung, das im Ansprechen auf das zugeführte Testsignal erzeugt und über die externen An­ schlüsse ausgegeben wird, unter gleichzeitigem Erfassen der Erzeugung eines durch den optischen Strahl induzierten Stroms (OBIC) im Ansprechen auf den aufprojizierten opti­ schen Strahl; und (d) Vergleichen eines Erfassungsergebnis­ ses im Schritt (c) mit einem Erwartungswert.

Aufgrund der vorstehend beschriebenen Funktionsweise des Halbleitertestsystems ermöglicht es das erfindungsgemä­ ße Halbleitertestverfahren, selbst bei großflächigen und höherintegrierten Halbleiterschaltung Fehler mit einem ho­ hen Erfassungsverhältnis zu erfassen.

Mit dem erfindungsgemäßen Halbleitertestverfahren kann daher selbst eine einen hohen Integrationsgrad aufweisende Schaltung (LSI-Schaltung) getestet werden, ohne den Erfa­ ssungsgrad zu verringern. Darüber hinaus ist es möglich, auf einfache Weise die Tiefe der Schaltung zu inspizieren bzw. zu überprüfen, wo die Fehlererfassung alleine mit dem die externen Anschlüsse verwendenden Test kaum durchzuführen ist.

Die vorliegende Erfindung bezieht sich weiterhin auf ein Verfahren zur Ausbildung eines Verdrahtungsmusters ei­ ner mit dem vorstehenden Halbleitertestverfahren zu testen­ den integrierten Halbleiterschaltung. Das erfindungsgemäße Verfahren zur Ausbildung eines Verdrahtungsmusters der in­ tegrierten Halbleiterschaltung umfaßt folgende Schritte: (e) Festlegen aktiver Transistorbereiche, die in der inte­ grierten Halbleiterschaltung zu testen sind; und (f) Aus­ bilden eines Verdrahtungsmusters in der Weise, daß eine Verdrahtung, die mit den zu testenden aktiven Transistorbe­ reichen nicht in Kontakt ist, möglichst nicht darüber ver­ läuft.

Bei dem erfindungsgemäßen Verfahren zum Ausbilden eines Verdrahtungsmusters der integrierten Halbleiterschaltung wird das Verdrahtungsmuster so ausgebildet, daß vermieden wird, daß dieses über die zu testenden (d. h. mit dem opti­ schen Strahl zu belichtenden) aktiven Transistorbereiche verläuft, um auf diese Weise eine hochintegrierte Halblei­ terschaltung zu erhalten, die einen hohen Erfassungsgrad ermöglicht.

In Übereinstimmung mit diesem Verfahren zur Ausbildung eines Verdrahtungsmusters der integrierten Halbleiterschal­ tung sind die zu testenden aktiven Transistorbereiche nicht mit unnötiger Verdrahtung bedeckt, so daß eine integrierte Halbleiterschaltung mit einem hohen Erfassungsgrad erhalten werden kann. Darüber hinaus ist es möglich, eine integrierte Halbleiterschaltung zu schaffen, bei der die Tiefe mit Leichtigkeit geprüft werden kann.

Darüber hinaus kann die Ausbildung des Verdrahtungsmu­ sters wirksam unter Verwendung rechnergestützter Konstruk­ tionsverfahren (CAD) durchgeführt werden.

Die vorliegende Erfindung bezieht sich ferner auf eine integrierte Halbleiterschaltung, die mittels des vorstehend beschriebenen Halbleitertestverfahrens zu testen ist. Die erfindungsgemäße integrierte Halbleiterschaltung ist da­ durch gekennzeichnet, daß diejenige Verdrahtung, die mit dem mindestens einen zu testenden aktiven Transistorbereich außer Kontakt ist, nicht über dem aktiven Transistorbereich ausgebildet ist.

Bei der erfindungsgemäßen integrierten Halbleiterschal­ tung ist der mit dem optischen Strahl zu belichtende aktive Transistorbereich nicht mit einer unnötigen Verdrahtung be­ deckt, so daß es leicht möglich ist, die OBIC-Messung durch Belichtung des aktiven Transistorbereichs mittels des opti­ schen Strahls und die Erfassung von Fehlern in der Tiefe der Schaltung durchzuführen, wodurch eine Vergrößerung und ein höherer Integrationsgrad ohne Verringerung des Erfassu­ ngsgrades gewährleistet werden können.

Ein Merkmal der erfindungsgemäßen integrierten Halblei­ terschaltung liegt demnach darin, daß Fehler in der Tiefe ihrer internen Schaltung direkt durch die OBIC-Messung der aktiven Transistorbereiche erfaßt werden können, da die ak­ tiven Transistorbereiche nicht von unnötiger Verdrahtung bedeckt sind. Daher kann die integrierte Halbleiterschal­ tung unter Aufrechterhaltung eines sehr hohen Erfassungs­ grads großflächiger werden und eine hohe Integrationsdichte aufweisen, wodurch ein zuverlässigeres Produkt erzielt wird.

Demzufolge liegt ein Gesichtspunkt der vorliegenden Er­ findung darin, daß der Erfassungsgrad der integrierten Halbleiterschaltung verbessert wird, ohne das Testmuster zu vergrößern oder eine zusätzliche bzw. exklusive Schaltung zum Testen zu benötigen, wodurch der Test der integrierten Halbleiterschaltung vereinfacht wird.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich­ nung näher erläutert. Es zeigt

Fig. 1 anhand einer schematischen Ansicht ein Ausführungsbeispiel des erfindungsgemäßen Halbleiter­ testsystems;

Fig. 2 ein Beispiel von Erwartungswerten bei ei­ nem Test einer integrierten Halbleiterschaltung, der mittels des erfindungsgemäßen Halbleitertestsystems durchgeführt wird;

Fig. 3 ein Verdrahtungsmuster der integrierten Halbleiterschaltung, bei dem der von dem erfindungsge­ mäßen Halbleitertestsystem durchgeführte Test anwendbar ist;

Fig. 4 anhand eines Flußdiagramms ein Verfahren zur Ausbildung des Verdrahtungsmusters der integrierten Halbleiterschaltung, das für den von dem Ausführungs­ beispiel des erfindungsgemäßen Halbleitertestsystems durchgeführten Tests anwendbar ist;

Fig. 5 ein Verdrahtungsmuster eines herkömmlichen Halbleitertestsystems; und

Fig. 6 schematisch den Aufbau eines herkömmli­ chen Halbleitertestsystems.

Fig. 1 zeigt schematisch den prinzipiellen Aufbau eines Ausführungsbeispiels des erfindungsgemäßen Halbleiter­ testsystems. Dieses Halbleitertestsystem enthält eine Meß­ vorrichtung 8 und einen Tester bzw. eine Prüfeinrichtung 5; die Meßvorrichtung 8 erzeugt Ströme, die von einem opti­ schen Strahl hervorgerufen bzw. induziert werden, und wird daher im folgenden als OBIC-Meßvorrichtung bezeichnet ("Optical Beam Induced Current").

Die OBIC-Meßvorrichtung 8 hat die Aufgabe, eine Viel­ zahl von aktiven Transistorbereichen einer im Test befind­ lichen integrierten Halbleiterschaltung 1, wie beispiels­ weise eine Vielzahl von Drainbereichen 6 eines MOS-Transi­ stors, aufeinanderfolgend mittels eines Laserstrahls 7 zu belichten.

Die integrierte Halbleiterschaltung 1 enthält Eingangs- Anschlußflächen 2a, Ausgangs-Anschlußflächen 2b und eine Stromversorgungs-Anschlußfläche 2c, die als externe An­ schlüsse dienen. Die Prüfeinrichtung 5 ist über Verbin­ dungsdrähte bzw. Anschlußleitungen 4a, 4b und 4c mit Meß­ fühlern 3 verbunden. Ein eine Verbindung mit der Anschluß­ leitung 4a herstellender Meßfühler 3 ist in Kontakt mit der Eingangs-Anschlußfläche 2a der integrierten Halbleiter­ schaltung 1, ein weiterer Meßfühler 3, der eine Verbindung mit der Anschlußleitung 4b herstellt, ist in Kontakt mit der Ausgangs-Anschlußfläche 2b der integrierten Halbleiter­ schaltung 1 und ein noch weiterer Meßfühler 3, der eine Verbindung mit der Anschlußleitung 4c herstellt, ist in Kontakt mit der Stromversorgungs-Anschlußfläche 2c der in­ tegrierten Halbleiterschaltung 1. Die zur Zufuhr einer Ver­ sorgungsspannung Vdd dienende Anschlußleitung 4c ist mit einem Ende eines Verbindungsdrahts bzw. einer Leitung 20 verbunden, deren anderes Ende mit der OBIC-Meßvorrichtung 8 verbunden ist.

Die Prüfeinrichtung 5 enthält eine Taktsignal-Liefe­ rungseinrichtung bzw. einen Taktsignalgenerator 5a, der ein Taktsignal liefert, von dem die Betriebs-Zeitsteuerung ab­ hängt. Ein Verbindungsdraht bzw. eine Leitung 22 ist derart zwischen der Prüfeinrichtung 5 und der OBIC-Meßvorrichtung 8 angeordnet, daß sie das Taktsignal aus dem Taktsignalge­ nerator 5a zur OBIC-Meßvorrichtung 8 überträgt, um die von der OBIC-Meßvorrichtung 8 durchgeführte Belichtung bzw. Projektion des Laserstrahls 7 mit dem Betriebsablauf der Prüfeinrichtung 5 zu synchronisieren.

Die Prüfeinrichtung 5 enthält weiterhin beispielsweise einen Erwartungswert-Speicher zum Liefern eines erwarteten Werts bzw. Erwartungswerts 5b sowie einen Komparator 5c. Der Komparator 5c vergleicht ein Ausgangssignal aus der Ausgangs-Anschlußfläche 2b der integrierten Halbleiter­ schaltung 1 und ein über die Leitung 21 übertragenes OBIC- Erfassungssignal aus der OBIC-Meßvorrichtung 8 mit dem Er­ wartungswert 5b.

Nachstehend wird der Betriebsablauf des Halbleiter­ testsystems näher erläutert. Im Halbleitertestsystem werden das von der integrierten Halbleiterschaltung 1 im Anspre­ chen auf ein von der Prüfeinrichtung 5 geliefertes Testsi­ gnal ausgegebene Signal sowie das OBIC-Erfassungssignal, das im Ansprechen auf den von der OBIC-Meßvorrichtung 8 an den Drainbereich 6 der integrierten Halbleiterschaltung 1 angelegten Laserstrahl 7 auftritt, in der Prüfeinrichtung 5 mit dem Erwartungswert 5b verglichen.

Zunächst wird das dem vorbestimmten Testmuster entspre­ chende Testsignal aus der Prüfeinrichtung 5 über die An­ schlußleitung 4a und den Meßfühler 3 der Eingangs-Anschluß­ fläche 2a der integrierten Halbleiterschaltung 1 zugeführt. Im Ansprechen auf die Zufuhr des Testsignals wird von der Ausgangs-Anschlußfläche 2b ein der jeweiligen Funktion der integrierten Halbleiterschaltung 1 entsprechendes Ausgangs­ signal ausgegeben. Dieses Ausgangssignal wird über den be­ treffenden Meßfühler 3 und die Anschlußleitung 4b zu dem in der Prüfeinrichtung 5 befindlichen Komparator 5c übertra­ gen.

Andererseits wird gleichzeitig mit dem Vorgang der Zu­ fuhr des Testsignals zu der integrierten Halbleiterschal­ tung 1 aus der Prüfeinrichtung 5 der Laserstrahl 7 aus der OBIC-Meßvorrichtung 8 aufeinanderfolgend an eine Vielzahl von vorbestimmten Drainbereichen 6 in der internen Schal­ tung bzw. Schaltungsstruktur der integrierten Halbleiter­ schaltung 1 angelegt bzw. auf diese projiziert. Die Belich­ tung bzw. Projektion des Laserstrahls 7 wird in Synchroni­ sation mit der Zufuhr des Testsignals durchgeführt, so daß die Messung des vorgegebenen internen Schaltkreises der in­ tegrierten Halbleiterschaltung 1 gleichzeitig mit der Mes­ sung der Eingangs- und Ausgangs-Anschlußflächen 2a und 2b durchgeführt werden kann. Für die Synchronisation wird das Taktsignal aus dem in der Prüfeinrichtung 5 befindlichen Taktsignalgenerator 5a über die Leitung 22 zur OBIC-Meßvor­ richtung übertragen. Die OBIC-Meßvorrichtung 8 führt die Belichtung des Laserstrahls 7 unter einer Zeitsteuerung durch, die eine Funktion des Taktsignals ist. Wenn im Inne­ ren der integrierten Halbleiterschaltung 1 infolge der Be­ lichtung durch den Laserstrahl 7 ein Strom erzeugt wird, der auf optischer Strahlinduktion beruht ("Optical Beam In­ duced Current"), führt dies dazu, daß sich die über die Stromversorgungs-Anschlußfläche 2c und die Anschlußleitung 4c anliegende Versorgungsspannung Vdd ändert. Die OBIC-Meß­ vorrichtung erfaßt die Änderung der Versorgungsspannung Vdd über die Leitung 20, wodurch die Erzeugung des optischen Induktionsstroms erfaßt wird. Daraufhin wird das OBIC-Erfa­ ssungssignal, das anzeigt, ob der optische Strahlindukti­ onsstrom erzeugt wird oder nicht, aus der OBIC-Meßvorricht­ ung 8 über die Leitung 21 zu dem in der Prüfeinrichtung 5 befindlichen Komparator 5c übertragen.

Der Komparator 5c der Prüfeinrichtung 5 vergleicht das Ausgangssignal aus der integrierten Halbleiterschaltung 1 und das OBIC-Erfassungssignal aus der OBIC-Meßvorrichtung 8 mit dem jeweiligen Erwartungswert 5b.

Nachfolgend werden unter Bezugnahme auf Tabelle 1 als Beispiel diejenigen Erwartungswerte für das OBIC-Erfassun­ gssignal angegeben, die dann auftreten, wenn die Belichtung mit dem Laserstrahl an Drainbereichen eines N-Kanal-Transi­ stors oder eines P-Kanal-Transistors eines CMOS-Inverters durchgeführt wird.

Tabelle 1

Obgleich Fig. 1 lediglich zwei Eingangs-Anschlußflächen 2a, zwei Ausgangs-Anschlußflächen 2b und vier Drainbereiche 6 zeigt, ist die tatsächliche Anzahl der Eingangsanschlüs­ se, der Ausgangsanschlüsse und der zu messenden Drainberei­ che viel größer. Fig. 2 zeigt für einen solchen Fall ein Beispiel eines Testzyklus bzw. Prüfvorgangs und der betref­ fenden Erwartungswerte. In der linken Spalte sind die Er­ wartungswerte der Ausgangssignale aus den jeweiligen Aus­ gangs-Anschlußflächen 2b (Ausgangs-Anschlußstifte) im An­ sprechen auf die Testsignale dargestellt, während in der rechten Spalte diejenigen der OBIC-Erfassungssignale ge­ zeigt sind, die im Ansprechen auf das Einwirken der Laser­ strahlen 7 auf jeweilige Drainbereiche 6 erzeugt werden. Die Symbole p1∼p6 . . . geben jeweils die zu messenden Aus­ gangs-Anschlußstifte (Anschlußflächen) an, während die Sym­ bole d1∼d5 . . . jeweils die mit dem Laserstrahl 7 zu be­ lichtenden Drainbereiche 6 (d. h. die zu messenden Drainbe­ reiche) angeben. Da die Belichtung mit dem Laserstrahl 7 für die Drainbereiche 6 aufeinanderfolgend durchgeführt wird, wird die Messung der Erwartungswerte der OBIC-Erfa­ ssungssignale für jeden der Drainbereiche 6 aufeinanderfol­ gend bzw. einzeln durchgeführt. Obgleich der Prüfablauf in Zehnerschritten dargestellt ist, ist er hierauf nicht be­ schränkt.

So wird im Ausführungsbeispiel die Messung der Erwar­ tungswerte der OBIC-Ströme für die Drainbereiche 6 in der internen Schaltungsstruktur der integrierten Halbleiter­ schaltung 1 in gleicher Weise simultan durchgeführt, wie die Messung der Erwartungswerte der Eingangs- und Ausgangs- Anschlußflächen 2a und 2b. Daher kann die Fehlererfassung der internen Schaltungsstruktur mit Leichtigkeit durchge­ führt werden, was bei einer ausschließlichen Messung der Eingangs- und Ausgangs-Anschlußflächen 2a und 2b kaum er­ reicht werden kann.

In Fig. 3 ist eine Ausführungsform eines Verdrahtungsmu­ sters der integrierten Halbleiterschaltung dargestellt, das für das erfindungsgemäße Halbleitertestsystem verwendbar ist. In diesem Verdrahtungsmuster ist über einem zu messen­ den Drainbereich 13 und einem dem Drainbereich 13 entspre­ chenden Sourcebereich 14 keine zweite Metallverdrahtungs­ schicht 11 und keine dritte Metallverdrahtungsschicht 12 angeordnet, die mit den Drain- und Sourcebereichen 13 und 14 außer Kontakt sind, im Gegensatz zu dem anhand der Fig. 5 beschriebenen herkömmlichen Muster. Die zweite Metallver­ drahtungsschicht 11 bzw. Metallverdrahtung der zweiten Schicht und die dritte Metallverdrahtungsschicht 12 bzw. Metallverdrahtung der dritten Schicht sind so ausgebildet, daß sie unter seitlicher Verschiebung nicht über dem Drain­ bereich 13 und dem Sourcebereich 14 verlaufen, wie aus ei­ nem Vergleich der Fig. 3 und 5 unmittelbar ersichtlich ist. Eine erste Metallverdrahtungsschicht 10 kann nicht seitlich verschoben werden, da sie notwendigerweise mit dem Drainbereich 13 und dem Sourcebereich 14 in Kontakt sein muß. Weitere Gesichtspunkte der Anordnung des Verdrahtungs­ musters entsprechen denen des in Fig. 5 gezeigten herkömmli­ chen Musters.

Bei der in Fig. 3 gezeigten integrierten Halbleiter­ schaltung wird über dem zu messenden Drainbereich 13 keine unnötige Verdrahtung ausgebildet. Daher ist es möglich, den Drainbereich 13 leicht und sicher mit dem Laserstrahl zu belichten und den Ort eines Fehlers selbst in einer inte­ grierten Halbleiterschaltung mit hoher Integrationsdichte und großflächiger Integration sicher zu erfassen.

Beim Entwurf der integrierten Halbleiterschaltung kann im Anschluß an die Schritte des Entwurfs einer Schaltungs­ verbindung und des Festlegens der für einen Test der inter­ nen Schaltungsstruktur zu messenden Drainbereiche ein Schritt durchgeführt werden, bei dem Verdrahtungen durch den Masterwafer beispielsweise auf einem Master so ausge­ bildet werden, daß sie nicht über den Drainbereichen ver­ laufen.

Vorzugsweise wird an dem Master bzw. an der Vorlage in der Weise eine automatische Verdrahtung durchgeführt, daß diese nicht über die zu messenden Drainbereiche verläuft, und zwar mittels einer computerunterstützten Konstruktions­ einrichtung bzw. eines CAD-Geräts, dem im voraus Daten der Schaltungsverbindung und eine Liste von Informationen über die zu messenden Drainbereiche zugeführt werden. Dieses Verfahren wird nachstehend unter Bezugnahme auf das in Fig. 4 gezeigte Flußdiagramm näher erläutert. Zunächst wer­ den dem CAD-Gerät in einem Anfangs schritt S1 die Daten der Schaltungsverbindung und eine Liste von Informationen über die zu messenden Drainbereiche zugeführt. Anschließend wird in einem Schritt S2 in Übereinstimmung mit den Daten der Schaltungsverbindung eine automatische Verdrahtung durchge­ führt. Im Anschluß hieran werden in einem Schritt S3 beide Koordinaten der Verdrahtung und der zu messenden Drainbe­ reiche miteinander verglichen. Aufgrund dieses Vergleichs wird in einem Schritt S4 entschieden, ob über den zu mes­ senden Drainbereichen irgendeine unnötige Verdrahtung aus­ gebildet wird oder nicht, d. h. irgendeine Verdrahtung, die mit den zu messenden Drainbereichen außer Kontakt ist. Falls über den zu messenden Drainbereichen irgendeine unnö­ tige Verdrahtung ausgebildet wird, wird die Ausbildung der Verdrahtung in einem Schritt S5 in der Weise berichtigt, daß jeglicher Verlauf über den zu messenden Drainbereichen vermieden wird. Andernfalls wird nichts unternommen. Dar­ aufhin wird in einem Schritt S6 überprüft, ob das Verdrah­ ten beendet ist oder nicht. Falls das Verdrahten beendet ist, ist der Steuerungsablauf beendet, wohingegen andern­ falls zum Schritt S2 zurückverzweigt wird. Auf diese Weise kann eine automatische Ausbildung des Verdrahtungsmusters in der integrierten Halbleiterschaltung durchgeführt wer­ den, die für das erfindungsgemäße Halbleitertestsystem an­ wendbar ist.

Vorstehend wurde ein Halbleitertestsystem offenbart, das eine OBIC-Meßvorrichtung und eine Prüfeinrichtung um­ faßt. Die Prüfeinrichtung überträgt ein Testsignal zu einer Eingangs-Anschlußfläche einer integrierten Halbleiterschal­ tung. Synchron hiermit belichtet die OBIC-Meßvorrichtung Drainbereiche der integrierten Halbleiterschaltung aufein­ anderfolgend mit einem Laserstrahl, um dadurch die Erzeu­ gung eines optischen Induktionsstroms zu erfassen. Ein in der Prüfeinrichtung vorgesehener Komparator vergleicht ein Ausgangssignal aus einer Ausgangs-Anschlußfläche der inte­ grierten Halbleiterschaltung und ein OBIC-Erfassungssignal aus der OBIC-Meßvorrichtung mit jeweiligen Erwartungswer­ ten.

Claims (14)

1. Halbleitertestsystem zum Testen einer integrierten Halb­ leiterschaltung (1), die externe Anschlüsse (2a-2c) aufweist, mit:
einer OBIC-Meßvorrichtung (8), die aufeinanderfolgend mindestens einen aktiven Transistorbereich (6) in der inte­ grierten Halbleiterschaltung (1) mit einem optischen Strahl (7) belichtet, um die Erzeugung eines durch einen optischen Strahl induzierten Stroms zu erfassen;
einer Prüfeinrichtung (5), die ein Testsignal zu der integrierten Halbleiterschaltung (1) überträgt und aus die­ ser über die externen Anschlüsse (2a-2c) ein Ausgangssignal empfängt und gleichzeitig ein weiteres Ausgangssignal aus der OBIC-Meßvorrichtung (8) empfängt, um beide Ausgangssi­ gnale mit jeweiligen Erwartungswerten zu vergleichen; und einer Synchronisationseinrichtung zum Synchronisieren der Prüfeinrichtung (5) und der OBIC-Meßvorrichtung (8).

2. Halbleitertestsystem nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Synchronisationseinrichtung ein der Prüf­ einrichtung (5) und der OBIC-Meßvorrichtung (8) gemeinsames Taktsignal ist.

3. Halbleitertestsystem nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Prüfeinrichtung (5) eine Vielzahl von Meßfühlern (3) aufweist, wobei jeder Meßfühler mit einem En­ de über eine Anschlußleitung (4a-4c) mit der Prüfeinrichtung (5) verbunden ist und über sein anderes Ende mit jedem der externen Anschlüsse (2a-2c) der integrierten Halbleiter­ schaltung (1) in Kontakt ist.

4. Halbleitertestsystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Prüfeinrichtung (5) einen Komparator (5c) zum Vergleichen beider Ausgangssignale mit den Erwartungswerten aufweist.

5. Halbleitertestsystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der aktive Transistorbereich ein Drainbereich (6) ist.

6. Verfahren zum Testen einer integrierten Halbleiterschal­ tung (1) mit externen Anschlüssen (2a-2c), das folgende Schritte umfaßt:
(a) Zuführen eines Testsignals zu der integrierten Halbleiterschaltung (1) über die externen Anschlüsse (2a-2c);
(b) Aufeinanderfolgendes Belichten mindestens eines aktiven Transistorbereichs (6) in der integrierten Halblei­ terschaltung (1) mit einem optischen Strahl (7) in Synchro­ nisation mit dem Schritt (a) der Zufuhr des Testsignals;
(c) Erfassen eines Ausgangssignals der integrierten Halbleiterschaltung (1), das im Ansprechen auf das über die externen Anschlüsse (2a-2c) zugeführte Testsignal erzeugt wird, unter gleichzeitiger Erfassung der Erzeugung eines durch einen optischen Strahl induzierten Stroms im Anspre­ chen auf die Belichtung mit dem optischen Strahl; und
(d) Vergleichen eines Erfassungsergebnisses im Schritt (c) mit einem Erwartungswert.

7. Halbleitertestverfahren nach Anspruch 6, dadurch gekenn­ zeichnet, daß der Schritt (b) den Schritt des Synchronisie­ rens der Belichtung mit dem optischen Strahl und der Zufuhr des Testsignals durch ein gemeinsames Taktsignal umfaßt.

8. Halbleitertestverfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der aktive Transistorbereich ein Drain­ bereich (6) ist.

9. Verfahren zum Bilden eines Verdrahtungsmusters einer mittels des Halbleitertestverfahrens nach einem der Ansprü­ che 6 bis 8 zu testenden integrierten Schaltung, mit den Schritten:
(e) Festlegen von aktiven Transistorbereichen (6), die in der integrierten Halbleiterschaltung (1) zu testen sind; und
(f) Ausbilden eines Verdrahtungsmusters derart, daß eine Verdrahtung, die nicht in Kontakt mit den zu testenden aktiven Transistorbereichen (6) ist, nicht über diesen ver­ läuft.

10. Verfahren zum Ausbilden eines Verdrahtungsmusters einer integrierten Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die aktiven Transistorbereiche Drainbe­ reiche (6) sind.

11. Verfahren zum Ausbilden eines Verdrahtungsmusters einer integrierten Halbleiterschaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß
der Schritt (e) den Schritt der Zufuhr einer Liste von Informationen über die zu testenden aktiven Transistorbe­ reiche (6) zu einem CAD-Gerät umfaßt; und
der Schritt (f) den Schritt des Durchführens einer derartigen automatischen Verdrahtung mit dem CAD-Gerät um­ faßt, daß ein Verlauf über den zu testenden aktiven Transi­ storbereichen (6) vermieden wird.

12. Verfahren zum Ausbilden eines Verdrahtungsmusters einer integrierten Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt (f) den Schritt einer derartigen Berichti­ gung der Verdrahtungsausbildung umfaßt, daß ein Verlauf über den zu testenden aktiven Transistorbereichen (6) ver­ mieden wird, nachdem zunächst eine automatische Verdrahtung ohne Berücksichtigung der zu testenden aktiven Transistor­ bereiche durchgeführt worden ist.

13. Integrierte Halbleiterschaltung, die mittels des Halb­ leitertestverfahrens nach einem der Ansprüche 6 bis 8 zu testen ist, dadurch gekennzeichnet, daß diejenige Verdrah­ tung, die nicht in Kontakt mit mindestens einem zu testen­ den aktiven Transistorbereich ist, nicht oberhalb des akti­ ven Transistorbereichs ausgebildet ist.

14. Integrierte Halbleiterschaltung nach Anspruch 13, da­ durch gekennzeichnet, daß der aktive Transistorbereich ein Drainbereich (6) ist.