DE4121122A1 - Digitale audio-bandaufzeichnungsvorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine digitale Audio- Bandaufzeichnungsvorrichtung und befaßt sich insbesondere mit der im LP-Betrieb (Langspiel-Betrieb) verwendeten Datenkom­ pression und -expansion sowie mit einem Kodierverfahren für Pegeldaten bei der Aufnahme und Wiedergabe von Audiodaten.

Digitale Audio-Bandaufzeichnungsgeräte (aufgrund des englischen Ausdrucks Digital Audio Tape Recorder im folgenden als DAT abgekürzt), bei denen ein Drehkopf verwendet wird, sind seit 1987 auf den japanischen Markt gelangt. Die DAT- Norm ist definiert in "Standard of Electronic Industries Association of Japan, EIAJ CP-2305, DAT Cassette System Part 1: Dimensions and Characteristics, Established in December 1989, Prepared by Technical Study Committee on DAT, Published by Electronic Industries Association of Japan (Address: 2-2, Marunouchi 3-chome, Chiyoda-ku, Tokyo 100, Japan), printed in Japan" und in dem Dokument "IEC 60 A (S) 122" des International Electrotechnical Committee.

Für die Aufzeichnung und Wiedergabe von Audiodaten weist DAT fünf Aufzeichnungsbetriebsarten auf: Drei davon sind 2-Kanal-Normalbandgeschwindigkeitsbetriebsarten (im folgenden auch als Normalbetriebsart bezeichnet) entsprechend verschiedenen Abtastfrequenzen (wegen der englischen Bezeich­ nung Sampling Frequency im folgenden auch als Fs bezeichnet), die Fs=48 kHz, 44,1 kHz und 32 kHz betragen; die restlichen Betriebsarten sind eine 2-Kanal-Langspielbetriebsart (im folgenden auch als LP-Betriebsart bezeichnet) und eine 4- Kanal-Betriebsart.

In der LP-Betriebsart erfolgt das Aufzeichnen durch Drehung der zylindrischen Köpfe mit der Hälfte der Normalge­ schwindigkeit und durch Kompression der einlaufenden 16-Bit- PCM-Daten (Pulskodemodulationsdaten) mit Fs=32 kHz in 12- Bit-Daten. Die komprimierten Daten werden beim Wiedergabevor­ gang zu 16-Bit-Daten expandiert. Durch die Verwendung dieses Verfahrens können vierstündige Audiodaten auf einem DAT- Kassettenband für zweistündige Aufzeichnung in der Normalbe­ triebsart aufgezeichnet werden.

Nachstehend wird das bei der Aufzeichnung und der Wiedergabe von Audiodaten in der LP-Betriebsart angewendete Verfahren der Datenkompression und -expansion beschrieben. In Fig. 1 ist das Datenkompressions- und -expansionsverfahren zwischen 16-Bit-PCM-Daten und 12-Bit-Kompressionsdaten dar­ gestellt. Das Kompressionsverfahren bei der Aufzeichnung von PCM-Daten läuft wie folgt ab:

Die 16-Bit-PCM-Daten werden zu 12-Bit-Daten kompri­ miert, und zwar unter Berücksichtigung der Bit-Länge, über die Identität mit dem höchststelligen Bit (nachfolgend auch als MSB entsprechend dem englischen Ausdruck Most Significant Bit bezeichnet), das als das Vorzeichen-Bit betrachtet wird, besteht. In den 12-Bit-Kompressionsdaten stimmt das MSB mit dem der ursprünglichen 16-Bit-PCM-Daten überein; die fol­ genden drei Bit geben wieder, wieviele fortlaufende Bit angrenzend MSB mit MSB übereinstimmen, wobei die Angabe im regulären Binärkode erfolgt, wenn MSB "1" ist und im Zweier­ komplement erfolgt, wenn MSB "0" ist. Der 3-Bit-Binärkode gibt eine Darstellung bis zur Bit-Länge von sieben; die übri­ gen 8 Bit stimmen mit denjenigen der ursprünglichen 16-Bit- PCM-Daten nach Bit-Umkehr bezüglich MSB überein, sofern die 8 Bit mit den unteren 8 Bit der ursprünglichen 16-Bit-PCM-Daten übereinstimmen, wenn alle oberen 8 Bit untereinander überein­ stimmen. Wenn beispielsweise die eingehenden 16-Bit-PCM-Daten in der Reihenfolge von MSB zu LSB (niedrigststelliges Bit) die Form "0000 0100 1101 0110" aufweisen, was der punktierten Zeile in Fig. 1 entspricht, dann ist die Bit-Länge der dem MSB benachbarten fortlaufenden Bits, die mit dem MSB übereinstimmen, vier, so daß das Ergebnis der Kompression "0011 0011 0101" ist, d.h. "ABCD EFGH" in Fig. 1 "0011 0101" entspricht.

Nach Kompression der einlaufenden 16-Bit-PCM-Daten zu 12-Bit-Daten wird jeder der Sätze von L-Kanal- und R-Kanal- Daten in drei Audiodatensymbole umgewandelt, deren jedes gemäß der Darstellung von Fig. 2 aus 8 Bit besteht, wobei Li und Ri die 12-Bit-Kompressionsdaten des L-Kanals und des R- Kanals beim Abtastwert Nummer i, Liu und Riu jeweils die 8- Bit-Obersymboldaten und LRil die aus den verbleibenden 4 Bits beider Kanäle bestehenden 8-Bit-Untersymboldaten sind. Die drei Symboldaten werden nach Hinzufügung von Fehlerkorrektur­ kodes durch eine Signalverarbeitungseinrichtung auf einem Magnetband aufgezeichnet.

In Fig. 3 ist das Datenumwandlungsverfahren der Um­ wandlung der 16-Bit-PCM-Daten in die 8-Bit-Symboldaten in der Normalbetriebsart dargestellt. Die einlaufenden 16-Bit-PCM- Daten werden in zwei Audiodatensymbole umgewandelt, deren je­ des aus 8 Bit besteht, wobei Liu und Riu jeweils die oberen 8 Bit der L-Kanal- und R-Kanaldaten beim Abtastwert Nummer i und Lil und Ril die unteren 8 Bit der L-Kanal- und R-Kanal­ daten beim Abtastwert Nummer i sind. Die vier Symboldaten werden nach Hinzufügung von Fehlerkorrekturkodes durch eine Signalverarbeitungseinrichtung auf einem Magnetband aufge­ zeichnet.

Bei der Wiedergabe eines aufgezeichneten Bandes stellt das DAT-System aus der als die PCM-Daten begleitender Subkode aufgezeichneten Abtastfrequenzinformation und Quantisierungs­ information die Betriebsart fest, in der die PCM-Daten aufge­ zeichnet worden sind. Wenn die PCM-Daten in der Normalbe­ triebsart aufgezeichnet worden sind, in der die Abtastfre­ quenz entweder Fs=48 kHz, 44,1 kHz oder 32 kHz ist, und die Quantisierung mit 16 Bit gleichmäßig erfolgt ist, werden die wiedergegebenen 8-Bit-Symboldaten unter Rückgriff auf das Fehlerkorrekturverfahren, deren ins einzelne gehende Be­ schreibung in die vorliegende Darstellung nicht aufgenommen ist, zu 16-Bit-PCM-Daten reorganisiert und durch einen Digi­ tal-Analog-Wandler in ein analoges Audiosignal umgewandelt. Wenn die PCM-Daten in der LP-Betriebsart aufgezeichnet worden sind, bei der die Abtastfrequenz 32 kHz beträgt, und die Quantisierung mit 12 Bit ungleichmäßig erfolgt ist, werden die wiedergegebenen 8-Bit-Symboldaten unter Rückgriff auf das Fehlerkorrekturverfahren zu 12-Bit-Kompressionsdaten reorga­ nisiert. Die 12-Bit-Kompressionsdaten werden gemäß der in Fig. 1 dargestellten Expansionsmethode zu 16-Bit-PCM-Daten expandiert. Beim Expandieren der 12-Bit-Kompressionsdaten zu 16-Bit treten einige Fälle auf, in denen an die unteren Bit ein zusätzliches Bit angehängt werden sollte. Das in Fig. 1 dargestellte Zeichen "*" stellt diese anzuhängenden Bit dar. Zwar legt die durch Elektronic Industries Association of Japan (EIAJ) veröffentlichte DAT-Norm EIAJ CP-2305 nicht fest, welche Daten diesen Bits zugewiesen werden sollten, doch ist bekannt, daß die Auffüllung dieses Bereichs entweder mit "01111 . . ." oder "10000 . . ." allgemein zu einer geringeren Rauschverursachung durch die Expansion führt. Die expan­ dierten 16-Bit-PCM-Daten werden durch einen Digital-Analog- Wandler in ein analoges Audiosignal umgewandelt.

In dem Bemühen der Behandlung sowohl der Aufzeichnung in der Normalbetriebsart als auch der Aufzeichnung in der LP- Betriebsart ist in der offengelegten JP-Patentanmeldung Nr. HEI 1-314 023 eine Datenkompressionsanordnung für digitale Audio-Bandaufzeichnungsgeräte nach dem Stand der Technik vorgeschlagen worden. Gemäß dieser Patentanmeldung weist die bekannte Datenkompressionsanordnung ein Schieberegister zur Umwandlung einlaufender serieller Daten in parallele auf, sowie eine Schiebesteuereinrichtung, die den Schiebetakt des Schieberegisters gemäß den oberen N-Bit der einlaufenden seriellen Daten steuert, eine Datenumwandlungseinrichtung, die L-Bit-Daten gemäß den oberen N-Bit der einlaufenden seriellen Daten erzeugt, welche obere L-Bits komprimierter Daten werden, und eine Wähleinrichtung zum Auswählen bestimm­ ter Ausgangsbit des Schieberegisters und der Datenumwand­ lungseinrichtung gemäß der Systembetriebsart, die entweder die Normalbetriebsart oder LP-Betriebsart ist. Wenn das System in der Normalbetriebsart arbeitet, gibt die Datenkom­ pressionseinrichtung 16-Bit-Paralleldaten aus, in die die einlaufenden seriellen Daten umgewandelt werden, und wenn das System in der LP-Betriebsart arbeitet, bildet die Datenkom­ pressionsanordnung 12-Bit-Kompressionsdaten durch Kombinieren von aus der Datenumwandlungseinrichtung ausgegebenen 4-Bit- Daten (L=4) mit 8 ausgewählten Bit aus dem Ausgang des Schieberegisters.

Eine damit zusammenhängende Patentanmeldung, die auf die Datenexpansionsanordnung in bekannten digitalen Audio- Bandaufzeichnungsgeräten gerichtet ist, ist auch durch die offengelegte JP-Patentanmeldung HEI 1-314 022 gegeben. Gemäß dieser Patentanmeldung weist die bekannte Datenexpansions­ anordnung eine Wähleinrichtung auf, der einlaufende Parallel­ daten und Festdaten zugeführt werden und die bestimmte Bit der einlaufenden Paralleldaten und Festdaten gemäß der Sy­ stembetriebsart auswählt, sowie ein Schieberegister, dem die durch die Wähleinrichtung ausgewählten Paralleldaten zuge­ führt werden und das die Paralleldaten durch Verschiebung in der Richtung LSB-zuerst in serielle umwandelt, und eine Schiebesteuereinrichtung, die den Schiebetakt des Schiebe­ registers gemäß den oberen L-Bit von Eingangsparalleldaten aus der Wähleinrichtung steuert. Wenn das System in der Nor­ malbetriebsart arbeitet, werden der Wähleinrichtung 16-Bit- Paralleldaten zugeführt und die Gesamtheit der Bit in die Schieberegistereinrichtung eingegeben. Die Schieberegister­ einrichtung wandelt die eingegebenen 16-Bit-Paralleldaten in serielle um. Wenn das System in der LP-Betriebsart arbeitet, werden der Wähleinrichtung 12-Bit-Paralleldaten zugeführt. Die Wähleinrichtung wählt die unteren 8 Bit der eingegebenen 12-Bit-Paralleldaten und der Festdaten und führt sie der Schieberegistereinrichtung zu. Auch werden die oberen 4 Bit der eingegebenen 12-Bit-Paralleldaten der Schiebesteuerein­ richtung zugeführt. Das Schieberegister verschiebt die gela­ denen Paralleldaten gemäß dem durch die Schiebesteuereinrich­ tung gesteuerten Schiebetakt und bildet demzufolge expan­ dierte Daten.

Es besteht jedoch eine Schwierigkeit darin, daß das System der bekannten Datenkompressions- und -expansions­ anordnung zusätzliche Schieberegister zur Umwandlung seriel­ ler Daten zwischen LSB-zuerst und MSB-zuerst erfordert, wäh­ rend andernfalls zusätzliche Schiebesteuereinrichtungen und zusätzliche Zeitschlitze erforderlich sind, um die seriellen Daten innerhalb des gleichen Schieberegisters rückwärts und vorwärts zu verschieben. Dies ist deswegen der Fall, weil trotz des Umstandes, daß die Datenkompressionsanordnung beim Aufzeichnungsbetrieb des Systems arbeitet und die Datenexpan­ sionsanordnung im Wiedergabebetrieb des Systems arbeitet, beide Anordnungen gemeinsam eine Signalverarbeitungseinrich­ tung benutzen, welche Vorgänge wie Interpolation und Rausch­ unterdrückungsvorgänge für die einlaufenden Daten liefert:
Das Ausgangssignal der Datenexpansionsanordnung wird vor der Ausgabe der wiedergegebenen Daten der Signalverarbeitungsein­ richtung zugeführt, und das Eingangssignal der Datenkompres­ sionseinrichtung wird von der Signalverarbeitungseinrichtung, die die Aufzeichnungsdaten verarbeitet hat, gelierfert. Soweit die Daten in der Signalverarbeitungseinrichtung in serieller Form verarbeitet werden, stimmt daher vorzugsweise das Aus­ gabeformat der Datenexpansionsanordnung mit dem Eingabeformat der Datenkompressionsanordnung überein. Da das Schiebere­ gister bei der Datenkompressionseinrichtung nach dem Stande der Technik durch eine Schiebesteuereinrichtung gesteuert ist, das den Schiebetakt gemäß den zu komprimierenden Daten steuert, ist es auch schwierig, das Schieberegister für ande­ re Vorgänge, wie die Kodierung von Pegeldaten, einzusetzen. Daher ist die Signalverarbeitungsanordnung des bekannten Audio-Bandaufzeichnungsgerätes insgesamt groß im Schaltkreis­ umfang und können die Kosten der die Datenkompressions- und -expansionseinrichtung einschließenden Signalprozessor-LSI- Einheit nicht hinreichend herabgesetzt werden.

Im folgenden wird die Pegelkodieranordnung bei dem digitalen Audio-Bandaufzeichnungsgerät gemäß dem Stand der Technik beschrieben. Beim Aufzeichnen und Wiedergeben von Audiodaten mit DAT stellen Pegeldaten eine wichtige In­ formation für die Erkennung dar, ob die einlaufenden Daten einwandfrei aufgezeichnet worden sind und wie groß die Auf­ zeichnungssignale sind. Der am meisten verbreitete Weg, Pegel digitaler Daten auszudrücken, kann durch die Bildung des Absolutwertes jedes Abtastdatenwertes und die Erfassung des Spitzenwertes in einer bestimmten Zeitspanne verwirklicht werden. Der Absolutwert der digitalen Daten kann durch die Bildung eines exklusiven ODER zwischen MSB und den übrigen Bits abgeleitet werden. Die Pegeldaten werden allgemein in Dezibels (dB) dargestellt und können aus dem Absolutwert durch die Anwendungn der folgenden Gleichung abgeleitet wer­ den:

Beispielsweise liegt bei 16-Bit-PCM-Daten der Absolut­ wert jeder Datenabtastung innerhalb "000 0000 0000 0000" bis "111 1111 1111 1111" im Binärkode oder "0000" bis "7FFF" hexadezimal. Die Auflösung der Pegeldaten unter Verwendung eines 15-Bit-Absolutwertes ist gleichmäßig und erlaubt in je­ dem Bereich eine genaue Pegeldarstellung.

Eine Schwierigkeit besteht jedoch darin, daß eine den Absolutwert von 16-Bit-PCM-Daten erzeugende Pegelkodieranord­ nung zwei Sätze von 15-Bit-Flip-Flops zum Halten der Abso­ lutwerte der L-Kanal- und R-Kanal-PCM-Daten sowie Steuer­ schaltkreise zum Vergleichen und zur Aktualisierung dieser Pegeldaten benötigt. Daher weist die Pegelkodieranordnung einen großen Schaltkreisumfang auf, so daß die Kosten für die die Pegelkodieranordnung aufweisende Signalverarbeitungs-LSI- Einheit nicht genügend herabgesetzt werden können. Da die 15- Bit-Pegeldaten an die Systemsteuereinrichtung in einem 8-Bit- Datenbus übertragen werden, ist darüber hinaus in dem gesam­ ten Systemsteuervorgang für den Empfang der 4-Bytes-Pegel­ daten und die daraus erfolgende Ableitung einer graphischen oder numerischen Anzeige viel Zeit erforderlich. Hierdurch wird die Wirksamkeitssteigerung des Systembetriebs begrenzt.

Eine in der offengelegten JP-Patentanmeldung SHO 63- 109 613 vorgeschlagene Pegelkodieranordnung für digitale Band­ aufzeichnungsgeräte nach dem Stande der Technik trägt dem Bemühen nach Lösung dieser Schwierigkeiten Rechnung. Diese Pegelkodieranordnung behebt die Schwierigkeiten durch eine gemeinsame Benutzung des Schieberegisters für die Erzeugung von 12-Bit-Kompressionsdaten in der LP-Betriebsart mit der Erzeugung komprimierter Pegeldaten. Diese Pegelkodieranord­ nung vergemeinschaftet auch die Bit-Längen-Daten aufeinander­ folgender, mit MSB übereinstimmender Bits zur Kodierung der oberen 4 Bits der 12-Bit-Kompressionsdaten in der LP- Betriebsart und für die Kodierung komprimierter Pegeldaten. Gemäß dieser Patentanmeldung weist die Pegelkodieranordnung ein Schieberegister auf, dem N-Bit-Daten zugeführt werden und das die oberen L-Bit von Eingabedaten ausgibt, sowie eine Umwandlungsmustererfassungseinrichtung, die aus dem L-Bit- Ausgangssignal des Schieberegisters eine dem Schieberegister zugeführte Schiebezahl der N-Bit-Daten ableitet, eine Zeit­ generatoreinrichtung, in die die Schiebezahlinformation ein­ gegeben wird und die einen Schiebetakt für das Schiebere­ gister ableitet, und eine Dezibel-Datengeneratoreinrichtung, die aus dem Ausgangssignal des Schieberegisters den Dezibel- Wert der eingegebenen N-Bit-Daten ableitet.

Es verbleibt jedoch das Problem, daß diese Pegelkodier­ anordnung des digitalen Audio-Bandaufzeichnungsgerätes nach dem Stande der Technik eine Dezibel-Wert-Generatoreinrichtung benötigt, die den Dezibel-Wert der einlaufenden PCM-Daten aus dem Ausgangssignal des Schieberegisters und den Bit-Längen- Daten aufeinanderfolgender, mit MSB übereinstimmender Daten berechnet. Daher ist auch diese Pegelkodieranordnung des digitalen Audio-Bandaufzeichnungsgerätes nach dem Stande der Technik noch groß im Schaltkreisumfang, so daß die Kosten der die Pegeldatenkodieranordnung aufweisenden Signalverarbei­ tungs-LSI-Einheit nicht ausreichend herabgesetzt werden kön­ nen. Darüber hinaus ist die Auflösung der Pegeldaten, die durch die Kompressionsdaten bei dem bekannten Pegelkodierer dargestellt werden können, für eine Verwendung als Bezugs­ größe zur Einstellung des Aufzeichnungspegels und zur Überwa­ chung des wiedergegebenen 16-Bit-Digital-Audios nicht aus­ reichend, insbesondere bei 0 dB, wo eine höhere Auflösung bis zu 0,1 dB erforderlich ist.

Ein Ziel der Erfindung besteht in der Schaffung einer Datenkompressions- und -expansionsschaltungsanordnung, bei der diese Schwierigkeiten behoben sind.

Ein weiteres Ziel der Erfindung besteht in der Schaf­ fung eines Pegelkodierers, der zur Übertragung an die System­ steuereinrichtung und zur Verarbeitung in der Systemsteuer­ einrichtung geeignete kompakte Pegeldaten kodiert und der gleichzeitig eine ausreichende Pegelauflösung in jedem Be­ reich, insbesondere nahe 0 dB, aufweist, wo eine höhere Auf­ lösung erforderlich ist.

Ein weiteres Ziel der Erfindung ist die Verwirklichung des seriellen Vorgangs der Datenkompression- und -expansion sowie der Pegelkodierung in demselben Datenschiebevorgang, wodurch die gesamte Schaltkreisanordnung im Umfang herab­ gesetzt und ein Beitrag zur Kostenverminderung des diese Schaltkreise einschließenden Signalprozessors geleistet wird.

Erfindungsgemäß ist eine Vorrichtung zur Kompression und Expansion digitaler Daten und zur Kodierung von Pegel­ daten vorgesehen, die aufweist:
ein erstes Schieberegister zur Umwandlung der einlau­ fenden parallelen Daten in einen seriellen Datenstrom, Verschieben der parallelen Daten in Richtung LSB mit einer schnelleren Bit-Geschwindigkeit als die Geschwin­ digkeit der Verschiebung geladener Paralleldaten in dem Ladezyklus, um dadurch MSB durch Halten von MSB in dem geladenen Register während des Verschiebens der gela­ denen Daten zu erweitern,
eine erste binäre Zähleinrichtung zur Herleitung des Ladesteuersignals für die erste Schieberegistereinrich­ tung aus einer Zählung des Zeitverlaufs, an dem das Ausgangssignal des Zählers den einlaufenden Parallel­ daten entspricht,
ein zweites Schieberegister zur Umwandlung der einlau­ fenden seriellen Daten in einen parallelen Datenstrom,
eine zweite binäre Zähleinrichtung zur Herleitung eines Haltesteuersignals der Datenhalteeinrichtung durch Zäh­ len der Schiebezahl bis zur Übereinstimmung des Aus­ gangssignals des zweiten Schieberegisters mit vorbe­ stimmten Bedingungen,
eine Datenhalteeinrichtung zum Halten des Ausgangs­ signals des zweiten Schieberegisters und des zweiten Binärzählers, und
eine Wähleinrichtung zum Auswählen der durch die Daten­ halteeinrichtung zu haltenden Daten entsprechend dem Ausgangssignal des zweiten Binärzählers.

Weitere Merkmale, Einzelheiten und Vorteile der Er­ findung ergeben sich aus der folgenden Beschreibung und der Zeichnung, auf deren erfindungswesentliche Offenbarung aller im Text nicht erwähnter Einzelheiten ausdrücklichen hingewiesen wird. Es zeigt:

Fig. 1 die Art der Datenkompression und -expansion zwischen 16-Bit-PCM-Daten und 12-Bit-Kom­ pressionsdaten bei der Aufzeichnung in LP- Betriebsart und dem Wiedergabebetrieb mit DAT,

Fig. 2 die Art der Datenumwandlung zwischen 12-Bit- Kompressionsdaten und 8-Bit-Symboldaten bei in LP-Betriebsart arbeitendem DAT,

Fig. 3 die Art der Datenumwandlung zwischen 16-Bit- PCM-Daten und 8-Bit-Symboldaten bei in Normal­ betriebsart arbeitendem DAT,

Fig. 4 ein Blockdiagramm einer Ausführungsform der erfindungsgemäßen Datenkompressionsanordnung,

Fig. 5 ein Übersichts-Zeitablaufdiagramm der Betriebs­ weise der Datenkompressionsanordnung bei der in Fig. 4 dargestellten Ausführungsform,

Fig. 6 ein Blockdiagramm einer Ausführungsform der erfindungsgemäßen Datenexpansionsanordnung,

Fig. 7 ein mehr ins einzelne gehender Ausschnitt aus dem Blockdiagramm von Fig. 6,

Fig. 8 ein Übersichts-Zeitdiagramm des Betriebs der Datenexpansionsanordnung bei der Ausführungs­ form von Fig. 6,

Fig. 9 ein Blockdiagramm einer Ausführungsform der erfindungsgemäßen Pegelkodieranordnung,

Fig. 10 die Beziehung zwischen dem 15-Bit-Absolutwert abgetasteter Daten und durch die in Fig. 9 dargestellte Ausführungsform der erfindungs­ gemäßen Pegelkodieranordnung kodierter 8-Bit- Kompressionspegeldaten, sowie den durch die 8- Bit-Kompressionspegeldaten darstellbaren Pegel­ bereich und seine Auflösung, und

Fig. 11 ein Beispiel für die Beziehung zwischen dem 15- Bit-Absolutwert abgetasteter Daten und 8-Bit- Kompressionspegeldaten, die durch die im Stand der Technik bekannte Pegelkodieranordnung, bei der das Datenkompressionsverfahren in der LP- Betriebsart angewendet wird, kodiert sind.

In der Zeichnung sind für gleiche oder einander ent­ sprechende Elemente oder Teile durchwegs dieselben Bezugs­ zeichen verwendet.

Zur Überwindung der eingangs dargelegten Schwierig­ keiten wird durch die Ausführungsformen der Erfindung eine Datenkompressions- und -expansionseinrichtung geschaffen, die im Vergleich zu in der normalen Aufzeichnungs- und/oder Wie­ dergabebetriebsart arbeitenden Systemen weniger zusätzliche Schaltkreise benötigt, indem das Schieberegister gemeinsam zur Umwandlung einlaufender paralleler Daten in serielle Daten für eine Datenexpansion bei der Wiedergabe in der LP- Betriebsart und für die Erweiterung des MSB der einlaufenden parallelen Daten verwendet wird, und indem das Schiebere­ gister gemeinsam zur Umwandlung der der Signalverarbeitung unterworfenen seriellen Daten in parallele Daten zur Daten­ kompression bei der Aufzeichnung in der LP-Betriebsart und zur Kodierung von 8-Bit-Kompressionspegeldaten mit einer aus­ reichenden Auflösung, insbesondere bei 0 dB, wo eine höhere Auflösung erforderlich ist, verwendet wird.

Im folgenden wird zunächst eine Ausführungsform der erfindungsgemäßen Datenkompressionsanordnung in einer digi­ talen Audio-Bandaufzeichnungsvorrichtung beschrieben. Gemäß Fig. 4 weist diese Ausführungsform ein erstes Schieberegister 21, ein zweites Schieberegister 11, Wähleinrichtungen 60, 61 22, 23, Halteschaltkreis 12 bis 15, Flip-Flops 62 bis 64, einen Binärzähler 19, EXKLUSIV-ODER-Glieder 25 bis 27, eine Steuersignalgeneratoreinrichtung (LCG) 65, und einen Speicher 18 auf.

Wie eingangs beschrieben, werden die einlaufenden 16- Bit-Parallel-PCM-Daten gemäß dem Steuersignal LD in das erste Schieberegister 21 geladen und an einem Ausgang QF in der Richtung LSB-zuerst durch den Schiebetakt 64Fs hinausgescho­ ben, wobei Fs die Abtastfrequenz der einlaufenden PCM-Daten ist. Während die geladenen Daten in dem Schieberegister 21 verschoben werden, wird ein Ausgangssignal Q0, dessen Eingang MSB der geladenen Daten entspricht, in den seriellen Eingang SI eingegeben, so daß MSB verlängert oder erweitert wird, bis die nächsten Paralleldaten geladen werden. Daher besteht das serielle Ausgangssignal aus 16 Bit einlaufender PCM-Daten mit zusätzlichen 16 Bit verlängerter MSB. Nachdem in der Inter­ polations/Rauschunterdrückungs-Verarbeitungseinrichtung 20 ein Interpolations- und Rauschunterdrückungsvorgang durchge­ führt worden ist, werden die seriellen Daten in das Schiebe­ register 11 eingegeben und in parallele Daten umgewandelt.

Wenn das System in der Normalbetriebsart arbeitet, ist das Steuersignal "MODE" an den Wähleinrichtungen 60, 61, 22, 23 "Niedrig", so daß jeweils der Eingang A jeder Wählein­ richtung gewählt ist. Die Wähleinrichtung 60 wählt die oberen 4 Bit des Ausgangssignals des Schieberegisters 11, welche die Ausgangssignale Q0 bis Q3 sind; die Wähleinrichtung 61 wählt die nächsten 4 Bit des Ausgangssignals des Schieberegisters 11, welches die Ausgangssignale Q4 bis Q7 sind. Die gewählten Signale werden in den Halteschaltkreisen 12, 13 gemäß Steuer­ signalen G1 bzw. G2 gehalten. Ebenso werden die unteren 8 Bit des Ausgangssignals des Schieberegisters 11, bei denen es sich um die Ausgangssignale Q8 bis QB und QC bis QF handelt, in den Halteschaltkreisen 14, 15 gemäß Steuersignalen G3 bzw. G4 festgehalten. Die Steuersignale G1, G2, G3, G4 werden durch die Steuersignalgeneratoreinrichtung (LCG) 65 gemäß den einlaufenden oberen 8 Bit des Ausgangssignals des Schiebe­ registers 11 und dem Steuersignal "MODE" erzeugt. Alle in den Halteschaltkreisen 12 bis 15 gehaltenen Daten werden nach Auswahl durch die Wähleinrichtungen 22, 23 der Reihe nach in dem Speicher 18 gespeichert.

Wenn das System in der LP-Betriebsart arbeitet, ist das Steuersignal "MODE" an den Wähleinrichtungen 60, 61, 22, 23 "Hoch", so daß jeweils der Eingang B jeder Wähleinrichtung angewählt ist. Der Binärzähler 19 wird durch ein Rückstell­ signal CLR in einem Zeitrhytmus gelöscht, zu dem das erste Bit (LSB) jedes Abtastwertes in den seriellen Daten in den seriellen Eingang SI des Schieberegisters 11 eingegeben wird und an dem Ausgang QF angelangt ist, und zählt hoch, während die Eingangsdaten durch das Schieberegister 11 mittels des Schiebetaktes 64 Fs hindurchgeschoben werden. Die Wählein­ richtung 60 wählt das Ausgangssignal Q0 des Schieberegisters 23 und das Ausgangssignal der EXKLUSIV-ODER-Glieder 25 bis 27, welches das Ergebnis der EXKLUSIV-ODER-Operation zwischen dem Ausgangssignal Q0 (MSB) des Schieberegisters 11 und den Ausgangssignalen Q0 bis Q2 des Binärzählers 19 ist. Die Wähl­ einrichtung 61 wählt das Ausgangssignal QC bis QF des Schie­ beregisters 11. In Fig. 5 ist überblickmäßig das Zeitablauf­ diagramm der Steuersignale G1, G2, G3, G4 und des Inhaltes des Datenbusses, wie sie in Fig. 4 gezeigt sind, für den Fall dargestellt, daß die Vorrichtung in der LP-Betriebsart arbei­ tet. Der Halteschaltkreis 12 in Fig. 4 hält das Ausgangs­ signal der Wähleinrichtung 60, das den oberen 4 Bits (Bit 11 bis 8) der in Fig. 2 dargestellten 12-Bit-Kompressionsdaten, entspricht, gemäß dem Steuersignal G1 in der in Fig. 5 darge­ stellten Weise. Der Halteschaltkreis 14 hält die Ausgangs­ signale Q8 bis QB des Schieberegisters 11, die den nächsten 4 Bit (Bit 7 bis 4) der in Fig. 2 dargestellten 12-Bit- Kompressionsdaten entsprechend, gemäß dem Steuersignal G3. Der Halteschaltkreis 13 hält die Ausgangssignale QC bis QF des Schieberegisters 11, die den niedrigen 4 Bits (Bit 3 bis 0) der in Fig. 2 dargestellten L-Kanal-12-Kompressionsdaten entsprechen, gemäß dem Steuersignal G2. Der Halteschaltkreis 15 hält die Ausgangssignale Q3 bis Q0 des Schieberegisters 11, die den niedrigen 4 Bit (Bit 3 bis 0) der in Fig. 2 dar­ gestellten R-Kanal-12-Bit-Kompressionsdaten entsprechen, ge­ mäß dem Steuersignal G4. Die Ausgangssignale der Halteschalt­ kreise 13, 15 werden in dem Flip-Flop 62 als die oberen 8 Bit der 12-Bit-Kompressionsdaten (Liu, Riu) in Fig. 2 durch das Steuersignal 2Fs gehalten und durch den Flip-Flop 63 für eine halbe Abtastperiode verzögert. Das Ausgangssignal des Halte­ schaltkreises 13 wird an dem durch das Steuersignal Fs ge­ steuerten Flip-Flop 64 für eine Abtastperiode verzögert und als eine Datenkombination der in Fig. 2 dargestellten unteren 4 Bits des L- und R-Kanals (LRil) an den Datenbus ausgegeben. Auf diese Weise werden die 12-Bit-Kompressionsdaten des L- und R-Kanals in dem Speicher 18 in der Reihenfolge Liu, LRil, Riu gespeichert.

Nachstehend wird eine Ausführungsform der erfindungs­ gemäßen Datenexpansionsanordnung in einer digitalen Audio- Bandaufzeichnungsvorrichtung beschrieben. Wie aus Fig. 6 hervorgeht, weist diese Ausführungsform Halteschaltkreise 30, 31, Wähleinrichtungen 74 bis 77, ein Schieberegister 35 und einen Ladesignalgenerator (CTL) 78 für das Schieberegister 35 auf.

Wie vorstehend beschrieben, werden die Wiedergabedaten gemäß Steuersignalen Gu und Gl aus dem Speicher 18 in die Halteschaltkreise 30, 31 geladen. Wenn das System in der Nor­ malbetriebsart arbeitet, hält der Halteschaltkreis 30 die oberen 8 Bit der in Fig. 3 dargestellten L- und R-Kanal-16- Bit-PCM-Daten (Liu, Riu), während der Halteschaltkreis 31 die unteren 8 Bit der ebenfalls in Fig. 3 dargestellten L- und R- Kanal-16-Bit-PCM-Daten (Lil, Ril) hält. Da das Steuersignal "MODE" in der Normalbetriebsart "Niedrig" ist, wählen die Wähleinrichtungen 74 bis 77 den Eingang A, weswegen die Aus­ gangssignale der Halteschaltkreise 30, 31 gemäß einem von dem Ladesignalgenerator (CTL) 78 erzeugten Ladesignal PLD in das Schieberegister 35 geladen werden. Die geladenen Daten werden durch den Verschiebetakt 64Fs, wie es im Zusammenhang mit der Ausführungform der erfindungsgemäßen Datenkompressionsanord­ nung in der digitalen Audio-Bandaufzeichnungsvorrichtung be­ schrieben worden ist, in LSB-zuerst-serielle Daten umgewan­ delt.

In Fig. 7 ist die Blockdarstellung des Ladesignalgene­ rators (CTL) 78 von Fig. 6 mehr in Einzelheiten dargestellt. Die Ausgangssignale D15 bis D12 des Schieberegisters 30 von Fig. 6 werden in EXKLUSIV-ODER-Glieder 80 bis 82 eingegeben, um die Verschiebezahl der MSB-Verlängerung abzuleiten. Da die Datenverlängerung nur dann zur Wirkung kommt, wenn das System sich im Wiedergabebetrieb in der LP-Betriebsart befindet, werden die Ausgänge der EXKLUSIV-ODER-Glieder 80 bis 82 nur dann freigegeben, wenn das Steuersignal "MODE" durch ODER- Glieder 83 bis 85 "Niedrig" ist. Wenn sich dagegen das System im Aufzeichnungsbetrieb oder im Normalbetriebsart-Wiedergabe­ betrieb befindet, ist das Steuersignal "MODE" "Hoch" und wird die Schiebezahl auf sieben gesetzt, was bedeutet, daß vor dem Ausschieben der zu verarbeitenden seriellen Daten es keine zusätzliche Verschiebung gibt. Ein Binärzähler 91 wird durch das Löschsignal CLR gelöscht und durch den Takt 64 Fs hochgezählt. EXKLUSIV-ODER-Glieder 86 bis 88 vergleichen das Ausgangssignal der ODER-Glieder 83 bis 85 mit dem Aus­ gangssignal QC bis QA des Binärzählers 91, so daß NOR-Glied 89 einen positiven Impuls ausgibt, wenn die Ausgangssignale der EXKLUSIV-ODER-Glieder 86 bis 88 insgesamt "Niedrig" und das Ausgangssignal QD des Binärzählers 91 "Hoch" ist. Das Ladesignal PLD für das Schieberegister 35 wird ausgegeben, wenn von dem NOR-Glied 89 ein positiver Impuls ausgegeben wird, und durch ein Ladefreigabesignal LDEN an einem UND-Glied 90 freigegeben.

Wenn sich das System im LP-Betriebsart-Wiedergabe­ betrieb befindet, hält der Halteschaltkreis 30 die oberen 8 Bit der L- und R-Kanal-12-Bit-Kompressionsdaten (Liu, Riu) in Fig. 2, während das Halteglied 31 die Datenkombination der unteren 4 Bit der L- und R-Kanal-12-Bit-Kompressionsdaten (LRil) in Fig. 2 hält. Da das Steuersignal "MODE" im LP- Betriebsart-Aufzeichnungsbetrieb "Hoch" ist, wählen die Wähl­ einrichtungen 74 bis 77 den Eingang B. Die Wähleinrichtung 33 wählt die oberen 4 Bit und die unteren 4 Bit der in dem Halteschaltkreis 31 gehaltenen Daten der Reihe nach gemäß einem Steuersignal LPLR, so daß die unteren 4 Bit der L- und R-Kanal-12-Bit-Kompressionsdaten der Reihe nach in die Wähleinrichtung 76 eingegeben werden.

Wie nunmehr unter Bezugnahme auf Fig. 1 ersichtlich wird, bestehen die aus 12-Bit-Kompressionsdaten expandierten 16-Bit-Daten in dem oberen Teil aus einer Anzahl aufeinander­ folgender Bit, die entsprechend den oberen 4 Bit der 12-Bit- Kompressionsdaten mit MSB übereinstimmen; nach einem Bit von gegenüber MSB umgekehrtem Vorzeichen stimmen die folgenden 8 Bit mit den verbleibenden unteren 8 Bit der 12-Bit-Kompres­ sionsdaten überein, mit Ausnahme des Falles, in dem die oberen 4 Bit der 12-Bit-Kompressionsdaten entweder "0000" oder "1111" sind. Wenn die oberen 4 Bit der 12-Bit-Kompressions­ daten entweder "0000" oder "1111" sind, wird das gegenüber MSB invertierte Bit weggelassen. Ein UND-Glied 70 und ein invertiertes UND-Glied 71 dienen der Erfassung dieser Fälle, wobei ein EXKLUSIV-NOR-Glied 73 das invertierte Bit erzeugt. Wenn die mit MSB übereinstimmenden aufeinanderfolgenden Bit weniger als 6 Bit betragen, sollten den verbleibenden Bit, die dem Zeichen "*" in Fig. 1 entsprechen, zusätzliche Daten zugewiesen werden. Die in Fig. 6 dargestellte Ausführungsform der erfindungsgemäßen Datenexpansionsanordnung für die digi­ tale Audio-Bandaufzeichnungsvorrichtung weist für diese Daten an der Wähleinrichtung 77 "0111 . . ." zu. Die Ausgangssignale der Wähleinrichtungen 74 bis 77 werden in das Schieberegister 35 gemäß einem Ladesteuersignal PLD geladen, das an dem Lade­ signalgenerator (CTL) 78 erzeugt wird. Die geladenen Daten werden durch den Schiebetakt 64Fs in LSB-zuerst-serielle Daten umgewandelt. In Fig. 8 ist ein Übersichts-Zeitablauf­ diagramm der in Fig. 6 dargestellten Ausführungsform der Datenexpansionsanordnung dargestellt. Wie aus Fig. 8 hervor­ geht, werden die aus dem Speicher 18 geladenen Daten durch die Steuersignale Gu, Gl in den Halteschaltkreisen 30, 31 gehalten. Die Ausgangssignale der Halteschaltkreise 30, 31 werden in das Schieberegister 35 durch das Ladesingal PLD geladen, das gemäß den oberen 4 Bit der 12-Bit-Kompressions­ daten in den Ausgangssignalen D15 bis D12 des Halteschalt­ kreises 30 durch deren Vergleich mit einem Binärzähler in dem in Fig. 7 dargestellten Ladesignalgenerator (CTL) 78 erzeugt wird.

Im Vergleich zu Fig. 4 kann das Schieberegister 35 von Fig. 6 gemeinsam als Schieberegister 21 in Fig. 4 verwendet werden, da in beiden Fällen die seriellen Ausgangsdaten der Schieberegister 21, 35 in der Form LSB-zuerst vorliegen.

Im folgenden wird eine Ausführungsform der erfindungs­ gemäßen Pegelkodieranordnung in der digitalen Audio-Bandauf­ zeichnungsvorrichtung beschrieben. Gemäß Fig. 9 weiste diese Ausführungsform ein Schieberegister 21 auf, das die ein­ laufenden Paralleldaten in serielle Daten der Form LSB-zuerst mit MSB-Verlängerung umwandelt, ein Schieberegister 11, das die einlaufenden seriellen Daten in Parallelform umwandelt, einen Binärzähler 51, der die Schiebezahl der Datenverschie­ bungen durch das Schieberegister 11 hindurch zählt, Halte­ schaltkreise 52, 53, Flip-Flops 41, 42, Wähleinrichtungen 43, 50 und eine Datenvergleichereinrichtung 45.

Wie vorstehend beschrieben, werden die einlaufenden Paralleldaten durch ein Ladesignal LD2 in das Schieberegister 21 geladen und in serielle Daten umgewandelt, wobei MSB durch den Schiebetakt 64Fs verlängert wird. Nachdem die seriellen Daten in der Interpolations/Rauschunterdrückungs-Verarbei­ tungseinrichtung 20 verarbeitet worden sind, werden sie in das Schieberegister 11 eingegeben, um sie in parallele Daten umzuwandeln. Die Ausgangssignale des Schieberegisters 11 werden in einer Absolutwertgeneratoreinrichtung (ABS) 40 in einen Absolutwert umgewandelt. Da MSB der ursprünglichen 16- Bit-Daten verlängert worden ist, kann der Absolutwert leicht durch EXKLUSIV-ODER-Verknüpfung zwischen dem Eingangssignal D0 und den übrigen Eingangssignalen D1 bis DF hergeleitet werden. Von den Ausgangssignalen der Absolutwertgeneratorein­ richtung (ABS) 40 werden die oberen 11 Bit in eine Steuer­ signalgeneratoreinrichtung (CSG) 54 und die verbleibenden unteren 4 Bit in den Eingang A der Wähleinrichtung 50 ein­ gegeben. Der Steuersignalgenerator 54 erfaßt den Zeitverlauf, für den eine bestimmte Bit-Länge der eingegebenen Bit mit MSB übereinstimmt, und gibt die Steuersignale Gu, Gl aus, welche die Halteschaltkreise 52 bzw. 53 zur Aktualisierung der ge­ haltenen Daten steuern. Die Binärzählereinrichtung 51 wird durch ein Löschsignal CLR in dem Zeitrhythmus initialisiert, in dem die 15-Bit-Absolutwertdaten der einlaufenden PCM-Daten von der Absolutwertgeneratoreinrichtung (ABS) 40 ausgegeben werden, und zählt die Schiebezahl mittels des Taktes 64Fs, der mit dem Schiebetakt des Schieberegisters 11 überein­ stimmt. Die Ausgangssignale Q3 bis Q0 des Binärzählers 51 werden in den Eingang B der Wähleinrichtung 50 eingegeben. Das Ausgangssignal Q3 des Binärzählers 51 wird auch in den Wählsteuereingang SEL der Wähleinrichtung 50 eingegeben. Des­ halb wird von der Wähleinrichtung 50 der Eingang A angewählt, wenn das Ausgangssiginal Q3 des Binärzählers 51 "Niedrig" ist, während Eingang B angewählt wird, wenn das Ausgangssignal Q3 "Hoch" ist. Die gewählten Daten werden durch das Steuersignal Gu in dem Halteschaltkreis 52 gehalten. Daher können auf 8 Bit komprimierte Pegeldaten der in Fig. 10 dargestellten PCM- Daten an den Halteschaltkreis 52, 53 gewonnen werden. Die Ausgangssignale der Halteschaltkreise 52, 53 werden in die Steuersignalgeneratoreinrichtung (COMP) 45 und in Flip-Flops 41, 42 eingegeben. Flip-Flop 41 hält die L-Kanal-Pegeldaten gemäß einem in der Steuersignalgeneratoreinrichtung 45 er­ zeugten Steuersignal CK1, während Flip-Flop 42 die R-Kanal- Pegeldaten gemäß einem ebenfalls in der Steuersignalgenera­ toreinrichtung 45 erzeugten Steuersignal CK2 hält. Die in den Flip-Flops 41, 42 gehaltenen Pegeldaten werden der Reihe nach gemäß dem Wählsignal SEL durch die Wähleinrichtung 43 ge­ wählt, deren Ausgangssignal den Pegeldaten derselben Kanal­ ausgangssignale an den Halteschaltkreisen 52, 53 entspricht. Die gewählten Daten und die Ausgangssignale der Halteschalt­ kreise 52, 53, die die jüngsten Pegeldaten der entsprechenden Kanäle halten, werden in die Steuersignalgeneratoreinrichtung (COMP) 45 eingegeben. Die Steuersignalgeneratoreinrichtung (COMP) 45 erzeugt die Steuersignale CK1 und CK2 durch einen Vergleich der eingegebenen Pegeldaten: Wenn die in den Halteschaltkreisen 52, 53 zuletzt gehaltenen Pegeldaten L- Kanal-Daten waren und größer waren als der in dem Flip-Flop 41 gehaltene Inhalt, wird das Steuersignal CK1 aktiviert, so daß die in dem Flip-Flop 41 gehaltenen Daten aktualisiert werden. Wenn die in den Halteschaltkreisen 52, 53 zuletzt gehaltenen Daten R-Kanal-Daten waren und größer waren als der in dem Flip-Flop 42 gehaltene Inhalt, wird das Steuersignal CK2 aktiviert, und es werden daher die in dem Flip-Flop 42 gehaltenen Daten aktualisiert. Die in jedem Flip-Flop gehal­ tenen Spitzenwertdaten werden entsprechend einer durch die Systemsteuereinrichtung erfolgenden Anforderung an den Sy­ stembus ausgegeben. Nach Übertragung der Pegeldaten zu der Systemsteuereinrichtung werden die Flip-Flops 41, 42 durch das Löschsignal CLR gelöscht, um sie für die nächsten Spit­ zenwerte vorzubereiten. Auf diese Weise werden die 8-Bit- Pegelspitzenwerte des L-Kanals und des R-Kanals gehalten und aktualisiert.

Im Vergleich zu Fig. 11, die ein Beispiel von auf 8 Bit komprimierten Pegeldaten zeigt, die durch Anwendung der Datenkompressionsmethode in der LP-Betriebsart erhalten wer­ den können, ist die Auflösung der in Fig. 10 dargestellten Pegeldaten, die durch eine Ausführungsform der erfindungs­ gemäßen Pegelkodieranordnung kodiert worden sind, in einem Pegelbereich von weniger als -12,04 dB gleichmäßig bei 6,02/16=0,38 dB und wird bei einer Annäherung des Pegelbe­ reichs an 0 dB genauer, während die Auflösung der kompri­ mierten Pegeldaten im Stande der Technik gleichmäßig in jedem Bereich bei 0,38 dB liegt, was zur Aufzeichnung und Wieder­ gabe von Audiodaten bei Pegeln nahe 0 dB nicht ausreichend ist. Ferner kann bei der in Fig. 9 dargestellten Ausführungs­ form der erfindungsgemäßen Pegelkodieranordnung das Schiebe­ register 21, das zur Umwandlung der einlaufenden Parallel­ daten in serielle und zur Erzeugung von MSB-verlängerten seriellen Daten in Vorbereitung auf die Pegelkodierung ver­ wendet wird, auch für die in den erfindungsgemäßen Ausfüh­ rungsformen vorgesehene Datenkompressionsanordnung verwendet werden. Somit kann der Umfang zahlreicher Schaltkreise herab­ gesetzt und daher der Kostenaufwand für die die Daten­ expansion/kompression und Pegelkodierung enthaltende gesamte Signalprozessor-LSI-Einheit gesenkt werden.

Claims (4)

1. Digitale Audio-Bandaufzeichnungsvorrichtung, gekenn­ zeichnet durch:
ein erstes Schieberegister (21), an das einlaufende Paralleldaten angelegt werden und das die Paralleldaten in serielle Daten unter Haltung des MSB der Paralleldaten in dem Register während des Verschiebens der Paralleldaten in die Richtung des LSB umwandelt,
eine erste Ladesignalgeneratoreinrichtung (78) zur Bildung eines Ladesignals für das erste Schieberegister (21) aus den einlaufenden Paralleldaten und Betriebsartsignalen, die kennzeichnen, ob das System im Aufzeichnungsbetrieb oder im Wiedergabebetrieb arbeitet und ob es sich in einer Normal­ betriebsart oder einer LP-Betriebsart befindet,
ein zweites Schieberegister 11, an das die mit MSB- Verlängerung versehenen seriellen Daten angelegt werden und das diese seriellen Daten in Paralleldaten umwandelt,
eine zweite Ladesignalgeneratoreinrichtung (65) zur Bildung von Ladesignalen für das Halten eines Teils der Aus­ gangssignale des zweiten Schieberegisters (11) in Abhängig­ keit von den Ausgangssignalen des zweiten Schieberegisters und den Betriebsartsignalen, und
eine auf das Ladesignal ansprechende Einrichtung (12 bis 15) zum Halten des Teils der Ausgangssignale des zweiten Schieberegisters (11).

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schiebetakt des ersten Schieberegisters auf eine Taktgeschwindigkeit eingestellt ist, die 1,5 mal schneller ist als die zum Hinausschieben aller einlaufender Paralleldaten an dem seriellen Ausgang des ersten Schieberegisters (21) in dem Ladezyklus vorgesehene Geschwindigkeit.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die erste Ladesignalgeneratoreinrichtung einen Zähler (91) zur Bildung eines Ladesignals aus den einlaufen­ den Paralleldaten durch einen Vergleich des Ausgangssignals des Zählers mit einem Teil der einlaufenden Paralleldaten aufweist.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, ge­ kennzeichnet durch:
eine Absolutwertgeneratoreinrichtung (40), der das Ausgangssignal des zweiten Schieberegisters (11) zugeführt wird und die den Absolutwert des Ausgangssignals des zweiten Schieberegisters bildet,
einen Zähler (51), der die Schiebezahl der dem zweiten Schieberegister zugeführten seriellen Daten zählt,
eine Einrichtung (52, 53) zum selektiven Halten des Ausgangssignals der Absolutwertgeneratoreinrichtung (40) und des Ausgangssignals des Zählers (51) in Abhängigkeit von dem Ausgangssignal des Zählers (51) zur dadurch erfolgenden Bil­ dung von Pegeldaten,
eine Einrichtung (41, 42) zum Halten des Ausgangs­ signals der die Pegeldaten haltenden Einrichtung (52, 53) und dadurch erfolgenden Bildung von Spitzenwertdaten jedes Ka­ nals, und
eine Datenvergleichereinrichtung (45) zur Bildung eines Steuersignals für eine Aktualisierung der in der Einrichtung (41, 42) gehaltenen Spitzenpegeldaten durch einen Vergleich der Ausgangssignale der die letzten Spitzenpegeldaten halten­ den Einrichtung (41, 42) mit den Ausgangssignalen der die letzten Pegeldaten haltenden Einrichtung (52, 53).