DE4120248C2 - Statische Schreib-/Lesespeichervorrichtung, Dual-Port Schreib-/Lesespeichervorrichtung und Gate-Array-Vorrichtung - Google Patents
Statische Schreib-/Lesespeichervorrichtung, Dual-Port Schreib-/Lesespeichervorrichtung und Gate-Array-VorrichtungInfo
- Publication number
- DE4120248C2 DE4120248C2 DE19914120248 DE4120248A DE4120248C2 DE 4120248 C2 DE4120248 C2 DE 4120248C2 DE 19914120248 DE19914120248 DE 19914120248 DE 4120248 A DE4120248 A DE 4120248A DE 4120248 C2 DE4120248 C2 DE 4120248C2
- Authority
- DE
- Germany
- Prior art keywords
- line
- field effect
- effect transistor
- input
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title claims description 10
- 230000004044 response Effects 0.000 claims description 23
- 238000013500 data storage Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 27
- 230000000295 complement effect Effects 0.000 claims 8
- 239000012535 impurity Substances 0.000 claims 8
- 238000010586 diagram Methods 0.000 description 19
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 17
- 230000009977 dual effect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 6
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine
statische Schreib-/Lesespeichervorrichtung, eine
Dual-Port Schreib-/Lesespeichervorrichtung sowie
eine Gate-Array-Vorrichtung.
Obwohl die vorliegende Erfindung allgemein auf eine Speicher
zellenschaltung eines Dual-Port-RAM anwendbar ist, wird nach
folgend ein Beispiel beschrieben, bei dem die vorliegende Er
findung auf einen Dual-Port-RAM angewendet wird, der in einem
Gate-Array gebildet ist.
Ein Gate-Array ist als einer der nützlichsten Logik-LSI und zahl
reichen nach Kundenwunsch gefertigten LSI bekannt. Gate-
Arrays werden zum Bilden von verschiedenen Logikkreisen be
nutzt, da das Vorsehen von Verdrahtungen für Basiszellen, wie
einem Transistor und einer Diode, nach Kundenwunsch das ein
fache, d. h. preiswerte, Erzeugen des gewünschten Logik-LSI
erlaubt.
Wenn eine sehr umfangreiche Logikschaltung benötigt wird,
sollte allerdings ein Speicher zum zeitweisen Speichern eines
vom Gate-Array zu verarbeitenden Signals vorgesehen werden.
Es ist dabei nicht wünschenswert, diesen Speicher extern am
Gate-Array vorzusehen, da Verzögerungszeiten beim Zugriff er
höht werden. Dadurch, daß der Speicher innerhalb des Gate-
Array, d. h. auf demselben Chip, gebildet wird, wird ein Hoch
geschwindigkeitsbetrieb des Logikkreises erreicht.
In einem Beispiel, bei welchem ein RAM in einem Gate-Array
vorgesehen ist, wird der RAM-Kreis durch im Gate-Array vorbe
reitete Basiszellen gebildet. Mit anderen Worten, durch Vor
sehen von Verdrahtung zu den Basiszellen werden ein Speicher
zellenfeld, ein Decoder, ein Leseverstärker usw., die zum
Bilden des RAM notwendig sind, gebildet.
Fig. 1 zeigt ein Blockdiagramm eines Gate-Array mit einem
Dual-Port-RAM. Wie in Fig. 1 gezeigt, umfaßt das Gate-Array
einen Basiszellenbereich 6, der auf einem einzelnen Halblei
tersubstrat 4 gebildet ist. Das Gate-Array umfaßt ferner
einen Logikkreis 31 und einen Dual-Port-RAM 32, die jeweils
im Basiszellenbereich 6 gebildet sind. Der Logikkreis 31 wird
durch eine Mehrzahl von Basiszellen gebildet, abhängig vom
Benutzerwunsch oder der Anwendung. Ein Dual-Port-RAM 32 wird
ebenfalls durch eine Mehrzahl von Basiszellen gebildet. Der
Dual-Port-RAM 32 umfaßt zwei Eingabe-/Ausgabeports, und
sowohl Daten als auch Steuersignale werden zu und von dem
Logikkreis 31 durch die zwei Ports übertragen. Eingabe-Aus
gabe-Anschlußflächen sind rund um das Halbleitersubstrat 4 herum
angeordnet, und der Logikkreis 31 wird mit anderen Schaltun
gen über die Eingangs-Ausgangs-Anschlußflächen 5 verbunden.
Eine Versorgungsspannung VDD wird über einen Anschluß 33
(oder eine Leitung) bereitgestellt. Zusätzlich wird ein Erd
potential GND über einen Anschluß (oder eine Zuleitung) 34
angelegt. Der Logikkreis 31 und der Dual-Port-RAM 32 empfan
gen die Versorgungsspannung VDD und das Erdpotential GND, die
von außen angelegt werden. Der Logikkreis 31 erzeugt ver
schiedene Steuersignale zum Steuern des Dual-Port-RAM 32 und
legt diese Signale an den Dual-Port-RAM 32 an. Es wird be
tont, daß der Logikkreis 31 ein Schreibaktivierungssignal
zum Steuern einer Schreiboperation des Dual-Port-RAM 32 er
zeugt und dieses an den Dual-Port-RAM 32 anlegt.
Fig. 2 ist ein Blockdiagramm des in Fig. 1 gezeigten Dual-
Port-RAM 32. Wie in Fig. 2 gezeigt, umfaßt der Dual-Port-RAM
32 ein Speicherzellenfeld 40 mit aus einer Mehrzahl von
Basiszellen gebildeten Speicherzellen, einen X-Decoder 41,
einen Y-Decoder 42 und einen Leseverstärker/Schreibtreiber
43, die jeweils mit einem Port I verbunden sind; sowie einen
X-Decoder 44, einen Y-Decoder 45 und einen Leseverstär
ker/Schreibtreiber 46, die jeweils mit einem Port II verbun
den sind. Es wird betont, daß jede Schaltung des in Fig. 2
gezeigten Dual-Port-RAM 32 durch Basiszellen des in Fig. 1
gezeigten Basiszellenbereichs 6 gebildet wird.
Fig. 3 zeigt ein Schaltbild einer herkömmlichen Speicherzelle
des in Fig. 2 gezeigten Dual-Port-RAM. Die in Fig. 3 gezeigte
Schaltung wird zum Beispiel aus einem Artikel von S. G.
Bowers mit dem Titel "CMOS DUAL PORT RAM MASTERSLICE",
(Proceedings of the 1982 Custom Integrated Circuits
Conference, IEEE, 1982, Seiten 311-314) ersichtlich.
Wie in Fig. 3 gezeigt, umfaßt die Speicherzellenschaltung
eine durch zwei CMOS-Inverter 1a und 1b sowie vier Gatezu
griffs-NMOS-Transistoren 2a, 2b, 2c und 2d gebildete Verrie
gelungsschaltung 1. Der Inverter 1a umfaßt einen PMOS-Transi
stor 3e und einen NMOS-Transistor 2e. Der Inverter 1b umfaßt
einen PMOS-Transistor 3f und einen NMOS-Transistor 2f. Ein
Bitleitungspaar BIT1, wird mit dem Port I über die in
Fig. 2 gezeigte Leseverstärker/Schreibtreiberschaltung 43
verbunden. Ein Bitleitungspaar BIT2, wird mit dem Port
II über die in Fig. 2 gezeigte Leseverstär
ker/Schreibtreiberschaltung 46 verbunden. Eine Wortleitung
WL1 wird mit dem in Fig. 2 gezeigten X-Decoder 41 verbunden
und eine Wortleitung WL2 wird mit dem X-Decoder 44 verbunden.
Nachfolgend wird der Betrieb beschrieben. Wenn ein Zugriff
(z. B. Lesen) auf den Dual-Port-RAM 32 durch den Zugriffsport
I vorgenommen wird, hebt der X-Decoder 41 die Wortleitung WL1
an, wie in Fig. 4A gezeigt. Die Transistoren 2a und 2b werden
als Reaktion auf ein Hochpegel-Wortleitungssignal WL1 einge
schaltet, wodurch eine Potentialdifferenz zwischen den Bit
leitungen BIT1 und erzeugt wird. Die Potentialdifferenz
wird durch die in Fig. 2 gezeigte Leseverstär
ker/Schreibtreiberschaltung 43 verstärkt, und dadurch werden
Daten auf der Basis des in der Verriegelungsschaltung 1 ge
haltenen Signals zwischen die Bitleitungen BIT1 und an
gelegt. Die auf die Bitleitungen BIT1 und aufgebrachten
Daten werden durch den Port I an die in Fig. 1 gezeigte Lo
gikschaltung 31 angelegt.
Wenn ein Zugriff (Lesen) auf den Dual-Port-RAM 32 über den
Zugriffsport II vorgenommen wird, hebt der X-Decoder 44 ent
sprechend die Wortleitung WL2 an, wie in Fig. 4B gezeigt.
Eine Potentialdifferenz auf der Basis des in der Verriege
lungsschaltung 1 verriegelten Signals erscheint daher zwi
schen den Bitleitungen BIT2 und und wird verstärkt. Die
an das Bitleitungspaar BIT2, angelegten Daten werden zur
Logikschaltung 31 über den Zugriffsport II übertragen.
Wie oben beschrieben kann ein Zugriff einer Speicherzelle des
Dual-Port-RAM durch die zwei Zugriffsports I und II erfolgen.
Es wird betont, daß die Speicherzellenschaltung aus zwei
PMOS-Transistoren 3e und 3f sowie sechs NMOS-Transistoren 2a,
2b, 2c, 2d, 2e und 2f gebildet ist.
Fig. 5 zeigt eine vereinfachte Anordnung von Basiszellen im
Basiszellenbereich 6. Wie in Fig. 5 gezeigt, umfaßt der Ba
siszellenbereich 6 einen p-Typ-Diffusionsbereich 7a und einen
n-Typ-Diffusionsbereich 7b, die im Halbleitersubstrat gebil
det sind. Ein Polysiliziumgate 8a, das auf einem n-Typ-Diffu
sionsbereich (nicht gezeigt) zwischen den p-Typ-Diffusionsbe
reichen 7a gebildet ist, bildet mit diesen einen p-MOS-Tran
sistor. Entsprechend wird ein n-MOS-Transistor gebildet, in
dem ein Polysiliziumgate 8b auf einem p-Typ-Diffusionsbereich
(nicht gezeigt) zwischen den n-Typ-Diffusionsbereichen gebil
det wird.
Fig. 6 ist ein Äquivalenzschaltbild von Ketten der in Fig. 5
gezeigten PMOS-Transistoren und NMOS-Transistoren. Wie aus
den Fig. 5 und 6 deutlich wird, ist eine gleiche Anzahl von
PMOS-Transistoren und NMOS-Transistoren im Basiszellenbereich
6 gebildet.
Wie bereits erwähnt wurde, ist eine in Fig. 3 gezeigte
Speicherzellenschaltung aus den zwei PMOS-Transistoren 3e und
3f sowie den sechs NMOS-Transistoren 2a, 2b, 2c, 2d, 2e und
2f gebildet. Wenn ein Speicherzellenfeld mit der Speicherzel
lenschaltung in dem in Fig. 5 gezeigten Basiszellenbereich 6
gebildet wird, wird eine große Zahl von NMOS-Transistoren be
nutzt, aber eine große Anzahl von PMOS-Transistoren bleibt
unbenutzt. Dies führt zu einem Teil des Basiszellenbereiches
6, der nicht zur Bildung der Schaltung beiträgt, d. h. der p-
Typ-Diffusionsbereich 7a, wodurch eine wirkliche Hochintegra
tion in dem Gate-Array verhindert wird.
Eine in Fig. 7 gezeigte Schaltung wurde von der Anmelderin
zur Lösung dieses Problems vorgeschlagen und ist
aus der japani
schen Offenlegungsschrift Nr. 60-179992, veröffentlicht am 13.9.1985, ersichtlich.
In Fig. 7 unterscheiden sich die folgenden Teile von der in
Fig. 3 gezeigten herkömmlichen Speicherzellenschaltung. Ein
PMOS-Transistor 3d ist anstelle des NMOS-Transistors 2d zwi
schen dem Eingabe/Ausgabeknoten N1 der Verriegelungsschaltung
1 und der Bitleitung BIT2 verbunden. Zusätzlich ist ein PMOS-
Transistor 3c anstelle des NMOS-Transistors 2c zwischen dem
Eingabe/Ausgabeknoten N2 und der Bitleitung verbunden.
Die Transistoren 3c und 3d sind mit ihren Gates zum Empfangen
eines inaktiven Wortleitungssignals WL2 verbunden. Die ande
ren Schaltungsbestandteile entsprechen denen in Fig. 3, und
daher wird auf eine erneute Beschreibung verzichtet.
Nachfolgend wird der Betrieb beschrieben. Bei einem Zugriff
(z. B. Lesen) auf die Speicherzellenschaltung über den ersten
Zugriffsport I steigt die Wortleitung WL1 an, wie in Fig. 8A
gezeigt, und eine Potentialdifferenz entsprechend in der Ver
riegelungsschaltung 1 gespeicherter Daten erscheint zwischen
den Bitleitungen BIT1 und , und die Potentialdifferenz
wird verstärkt. Der in Fig. 8A beschriebene Betrieb ist mit
dem in Fig. 4A herkömmlichen identisch.
Wenn ein Zugriff (Lesen) auf die Speicherzellenschaltung 32
über den zweiten Zugriffsport II vorgenommen wird, fällt das
inaktive Wortleitungssignal BL2 ab. Die Transistoren 3c und
3d werden als Reaktion auf das Niedrigpegelsignal WL2 einge
schaltet, wodurch eine Potentialdifferenz auf der Basis der
in der Verriegelungsschaltung 1 gespeicherten Daten zwischen
den Bitleitungen BIT2 und erscheint und verstärkt wird.
Wie durch einen Vergleich zwischen den Fig. 8B und 4B gesehen
wird, sollte das inaktive Wortleitungssignal WL2 zum Anlegen
an die in Fig. 7 gezeigte Speicherzellenschaltung erzeugt
werden. Das Signal WL2 wird durch Invertieren eines Logiksi
gnals in der Ausgangsstufe des in Fig. 2 gezeigten X-Decoders
44 erzeugt.
Wie in Fig. 7 zu sehen ist, umfaßt die Speicherzellenschal
tung vier PMOS-Transistoren 3c, 3d, 3e und 3f sowie vier
NMOS-Transistoren 2a, 2b, 2e und 2f. Dieselbe Anzahl von
PMOS-Transistoren und NMOS-Transistoren wird zum Bilden einer
Speicherzelle benötigt, und daher wird ein etwa gleich großer
Flächenbereich zum Bilden der Speicherzellenschaltung im Ba
siszellenbereich 6 benötigt, wie in Fig. 5 gezeigt. Hierdurch
wird die Fläche eingespart, die nicht zur Bildung der Schal
tung beiträgt. Folglich ist der auf dem Basiszellenbereich 6
gebildete Dual-Port-RAM hochintegriert, und eine hohe Inte
grationsdichte des Gate-Array wird unterstützt.
Die in Fig. 7 gezeigte Speicherzellenschaltung benutzt aller
dings die PMOS-Transistoren 3c und 3d anstelle der herkömmli
chen NMOS-Transistoren 2c und 2d, was zu den folgenden Pro
blemen führt. In Fig. 9A ist eine Speicherzellenschaltung
teilweise gezeigt. Die Fig. 9A zeigt eine Verriegelungsschal
tung 1 zum Speichern von Datensignalen, den mit dem Ein
gabe/Ausgabeknoten N1 der Verriegelungsschaltung 1 und der
Bitleitung BIT2 verbundenen PMOS-Transistor 3d und den zwi
schen dem Konten N2 und der Bitleitung verbundenen PMOS-
Transistor 3c. Die Verriegelungsschaltung 1 ist zwischen
einer Spannungsversorgungsleitung VDD und einem extern ange
legten Erdpotential GND verbunden.
Die Fig. 10 zeigt ein Zeitablaufdiagramm zum Verdeutlichen
der beim Schreibbetrieb der in Fig. 9A gezeigten Speicherzel
lenschaltung entstehenden Probleme. Bei der folgenden Be
schreibung ist ein anfängliches Datensignal DT1 bereits in
der Verriegelungsschaltung 1 gespeichert und ein entgegenge
setztes Datensignal DT2 soll neu eingeschrieben werden. Durch
das in der Verriegelungsschaltung 1 gespeicherte Datensignal
DT1 befindet sich das Potential des Knoten N1 auf hohem
Niveau, während das Potential des Knotens N2 auf niedrigem
Niveau steht. Die Transistoren 2f und 3e sind daher einge
schaltet, und die Transistoren 2e und 3f sind ausgeschaltet.
Nachdem ein Chipauswahlsignal zu einem Zeitpunkt t1 ab
fällt, fällt das Wortleitungssignal ebenfalls (Zeitpunkt
t2). Die Transistoren 3c und 3d werden als Reaktion auf das
Niedrigniveausignal eingeschaltet. Die Potentialdifferenz
auf der Basis des ursprünglich gespeicherten Datensignals DT1
erscheint daher zwischen den Bitleitungen BIT2 und . Zum
Zeitpunkt t3 fällt ein extern angelegtes Schreibaktivie
rungssignal ab. Die Bitleitungen BIT2 und werden auf
einander entgegengesetzten Potentialniveaus gesetzt, als Re
aktion auf den Abfall des Signals . Mit anderen Worten, um
die den ursprünglich gespeicherten Daten DT1 entgegengesetz
ten Daten DT2 einzuschreiben, reagiert der in Fig. 2 gezeigte
Leseverstärker/Schreibtreiber 46 auf das einzuschreibende Da
tensignal DT2, um jedes Potentialniveau der Bitleitungen BIT2
und zu invertieren. Wenn die Potentiale auf den Bitlei
tungen BIT2 und invertiert sind, befinden sich die
Potentiale an den Knoten N1 und N2 während des normalen Be
triebs in jeweils invertiertem Zustand, aber die Inversion
könnte aus nachfolgendem Grund nicht stattfinden. Mit anderen
Worten, ein Schreibfehler wird erzeugt.
Das Äquivalenzschaltbild in Fig. 9B zeigt den Schreibbetrieb
des in Fig. 9A gezeigten Kreises. Wie oben beschrieben, sind
die in Fig. 9A gezeigten Transistoren 2f und 3e als Reaktion
auf das ursprünglich gespeicherte Datensignal DT1 eingeschal
tet, und die Transistoren 3c und 3d sind als Reaktion auf das
Niedrigpegel-Wortleitungssignal eingeschaltet. Unter der
Annahme, daß ein NMOS-Transistor und PMOS-Transistor eine
identische Kanalbreite aufweisen, besitzt der NMOS-Transistor
einen Einschaltwiderstand des Werts R und der PMOS-Transistor
einen Einschaltwiderstand, der etwa doppelt so groß ist, d. h.
2R. Der Unterschied in den Einschaltwiderstandswerten wird
durch die verschiedene Beweglichkeit von Elektronen und
Löchern bewirkt, die Majoritätsträger im NMOS-Transistor bzw.
im PMOS-Transistor sind. Der Schaltungszustand, in welchem
die Transistoren 2f, 3e, 3c und 3d eingeschaltet sind, ent
spricht daher dem in Fig. 9B gezeigten. Wie in Fig. 9B zu se
hen, verkörpern die Widerstände 2f′, 3e′, 3c′ und 3d′ die
Einschaltwiderstände der Transistoren 2f, 3e, 3c bzw. 3d. Die
Bitleitung wird auf hohes Niveau gebracht, und die Bit
leitung BIT2 wird auf niedrigen Pegel verbracht, wie oben be
schrieben, um die entgegengesetzten Daten DT2 in die
Speicherzellen einzuschreiben. Mit anderen Worten, die Bit
leitung ist äquivalent mit der Versorgungsspannungslei
tung VDD verbunden, und die Bitleitung BIT2 ist äquivalent
mit dem von außen angelegten Erdpotential GND verbunden.
Die Spannungen VN1 und VN2 an den Knoten N1 bzw. N2 werden
daher durch die folgenden Gleichungen verkörpert.
VN1 = VDD/2 (1)
VN2 = VDD/3 (2)
In der Praxis ist der Transistor 3f leicht eingeschaltet als
Reaktion auf die geänderte Spannung VN1 und der Transistor 2e
ist entsprechend leicht eingeschaltet als Reaktion auf die
geänderte Spannung VN2. Folglich fällt die Spannung VN1 unter
den durch die Gleichung (1) verkörperten Wert, während ande
rerseits die Spannung VN2 über den durch die Gleichung (2)
verkörperten Wert ansteigt. Wenn der Spannungswert VN1 nied
riger als die Spannung VN2 ist (VN1<VN2), dann wird der Zu
stand der Verriegelungsschaltung 1 invertiert, aber wenn an
dererseits VN1<VN2, findet eine Inversion des Zustands der
Verriegelungsschaltung 1 nicht statt. Dies führt zu Schreib
fehlern.
Die Fig. 10 zeigt einen Zustand, in welchem ein Schreibfehler
bewirkt wird. Mit anderen Worten, die Potentialdifferenz auf
der Basis der zu schreibenden Daten DT2 wird zwischen die Bit
leitungen BIT2 und angelegt, aber die Daten DT2 werden
nicht erfolgreich eingeschrieben, da die Beziehung zwischen
den Spannungen VN1 und VN2 in dem durch VN1<VN2 zu be
schreibenden Zustand gehalten wird. Das bedeutet, daß die
Verriegelungsschaltung weiterhin die ursprünglich gespeicher
ten Daten DT1 speichert, da der Zustand der Verriegelungs
schaltung nicht invertiert wird.
Aus der US 4 409 679 ist eine Speicherschaltung bekannt, deren
statische Speicherzellen mit einer Erdleitung verbunden sind,
die über eine Potentialsetzschaltung (Spannungsteiler) auf einen
vorbestimmten Pegel gesetzt wird. Damit wird der jeweilige Laststrom
und somit die Leistungsaufnahme der Vorrichtung vermindert.
Aus IEEE Journal of Solid-State Circuits, Vol. SC-22, Nr. 5,
Oktober 1987, Seiten 712 bis 720 sind verschiedene Arten von
Dual-Port-Speicherzellen, in NMOS- oder CMOS-Bauweise, bekannt.
Aufgabe der vorliegenden Erfindung ist es, bei einem statischen
Schreib/Lesespeicher Schreibfehler zu verhindern.
Die Aufgabe wird durch die statische Schreib-/Lesespeichervorrichtung
nach dem Patentanspruch 1, die Dual-Port-Schreib-/Lesespeichervorrichtung
nach dem Patentanspruch 6 sowie die Gate-
Array-Vorrichtung nach dem Patentanspruch 9 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.
Während des Betriebs ist die Widerstandsvorrichtung zwischen dem extern
angelegten Erdpotential und der virtuellen Erdleitung verbun
den, und daher ist es einfach, die betreffenden Potentialbe
ziehungen an den ersten und zweiten Eingabe/Ausgabeknoten
durch Datensignale zu invertieren, die von den ersten und
zweiten Bitleitungen über die ersten und zweiten Schaltele
mente angelegt werden. Der Zustand der Datenspeicherschaltung
wird leicht als Reaktion auf das zu schreibende Datensignal
geändert, und daher kann das fehlerhafte Schreiben von Daten
verhindert werden.
Es folgt die
Beschreibung eines Ausführungsbeispiels anhand
der Figuren. Von den Figuren zeigt
Fig. 1 ein Blockdiagramm mit einem Gate-Array,
das einen Dual-Port-RAM aufweist;
Fig. 2 ein Blockdiagramm mit dem in Fig. 1 ge
zeigten Dual-Port-RAM;
Fig. 3 ein Schaltbild mit einer herkömmlichen
Speicherzelle des in Fig. 2 gezeigten
Dual-Port-RAM;
Fig. 4A ein Zeitablaufdiagramm zum Verdeutlichen
des Lesevorgangs über den ersten Zu
griffsport eines Dual-Port-RAM;
Fig. 4B ein Zeitablaufdiagramm zum Verdeutlichen
des Lesevorgangs durch den zweiten Zu
griffsport des Dual-Port-RAM;
Fig. 5 eine vereinfachte Anordnung mit Basiszel
len in dem in Fig. 1 gezeigten Basiszel
lenbereich;
Fig. 6 ein Äquivalenzschaltbild mit einem im
Basiszellenbereich nach Fig. 5 gebildeten
Transistor;
Fig. 7 ein Schaltbild mit einer Speicherzelle
eines Dual-Port-RAM entsprechend einer
Ausführungsform der vorliegenden Erfin
dung;
Fig. 8A ein Zeitablaufdiagramm zum Verdeutlichen
des Lesebetriebs über den ersten Zu
griffsport des Dual-Port-RAM nach Fig. 7;
Fig. 8B ein Zeitablaufdiagramm zum Verdeutlichen
des Lesebetriebs über den zweiten Zu
griffsport des in Fig. 7 gezeigten Dual-
Port-RAM;
Fig. 9A ein Schaltbild, das einen Teil des in
Fig. 7 gezeigten Speicherzellenkreises
zeigt;
Fig. 9B ein Äquivalenzschaltbild der in Fig. 9A
gezeigten Schaltung im Schreibbetrieb;
Fig. 10 ein Zeitablaufdiagramm zum Verdeutlichen
eines Problems, welches in der in Fig. 9A ge
zeigten Schaltung bewirkt wird;
Fig. 11 ein Schaltbild mit einem Dual-Port-RAM
entsprechend einer Ausführungsform der
vorliegenden Erfindung;
Fig. 12A ein Schaltbild, das einen Teil einer in
Fig. 11 gezeigten Speicherzellenschaltung
zeigt;
Fig. 12B ein Äquivalenzschaltbild der in Fig. 12A
gezeigten Schaltung im Schaltbetrieb;
Fig. 13 ein Zeitablaufdiagramm zum Verdeutlichen,
daß ein normaler Schreibbetrieb in Fig.
12A durchgeführt wird;
Fig. 14 ein Schaltbild mit einem Dual-Port-RAM
entsprechend einer anderen Ausführungs
form der vorliegenden Erfindung;
Fig. 15 ein Schaltbild mit den Speicherzellen
schaltungen eines Dual-Port-RAM entspre
chend einer weiteren Ausführungsform der
vorliegenden Erfindung;
Fig. 16A eine Anordnung der in Fig. 15 gezeigten
Speicherzellenschaltung;
Fig. 16B das in Fig. 16A gezeigte Layout mit hin
zugefügten Wortleitungen;
Fig. 17 ein Schaltbild mit den Speicherzellen
schaltungen eines Dual-Port-RAM entspre
chend einer weiteren Ausführungsform der
vorliegenden Erfindung;
Fig. 18A eine Anordnung der in Fig. 17 gezeigten
Speicherzellenschaltung und
Fig. 18B das in Fig. 18A gezeigte Layout mit hin
zugefügten Wortleitungen.
Wie in Fig. 11 gezeigt, umfaßt ein Dual-Port-RAM ein
Speicherzellenfeld, in dem eine Anzahl von Speicherzellen MC
in Zeilen- und Spaltenrichtungen angeordnet sind. Eine
Speicherzellenspalte umfaßt zum Beispiel Speicherzellen MC,
die jeweils mit Bitleitungspaaren BIT1/ und BIT2/
verbunden sind. Eine Speicherzelle MC ist mit den oben er
wähnten zwei Wortleitungen WL1 und verbunden. Jede der
Speicherzellen MC weist eine Schaltungskonfiguration auf, die
im wesentlichen der in Fig. 7 gezeigten entspricht. Jede der
Speicherzellenspalten ist zwischen einer Versorgungsspan
nungsleitung VDD und einer entsprechenden von Zellenerdlei
tungen (virtuellen Erdleitungen) CGL0 bis CGLk verbunden. Die
Speicherzelle MC der ersten Spalte ist zum Beispiel mit der
Versorgungsspannungsleitung VDD und der Zellenerdleitung CGL0
verbunden. Die Zellenerdleitung CGL0 ist mit einer Erdleitung
GL verbunden, die ein Erdpotential GND aufweist, das extern
über einen erfindungsgemäß neu geschaffenen Widerstandskreis
101 angelegt wird. Jeder der Widerstandskreise 101 bis 10k
umfaßt einen Widerstand und einen NMOS-Transistor, die paral
lel zwischen einer entsprechenden der Zellenerdleitungen CGL0
bis CGLk und der Erdleitung GL verbunden sind. Jeder der
NMOS-Transistoren wird als Reaktion auf ein Schreibaktivie
rungssignal betrieben.
Im Schreibbetrieb wird das Schreibaktivierungssignal mit
niedrigem Pegel angelegt, und daher sind die NMOS-Transisto
ren in jedem der Widerstandskreise 100 bis 10k ausgeschaltet.
Jede der Zellenerdleitungen CGL0 bis CGLk ist mit der Erdlei
tung GL über einen entsprechenden Widerstand verbunden. Wenn
andererseits während des Lesebetriebs ein Schreibaktivie
rungssignal mit hohem Pegel angelegt wird, schaltet dieser
den MOS-Transistor ein. Folglich werden alle der Zellenerd
leitungen CGL0 bis CGLk auf einen Pegel gebracht, der in etwa
dem Pegel des extern angelegten Erdpotentials entspricht. Das
Vorsehen der Widerstandskreise 101 bis 10k im Schreibbetrieb
führt zu den folgenden Vorteilen.
Eine der in Fig. 11 gezeigten Speicherzellenschaltungen MC
ist teilweise in Fig. 12A gezeigt. Wie aus dem Vergleich mit
Fig. 9A gesehen werden kann, wird der Widerstandskreis 101,
der zwischen der Zellenerdleitung CGL0 und der Erdleitung GL
verbunden ist, gezeigt. Der Widerstandskreis 101 umfaßt einen
Widerstand 10 mit einem Widerstandswert RG sowie einen über
den Widerstand 10 verbundenen NMOS-Transistor 11. Der Transi
stor 11 ist mit seinem Gate zum Empfangen des Schreibaktivie
rungssignals verbunden. Die anderen Schaltungsbereiche
entsprechen im wesentlichen denen in Fig. 9A, so daß auf eine
erneute Beschreibung verzichtet wird.
Die Fig. 12B zeigt eine Äquivalenzschaltung der in Fig. 12A
gezeigten Schaltung während des Schreibbetriebs. Ein Unter
schied zu der Fig. 9B besteht darin, daß der Widerstand 10
zwischen der Zellenerdleitung CGL0 und der Erdleitung GL ver
bunden ist. Die Wirkung des Widerstands 10 verhindert
Schreibfehler, was im folgenden beschrieben wird.
Die Transistoren 2f, 3e, 3c und 3d, die in Fig. 12A gezeigt
sind, werden im Schreibbetrieb eingeschaltet, und daher sind
diese Transistoren durch entsprechende Einschaltwiderstände
2f′, 3e′, 3c′ und 3d′ ersetzt, wie in Fig. 12B gezeigt. Die
Spannung VN2 des Eingabe/Ausgabeknotens N2 wird durch die
folgende Gleichung repräsentiert:
VN2 = VDD · (R + Rg)/(3R + Rg) (3)
Die Spannung VN1 am Knoten N1 entspricht der im herkömmlichen
Fall in Fig. 9B und wird daher ebenfalls durch Gleichung (1)
dargestellt.
Wie durch einen Vergleich der Gleichungen (2) und (3) festge
stellt werden kann, ist die Spannung N2 in Fig. 12B höher
(VN2<VDD/3). Der Zustand der Verriegelungsschaltung 1 wird
leichter durch den Anstieg der Spannung VN2 invertiert. Mit
anderen Worten, die Spannung VN2 steigt an, und daher wird
der Transistor 2e eingeschaltet, mit einem niedrigeren Ein
schaltwiderstand, als Reaktion auf die erhöhte Spannung VN2.
Die Spannung VN1 am Knoten N1 wird ebenfalls vermindert, wo
durch der Einschaltwiderstand des Transistors 3f verringert
wird. Mit anderen Worten, der Anstieg der Spannung VN2 am
Knoten N2 erleichtert die Inversion des Zustands der Verrie
gelungsschaltung 1 im Schreibbetrieb, und Schreibfehler sind
daher sehr unwahrscheinlich.
Fig. 13 zeigt, daß ein normaler Schreibbetrieb in dem in
Fig. 11 gezeigten Dual-Port-RAM durchgeführt wird. Wie in
Fig. 13 gezeigt, ist während der Periode, in der sich das
Schreibaktivierungssignal auf niedrigem Pegel befindet,
ein neu einzuschreibendes Datensignal DT2 zwischen die Bit
leitungen BIT2 und angelegt, so daß die Potentialbezie
hungen an den Knoten N1 und N2 während dieser Periode inver
tiert sind. Mit anderen Worten, während dieser Periode wird
der Zustand von VN1<VN2 nach VN1<VN2 geändert. Folglich
wird das neue Datensignal DT2 in die Verriegelungsschaltung 1
eingeschrieben und dort gespeichert.
Fig. 14 zeigt einen Dual-Port-RAM entsprechend einer anderen
Ausführungsform der vorliegenden Erfindung. Wie durch einen
Vergleich mit dem in Fig. 11 gezeigten, weist der Dual-
Port-RAM in Fig. 14 die folgenden Unterschiede auf. Ein Paar
von Zellenerdleitungen CGL1a und CGL1b bis CGLka und CGLkb
ist für jede Speicherzellenspalte vorgesehen. An jeder der
Speicherzellenspalten wird eine ungerade numerierte Speicher
zelle mit der Zellenerdleitung CGL1a verbunden, und eine gerade num
merierte Speicherzelle wird mit der Zellenerdleitung CGLb
verbunden. Jedes Paar von Zellenerdleitungen CGL1a und CGL1b
bis CGLka und CGLkb ist mit der Erdleitung GL über ein ent
sprechendes Paar der Widerstandskreise 101a und 101b bis 10ka
und 10kb verbunden. Die in Fig. 14 gezeigte Speicherzelle MC
besitzt eine Schaltungskonfiguration im wesentlichen iden
tisch mit der in Fig. 7, wobei jedes Paar von Widerstands
schaltungen 101a und 101b bis 10ka und 10kb entsprechend
funktioniert. Folglich werden gleiche Vorteile wie bei dem in
Fig. 11 gezeigten Dual-Port-RAM erzeugt, wobei aber der in
Fig. 14 gezeigte Dual-Port-RAM weiter die folgenden Vorteile
aufweist.
Bei dem in Fig. 11 gezeigten Dual-Port-RAM existiert eine
Streukapazität zwischen jeder der Zellenerdleitungen CGL0 bis
CGLk und dem Erdpotential GND. Das Vorhandensein dieser
Streukapazität vergrößert die zum Schreiben benötigte Zeit.
Mit anderen Worten, eine längere Zeitperiode ist zum Schrei
ben notwendig. Es ist daher wünschenswert, die Streukapazität
zwischen jeder der Zellenerdleitungen CGL0 bis CGLk und dem
Erdpotential GND zu vermindern. Bei dem in Fig. 14 gezeigten
Dual-Port-RAM sind ungerade numerierte Speicherzellen und ge
radzahlig numerierte Speicherzellen einer Spalte abwechselnd
mit den Zellenerdleitungen CGLa und CGLb verbunden, und daher
ist die Streukapazität zwischen jeder der Zellenerdleitungen
und dem Erdpotential GND im Vergleich zu Fig. 11 vermindert.
Folglich kann ein schnellerer Schreibbetrieb durchgeführt
werden.
Bei dem in den Fig. 11 und 14 gezeigten Dual-Port-RAM kann
ein in jedem der Widerstandskreise enthaltener NMOS-Transi
stor entfernt werden. In diesem Fall ist jede der Zellenerd
leitungen mit der Erdleitung GL über den Widerstand nicht nur
während des Schreibbetriebs sondern auch im Lesebetrieb ver
bunden.
Fig. 15 zeigt eine Speicherzellenschaltung eines Dual-Port-
RAM entsprechend einer weiteren Ausführungsform der vorlie
genden Erfindung. Der Dual-Port-RAM wird durch Benutzen von
Basiszellen in einem Gate-Array gebildet. Wie in Fig. 15 ge
zeigt, sind zwei benachbarte Speicherzellen MCn und Mcn+1
zwischen einer Spannungsversorgungsleitung VDD und einer Zel
lenerdleitung CGL verbunden. Die Speicherzelle MCn ist mit
der n-ten Wortleitung WL1n und WL2n verbunden. Entsprechend
ist die n+1-te Speicherzelle MCn+1 mit den n+1-ten Wortlei
tungen WL1n+1 sowie WL2n+1 verbunden. Zwei NMOS-Transistoren
2g und 2h sind zum Bilden eines Widerstands zwischen der Zel
lenerdleitung CGL und der Erdleitung GL verbunden. Die Tran
sistoren 2g und 2h sind mit ihren Gates mit der Spannungsver
sorgungsleitung VDD verbunden. Die Transistoren 2g und 2h
sind daher stets eingeschaltet und wirken als Widerstandsele
mente.
Fig. 16A zeigt ein Layout der in Fig. 15 gezeigten Schaltung.
In Fig. 16a sind die Wortleitungen nicht gezeigt, um die An
ordnung des Speicherzellenkreises zu verdeutlichen. Das
Layout mit den hinzugefügten Wortleitungen wird in Fig. 16B
gezeigt.
Die Speicherzellenschaltungen des Dual-Port-RAM entsprechend
einer weiteren Ausführungsform der vorliegenden Erfindung
sind in Fig. 17 gezeigt. Der Dual-Port-RAM wird ebenfalls
durch Benutzung von Basiszellen in einem Gate-Array gebildet.
Wie in Fig. 17 gezeigt, ist die n-te Speicherzelle MCn zwi
schen einer Spannungsversorgungsleitung VDD und einer Zel
lenerdleitung CGLa verbunden. Die n+1-te Speicherzelle MCn+1
ist zwischen der Spannungsversorgungsleitung VDD und einer
Zellenerdleitung CGLb verbunden. Zwei NMOS-Transistoren 2g
und 2h sind als Widerstand 10b zwischen der Zellenerdleitung
CGLa und der Erdleitung GL verbunden. Genauso sind zwei NMOS-
Transistoren 2i und 2j als Widerstand 10a zwischen der Zel
lenerdleitung CGLb und der Erdleitung GL verbunden. Die Tran
sistoren 2g, 2h, 2i und 2j sind mit ihren Gates mit der Ver
sorgungsspannungsleitung VDD verbunden.
Das Layout der in Fig. 11 gezeigten Speicherzellenschaltung
ist in Fig. 18A gezeigt. In Fig. 18A sind zum Zwecke der
Klarheit die Wortleitungen der Speicherzellenschaltung nicht
gezeigt. Das Layout mit den Wortleitungen wird in Fig. 18B
gezeigt.
Wie oben beschrieben wurde, erlaubt das zusätzliche Vorsehen
der in den Fig. 11 und 14 gezeigten Widerstandskreisen das
Erzeugen der in Fig. 12B gezeigten Äquivalenzschaltung. Durch
die Wirkung des im Widerstandskreis vorgesehenen Widerstands 10
kann die durch die Gleichung (3) dargestellte Spannung VN2
des Eingabe/Ausgabeknotens N2 der Verriegelungsschaltung 1
erhalten werden. Die durch die Gleichung (3) dargestellte
Spannung VN2 ist höher als die durch die Gleichung (2) darge
stellte Spannung VN2, und daher kann der Zustand der Verrie
gelungsschaltung 1 während des Schreibbetriebs leichter in
vertiert werden. Das einzuschreibende Datensignal wird folg
lich in die Speicherzellen eingeschrieben, wodurch ein feh
lerhaftes Datenschreiben in den Dual-Port-RAM vermieden wird.
Es wird betont, daß der in jedem Widerstandskreis zur Umge
hung vorgesehene NMOS-Transistor weggelassen werden kann. In
einem solchen Fall ist die Zellenerdleitung mit der Erdlei
tung GL über den Widerstand nicht nur während des Schreibbe
triebs, sondern auch während des Lesebetriebs verbunden, und
die oben beschriebene vorteilhafte Wirkung kann immer noch
erreicht werden.
Es wird ferner betont, daß der in den Fig. 11 und 14 gezeigte
Dual-Port-RAM gebildet wird, indem in einem Gate-Array vorge
sehene Basiszellen benutzt werden. Mit anderen Worten, die
Speicherzellenschaltung des Dual-Port-RAM wird gebildet, wie
in den Fig. 16A oder 18A gezeigt, und daher kann ein Dual-
Port-RAM mit höherer Integrationsdichte und geringerer Wahr
scheinlichkeit von Schreibfehlern erzeugt werden.
Claims (9)
1. Statische Schreib-/Lesespeichervorrichtung (SRAM) mit einer
Mehrzahl von mit jeweils ersten und zweiten Bitleitungen
(BIT2, ) verbundenen Speicherzellenschaltungen (MC), die je
weils
eine Datenspeichervorrichtung (1) umfassen, die zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdlei tung (CGL) verbunden ist und über Kreuz verbundene erste und zweite Inverter (1a, 1b) aufweist,
wobei die Datenspeichervorrichtung (1) erste und zweite Ein gabe-/Ausgabeknoten (N1, N2) zum jeweiligen Eingeben/Ausgeben von Datensignalen mit einander entgegengesetzten Pegeln auf weist,
ein erstes Schaltelement (3d) umfaßt, das zwischen der ersten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervorrichtung (1) verbunden ist und als Reak tion auf ein Wortleitungssignal () eingeschaltet wird, und
ein zweites Schaltelement (3c) umfaßt, das zwischen der zwei ten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal () eingeschaltet wird,
die SRAM-Vorrichtung eine Widerstandsvorrichtung (101) aufweist, die zwischen einem extern angelegten Erdpotential (GND) und der virtuellen Erdleitung (CGL) verbunden ist, und der erste und der zweite Inverter (1a, 1b) jeweils einen in Reihe zwischen der Versorgungspotentialleitung (VDD) und der virtuellen Erdleitung (CGL) verbundenen N-Kanal-MOS-Transistor und P-Kanal-MOS-Transistor aufweisen.
eine Datenspeichervorrichtung (1) umfassen, die zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdlei tung (CGL) verbunden ist und über Kreuz verbundene erste und zweite Inverter (1a, 1b) aufweist,
wobei die Datenspeichervorrichtung (1) erste und zweite Ein gabe-/Ausgabeknoten (N1, N2) zum jeweiligen Eingeben/Ausgeben von Datensignalen mit einander entgegengesetzten Pegeln auf weist,
ein erstes Schaltelement (3d) umfaßt, das zwischen der ersten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervorrichtung (1) verbunden ist und als Reak tion auf ein Wortleitungssignal () eingeschaltet wird, und
ein zweites Schaltelement (3c) umfaßt, das zwischen der zwei ten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal () eingeschaltet wird,
die SRAM-Vorrichtung eine Widerstandsvorrichtung (101) aufweist, die zwischen einem extern angelegten Erdpotential (GND) und der virtuellen Erdleitung (CGL) verbunden ist, und der erste und der zweite Inverter (1a, 1b) jeweils einen in Reihe zwischen der Versorgungspotentialleitung (VDD) und der virtuellen Erdleitung (CGL) verbundenen N-Kanal-MOS-Transistor und P-Kanal-MOS-Transistor aufweisen.
2. Statische Schreib-/Lesespeichervorrichtung nach Anspruch 1,
gekennzeichnet durch
eine über der Widerstandsvorrichtung (101) verbundene Umge
hungsvorrichtung (11), die auf ein extern angelegtes
Schreibaktivierungssignal () zum Umgehen der Widerstandsvor
richtung (101) reagiert,
wobei die virtuelle Erdleitung (CGL) auf das extern angelegte
Erdpotential durch die Funktion der Umgehungsvorrichtung (11)
gebracht wird.
3. Statische Schreib-/Lesespeichervorrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß die virtuelle Erdleitung (CGL)
eine mit ungeradzahligen der Mehrzahl von Speicherzellen (MC) verbundene erste virtuelle Erdleitung (CGL1a) aufweist und
eine mit geradzahligen der Mehrzahl von Speicherzellen (MC) verbundene zweite virtuelle Erdleitung (CGL1b) aufweist,
daß die Widerstandsvorrichtung (101)
eine erste zwischen dem extern angelegten Erdpotential und der ersten virtuellen Erdleitung (CGL1a) verbundene Widerstands vorrichtung (101a, 10) aufweist, sowie
eine zweite zwischen dem extern angelegten Erdpotential und der zweiten virtuellen Erdleitung (CGL1b) verbundene Wider standsvorrichtung (101a, 10) aufweist,
und daß die Umgehungsvorrichtung (11)
eine über der ersten Widerstandsvorrichtung verbundene erste Umgehungsvorrichtung (101a, 11) zum Umgehen der ersten Wider standsvorrichtung aufweist, die auf das extern angelegte Schreibaktivierungssignal () reagiert, und
eine über der zweiten Widerstandsvorrichtung verbundene zweite Umgehungsvorrichtung (101b, 11) zum Umgehen der zweiten Wider standsvorrichtung aufweist, die auf das extern angelegte Schreibaktivierungssignal () reagiert.
eine mit ungeradzahligen der Mehrzahl von Speicherzellen (MC) verbundene erste virtuelle Erdleitung (CGL1a) aufweist und
eine mit geradzahligen der Mehrzahl von Speicherzellen (MC) verbundene zweite virtuelle Erdleitung (CGL1b) aufweist,
daß die Widerstandsvorrichtung (101)
eine erste zwischen dem extern angelegten Erdpotential und der ersten virtuellen Erdleitung (CGL1a) verbundene Widerstands vorrichtung (101a, 10) aufweist, sowie
eine zweite zwischen dem extern angelegten Erdpotential und der zweiten virtuellen Erdleitung (CGL1b) verbundene Wider standsvorrichtung (101a, 10) aufweist,
und daß die Umgehungsvorrichtung (11)
eine über der ersten Widerstandsvorrichtung verbundene erste Umgehungsvorrichtung (101a, 11) zum Umgehen der ersten Wider standsvorrichtung aufweist, die auf das extern angelegte Schreibaktivierungssignal () reagiert, und
eine über der zweiten Widerstandsvorrichtung verbundene zweite Umgehungsvorrichtung (101b, 11) zum Umgehen der zweiten Wider standsvorrichtung aufweist, die auf das extern angelegte Schreibaktivierungssignal () reagiert.
4. Statische Schreib-/Lesespeichervorrichtung nach einem der
Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der erste Inverter (1a) einen ersten aus einem ersten P-Kanal
Feldeffekttransistor (3e) und einem zweiten N-Kanal Feldef
fekttransistor (2e) gebildeten komplementären Inverter auf
weist,
der zweite Inverter (1b) einen zweiten aus einem dritten P-Ka nal Feldeffekttransistor (3f) und einem vierten N-Kanal Feld effekttransistor (2f) gebildeten komplementären Inverter auf weist,
die ersten und zweiten komplementären Inverter (1a, 1b) zwi schen der Versorgungspotentialleitung (VDD) und der virtuellen Erdleitung (CGL) verbunden sind und miteinander über Kreuz verbunden sind,
das erste Schaltelement einen fünften P-Kanal Feldeffekttran sistor (3d) aufweist, der zwischen der ersten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Daten speichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal eingeschaltet wird, und
das zweite Schaltelement einen sechsten P-Kanal Feldef fekttransistor (3c) aufweist, der zwischen der zweiten Bitlei tung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal eingeschaltet wird.
der zweite Inverter (1b) einen zweiten aus einem dritten P-Ka nal Feldeffekttransistor (3f) und einem vierten N-Kanal Feld effekttransistor (2f) gebildeten komplementären Inverter auf weist,
die ersten und zweiten komplementären Inverter (1a, 1b) zwi schen der Versorgungspotentialleitung (VDD) und der virtuellen Erdleitung (CGL) verbunden sind und miteinander über Kreuz verbunden sind,
das erste Schaltelement einen fünften P-Kanal Feldeffekttran sistor (3d) aufweist, der zwischen der ersten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Daten speichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal eingeschaltet wird, und
das zweite Schaltelement einen sechsten P-Kanal Feldef fekttransistor (3c) aufweist, der zwischen der zweiten Bitlei tung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervorrichtung (1) verbunden ist und als Reaktion auf das Wortleitungssignal eingeschaltet wird.
5. Statische Schreib-/Lesespeichervorrichtung nach einem der
Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
die Widerstandsvorrichtung (101) einen siebenten Feldef
fekttransistor (2g, 2h) aufweist, der zwischen dem extern an
gelegten Erdpotential (GND) und der virtuellen Erdleitung
(CGL) verbunden ist und stets leitend gemacht wird.
6. Dual-Port Schreib-/Lesespeichervorrichtung für den Zugriff
über erste und zweite Zugriffsports mit
ersten und zweiten Bitleitungen (BIT1, ) die mit dem er sten Zugriffsport gekoppelt sind, zum Übertragen von Datensi gnalen einander entgegengesetzter Pegel,dritten und vierten Bitleitungen (BIT2, ), die mit dem zweiten Zugriffsport gekoppelt sind, zum Übertragen von Daten signalen einander entgegengesetzter Pegel, undeiner Mehrzahl von mit jeweils den ersten bis vierten Bitlei tungen (BIT1, , BIT2, ) verbundenen Speicherzellen schaltungen (MC),
wobei jede der Speicherzellenschaltungen (MC) eine zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdleitung (CGL) verbundene Datenspeichervorrichtung (1) um faßt, die über Kreuz gekoppelte erste und zweite komplementäre Inverter (1a, 1b) aufweist und die erste und zweite Eingabe/ Ausgabeknoten (N1, N2) zum Eingeben/Ausgeben von Datensigna len mit einander entgegengesetzten Pegeln aufweist,
jede der Speicherzellenschaltungen (MC)
einen ersten Feldeffekttransistor (2b) eines ersten Leitungs typs aufweist, der zwischen der ersten Bitleitung (BIT1) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf ein erstes Wortleitungssignal (WL1) eingeschaltet wird,
einen zweiten Feldeffekttransistor (2a) des ersten Leitungs type aufweist, der zwischen der zweiten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das erste Wortleitungssignal (WL1) eingeschaltet wird,
einen dritten Feldeffekttransistor (3d) eines zweiten Lei tungstyps aufweist, der zwischen der dritten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeicher vorrichtung (1) verbunden ist und als Reaktion auf ein zweites Wortleitungssignal () eingeschaltet wird, und
einen vierten Feldeffekttransistor (3c) des zweiten Leitungs typs aufweist, der zwischen der vierten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das zweite Wortleitungssignal () eingeschaltet wird,
und die Dual-Port Schreib-/Lesespeichervorrichtung eine zwi schen einem extern angelegten Erdpotential (GND) und der vir tuellen Erdleitung (CGL) verbundene Widerstandsvorrichtung (101) aufweist.
ersten und zweiten Bitleitungen (BIT1, ) die mit dem er sten Zugriffsport gekoppelt sind, zum Übertragen von Datensi gnalen einander entgegengesetzter Pegel,dritten und vierten Bitleitungen (BIT2, ), die mit dem zweiten Zugriffsport gekoppelt sind, zum Übertragen von Daten signalen einander entgegengesetzter Pegel, undeiner Mehrzahl von mit jeweils den ersten bis vierten Bitlei tungen (BIT1, , BIT2, ) verbundenen Speicherzellen schaltungen (MC),
wobei jede der Speicherzellenschaltungen (MC) eine zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdleitung (CGL) verbundene Datenspeichervorrichtung (1) um faßt, die über Kreuz gekoppelte erste und zweite komplementäre Inverter (1a, 1b) aufweist und die erste und zweite Eingabe/ Ausgabeknoten (N1, N2) zum Eingeben/Ausgeben von Datensigna len mit einander entgegengesetzten Pegeln aufweist,
jede der Speicherzellenschaltungen (MC)
einen ersten Feldeffekttransistor (2b) eines ersten Leitungs typs aufweist, der zwischen der ersten Bitleitung (BIT1) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf ein erstes Wortleitungssignal (WL1) eingeschaltet wird,
einen zweiten Feldeffekttransistor (2a) des ersten Leitungs type aufweist, der zwischen der zweiten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das erste Wortleitungssignal (WL1) eingeschaltet wird,
einen dritten Feldeffekttransistor (3d) eines zweiten Lei tungstyps aufweist, der zwischen der dritten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeicher vorrichtung (1) verbunden ist und als Reaktion auf ein zweites Wortleitungssignal () eingeschaltet wird, und
einen vierten Feldeffekttransistor (3c) des zweiten Leitungs typs aufweist, der zwischen der vierten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das zweite Wortleitungssignal () eingeschaltet wird,
und die Dual-Port Schreib-/Lesespeichervorrichtung eine zwi schen einem extern angelegten Erdpotential (GND) und der vir tuellen Erdleitung (CGL) verbundene Widerstandsvorrichtung (101) aufweist.
7. Dual-Port Schreib-/Lesespeichervorrichtung nach Anspruch 6,
dadurch gekennzeichnet, daß
der erste komplementäre Inverter (1a) aus einem fünften Feld effekttransistor (2e) des ersten Leitungstyps und einem sech sten Feldeffekttransistor (3e) des zweiten Leitungstyps gebil det ist, und
der zweite komplementäre Inverter (1b) aus einem siebenten Feldeffekttransistor (2f) des ersten Leitungstyps und einem achten Feldeffekttransistor (3f) des zweiten Leitungstyps ge bildet ist.
der erste komplementäre Inverter (1a) aus einem fünften Feld effekttransistor (2e) des ersten Leitungstyps und einem sech sten Feldeffekttransistor (3e) des zweiten Leitungstyps gebil det ist, und
der zweite komplementäre Inverter (1b) aus einem siebenten Feldeffekttransistor (2f) des ersten Leitungstyps und einem achten Feldeffekttransistor (3f) des zweiten Leitungstyps ge bildet ist.
8. Dual-Port Schreib-/Lesespeichervorrichtung nach Anspruch 7,
gekennzeichnet durch
ein Halbleitersubstrat (4),
einen ersten im Substrat (4) gebildeten vorbestimmten Stör stellenbereich (7b) zum Bilden von Feldeffekttransistoren des ersten Leitungstyps und
einen zweiten im Substrat (4) gebildeten vorbestimmten Stör stellenbereich (7a) zum Bilden von Feldeffekttransistoren des zweiten Leitungstyps,
wobei die ersten, zweiten, fünften und siebenten Feldef fekttransistoren (2b, 2a, 2e, 2f) unter Benutzung des ersten vorbestimmten Störstellenbereichs (7b) gebildet werden und
die dritten, vierten, sechsten und achten Feldeffekttransisto ren (3d, 3c, 3e, 3f) unter Benutzung des zweiten vorbestimmten Störstellenbereichs (7a) gebildet werden.
ein Halbleitersubstrat (4),
einen ersten im Substrat (4) gebildeten vorbestimmten Stör stellenbereich (7b) zum Bilden von Feldeffekttransistoren des ersten Leitungstyps und
einen zweiten im Substrat (4) gebildeten vorbestimmten Stör stellenbereich (7a) zum Bilden von Feldeffekttransistoren des zweiten Leitungstyps,
wobei die ersten, zweiten, fünften und siebenten Feldef fekttransistoren (2b, 2a, 2e, 2f) unter Benutzung des ersten vorbestimmten Störstellenbereichs (7b) gebildet werden und
die dritten, vierten, sechsten und achten Feldeffekttransisto ren (3d, 3c, 3e, 3f) unter Benutzung des zweiten vorbestimmten Störstellenbereichs (7a) gebildet werden.
9. Gate-Array-Vorrichtung zum Bilden eines Dual-Port RAM auf
einem einzelnen Halbleitersubstrat mit ersten und zweiten Zu
griffsports, mit
einem ersten auf dem Halbleitersubstrat gebildeten Störstel lenbereich (7b) zum Bilden eines Feldeffekttransistors eines ersten Leitungstyps als Basiszelle,
einem zweiten auf dem Halbleitersubstrat gebildeten Störstel lenbereich (7a) zum Bilden eines Feldeffekttransistors eines zweiten Leitungstyps als Basiszelle, undeiner jeweils mit ersten bis vierten Bitleitungen (BIT1, , BIT2, ) verbundenen Mehrzahl von Speicherzellenschaltungen (MC),
wobei jede der Speicherzellenschaltungen (MC) eine zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdleitung (CGL) verbundene Datenspeichervorrichtung (1) um faßt, die über Kreuz gekoppelte erste und zweite komplementäre Inverter (1a, 1b) aufweist und die erste und zweite Eingabe/ Ausgabeknoten (N1, N2) zum Eingeben/Ausgeben von Datensigna len mit einander entgegengesetzten Pegeln aufweist,
jede der Speicherzellenschaltungen (MC)
einen ersten Feldeffekttransistor (2b) eines ersten Leitungs typs aufweist, der zwischen der ersten Bitleitung (BIT1) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf ein erstes Wortleitungssignal (WL1) eingeschaltet wird,
einen zweiten Feldeffekttransistor (2a) des ersten Leitungs typs aufweist, der zwischen der zweiten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das erste Wortleitungssignal (WL1) eingeschaltet wird,
einen dritten Feldeffekttransistor (3d) eines zweiten Lei tungstyps aufweist, der zwischen der dritten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeicher vorrichtung (1) verbunden ist und als Reaktion auf ein zweites Wortleitungssignal () eingeschaltet wird, und
einen vierten Feldeffekttransistor (3c) des zweiten Leitungs typs aufweist, der zwischen der vierten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das zweite Wortleitungssignal () eingeschaltet wird,
wobei die ersten und zweiten komplementären Inverter (1a, 1b) über den ersten und zweiten Störstellenbereichen (7b, 7a) ge bildet sind,
die ersten und zweiten Feldeffekttransistoren (2b, 2a) unter Benutzung des ersten Störstellenbereichs (7b) und die dritten und vierten Feldeffekttransistoren (3d, 3c) unter Benutzung des zweiten Störstellenbereichs (7a) gebildet sind, und
die Gate-Array-Vorrichtung eine zwischen einem extern angeleg ten Erdpotential (GND) und der virtuellen Erdleitung (CGL) verbundene Widerstandsvorrichtung (101) aufweist.
einem ersten auf dem Halbleitersubstrat gebildeten Störstel lenbereich (7b) zum Bilden eines Feldeffekttransistors eines ersten Leitungstyps als Basiszelle,
einem zweiten auf dem Halbleitersubstrat gebildeten Störstel lenbereich (7a) zum Bilden eines Feldeffekttransistors eines zweiten Leitungstyps als Basiszelle, undeiner jeweils mit ersten bis vierten Bitleitungen (BIT1, , BIT2, ) verbundenen Mehrzahl von Speicherzellenschaltungen (MC),
wobei jede der Speicherzellenschaltungen (MC) eine zwischen einer Versorgungspotentialleitung (VDD) und einer virtuellen Erdleitung (CGL) verbundene Datenspeichervorrichtung (1) um faßt, die über Kreuz gekoppelte erste und zweite komplementäre Inverter (1a, 1b) aufweist und die erste und zweite Eingabe/ Ausgabeknoten (N1, N2) zum Eingeben/Ausgeben von Datensigna len mit einander entgegengesetzten Pegeln aufweist,
jede der Speicherzellenschaltungen (MC)
einen ersten Feldeffekttransistor (2b) eines ersten Leitungs typs aufweist, der zwischen der ersten Bitleitung (BIT1) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf ein erstes Wortleitungssignal (WL1) eingeschaltet wird,
einen zweiten Feldeffekttransistor (2a) des ersten Leitungs typs aufweist, der zwischen der zweiten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das erste Wortleitungssignal (WL1) eingeschaltet wird,
einen dritten Feldeffekttransistor (3d) eines zweiten Lei tungstyps aufweist, der zwischen der dritten Bitleitung (BIT2) und dem ersten Eingabe-/Ausgabeknoten (N1) der Datenspeicher vorrichtung (1) verbunden ist und als Reaktion auf ein zweites Wortleitungssignal () eingeschaltet wird, und
einen vierten Feldeffekttransistor (3c) des zweiten Leitungs typs aufweist, der zwischen der vierten Bitleitung () und dem zweiten Eingabe-/Ausgabeknoten (N2) der Datenspeichervor richtung (1) verbunden ist und als Reaktion auf das zweite Wortleitungssignal () eingeschaltet wird,
wobei die ersten und zweiten komplementären Inverter (1a, 1b) über den ersten und zweiten Störstellenbereichen (7b, 7a) ge bildet sind,
die ersten und zweiten Feldeffekttransistoren (2b, 2a) unter Benutzung des ersten Störstellenbereichs (7b) und die dritten und vierten Feldeffekttransistoren (3d, 3c) unter Benutzung des zweiten Störstellenbereichs (7a) gebildet sind, und
die Gate-Array-Vorrichtung eine zwischen einem extern angeleg ten Erdpotential (GND) und der virtuellen Erdleitung (CGL) verbundene Widerstandsvorrichtung (101) aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2163218A JPH0453263A (ja) | 1990-06-20 | 1990-06-20 | 半導体記憶回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4120248A1 DE4120248A1 (de) | 1992-01-09 |
DE4120248C2 true DE4120248C2 (de) | 1994-01-20 |
Family
ID=15769555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914120248 Expired - Fee Related DE4120248C2 (de) | 1990-06-20 | 1991-06-19 | Statische Schreib-/Lesespeichervorrichtung, Dual-Port Schreib-/Lesespeichervorrichtung und Gate-Array-Vorrichtung |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0453263A (de) |
DE (1) | DE4120248C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282174A (en) * | 1992-01-31 | 1994-01-25 | At&T Bell Laboratories | Dual-port memory with read and read/write ports |
EP0578915A3 (en) * | 1992-07-16 | 1994-05-18 | Hewlett Packard Co | Two-port ram cell |
JP2665644B2 (ja) * | 1992-08-11 | 1997-10-22 | 三菱電機株式会社 | 半導体記憶装置 |
US6356551B1 (en) * | 1997-02-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Method and network switch having dual forwarding models with a virtual lan overlay |
US6075721A (en) * | 1997-12-18 | 2000-06-13 | Advanced Micro Devices, Inc. | Random access memory having bit selectable mask for memory writes |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56143587A (en) * | 1980-03-26 | 1981-11-09 | Fujitsu Ltd | Static type memory circuit |
-
1990
- 1990-06-20 JP JP2163218A patent/JPH0453263A/ja active Pending
-
1991
- 1991-06-19 DE DE19914120248 patent/DE4120248C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4120248A1 (de) | 1992-01-09 |
JPH0453263A (ja) | 1992-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3941926C2 (de) | Halbleiterspeichereinrichtung | |
DE68914084T2 (de) | Halbleiterspeicheranordnung mit ferroelektrische Kondensatoren enthaltenden Zellen. | |
DE3886600T2 (de) | Ferroelektrischer, latenter Bild-RAM-Speicher. | |
DE4314321C2 (de) | Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung | |
DE3740361C2 (de) | ||
DE4238063C2 (de) | Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion | |
DE3520025A1 (de) | Statischer mosram | |
DE4324651C2 (de) | Boosting-Schaltung und Verwendung der Boosting-Schaltung | |
DE68917187T2 (de) | Zellenmusteranordnung einer Halbleiterspeichereinrichtung. | |
DE4128919A1 (de) | Halbleiterspeichereinrichtung | |
DE4231355C2 (de) | Statische Schreib/Lesespeicheranordnung | |
DE2556831A1 (de) | Matrixspeicher und verfahren zu seinem betrieb | |
DE69119957T2 (de) | CMOS-Speichereinrichtung mit verbesserter Leseverstärker-Steuerung | |
DE69934853T2 (de) | Halbleiterspeicheranordnung | |
DE68902151T2 (de) | Leseschaltung, die in einer halbleiterspeichereinrichtung enthalten ist. | |
DE4326822C2 (de) | Halbleiterspeichervorrichtung und Speicherzellenstruktur | |
DE2621654C3 (de) | Speicheranordnung mit Feldeffekt- Transistoren | |
DE4015452C2 (de) | ||
DE4224048C2 (de) | Mit einer variablen, extern angelegten Versorgungsspannung betreibbare Halbleiterspeichereinrichtung | |
DE102019133640A1 (de) | Bitzelle, die eine bit-schreib-maskierungsfunktion unterstützt | |
DE69332526T2 (de) | Verbesserte Halbleiterspeicheranordnung mit Speicherzellen, die mit einer Massenleitung verbunden sind | |
DE69221827T2 (de) | Verfahren zum Programmieren einer anwenderprogrammierbaren Gattermatrix | |
DE68918136T2 (de) | Nichtflüchtige Speicherschaltung mit niedriger Leistung und grossem Betriebsspannungsbereich. | |
DE10256959A1 (de) | Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |