DE4104938A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE4104938A1
DE4104938A1 DE4104938A DE4104938A DE4104938A1 DE 4104938 A1 DE4104938 A1 DE 4104938A1 DE 4104938 A DE4104938 A DE 4104938A DE 4104938 A DE4104938 A DE 4104938A DE 4104938 A1 DE4104938 A1 DE 4104938A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
metal plate
oxide film
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4104938A
Other languages
English (en)
Other versions
DE4104938C2 (de
Inventor
Nobuhisa Nakashima
Tokumitsu Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4104938A1 publication Critical patent/DE4104938A1/de
Application granted granted Critical
Publication of DE4104938C2 publication Critical patent/DE4104938C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung wie beispielsweise einem gegen­ blockierten Thyristor mit drei Anschlüssen (im folgenden als "SCR" = reverse-blocking three-terminal thyristor bezeich­ net) und dergleichen.
Bei einer Halbleitervorrichtung wie beispielsweise einem SCR und dergleichen wird eine Vielzahl von pn-Übergängen in einem Halbleitersubstrat gebildet, wobei zumindest einer der pn-Übergänge auf einer Seitenoberfläche des Halbleitersub­ strates freiliegt. Wenn somit der pn-Übergang auf der Sei­ tenoberfläche des Halbleitersubstrates freiliegt, verursacht eine Konzentration des elektrischen Feldes bei einem Teil des freiliegenden pn-Überganges eine abfallende Festigkeits­ spannung des Elementes, und daher wird die Seitenoberfläche des Halbleitersubstrates, bei der der pn-Übergang freiliegt, mit einer abgeschrägten Struktur hergestellt.
Fig. 3 zeigt in einer schematischen Schnittansicht einen SCR, der mit einem bisherigen Herstellungsverfahren zur Aus­ bildung einer doppelt positiven abgeschrägten Struktur her­ gestellt ist. Im folgenden werden unter Bezugnahme auf Fig. 2 die Herstellungsschritte des SCR beschrieben.
Zuerst wird eine aus drei pn-Übergängen bestehende pnpn- Struktur in einem Substrat 1 aus Silizium (Si) gebildet, und daran anschließend wird ein Umfangsteil des Si-Substrates 1 geschnitten. Auf diese Weise entstehen zwei pn-Übergänge, welche auf der Seitenoberfläche des Si-Substrates 1 freilie­ gen.
Daran anschließend wird das Si-Substrat 1 an eine obere Oberfläche einer aus Molybdän (Mo) oder Wolfram (W) herge­ stellten Metallplatte 3 durch Löten mit einer Aluminium­ schicht 2 befestigt. Die Metallplatte 3 dient als Anoden­ elektrodenplatte und ferner als Temperaturkompensations­ platte. Nachdem auf der oberen Hauptoberfläche des Si-Sub­ strates 1 eine Gate-Elektrodenschicht 4a und eine Kathoden­ elektrodenschicht 4b selektiv gebildet sind, wird die Sei­ tenoberfläche des Si-Substrates 1, welche die freiliegenden pn-Übergänge aufweist, durch Sandstrahlen derart verarbei­ tet, daß eine doppelt positive abgeschrägte Struktur ent­ steht.
Bei den Schritten zur Herstellung der abgeschrägten Struktur werden viele winzige Fehler wie beispielsweise Risse, Spal­ ten und dergleichen in der Seitenoberfläche des Si-Sub­ strates 1 verursacht, und damit wird die Seitenoberfläche des Si-Substrates 1 mit einem Ätzmittel, welches eine Mischung aus Flußsäure (HF) und Salpetersäure (HNO3) auf­ weist, schleuder- bzw. spin-geätzt. Aufgrund der Ätzung wird die Seitenoberfläche des Si-Substrates 1 zum Eliminieren der Fehler um ungefähr 20 µm entfernt, und folglich wird die Seitenoberfläche des Si-Substrates 1 geebnet und auch gerei­ nigt.
Nach diesem Schritt wird die Seitenoberfläche des Si-Sub­ strates 1 in Reinstwasser gereinigt und in einem organischen Lösungsmittel wie beispielsweise Azeton und dergleichen dehydriert. Daran anschließend wird eine Glasurschicht 5 als Schutz und eine Isolierschicht 6 aus Siliconkunststoff oder dergleichen auf der Seitenoberfläche des Si-Substrates 1 gebildet. Schließlich kann der SCR mit doppelt positiv abge­ schrägter Struktur nach der Verpackung in einem Gehäuse zur Verfügung gestellt werden.
In jüngster Zeit wurde auf dem Gebiet der Halbleitervorrich­ tungen für Leistungsanwendungen eine Halbleitervorrichtung mit einer Festigkeitsspannung von mehreren tausenden Volt entwickelt. Bei derartigen Halbleitervorrichtungen ist die Verbesserung der Spannungsfestigkeit und der Zuverlässigkeit von besonderer Wichtigkeit. Jedoch ergibt sich bei der auf­ grund des obig beschriebenen bisherigen Herstellungsverfah­ rens hergestellten Halbleitervorrichtung das Problem, daß ein Abfall der Festigkeitsspannung in einem hohen elektri­ schen Feld verursacht wird.
Beispielsweise wird beim Ätzen der Seitenoberfläche des Si- Substrates 1, welche in der abgeschrägten Struktur verarbei­ tet ist, gleichzeitig die Metallplatte 3 aus Mo, W oder der­ gleichen weggeätzt. Aus diesem Grunde wird gemäß Fig. 3 ein Oxidfilm 7, welcher einen großen Anteil von Schwermetallen wie Mo oder W enthält, auf den Seitenoberflächen des Si-Sub­ strates 1 abgeschieden. Dieses Phänomen ist wohlbekannt. Wenn die freiliegende Oberfläche der pn-Übergänge mit einem derartigen Oxidfilm 7 bedeckt wird, steigt der Leckstrom über das Schwermetall in dem Oxidfilm 7 an. Als Resultat wird ein Abfall der Festigkeitsspannung eines Elementes in einem hohen elektrischen Feld verursacht, wie oben bereits erwähnt wurde.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Abfall der Festigkeitsspannung in einer Halbleitervorrichtung mit einem pn-Übergang, welcher in einer Seitenoberfläche des Halbleitersubstrates freiliegt, zu verhindern, und die Zu­ verlässigkeit der Halbleitervorrichtung zu verbessern.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen der Ansprüche 1, 6 und 11 gelöst.
Gemäß der vorliegenden Erfindung ist ein Verfahren zur Her­ stellung einer Halbleitervorrichtung vorgesehen, welches die Schritte aufweist: Befestigen von einer der Hauptoberflächen eines Halbleitersubstrates, welches eine oder mehrere pn- Übergänge aufweist und in seiner Seitenoberfläche den frei­ liegenden pn-Übergang aufweist, mit einer oberen Oberfläche einer Metallplatte; Ätzen der Seitenoberfläche des mit der Metallplatte befestigten Halbleitersubstrates; Entfernen ei­ nes Oxidfilmes, welcher auf der Seitenoberfläche des Halb­ leitersubstrates bei dem vorhergehenden Ätzschritt gebildet wird; und Bedecken der Seitenoberfläche des Halbleitersub­ strates, aus dem der Oxidfilm entfernt worden ist, mit einem Passivierungsfilm.
Bei einer weiteren Ausbildung der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, welches die Schritte aufweist: Befestigen von einer der Hauptoberflächen eines Halbleitersubstrates, wel­ ches einen oder mehrere pn-Übergänge aufweist und in seiner Seitenoberfläche den freiliegenden pn-Übergang aufweist, an eine obere Oberfläche einer Metallplatte, welche einen Durchmesser aufweist, der größer ist als der des Halbleiter­ substrates; Entfernen von Schulterteilen der oberen Oberflä­ che der Metallplatte derart, daß eine Stufenausbildung in einem Umfangsteil der oberen Oberfläche der Metallplatte er­ halten wird; Bilden einer ätzresistenten Maskenschicht auf der Stufenanordnung; Ätzen der Seitenoberfläche des an der Metallplatte befestigten Halbleitersubstrates; Entfernen ei­ nes Oxidfilmes, welcher auf der Seitenoberfläche des Halb­ leitersubstrates bei dem vorhergehenden Ätzschritt gebildet worden ist; Entfernen der Maskenschicht; und Bedecken der Seitenoberfläche des Halbleitersubstrates, aus dem der Oxid­ film entfernt worden ist, mit einem Passivierungsfilm.
Bei einer weiteren Ausbildung der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, welches die Schritte aufweist: Befestigen einer bodenseitigen Hauptoberfläche eines Halbleitersubstrates, welches einen oder mehrere pn-Übergänge aufweist und in des­ sen Seitenoberfläche den freiliegenden pn-Übergang aufweist, an eine obere Oberfläche einer Metallplatte; selektives Aus­ bilden einer Elektrodenschicht auf einer oberen Hauptober­ fläche des Halbleitersubstrates; selektives Entfernen der freiliegenden Seitenoberfläche des Halbleitersubstrates der­ art, daß bei der Seitenoberfläche eine geneigte Oberfläche erhalten wird; Ätzen der geneigten Seitenoberfläche des Halbleitersubstrates; Entfernen eines Oxidfilmes, der auf der Seitenoberfläche des Halbleitersubstrates bei dem vor­ hergehenden Ätzschritt gebildet worden ist; und Bedecken der Seitenoberfläche des Halbleitersubstrates, aus dem der Oxid­ film entfernt worden ist, mit einem Passivierungsfilm.
Vorzugsweise weist der Schritt des Entfernens des Oxidfilmes den Schritt des Ätzens des Oxidfilmes in einer verdünnten Flußsäure auf, bei der das Verhältnis von HF zu H2O im we­ sentlichen 1 : 4 beträgt.
Da entsprechend der vorliegenden Erfindung die Seitenober­ fläche des Halbleitersubstrates, bei der der pn-Übergang freiliegt, geätzt wird, und der wegen der Ätzung gebildete Oxidfilm entfernt wird, wird verhindert, daß die Oberfläche des freiliegenden pn-Überganges mit dem Oxidfilm, der Schwermetalle und dergleichen enthält, bedeckt wird, im Ge­ gensatz zu den bekannten Lösungen. Damit kann ein Leckstrom über die Schwermetalle und dergleichen in dem Oxidfilm, wel­ cher einen Abfall der Festigkeitsspannung verursacht, ver­ hindert werden.
Insbesondere wird die Stufenanordnung durch Entfernen der Schulterteile der Metallplatte gebildet, und es wird hierauf eine Maskenschicht gebildet, und daran anschließend wird der Ätzvorgang durchgeführt, um die Menge von weggeätzter Metallplatte zu verringern. Folglich kann die Menge an Metall, welche in dem Oxidfilm vermischt vorliegt, verrin­ gert werden.
Des weiteren wird bei der Halbleitervorrichtung, welche so hergestellt ist, daß eine geneigte Seitenoberfläche des Halbleitersubstrates, bei dem der pn-Übergang freiliegt, vorliegt, die geneigte Seitenoberfläche des Halbleitersub­ strates geätzt, und anschließend wird der wegen der Ätzung gebildete Oxidfilm entfernt, so daß ein Abfall der Festig­ keitsspannung vermieden werden kann.
Die Entfernung des Oxidfilmes wird bevorzugt durch Ätzen ausgeführt, wobei insbesondere das bei dem bevorzugten Aus­ führungsbeispiel entsprechend der Erfindung spezifizierte Ätzmittel als am besten geeignet verwendet wird.
Wie soweit beschrieben wurde, wird bei einer Ausbildung der vorliegenden Erfindung im Gegensatz zu den bisherigen Aus­ führungsformen verhindert, daß die freiliegende Oberfläche des pn-Überganges mit einem Oxidfilm, welcher Schwermetalle und dergleichen enthält, bedeckt wird, da die Seitenoberflä­ che des Halbleitersubstrates, bei der der pn-Übergang frei­ liegt, geätzt wird, und anschließend der wegen der Ätzung gebildete Oxidfilm entfernt wird. Folglich wird ein Leck­ strom über die Schwermetalle und dergleichen in dem Oxidfilm verhindert, und es kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit und verbesserter Festigkeitsspannung zur Verfügung gestellt werden.
Bei einer weiteren Ausbildung der vorliegenden Erfindung wird durch Entfernen der Schulterteile der Metallplatte eine Stufenanordnung gebildet, wobei eine Maskenschicht darauf gebildet wird, und daran anschließend der Ätzvorgang durch­ geführt wird, um die Menge an weggeätztem Material der Me­ tallplatte zu verringern. Dementsprechend kann die in dem Oxidfilm enthaltene Menge an Metall verringert werden. Im Ergebnis kann der Leckstrom im wesentlichen verhindert wer­ den, auch wenn die Entfernung des Oxidfilmes nicht zufrie­ denstellend verläuft. Darüber hinaus stellt die Masken­ schicht keine Behinderung für das Ätzen das Halbleitersub­ strates dar, da diese unterhalb der Seitenoberfläche des Halbleitersubstrates angeordnet ist.
Bei einer weiteren Ausbildung der vorliegenden Erfindung wird die Halbleitervorrichtung zur Ausbildung einer geneig­ ten Seitenoberfläche des Halbleitersubstrates, bei der der pn-Übergang freiliegt, hergestellt, wobei die geneigte Sei­ tenoberfläche des Halbleitersubstrates geätzt wird, und an­ schließend der wegen der Ätzung gebildete Oxidfilm entfernt wird, so daß ein Abfall der Festigkeitsspannung verhindert werden kann. Folglich ist dieses Verfahren äußerst effektiv bei der Herstellung einer Halbleitervorrichtung wie bei­ spielsweise einem Thyristor und dergleichen, welche eine ge­ neigte Seitenoberfläche und eine verbesserte Festigkeits­ spannung aufweist.
Um den Oxidfilm wirksam zu entfernen, wird bevorzugterweise verdünnte Flußsäure verwendet, bei der das Verhältnis von HF zu H2O im wesentlich 1 : 4 bei der Ätzung des Oxidfilmes be­ trägt.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung. Es zeigt
Fig. 1A bis 1M schematische Schnittansichten von Schritten eines Ausführungsbeispieles bzw. eines Verfahren zur Herstellung einer Halbleitervorrichtung entsprechend dieser Erfindung;
Fig. 2 eine schematische Schnittansicht eines weiteren bei­ spielhaften Aufbaues der Halbleitervorrichtung, bei der die vorliegende Erfindung angewendet werden kann;
Fig. 3 eine schematische Ansicht einer Halbleitervorrich­ tung, welche durch ein bisheriges Verfahren zur Her­ stellung gefertigt wurde.
Die Fig. 1A bis 1M zeigen ein Ausführungsbeispiel, bei dem ein Verfahren zur Herstellung einer Halbleitervorrichtung entsprechend der Erfindung angewendet wird an einen SCR, der eine doppelt positive abgeschrägte Struktur aufweist. Im folgenden werden die Herstellungsschritte erläutert.
Wie in Fig. 1A gezeigt ist, wird Gallium (Ga), Phosphor (P) und dergleichen auf geeignete Weise in ein Si-Substrat 8 diffundiert, welches als Halbleitersubstrat zur Ausbildung einer aus drei pn-Übergängen bestehenden pnpn-Struktur dient. Daran anschließend wird ein Umfangsbereich des Si- Substrates 8 geschnitten, wobei zwei der pn-Übergänge der pnpn-Struktur in einer Seitenoberfläche 20 des Si-Substrates 8 freiliegen.
Des weiteren wird unter Bezugnahme auf Fig. 1B eine bodensei­ tige Hauptoberfläche 21 des Si-Substrates 8 an eine obere Oberfläche einer Metallplatte 10, welche aus Mo oder W her­ gestellt ist und als eine Anodenelektrode und ebenso als Temperaturkompensationsplatte dient, durch Löten mit einer Aluminiumschicht 9 befestigt. Insbesondere reagiert die Alu­ miniumschicht 9 mit dem Si-Substrat 8 zur Bildung einer eu­ tektischen Al-Si-Legierung, wobei die obere Oberfläche der Metallplatte 10 mit der Legierung benetzt ist und das Si- Substrat 8 mit der Metallplatte 10 verbunden ist. Daran an­ schließend werden, wie es in Fig. 1C gezeigt ist, durch Dampfabscheidung oder Sputtern eine Gate-Elektrodenschicht 11a und eine Kathodenelektrodenschicht 11b selektiv aus Alu­ minium oder dergleichen auf einer oberen Oberfläche 22 des Si-Substrates 8 gebildet.
Des weiteren werden, wie es in Fig. 1D gezeigt ist, Schul­ terabschnitte 10a bei Umfangsbereichen in der oberen Ober­ fläche der Metallplatte 10 mit einem Schneidewerkzeug ge­ schnitten und entfernt. Die Entfernung der Schulterteile 10a wird aus Zweckmäßigkeitsgründen des folgendes Ätzschrittes durchgeführt. Daran anschließend wird, wie es in Fig. 1E ge­ zeigt ist, die Seitenoberfläche 20 des Si-Substrates 8 durch Sandstrahlen derart poliert, daß Schnittfehler bei dem oben erwähnten Schneideschritt mit dem Schneidewerkzeug zur Aus­ richtung in vertikaler Richtung, nämlich Zentrierung kom­ pensiert werden. Wie in Fig. 1F dargestellt ist, wird daran anschließend die polierte Seitenoberfläche 20 des Si-Sub­ strates 8 durch Sandstrahlen zur Erzielung einer doppelt po­ sitiven abgeschrägten Struktur 23 verarbeitet.
Bei dem Sandstrahlen zum Abschrägen der Seitenoberfläche 20 werden in der Seitenoberfläche 20 des Si-Substrates 8 viele Fehler 12 verursacht. Eine freiliegende Oberfläche der Alu­ miniumschicht 9 und eine Stufenausbildung 10b, welche in dem Schulterteil der Metallplatte 10 wie oben beschrieben durch Schneiden gebildet wurde, werden durch den angreifenden Sand und dergleichen aufgrund des Sandstrahlens kontaminiert, so daß eine Kontaminationsschicht 13 gebildet wird.
Um daran anschließend die Kontaminationsschicht 13 zusammen mit einer Oberflächenschicht der Metallplatte 10 zu entfer­ nen, wird gemäß Fig. 1G eine Maskenschicht 14 auf der oberen Hauptoberfläche 22 des Si-Substrates 8 zum Schutz gegen Ät­ zen gebildet. Daran anschließend werden, wie es in Fig. 1H gezeigt ist, die Oberflächenschicht der Metallplatte 10 (aus Mo oder aus W hergestellt) zusammen mit der Kontaminations­ schicht 13 in einem Ätzmittel weggeätzt, welches HNO3 und H2O mit dem Verhältnis von 1 : 1 enthält. Das Ätzmittel erodiert Si nicht weg, und die Oberfläche des Si-Substrates 8 verbleibt ohne geätzt zu werden. Daran anschließend wird die Maskenschicht 14 entfernt und der verbleibende Teil mit Wasser gereinigt.
Um anschließend die Fehler 12 in der Seitenoberfläche des Si-Substrates 8 zu entfernen, wird, wie es in Fig. 1I ge­ zeigt ist, eine Maskenschicht 15 aus Fotolack auf der oberen Hauptoberfläche 22 des Si-Substrates 8 und der Oberfläche der zur Stufenanordnung 10b geschnittenen Metallplatte 10 zum Schutz gegen Ätzen gebildet. Diese stellt eine ätzresi­ stente Maske dar, welche zur Verringerung der Menge von weg­ geätztem Mo oder W, aus dem die Metallplatte gebildet ist, soweit als möglich in dem folgenden Ätzschritt vorgesehen ist, um mit der zuvor im Hinblick auf den Nachteil bei den bisherigen Lösungen erwähnten Situation fertigzuwerden. Die Seitenoberfläche 20 des Si-Substrates 8 wird einer Spin- Ätzung mit einem Ätzmittel unterzogen, welches aus HF und HNO3 besteht, welches im Verhältnis von 3 : 7 gemischt wurde. Als Ergebnis werden mit der Entfernung der Seiten­ oberfläche 20 des Si-Substrates 8 um etwa 20 µm die Fehler 12 eliminiert, und somit wird die Seitenoberfläche 20 des Si-Substrates 8 geebnet und auch gereinigt. Da hierbei die Schulterteile der Metallplatte 10 in die Stufenanordnung 10b geschnitten sind, behindert die Maskenschicht 15 das Ätzen nicht, so daß die Seitenoberfläche des Si-Substrates 8 gleichförmig geätzt werden kann.
Falls mittlerweile die Oberfläche der Stufenanordnung 10b mit der oben erwähnten Maskenschicht 15 maskiert ist, kann die Oberfläche von jeder der Metallplatte 10 und Aluminium­ schicht 9 nicht vollständig bedeckt werden. Somit liegt ein Teil von jeder der Aluminiumschicht 9 und der Metallplatte 10 unterhalb der Seitenoberfläche des Si-Substrates 8 frei, wobei die freiliegende Aluminiumschicht 9 und die Metallplatte 10 unterhalb derselben gleichzeitig mit der weggeätzten Seitenoberfläche 20 des Si-Substrates 8 geätzt werden. Daran anschließend wird, wie es in Fig. 1J gezeigt ist, ein Oxidfilm 16, der Al und ein Schwermetall wie bei­ spielsweise Mo oder W, aus dem die Metallplatte gebildet ist, enthält, auf der Seitenoberfläche 20 des Si-Substrates 8 abgeschieden. Wie oben ausgeführt wurde, verursacht der Oxidfilm 16, falls er verbleibt, einen Abfall der Festig­ keitsspannung eines Elementes in einem hohen elektrischen Feld.
Um den Oxidfilm 16, der eine Ursache für den Abfall der Fe­ stigkeitsspannung ist, zu entfernen, werden das Si-Substrat 8 und die Metallplatte 10 sorgfältig in ein Ätzmittel ge­ tunkt, d. h. eine verdünnte Flußsäure, bei der das Verhältnis von HF zur H2O im wesentlichen 1 : 4 beträgt. Der Oxidfilm 16 wird einer Naßätzung mit der verdünnten Flußsäure unter­ zogen, so daß der in Fig. 1K dargestellte Zustand erhalten wird.
Daran anschließend wird, wie es in Fig. 1L gezeigt ist, nachdem die Maskenschicht 15 entfernt wurde und der verblei­ bende Teil mit Reinstwasser gereinigt wurde, ein organisches Lösungsmittel wie beispielsweise Aceton zur Dehydrierung verwendet. Wie es in Fig. 1M gezeigt ist, wird eine als Pas­ sivierungsfilm dienende Glasurschicht 17 und eine aus Sili­ konkunststoff hergestellte Isolierschicht 18 auf der Seiten­ oberfläche 20 der Si-Substrates 8 gebildet. Daran an­ schließend werden die Schritte der Verpackung und derglei­ chen durchgeführt, so daß ein SCR mit der doppelt positiven abgeschrägten Struktur erhalten wird.
Somit ist der Schritt des Entfernens des Oxidfilms 16, wel­ cher Schwermetalle und dergleichen enthält, vorgesehen, und der Schritt des Bildens der Glasurschicht 17 und der Isolierschicht 18 wird nachfolgend durchgeführt, so daß der resultierende SCR von einem Leckstrom durch die Schwerme­ talle und dergleichen in dem Oxidfilm 16 befreit werden kann. Im Ergebnis wird ein Abfall der Festigkeitsspannung in einem hohen elektrischen Feld verhindert, und es kann die Zuverlässigkeit der Vorrichtung verbessert werden.
Obwohl im Zusammenhang mit dem oben erwähnten Ausführungs­ beispiel ein Si-Substrat als Halbleitersubstrat verwendet wurde, ist ein Halbleiter nicht auf die besondere Verwendung von Si begrenzt, sondern es können auch andere Halbleiter wie beispielsweise GaAs bei der Anwendung der vorliegenden Erfindung verwendet werden.
Obwohl des weiteren eine verdünnte Flußsäure mit dem Verhält­ nis von HF zu H2O von 1 : 4 zur Entfernung des Oxidfilmes 16 verwendet wird, ist das hierfür vorgesehene Ätzmittel nicht darauf begrenzt, sondern es kann auch ein Ätzmittel verwen­ det werden, welches HF allein enthält oder eine Mischung aus HF, NH4F und H2O. Darüber hinaus kann der Oxidfilm 16 durch Spin-Ätzen entfernt werden.
Die vorliegende Erfindung kann für eine Halbleitervorrich­ tung angewendet werden, welche eine andere als die doppelt positive abgeschrägte Struktur vorgesehene abgeschrägte Struktur aufweist (im allgemeinen eine geneigte Struktur). Bezüglich einer Halbleitervorrichtung ohne die abgeschrägte Struktur kann die vorliegende Erfindung dann angewendet wer­ den, wenn ein Oxidfilm, welcher ein Metallelement enthält, in einer Seitenoberfläche von seinem Halbleitersubstrat auf­ grund einer Ätzung gebildet ist, auch falls die Seitenober­ fläche des Si-Substrates 8 annähernd in einem rechten Win­ kel, wie es in Fig. 2 gezeigt ist, geschnitten ist.
Obwohl die vorliegende Erfindung im Detail beschrieben und dargestellt wurde, ist es ersichtlich, daß die Beschreibung lediglich zur beispielhaften Erläuterung dient und nicht zur Beschränkung der Erfindung heranzuziehen ist, wobei der Ge­ danke und Umfang der vorliegenden Erfindung lediglich durch die beigefügten Ansprüche begrenzt ist.

Claims (13)

1. Verfahren zur Herstellung einer Halbleitervorrich­ tung, welches die Schritte aufweist:
  • a) Befestigen einer Hauptoberfläche eines Halb­ leitersubstrates an eine obere Oberfläche einer Metallplatte, wobei das Halbleitersub­ strat zumindest einen PN-Übergang aufweist, der teilweise bei einer Seitenoberfläche des Halbleitersubstrates freiliegt;
  • b) Ätzen eines Teiles des Halbleitersubstrates, welcher an der Seitenoberfläche freiliegt, wobei ein Oxidfilm auf natürliche Weise wäh­ rend der Ätzung auf der Seitenoberfläche des Halbleitersubstrates gebildet wird;
  • c) Entfernen des Oxidfilmes von der Seitenober­ fläche; und
  • d) Bedecken der Seitenoberfläche des Halblei­ tersubstrates mit einem Passivierungsfilm.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt (c) den Schritt aufweist:
  • (c-1) Ätzen des Oxidfilmes über einen Naßätzprozeß.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt (c-1) den Schritt aufweist:
  • (c-1-1) Eintauchen des Halbleitersubstrates in ein Ätzmittel zum Entfernen des Oxidfilmes.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Halbleitersubstrat ein Siliziumsubstrat dar­ stellt; der Oxidfilm einen Siliziumoxidfilm dar­ stellt; und das Ätzmittel verdünnte Flußsäure dar­ stellt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Ätzmittel eine verdünnte Flußsäure mit einem Mischungsverhältnis von im wesentlichen HF : H2O = 1 : 4 darstellt.
6. Verfahren zum Herstellen einer Halbleitervorrich­ tung, welches die Schritte aufweist:
  • a) Befestigen einer Hauptoberfläche eines Halb­ leitersubstrates an eine obere Oberfläche einer Metallplatte, wobei das Halbleitersub­ strat zumindest einen PN-Übergang aufweist, der teilweise bei einer Seitenoberfläche des Halbleitersubstrates freiliegt, und die Me­ tallplatte einen Durchmesser aufweist, der größer ist als ein Durchmesser des Halblei­ tersubstrates;
  • b) Entfernen eines Schulterteiles der Metall­ platte zum Erhalten einer Stufenanordnung bei einem Umfangsbereich in der oberen Ober­ fläche der Metallplatte;
  • c) Bilden einer gegen Ätzen resistenten Masken­ schicht auf der Stufenanordnung;
  • d) Ätzen eines Teiles des Halbleitersubstrates, welcher an der Seitenoberfläche freiliegt, wodurch ein Oxidfilm auf natürliche Weise auf der Seitenoberfläche des Halbleitersub­ strates während der Ätzung gebildet wird;
  • e) Entfernen des Oxidfilmes von der Seitenober­ fläche;
  • f) Entfernen der Maskenschicht; und
  • g) Bedecken der Seitenoberfläche des Halblei­ tersubstrates mit einem Passivierungsfilm.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt (b) den Schritt aufweist:
  • b-1) Entfernen des Schulterteiles mit einem me­ chanischen Werkzeug.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt (a) die Schritte aufweist:
  • a-1) Bilden einer Lötschicht auf einem gesamten Abschnitt der oberen Oberfläche der Metall­ platte;
  • a-2) Löten des Halbleitersubstrates auf der Löt­ schicht über einen ersten Teil der Löt­ schicht.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt (b) die Schritte aufweist:
  • b-1) Entfernen eines Schulterteiles der Metall­ platte zusammen mit einem zweiten Teil der Lötschicht, welcher den ersten Teil der Löt­ schicht umgibt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt (d) den Schritt aufweist:
  • d-1) Ätzen des zweiten Teiles der Lötschicht zu­ sammen mit dem Teil des Halbleitersub­ strates, welcher an der Seitenoberfläche freiliegt.
11. Verfahren zum Herstellen einer Halbleitervorrich­ tung, welches die Schritte aufweist:
  • a) Befestigen einer bodenseitigen Hauptoberflä­ che eines Halbleitersubstrates mit einer oberen Oberfläche einer Metallplatte, wobei das Halbleitersubstrat zumindest einen PN- Übergang aufweist, der teilweise bei einer Seitenoberfläche des Halbleitersubstrates freiliegt;
  • b) selektives Ausbilden einer Elektrodenschicht auf einer oberen Hauptoberfläche eines Halb­ leitersubstrates;
  • c) selektives Entfernen eines Teiles des Halb­ leitersubstrates, welcher bei einer Seiten­ oberfläche freiliegt, um eine geneigte Ober­ fläche bei der Seitenoberfläche zu erhalten;
  • d) Ätzen der geneigten Oberfläche des Halblei­ tersubstrates, wobei ein Oxidfilm auf natür­ liche Weise auf der Seitenoberfläche des Halbleitersubstrates während der Ätzung ge­ bildet wird;
  • e) Entfernen des Oxidfilmes von der geneigten Oberfläche; und
  • f) Bedecken der geneigten Oberfläche des Halb­ leitersubstrates mit einem Passivierungs­ film.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Metallplatte einen Durchmesser aufweist, der größer ist als ein Durchmesser des Halbleitersub­ strates.
13. Verfahren nach Anspruch 12, welches ferner die Schritte aufweist:
vor dem Schritt (c), Entfernen eines Schulterteiles der Metallplatte zum Erhalten einer Stufenanordnung bei einem Umfangsbereich in der oberen Oberfläche der Metallplatte;
vor dem Schritt (d), Bilden auf der Stufenanordnung einer Maskenschicht, welche resistent ist gegen Ätzen; und
vor dem Schritt (f), Entfernen der Maskenschicht.
DE4104938A 1990-02-22 1991-02-18 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE4104938C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2043225A JPH07118534B2 (ja) 1990-02-22 1990-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4104938A1 true DE4104938A1 (de) 1991-09-05
DE4104938C2 DE4104938C2 (de) 1994-10-20

Family

ID=12657971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4104938A Expired - Fee Related DE4104938C2 (de) 1990-02-22 1991-02-18 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5100809A (de)
JP (1) JPH07118534B2 (de)
DE (1) DE4104938C2 (de)
FR (1) FR2658662B1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344794A (en) * 1993-03-31 1994-09-06 Siemens Components, Inc. Method of making a semiconductor chip
JPH07111254A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853797A1 (de) * 1978-12-13 1980-06-26 Siemens Ag Verfahren zum verhindern von ladungstraeger-inversionsschichten in halbleiterkoerpern
US4388635A (en) * 1979-07-02 1983-06-14 Hitachi, Ltd. High breakdown voltage semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229650B (de) * 1963-09-30 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
US3597269A (en) * 1969-09-30 1971-08-03 Westinghouse Electric Corp Surfce stabilization of semiconductor power devices and article
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making
US3909321A (en) * 1973-11-05 1975-09-30 Int Rectifier Corp Control of diffusion profiles in a thyristor by a grown oxide layer
DE2922005A1 (de) * 1979-05-30 1980-12-04 Siemens Ag Halbleiterbauelement mit passiviertem halbleiterkoerper
JPS567475A (en) * 1979-07-02 1981-01-26 Hitachi Ltd Semiconductor device
JPS5776874A (en) * 1980-10-31 1982-05-14 Toyo Electric Mfg Co Ltd Semiconductor element
SE8306663L (sv) * 1982-12-08 1984-06-09 Int Rectifier Corp Forfarande for framstellning av halvledaranordning
US4638553A (en) * 1982-12-08 1987-01-27 International Rectifier Corporation Method of manufacture of semiconductor device
JPS61158171A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体装置
JPH0682833B2 (ja) * 1985-02-08 1994-10-19 株式会社東芝 サイリスタの製造方法
JPS6289358A (ja) * 1985-10-16 1987-04-23 Toshiba Corp 半導体装置
JPS6445168A (en) * 1987-08-13 1989-02-17 Toyoda Automatic Loom Works Manufacture of high breakdown voltage semiconductor element
US4885056A (en) * 1988-09-02 1989-12-05 Motorola Inc. Method of reducing defects on semiconductor wafers
JPH1152668A (ja) * 1997-07-31 1999-02-26 Ricoh Co Ltd 帯電装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853797A1 (de) * 1978-12-13 1980-06-26 Siemens Ag Verfahren zum verhindern von ladungstraeger-inversionsschichten in halbleiterkoerpern
US4388635A (en) * 1979-07-02 1983-06-14 Hitachi, Ltd. High breakdown voltage semiconductor device

Also Published As

Publication number Publication date
FR2658662A1 (fr) 1991-08-23
DE4104938C2 (de) 1994-10-20
FR2658662B1 (fr) 1993-12-17
JPH03245536A (ja) 1991-11-01
JPH07118534B2 (ja) 1995-12-18
US5100809A (en) 1992-03-31

Similar Documents

Publication Publication Date Title
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1929093B2 (de) Halbleiterflächendiode
DE2523307C2 (de) Halbleiterbauelement
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
DE2623015A1 (de) Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen
DE3245313A1 (de) Verfahren zur herstellung von duennfilm-transistoren
DE1810447A1 (de) Halbleiterplaettchen und Verfahren zu deren Herstellung
DE2713298A1 (de) Halbleiterlaser
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE3217026A1 (de) Halbleitervorrichtung
DE3509441C2 (de) Halbleiterlaser-Chip
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE4104938C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE2460682A1 (de) Halbleitervorrichtung
DE3888432T2 (de) Supraleitende Kontaktstruktur.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee