DE4103728A1 - Differentialverstaerker - Google Patents
DifferentialverstaerkerInfo
- Publication number
- DE4103728A1 DE4103728A1 DE4103728A DE4103728A DE4103728A1 DE 4103728 A1 DE4103728 A1 DE 4103728A1 DE 4103728 A DE4103728 A DE 4103728A DE 4103728 A DE4103728 A DE 4103728A DE 4103728 A1 DE4103728 A1 DE 4103728A1
- Authority
- DE
- Germany
- Prior art keywords
- mesfets
- differential amplifier
- mesfet
- amplifier according
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft einen Differentialverstärker für
die Verwendung in einer integrierten Halbleiterschal
tung und insbesondere in einer integrierten GaAs-
Schaltung.
Eine GaAs als Halbleiter(material) verwendende inte
grierte Halbleiterschaltung hat Anerkennung als in
tegrierte(r) Schaltung oder Schaltkreis gefunden, die
bzw. der prinzipiell mit einer höheren Geschwindigkeit
als eine integrierte Halbleiterschaltung unter Verwen
dung von Si als Halbleiter(material) betrieben werden
kann bzw. zu arbeiten vermag. Aus diesem Grund wird
eine Anordnung, von der ein Hochgeschwindigkeitsbetrieb
gefordert wird, häufig aus integrierten Halbleiter
schaltungen unter Verwendung von GaAs aufgebaut. Bei
spielsweise besteht eine Hochgeschwindigkeits-Speicher
anordnung, etwa ein SRAM (statischer Randomspeicher),
aus integrierten Halbleiterschaltungen in Form von
MESFETs (Metallhalbleiter-Feldeffekttransistoren) unter
Verwendung von GaAs als Halbleiter(material). Als SRAM
wird allgemein eine Halbleiterschaltung mit einer E/D-
Anordnung unter Verwendung eines selbstsperrenden FETs
(im folgenden als EFET bezeichnet) als Treiber und un
ter Verwendung eines selbstleitenden FETs (im folgenden
als DFET bezeichnet) als Last eingesetzt.
Fig. 6 veranschaulicht in einem Blockschaltbild schema
tisch den Aufbau eines SRAMs.
Der SRAM besteht im wesentlichen aus einem Speicherzel
lenarray 1, einem Meß- oder Leseverstärker (sense
amplifier) 4 und einem Ausgangspuffer 5. Daten des
Speicherzellenarrays 1 werden mittels eines X-Adreß
decodierers 2 und eines Y-Adreßdecodierers 3 (an)ge
wählt und auf Bitleitungen ausgelesen. Kleine Ausgangs
signale auf den Bitleitungen werden verstärkt und zum
Ausgangspuffer 5 übertragen.
Bei einem solchen SRAM ist der wesentlichste, für seine
Leistungsfähigkeit entscheidende Schaltungsteil der Le
severstärker 4. Dieser detektiert und verstärkt eine
Differenz ΔV1 (= V1H-V1L) zwischen einem Ausgangs
signal V1H des (hohen) Pegels "H" auf einer der beiden
Bitleitungen und einem Ausgangssignal V1L des (niedri
gen) Pegels "L" auf der anderen der beiden Bitleitun
gen. Die Leistung des Leseverstärkers 4 hängt somit da
von ab, ob er die kleine Differenz ΔV1 zu detektie
ten vermag oder nicht. Als Maßstab für diese Lei
stung(sfähigkeit) dient die (Ansprech-)Empfindlichkeit;
diese ist als die Mindest-Differenz ΔV1 definiert, die
nötig ist, um ein Signal auszugeben oder zu liefern,
das sicher eine EIN/AUS-Betätigung des nachgeschalteten
(sequential) Ausgangspuffers durchzuführen vermag. Wenn
z. B. ein Signal s mit der Differenz ΔV1 = 0,1 V dem
Leseverstärker eingespeist wird, kann dieser sicher
bzw. einwandfrei das Signal s abgeben, das eine sichere
EIN/AUS-Betätigung des nachgeschalteten Ausgangspuffers
zu bewirken vermag. In diesem Fall ist die Empfindlich
keit mit 0,1 V oder weniger gegeben.
Als Register o. dgl. zur Verwendung in einem Mikropro
zessor wird nicht ein SRAM mit dem Aufbau nach Fig. 6,
sondern häufig ein zwei Lesesysteme aufweisender SRAM
gemäß Fig. 7 eingesetzt. Dieser SRAM unterscheidet sich
in folgenden Punkten von dem beschriebenen SRAM: Aus
gangssignale von Bitleitungen des SRAMs werden an eine
Eingangsklemme eines Meß- oder Leseverstärkers 4 1 und an
eine Eingangsklemme eines Meß- oder Leseverstärkers 4 2
angelegt, während ein Bezugspotential Vref an die ande
re Eingangsklemme jedes Leseverstärkers 4 1 bzw. 4 2 an
gelegt wird. In diesem Fall bestimmt sich die Empfind
lichkeit ΔV1 durch die Differenz |Vin-Vref| zwi
schen dem Eingangspotential Vin (V1L oder V1H) und dem
Bezugspotential Vref.
Fig. 8 veranschaulicht den grundsätzlichen Aufbau eines
Differentialverstärkers mit einer E/D-Anordnung, der
als Leseverstärker für den oben beschriebenen SRAM Ver
wendung findet und der aus Treiber-EFETs Q1 und Q2,
deren Sourceelektroden an einem Stromquellen-DFET Q5
zusammengeschaltet sind, und Last-DFETs Q3 und Q4 be
steht. Die Eingangs/Ausgangs-Übertragungscharakteristi
ka des Differentialverstärkers variieren weitgehend in
Abhängigkeit von der Größe der Stromkapazität von im
Differentialverstärker verwendeten FETs (vgl. JP-OS
59-1 62 688). Wenn der Differentialverstärker als Lese
verstärker eingesetzt wird, ist es zur Erhöhung seiner
Empfindlichkeit (sensitivity) wünschenswert, daß die
Stromkapazität zwischen den Treiber-EFETs Q1 und Q2
derjenigen zwischen den Last-DFETs Q3 und Q4 gleich
ist. Wenn beim beschriebenen Differentialverstärker
eine zufriedenstellende Empfindlichkeit erreicht wer
den soll, wird ein Ausgangssignal des Pegels "L" in un
erwünschter Weise vergrößert.
Fig. 9 veranschaulicht einen Differentialverstärker,
mit dem das Problem der Vergrößerung des Ausgangssi
gnals des Pegels "L" gelöst werden soll (vgl. JP-OS
59-1 62 688). Als Merkmal oder Besonderheit dieses Dif
ferentialverstärkers ist zum Ausgang des Differential
verstärkers nach Fig. 8 ein Sourcefolgerkreis hinzuge
fügt, um eine Funktion einer Pegelverschiebung oder
Kopplung zu bieten. Dies bedeutet, daß Sourcefolger-
EFETs Q6 und Q7 jeweils an Ausgangsklemmen des Differen
tialverstärkers angeschlossen sind. Die Source des
EFETs Q6 ist mit einem Schutzlast-DFET (pull-down load
DFET) Q8 über aus Schottky-Dioden bestehende Koppeldio
den D11 und D12 verbunden, und die Source des EFETs Q7
ist mit einem Schutzbelastungs- oder last-DFET Q9 über
aus Schottky-Dioden bestehende Koppeldioden D21 und 22
verbunden.
Fig. 10 veranschaulicht eine Betriebswellenform des Dif
ferentialverstärkers nach Fig. 9. Wenn ein Knotenpunkt
zwischen Ausgängen V01 und V02 eine Kapazitätslast von
70 fF aufweist, wird diese Betriebswellenform durch
Messung der beiden Ausgänge oder Ausgangssignale V01
und V02 unter den Bedingungen VDD = 2 V,-0,4 V +
Vref Vin 0,4 V + Vref und Vref = 1,6 V erhalten.
Für diesen Fall sind die Gatebreite und der Schwellen
wert der FETs in folgender Tabelle I zusammengefaßt.
In Fig. 10 ist eine Differenz zwischen der Zeit, zu der
Kurven der Potentiale Vin und Vref einander kreuzen,
und der Zeit, zu der die Potentialdifferenzen zwischen
dem Schwellenwert (0,3 V) des Ausgangspuffers mit E/D-
Anordnung und den Potentialen V01 und V02 gleich 0,15 V
sind, als Verzögerungszeit τd definiert, die in diesem
Fall mit bis zu 370 ps (vor)gegeben ist. Da die Be
triebsgeschwindigkeit des SRAMs durch die Betriebsge
schwindigkeit des Leseverstärkers bestimmt wird, wird
zur weiteren Erhöhung der Betriebsgeschwindigkeit des
SRAMs zweckmäßig die Verzögerungszeit des Leseverstär
kers verkürzt.
Wenn der Differentialverstärker nach Fig. 9 tatsächlich
integriert wird oder ist, ist ein Betriebsbereich für
Divergenz des Schwellenwerts eines Elements unvorteil
haft klein. Diese Erscheinung ist nachstehend anhand
von Fig. 11 beschrieben.
In Fig. 11 sind auf der Abszisse ein Schwellenwert
(Nennwert 0,1 V) Vth des EFETs des Differentialverstär
kers nach Fig. 9 und auf der Ordinate ein Schwellenwert
(Nennwert -0,3 V) Vth des DFETs im Differentialverstär
ker aufgetragen; ein Bereich oder Feld A bezeichnet
einen Bereich, in welchem der Differentialverstärker
betrieben werden kann, d. h. einen zulässigen Bereich
für die Änderung des Schwellenwerts s. Innerhalb des
Felds A bezeichnet ein schraffiertes Feld B einen Be
reich, in welchem der Differentialverstärker betrieben
werden (oder arbeiten) kann, auch wenn eine Eingangs
potentialdifferenz |Vin-Vref| mit 0,1 V gegeben
ist, d. h. einen Bereich, in welchem eine Empfindlich
keit auf (mit) 0,1 V oder weniger gesetzt bzw. gegeben
ist. Wenn sich gemäß Fig. 11 der Schwellenwert Vth um
nur 0,1 V von -0,3 V auf -0,4 V verschiebt, kann die
Empfindlichkeit von 0,1 V nicht erzielt werden.
Aufgabe der Erfindung ist damit die Schaffung eines Dif
ferentialverstärkers, der auch dann eine hohe Empfind
lichkeit aufweisen kann, wenn sich ein Schwellenwert
eines Elements ändert.
Gegenstand der Erfindung ist ein Differentialverstärker
der gekennzeichnet ist durch erste und zweite selbst
sperrende MESFETs, die eine Differentialschaltstufe
bilden und deren Sourceelektroden an einer Stromquelle
zusammengeschaltet sind, während ihre Gateelektroden
mit einem Signaleingangspotential bzw. einem Bezugspo
tential beaufschlagt sind, dritte und vierte selbstlei
tende MESFETs, die als Lasten zwischen den ersten
MESFET und eine Spannungsquelle bzw. zwischen den zwei
ten MESFET und die Spannungsquelle geschaltet sind,
fünfte und sechste selbstsperrende MESFETs, deren Gate
elektroden mit den Drainelektroden von erstem bzw. zwei
tem MESFET und deren Drainelektroden mit der Spannungs
quelle verbunden sind, sowie siebte und achte MESFETs,
deren Drainelektroden mit den Sourceelektroden von
fünftem bzw. sechstem MESFET verbunden sind und erste
bzw. zweite Ausgangspotentiale abgeben, während ihre
Gateelektroden mit Potentialen mit Pegeln entsprechend
zweitem bzw. erstem Ausgangspotential beaufschlagt
sind.
Gegenstand der Erfindung ist auch ein Differentialver
stärker, der gekennzeichnet ist durch erste und zweite
selbstsperrende MESFETs, die eine Differentialschalt
stufe bilden und deren Sourceelektroden an einer Strom
quelle zusammengeschaltet sind, während ihre Gateelek
troden mit einem Signaleingangspotential bzw. einem
Bezugspotential beaufschlagt sind, dritte und vierte
selbstleitende MESFETs, die als Lasten zwischen den
ersten MESFET und eine Spannungsquelle bzw. zwischen
den zweiten MESFET und die Spannungsquelle geschaltet
sind, fünfte und sechste selbstsperrende MESFETs, deren
Gateelektroden mit den Drainelektroden von erstem bzw.
zweitem MESFET und deren Drainelektroden mit der Span
nungsquelle verbunden sind, sowie siebte und achte
MESFETs, deren Drainelektroden mit den Sourceelektroden
von fünftem bzw. sechstem MESFET und deren Gateelek
troden mit den Sourceelektroden von sechstem bzw. fünf
tem MESFET verbunden sind.
Gegenstand der Erfindung ist ferner ein Differentialver
stärker, der gekennzeichnet ist durch erste und zweite
selbstsperrende MESFETs, die eine Differentialschaltstu
fe bilden und deren Sourceelektroden an einer Strom
quelle zusammengeschaltet sind, während ihre Gateelek
troden mit einem Signaleingangspotential bzw. einem
Bezugspotential beaufschlagt sind, dritte und vierte
MESFETs, die als Lasten zwischen den ersten MESFET und
eine Spannungsquelle bzw. zwischen den zweiten MESFET
und die Spannungsquelle geschaltet sind, fünfte und
sechste selbstsperrende MESFETs, deren Gateelektroden
mit den Drainelektroden von erstem bzw. zweitem MESFET
und deren Drainelektroden mit der Spannungsquelle ver
bunden sind, sowie siebte und achte MESFETs, deren
Drainelektroden mit den Sourceelektroden von fünftem
bzw. sechstem MESFET und deren Gateelektroden mit den
Gateelektroden von viertem bzw. drittem MESFET verbun
den sind.
Die MESFETs bestehen vorzugsweise aus GaAs.
Die siebten und achten MESFETs sind vorzugsweise selbst
sperrende MESFETs.
Die siebten und achten MESFETs können aber auch selbst
leitende MESFETs sein.
Vorzugsweise sind zwischen den fünften und den siebten
MESFET sowie zwischen den sechsten und den achten
MESFET jeweils Koppeldioden (level shift diodes) ge
schaltet.
Wenn beim Differentialverstärker mit dem beschriebenen
Aufbau die Ausgangssignale von siebtem und achtem
MESFET auf den (hohen) Pegel "H" bzw. den (niedrigen)
Pegel "L" gesetzt werden, werden Signale des Pegels L
bzw. des Pegels H an den Gates von siebtem bzw. achtem
MESFET eingespeist. Wenn die Signale von siebten und achtem MESFET
auf den Pegel L bzw. den Pegel H gesetzt werden, werden Signale des
Pegels H bzw. des Pegels L an den Gates von siebtem bzw. achtem MESFET
eingespeist. Aus diesem Grund geht im Vergleich mit einem herkömm
lichen Differentialverstärker das Ausgangssignal des
Pegels H weiter auf den Pegel H, das Ausgangssignal des
Pegels L weiter auf den Pegel L über. Als Ergebnis kön
nen die siebten und achten MESFETs Signale vorbestimm
ter Pegel auch dann abgeben oder liefern, wenn die Aus
gangssignale von der aus ersten, zweiten, dritten und
vierten MESFETs bestehenden Differentialverstärkeranord
nung durch eine Änderung des Schwellenwerts der in der
Schaltung verwendeten (Schaltkreis-)Elemente geändert
werden. Damit kann ein breiter Betriebsbereich entspre
chend der Änderung des Schwellenwerts des Elements er
reicht werden, so daß ein Differentialverstärker einer
hohen (Ansprech-)Empfindlichkeit realisiert werden
kann. Wenn zudem als siebte und achte MESFETs solche
des selbstleitenden Typs verwendet werden, kann des
halb, weil eine Änderung des Schwellenwerts von sieb
tem und achtem MESFET derjenigen von fünftem und
sechstem MESFET gleich ist, eine Änderung oder Varia
tion im Ausgangspegel, verursacht durch die Änderung
des Schwellenwerts des MESFETs, verhindert werden.
Im folgenden sind bevorzugte Ausführungsformen der Er
findung anhand der Zeichnung näher erläutert. Es zei
gen:
Fig. 1 ein Schaltbild eines Differentialverstärkers
gemäß einer ersten Ausführungsform der Er
findung,
Fig. 2 eine graphische Darstellung der Operations-
oder Betriebscharakteristika (-kennlinien)
des Differentialverstärkers nach Fig. 1,
Fig. 3 eine graphische Darstellung eines Betriebs
bereichs als Funktion einer Änderung des
Schwellenwerts des Differentialverstärkers
nach Fig. 1,
Fig. 4 ein Schaltbild eines Differentialverstärkers
gemäß einer zweiten Ausführungsform der Er
findung,
Fig. 5 ein Schaltbild eines Differentialverstärkers
gemäß einer dritten Ausführungsform der Er
findung,
Fig. 6 ein Blockschaltbild des Grundaufbaus eines
SRAMs,
Fig. 7 ein Blockschaltbild des Aufbaus eines an
deren SRAMs,
Fig. 8 ein Schaltbild des Grundaufbaus eines her
kömmlichen Differentialverstärkers,
Fig. 9 ein Schaltbild eines herkömmlichen Differen
tialverstärkers mit einer Pegelschiebe- oder
Koppelfunktion (level shift function),
Fig. 10 eine graphische Darstellung der Betriebscha
rakteristika oder -kennlinien des Differenti
alverstärkers nach Fig. 9 und
Fig. 11 eine graphische Darstellung eines Betriebs
bereichs als Funktion einer Änderung des
Schwellenwerts beim Differentialverstärker
nach Fig. 9.
Die Fig. 6 bis 11 sind eingangs bereits erläutert wor
den.
Fig. 1 veranschaulicht einen Differentialverstärker
gemäß einer ersten Ausführungsform der Erfindung. Dabei
sind in Fig. 1 den Teilen bzw. Elementen nach den Fig.
8 bis 11 gleiche oder entsprechende Elemente mit den
gleichen Bezugsziffern wie dort bezeichnet und daher
nicht mehr im einzelnen erläutert.
Die Differentialverstärker-Anordnung (body) umfaßt
EFETs Q1 und Q2, deren Sourceelektroden an einem Strom
quellen-DFET Q5 zusammengeschaltet sind, um eine Schalt
stufe zu bilden, sowie zwischen Drain des EFETs Q1 und
eine Stromquelle VDD bzw. zwischen Drain des EFETs Q2
und die Spannungsquelle VDD geschaltete DFETs Q3 und
Q4. Sourcefolger-EFETs Q6 und Q7 sind an die Drains der
EFETs Q3 bzw. Q4 angeschlossen. Die obige Anordnung
entspricht der herkömmlichen Anordnung. Die Sourceelek
trode des EFETs Q6 ist an einen als Last dienenden
EFET Q10 über aus Schottky-Dioden bestehende Koppeldio
den D11 und D12 angeschlossen, während die Sourceelek
trode des EFETs Q7 mit einem als Last dienenden EFET
Q11 über Koppeldioden D21 und D22 in Form von
Schottky-Dioden verbunden ist. Drain und Gate des Last-
EFETs Q10 sind mit Gate bzw. Drain des Last-EFETs Q11
verbunden. Dies bedeutet, daß die Last-EFETs Q10 und
Q11 ein Flipflop bilden.
Die grundsätzliche Arbeitsweise dieses Differentialver
stärkers entspricht derjenigen eines herkömmlichen Dif
ferentialverstärkers. Ein festes Bezugspotential Vref
wird an die Gateelektrode des Schaltstufen-EFETs Q2 an
gelegt, während ein Eingangspotential Vin am Schaltstu
fen-EFET Q1 anliegt. Wenn sich das Eingangspotential
Vin von z. B. dem Pegel "H" auf den Pegel "L" ändert,
erfahren Ausgänge bzw. Ausgangssignale V01 und V02 eine
Pegelverschiebung um einen vorbestimmten Betrag und
einen Übergang auf den Pegel "H" bzw. den Pegel "L".
Dabei wird das auf den Pegel "L" gesetzte Ausgangs
signal V01 durch ein den Pegel "H" besitzendes Poten
tial an der Gateelektrode des Ausgangsstufen-EFETs Q10
gesteuert, während das auf den Pegel "L" gesetzte Aus
gangssignal V02 durch ein den Pegel "L" besitzendes Po
tential an der Gateelektrode des Ausgangsstufen-EFETs
Q11 gesteuert wird. Insbesondere erfolgt dabei eine po
sitive Rückkopplungssteuerung oder -regelung zu den
Ausgangsstufen-EFETs Q10 und Q11. Infolgedessen ist der
EIN- oder Durchschaltwiderstand des Ausgangsstufen-
EFETs Q10 ausreichend klein, und der AUS- bzw. Sperr
widerstand des Ausgangsstufen-EFETs Q11 ist ausreichend
groß. Im Vergleich zu einem herkömmlichen Differential
verstärker geht das Ausgangssignal V02 des Pegels "H"
weiter auf den (einen höheren) Pegel "H", während das
Ausgangssignal V01 des Pegels "L" weiter auf den (einen
niedrigeren) Pegel "L" übergeht. Auch wenn sich dabei
die Sourcepotentiale der Sourcefolger-EFETs Q6 und Q7
aufgrund einer Änderung des Schwellenwerts des Elements
auf niedrige bzw. hohe Potentiale in bezug auf ein vor
bestimmtes Potential verschieben, gehen infolgedessen
die Ausgangspotentiale V01 bzw. V02 ohne Einfluß dieser
Verschiebung auf vorbestimmte Pegel "L" bzw. "H" über.
Da somit der Differentialverstärker sicher ein Signal
eines vorbestimmten Pegels auch bei einer Änderung des
Schwellenwerts abgeben oder liefern kann, ist seine
Empfindlichkeit höher als die des bisherigen Differenti
alverstärkers. Da bei dieser Ausführungsform EFETs als
die beiden Sourcefolger-FETs benutzt werden, heben Va
rationen oder Änderungen im Schwellenwert einander auf.
Infolgedessen kann ein breiter Betriebsbereich reali
siert werden.
In der Praxis realisierbare Schaltungscharakteristika
oder -kennlinien sind im folgenden beschrieben: Fig. 2
zeigt in graphischer Darstellung eine Betriebswellen
form des Differentialverstärkers nach Fig. 1. Diese
Wellenform entspricht der Betriebswellenform eines her
kömmlichen Differentialverstärkers gemäß Fig. 10. Ge
nauer gesagt: wenn ein Knotenpunkt zwischen den Aus
gängen V01 und V02 - wie beim Stand der Technik - eine
Kapazitätslast von 70 fF aufweist, kann diese Wellen
form erhalten werden durch Messen der beiden Ausgänge
oder Ausgangssignale V01 und V02 unter den folgenden
Bedingungen: VDD = 2 V, -0,4 + Vref Vin 0,4 V +
Vref und Vref = 1,6 V. Die Gatebreiten und Schwellen
werte der im Differentialverstärker verwendeten FETs
sind in der folgenden Tabelle II zusammengefaßt:
Wie aus Fig. 2 hervorgeht, ist der (hohe) Pegel "H" der
Ausgangssignale V01 und V02 an einen Pegel von 0,5 V
angeklammert, welcher den Eingangsklammerpegel (input
clamp level) des nachgeschalteten Ausgangspuffers dar
stellt. Eine Verzögerungszeit τd ist mit 210 ps ge
geben. Die Betriebsgeschwindigkeit des Differentialver
stärkers gemäß dieser Ausführungsform ist somit im Ver
gleich zu einem herkömmlichen Differentialverstärker um
etwa 40% erhöht.
Fig. 3 veranschaulicht in graphischer Darstellung einen
Bereich bzw. ein Feld A, in welchem der Differentialver
stärker betrieben werden kann, als Funktion einer Ände
rung des Schwellenwerts Vth zwischen dem EFET und dem
DFET, sowie einen Bereich bzw. ein Feld B, in welchem
die (Ansprech-)Empfindlichkeit des Differentialverstär
kers mit 0,1 V oder weniger gegeben ist. Diese Darstel
lung entspricht derjenigen nach Fig. 11 für den bis
herigen Differentialverstärker. Wie aus einem Vergleich
der Darstellungen von Fig. 3 und Fig. 11 hervorgeht,
sind die Bereiche A und B, in denen die Empfindlich
keit von 0,1 V oder weniger realisiert werden kann, mit
einer Änderung im Schwellenwert deutlich vergrößert.
Erfindungsgemäß wurde der Differentialverstärker gemäß
dieser Ausführungsform auf einen GaAs-MESFET-SRAM mit
128 Wörtern × 32 Bits angewandt. Dabei wurde der
Schwellenwert des EFETs auf einen Nennwert von 0,1 V
gesetzt oder festgelegt; dabei erwies es sich, daß der
SRAM auch dann normal betrieben werden bzw. arbeiten
konnte, wenn der Schwellenwert des DFETs auf -0,5 V
(Nennwert -0,3) gesetzt oder festgelegt war.
Fig. 4 veranschaulicht einen Differentialverstärker
gemäß einer zweiten Ausführungsform der Erfindung, wo
bei den Teilen von Fig. 1 entsprechende Teile mit den
gleichen Bezugsziffern wie vorher bezeichnet und daher
nicht mehr im einzelnen erläutert sind.
Dieser Differentialverstärker unterscheidet sich von
dem nach der ersten Ausführungsform in folgenden Punk
ten: Eine Rückkopplungsschleife zu den Gateelektroden
der Ausgangsstufen-EFETs Q10 und Q11 ist unabhängig von
einer Sourcefolgerstufe gebildet. Dies bedeutet, daß
die Drainelektrode eines als Ausgangsknotenpunkt der
Hauptanordnung des Differentialverstärkers dienenden
EFETs Q2 über Koppeldioden D31 und D32 mit der Gate
elektrode des EFETs Q10 verbunden ist, während die
Drainelektrode eines EFETs Q1 über Koppeldioden D41 und
D42 mit der Gateelektrode des EFETs Q11 verbunden ist.
Beim Differentialverstärker mit dem beschriebenen Auf
bau sind die Ausgangsstufen-EFETs Q10 und Q11, wie bei
der ersten Ausführungsform, der positiven Rückkopplung
unterworfen. Infolgedessen lassen sich die gleichen Be
triebscharakteristika oder -kennlinien wie im Fall der
ersten Ausführungsform erzielen. Demzufolge kann ein
Differentialverstärker einer höheren Empfindlichkeit
als der eines herkömmlichen Differentialverstärkers
realisiert werden.
Fig. 5 veranschaulicht einen Differentialverstärker
gemäß einer dritten Ausführungform der Erfindung, wo
bei wiederum den Teilen von Fig. 1 entsprechende Teile
mit denselben Bezugsziffern wie vorher bezeichnet und
nicht mehr im einzelnen beschrieben sind.
Dieser Differentialverstärker unterscheidet sich von
demjenigen nach der zweiten Ausführungsform in folgen
dem Punkt: Als Lasten werden selbstleitende FETs Q10a
und Q11a anstelle der selbstsperrenden FETs Q10 und Q11
verwendet.
Da die FETs Q10a und Q11a als Lasten dienen und die
EFETs Q10 und Q11 der positiven Rückkopplung unter
worfen (subjected) sind, werden mit diesem Differential
verstärker die gleichen Wirkungen erzielt, wie sie in
Verbindung mit erster und zweiter Ausführungsform be
schrieben worden sind.
Die Erfindung ist keineswegs auf die oben beschrie
benen Ausführungsformen beschränkt. Beispielsweise kön
nen die Gateelektroden der FETs Q10 und Q11 (Q10a und
Q11a) mit den Gateelektroden der FETs Q1 und Q1 ver
bunden sein. Kurz gesagt, wird ein Potential an die FETs
Q10 und Q11 so angelegt, daß eine positive Rückkopplung
zu den FETs Q10 und Q11 stattfindet. Obgleich für die
obigen Ausführungsformen die Verwendung einer Schottky-
Diode als Koppeldiode beschrieben ist, lassen sich bei
Verwendung einer p-n-Übergangsdiode die gleichen Wir
kungen erzielen, wie sie oben beschrieben worden sind.
Darüber hinaus kann auch ein MESFET unter Verwendung
eines von GaAs verschiedenen Halbleiters verwendet wer
den.
Claims (24)
1. Differentialverstärker, gekennzeichnet durch
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle (Q5) zusammengeschaltet sind, während ihre Gateelek troden mit einem Signaleingangspotential bzw. einem Bezugspotential beaufschlagt sind,
dritte und vierte selbstleitende MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle ge schaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11, Q10a, Q11a), deren Drainelektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) verbunden sind und erste bzw. zweite Ausgangspotentiale (V01, V02) abgeben, während ihre Gateelektroden mit Po tentialen mit Pegeln entsprechend zweitem bzw. er stem Ausgangspotential (V02, V01) beaufschlagt sind.
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle (Q5) zusammengeschaltet sind, während ihre Gateelek troden mit einem Signaleingangspotential bzw. einem Bezugspotential beaufschlagt sind,
dritte und vierte selbstleitende MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle ge schaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11, Q10a, Q11a), deren Drainelektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) verbunden sind und erste bzw. zweite Ausgangspotentiale (V01, V02) abgeben, während ihre Gateelektroden mit Po tentialen mit Pegeln entsprechend zweitem bzw. er stem Ausgangspotential (V02, V01) beaufschlagt sind.
2. Differentialverstärker nach Anspruch 1, dadurch ge
kennzeichnet, daß die MESFETs (Q1, Q2, Q3, Q4, Q6,
Q7, Q10, Q11, Q10a, Q11a) aus GaAs bestehen.
3. Differentialverstärker nach Anspruch 1, dadurch ge
kennzeichnet, daß die siebten und achten MESFETs
selbstsperrende MESFETs (Q10a, Q11a) sind.
4. Differentialverstärker nach Anspruch 1, dadurch ge
kennzeichnet, daß die siebten und achten MESFETs
selbstleitende MESFETs (Q10a, Q11a) sind.
5. Differentialverstärker nach Anspruch 1, gekenn
zeichnet durch Koppelelemente (D11, D12, D21, D22),
die zwischen den fünften MESFET (Q6) und den sieb
ten MESFET (Q10) sowie zwischen den sechsten MESFET
(Q7) und den achten MESFET (Q11) geschaltet sind.
6. Differentialverstärker nach Anspruch 5, dadurch ge
kennzeichnet, daß die Koppelelemente (D11, D12,
D21, D22) aus Dioden bestehen.
7. Differentialverstärker nach Anspruch 5, dadurch ge
kennzeichnet, daß die Dioden Schottky-Dioden (D11,
D12, D21, D22) sind.
8. Differentialverstärker nach Anspruch 6, dadurch ge
kennzeichnet, daß die Dioden p-n-Übergangsdioden
sind.
9. Differentialverstärker, gekennzeichnet durch
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle zusam mengeschaltet sind, während ihre Gateelektroden mit einem Signaleingangspotential bzw. einem Bezugspo tential beaufschlagt sind,
dritte und vierte selbstleitende MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle ge schaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11), deren Drain elektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) und deren Gateelek troden mit den Sourceelektroden von sechstem bzw. fünftem MESFET (Q7, Q6) verbunden sind.
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle zusam mengeschaltet sind, während ihre Gateelektroden mit einem Signaleingangspotential bzw. einem Bezugspo tential beaufschlagt sind,
dritte und vierte selbstleitende MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle ge schaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11), deren Drain elektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) und deren Gateelek troden mit den Sourceelektroden von sechstem bzw. fünftem MESFET (Q7, Q6) verbunden sind.
10. Differentialverstärker nach Anspruch 9, dadurch ge
kennzeichnet, daß die MESFETs (Q1, Q2, Q3, Q4, Q6,
Q7, Q10, Q11) aus GaAs bestehen.
11. Differentialverstärker nach Anspruch 9, dadurch ge
kennzeichnet, daß die siebten und achten MESFETs
selbstsperrende MESFETs (Q10a, Q11a) sind.
12. Differentialverstärker nach Anspruch 9, dadurch ge
kennzeichnet, daß die siebten und achten MESFETs
selbstleitende MESFETs (Q10a, Q11a) sind.
13. Differentialverstärker nach Anspruch 9, gekenn
zeichnet durch Koppelelemente (D11, D12, D21, D22),
die zwischen den fünften MESFET (Q6) und den sieb
ten MESFET (Q10) sowie zwischen den sechsten MESFET
(Q7) und den achten MESFET (Q11) geschaltet sind.
14. Differentialverstärker nach Anspruch 13, dadurch ge
kennzeichnet, daß die Koppelelemente (D11, D12,
D21, D22) aus Dioden bestehen.
15. Differentialverstärker nach Anspruch 14, dadurch ge
kennzeichnet, daß die Dioden Schottky-Dioden (D11,
D12, D21, D22) sind.
16. Differentialverstärker nach Anspruch 14, dadurch ge
kennzeichnet, daß die Dioden p-n-Übergangsdioden
sind.
17. Differentialverstärker, gekennzeichnet durch
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle zusam mengeschaltet sind, während ihre Gateelektroden mit einem Signaleingangspotential bzw. einem Bezugspo tential beaufschlagt sind,
dritte und vierte MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle geschaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11), deren Drain elektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) und deren Gate elektroden mit den Gateelektroden von viertem bzw. drittem MESFET (Q4, Q3) verbunden sind.
erste und zweite selbstsperrende MESFETs (Q1, Q2), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle zusam mengeschaltet sind, während ihre Gateelektroden mit einem Signaleingangspotential bzw. einem Bezugspo tential beaufschlagt sind,
dritte und vierte MESFETs (Q3, Q4), die als Lasten zwischen den ersten MESFET (Q1) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q2) und die Spannungsquelle geschaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q6, Q7), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q1, Q2) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q10, Q11), deren Drain elektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q6, Q7) und deren Gate elektroden mit den Gateelektroden von viertem bzw. drittem MESFET (Q4, Q3) verbunden sind.
18. Differentialverstärker nach Anspruch 17, dadurch ge
kennzeichnet, daß die MESFETs (Q1, Q2, Q3, Q4, Q6,
Q7, Q10, Q11) aus GaAs bestehen.
19. Differentialverstärker nach Anspruch 17, dadurch
gekennzeichnet, daß die siebten und achten MESFETs
selbstsperrende MESFETs (Q10a, Q11a) sind.
20. Differentialverstärker nach Anspruch 17, dadurch ge
kennzeichnet, daß die siebten und achten MESFETs
selbstleitende MESFETs (Q10a, Q11a) sind.
21. Differentialverstärker nach Anspruch 17, gekenn
zeichnet durch Koppelelemente (D11, D12, D21, D22),
die zwischen den fünften MESFET (Q6) und den sieb
ten MESFET (Q10) sowie zwischen den sechsten MESFET
(Q7) und den achten MESFET (Q11) geschaltet sind.
22. Differentialverstärker nach Anspruch 21, dadurch ge
kennzeichnet, daß die Koppelelemente (D11, D12,
D21, D22) aus Dioden bestehen.
23. Differentialverstärker nach Anspruch 22, dadurch ge
kennzeichnet, daß die Dioden Schottky-Dioden (D11,
D12, D21, D22) sind.
24. Differentialverstärker nach Anspruch 22, dadurch ge
kennzeichnet, daß die Dioden p-n-Übergangsdioden
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2028151A JPH03235292A (ja) | 1990-02-09 | 1990-02-09 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4103728A1 true DE4103728A1 (de) | 1991-08-14 |
DE4103728C2 DE4103728C2 (de) | 1993-01-28 |
Family
ID=12240762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4103728A Granted DE4103728A1 (de) | 1990-02-09 | 1991-02-07 | Differentialverstaerker |
Country Status (4)
Country | Link |
---|---|
US (1) | US5091663A (de) |
JP (1) | JPH03235292A (de) |
KR (1) | KR0178276B1 (de) |
DE (1) | DE4103728A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2697637B2 (ja) * | 1994-10-26 | 1998-01-14 | 日本電気株式会社 | 半導体装置 |
US5592124A (en) * | 1995-06-26 | 1997-01-07 | Burr-Brown Corporation | Integrated photodiode/transimpedance amplifier |
US6222395B1 (en) | 1999-01-04 | 2001-04-24 | International Business Machines Corporation | Single-ended semiconductor receiver with built in threshold voltage difference |
JP4401097B2 (ja) * | 2003-03-28 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
US9276529B1 (en) * | 2014-10-03 | 2016-03-01 | Hrl Laboratories, Llc | High performance GaN operational amplifier with wide bandwidth and high dynamic range |
JP6645100B2 (ja) * | 2014-10-28 | 2020-02-12 | 東ソー株式会社 | 積層体およびこれよりなる包装体 |
CN109546992A (zh) * | 2018-10-26 | 2019-03-29 | 上海华力集成电路制造有限公司 | 比较器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3138078A1 (de) * | 1980-09-25 | 1982-05-27 | Pioneer Electronic Corp., Tokyo | Differenzverstaerker |
JPS59162688A (ja) * | 1983-03-07 | 1984-09-13 | Toshiba Corp | 差動アンプ回路 |
US4871978A (en) * | 1988-08-10 | 1989-10-03 | Actel Corporation | High-speed static differential sense amplifier |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2573210B1 (fr) * | 1984-11-09 | 1986-12-12 | Labo Electronique Physique | Comparateur synchronise |
JPH063680B2 (ja) * | 1987-10-13 | 1994-01-12 | 日本電気株式会社 | 差動増幅ラッチ回路 |
-
1990
- 1990-02-09 JP JP2028151A patent/JPH03235292A/ja active Pending
-
1991
- 1991-01-31 KR KR1019910001604A patent/KR0178276B1/ko not_active IP Right Cessation
- 1991-02-07 DE DE4103728A patent/DE4103728A1/de active Granted
- 1991-02-08 US US07/653,071 patent/US5091663A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3138078A1 (de) * | 1980-09-25 | 1982-05-27 | Pioneer Electronic Corp., Tokyo | Differenzverstaerker |
JPS59162688A (ja) * | 1983-03-07 | 1984-09-13 | Toshiba Corp | 差動アンプ回路 |
US4871978A (en) * | 1988-08-10 | 1989-10-03 | Actel Corporation | High-speed static differential sense amplifier |
Also Published As
Publication number | Publication date |
---|---|
US5091663A (en) | 1992-02-25 |
KR0178276B1 (ko) | 1999-04-01 |
DE4103728C2 (de) | 1993-01-28 |
KR920000172A (ko) | 1992-01-10 |
JPH03235292A (ja) | 1991-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE3034507C2 (de) | CMOS-Verstärker | |
DE2726487C2 (de) | Spannungsvergleicherschaltung | |
DE2834110C2 (de) | ||
DE2641860A1 (de) | Integrierte stromversorgungsschaltung | |
DE2722757B2 (de) | ||
DE3036877C2 (de) | Schaltungsanordnung zum Abfühlen von Übergängen zwischen zwei Werten eines Eingangssignals | |
DE3713107C2 (de) | Schaltung zur Erzeugung von konstanten Spannungen in CMOS-Technologie | |
DE3120979A1 (de) | Spannungsvergleicher | |
DE2623507A1 (de) | Schaltungsanordnung fuer binaere schaltvariable | |
DE3923632A1 (de) | Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen | |
DE19537203A1 (de) | Leseverstärker | |
DE2233286B2 (de) | Datenübertragungsstufe | |
DE3634637A1 (de) | Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator | |
DE4103728C2 (de) | ||
DE69723227T2 (de) | Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen | |
DE102004027298A1 (de) | Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE2925331C2 (de) | Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen | |
DE4331542C2 (de) | Eingabeschaltung für integrierte Halbleiterschaltungsvorrichtung | |
EP0005743B1 (de) | Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop | |
DE2360378A1 (de) | Speicherzelle | |
DE4237001C2 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE3024014C2 (de) | Wechsel-Gleichspannungswandler in Form einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |