CN109546992A - 比较器 - Google Patents

比较器 Download PDF

Info

Publication number
CN109546992A
CN109546992A CN201811255885.4A CN201811255885A CN109546992A CN 109546992 A CN109546992 A CN 109546992A CN 201811255885 A CN201811255885 A CN 201811255885A CN 109546992 A CN109546992 A CN 109546992A
Authority
CN
China
Prior art keywords
mos
connecting pin
connection end
comparator
connect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811255885.4A
Other languages
English (en)
Inventor
张宁
邱雯婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811255885.4A priority Critical patent/CN109546992A/zh
Publication of CN109546992A publication Critical patent/CN109546992A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02335—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种比较器，包括前置放大器和动态锁存器，所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端电压等于电源电压本发明通过加入输出与输入隔离的电路来减少其回踢效应(kickback)能够优化比较器性能。本发明电路采用了电流比较形式，通过加入两对电流镜，将输出端输入端隔离。本发明比较器牺牲了放大器处的静态功耗，固定了电流，使得输入对管之间的失配误差得以控制，降低了电流偏差对于失配的影响。

Description

比较器
技术领域
本发明涉及集成电路领域，特别是涉及一种CMOS集成电路中的比较器。
背景技术
现有技术中对于高分辨率的比较器设计，单级锁存器很难满足日益提供的集成电路设计要求。传统解决方案是采用信号级联放大，除去失配电压后再输入锁存器进行比较。传统解决方案对于高速的要求又存在局限性，基本无法完成设计指标。对传统解决方案进行改进，采用前置放大器加上锁存器结构型的比较器运用广泛，其速度和精度都能通过合理设计而满足要求。
发明内容
本发明要解决的技术问题是提供一种相对现有技术能提高最小可分辨电压和比较速度，降低失配电压，能抑制输出对于输入的寄生电容馈通而产生的回踢效应(kickback)的比较器。
本发明提供一种比较器，包括前置放大器和动态锁存器，所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端电压等于电源电压。
进一步改进所述比较器，所述前置放大器包括第一～第七MOS M1～M7；
第一MOS M0第二连接端连接外部电流IBIAS、第一MOS M0第三连接端和第二MOSM1第三连接端，第一MOS M0第一连接端和第二MOS M1第一连接端连接地GND33，第二MOS M1第二连极端连接第三MOS M2第一连接端和第四MOS M3第一连接端，第三MOS M2第二连接端连接第五MOS M4第二连接端、第五MOS M4第三连接端和第七MOS M6第三连接端，第三MOSM2第三连接端作为该放大器第一输入端VINN，第四MOS M4第二连接端连接第六MOS M5第二连接端、第六MOS M5第三连接端和第八MOS M7第三连接端，第四MOS M3第三连接端作为该放大器第二输入端VINP，第五～第八MOS M4～M7第一连接端连接电源电压VDD33，第七MOSM6第二连接端作为该放大器第一输出端VOUTN，第八MOS M7第二连接端作为该放大器第二输出端VOUTP。
其中，所述第一～第四MOS是NMOS，所述第五～第八MOS是PMOS。所述各MOS第一连接端是源极，所述各MOS第二连接端是漏极，所述各MOS第三连接端是栅极。
进一步改进所述比较器，所述动态锁存器包括第九～第十七MOS M8～M17；
第九MOS M8第一连接端连接地GND33，第九MOS M8第二连接端连接第十MOS M9第一连接端、第十一MOS M10第一连接端、第十四MOS M13第二连接端和第十五MOS M14第二连接端，第十MOS M9第二连接端连接第十二MOS M11第二连接端，第十MOS M9第三连接端连接第十二MOS M11第三连接端和第十七MOS M16第二连接端，第十一MOS M10第二连接端连接第十三MOS M12第二连接端，第十一MOS M10第三连接端连接第十三MOS M12第三连接端和第十六MOS M16第二连接端，第十二MOS M11第一连接端、第十三MOS M12第一连接端、第十六MOS M15第一连接端和第十七MOS M16第一连接端连接电源电压VDD33,第九MOS M8第三连接端、第十四MOS M13第三连接端、第十五MOS M14第三连接端、第十六MOS M15第三连接端和第十七MOS M16第三连接端连接该锁存器第一连接端RB，第十MOS M9第二连接端作为该锁存器第一输出端VOUTP，第十一MOS M10第二连接端作为该锁存器第二输出端VOUTN。
其中，所述第九～第十一MOS是NMOS，所述第十二～第十七MOS是PMOS。所述各MOS第一连接端是源极，所述各MOS第二连接端是漏极，所述各MOS第三连接端是栅极。
本发明提供的比较器包括一个前置放大器M0～M7和动态锁存器M8～M16的结构。本发明整体电路功耗只在左侧放大器电路体现，右侧功耗只在锁存时产生，即当RB＝VDD33时。
本发明前置放大器可以采用普通的一级放大器，一般放大倍数有限，约为10倍。首先通过第一MOS M0与第二MOS M1的电流镜将外部电流IBIAS引入放大器作为恒定电流偏置。第一输入端VINN和第二输入端VINP通过第三MOS M2与第四MOS M3输入对管给入，第五MOS M4与第六MOS M5采用二极管接法，作为放大器负载。此时，放大倍数即为输入对管与负载管的gm之比，放大的电压体现在P/Q两点。同时，第五MOS M4与第六MOS M5两管又通过与第七MOS M6与第八MOS M7的电流镜像将电流灌入第一输出端VOUTP与第二输出端VOUTN两点。
本发明动态锁存器包括第十MOS M9～第十三MOS M12组成的CMOS锁存器，通过第九MOS M8尾流管来控制其工作状态，当RB＝VDD33时开始锁存。第十四MOS M13～第十七MOSM16四个管子为重置管，四管共同作用可将第十MOS M9与第十一MOS M10在开始锁存时处于线性区状态，即其对于电路失配的贡献降低。第十六MOS M15与第十七MOS M16两管又同时将输出第一输出端VOUTP、第二输出端VOUTN重置到电源电压VDD33。
当控制输出端第十六MOS M15与第十七MOS M16两点的信号RB由重置状态RB＝0变为RB＝VDD33时，第一输出端VOUTP和第二输出端VOUTN从VDD33开始降低。此时，输出两端所在的电流通路路径将会比较电流大小，电流大者输出为零；另一端由于锁存器的正反馈效应，输出电压再次回到电源电压VDD33。此时比较器工作完成。
现有比较器采用的锁存器，输出与输入未能隔离，寄生电容的馈通效应使得输出会影响到输入的值，一般称其为kickback效应。本发明通过加入输出与输入隔离的电路来减少其回踢效应(kickback)能够优化比较器性能。本发明电路采用了电流比较形式，通过加入第五MOS M4～第八MOS M7两对电流镜，将第一输出端VOUTP、第二输出端VOUTN与P、Q隔开，并与第一输入端VINN、第一输入端VINP隔开。另外，本发明比较器牺牲了放大器处的静态功耗，固定了电流，使得输入对管之间的失配误差得以控制。从一定意义上，降低了电流偏差对于失配的影响。
本发明提供的比较器通过仿真验证，能将输出对于输入的回踢效应(kickback)大大降低，不会引起例如由于跳动超过电源电压后返回而产生漏电的情况。本发明提供的比较器其最小可分辨电压在全corner下可以达到10mV的水平，而失配误差也能控制在20mV以内。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的整体结构示意图。
附图标记说明
M0～M16分别代表第一MOS～第十七MOS
IBIAS是外部电流
VDD33是电源电压
GND33是地
P、Q是电气节点
VINN是放大器第一输入端
VINP是放大器第二输入端
VOUTN是放大器第一输出端
VOUTP是放大器第二输出端
VOUTP锁存器第一输出端
VOUTN锁存器第二输出端
具体实施方式
本发明提供一种比较器，包括前置放大器和动态锁存器，所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端电压等于电源电压。
所述前置放大器包括第一～第七MOS M1～M7；第一MOS M0第二连接端连接外部电流IBIAS、第一MOS M0第三连接端和第二MOS M1第三连接端，第一MOS M0第一连接端和第二MOS M1第一连接端连接地GND33，第二MOS M1第二连极端连接第三MOS M2第一连接端和第四MOS M3第一连接端，第三MOS M2第二连接端连接第五MOS M4第二连接端、第五MOS M4第三连接端和第七MOS M6第三连接端，第三MOS M2第三连接端作为该放大器第一输入端VINN，第四MOS M4第二连接端连接第六MOS M5第二连接端、第六MOS M5第三连接端和第八MOS M7第三连接端，第四MOS M3第三连接端作为该放大器第二输入端VINP，第五～第八MOSM4～M7第一连接端连接电源电压VDD33，第七MOS M6第二连接端作为该放大器第一输出端VOUTN，第八MOS M7第二连接端作为该放大器第二输出端VOUTP。
所述动态锁存器包括第九～第十七MOS M8～M17；第九MOS M8第一连接端连接地GND33，第九MOS M8第二连接端连接第十MOS M9第一连接端、第十一MOS M10第一连接端、第十四MOS M13第二连接端和第十五MOS M14第二连接端，第十MOS M9第二连接端连接第十二MOS M11第二连接端，第十MOS M9第三连接端连接第十二MOS M11第三连接端和第十七MOSM16第二连接端，第十一MOS M10第二连接端连接第十三MOS M12第二连接端，第十一MOSM10第三连接端连接第十三MOS M12第三连接端和第十六MOS M16第二连接端，第十二MOSM11第一连接端、第十三MOS M12第一连接端、第十六MOS M15第一连接端和第十七MOS M16第一连接端连接电源电压VDD33,第九MOS M8第三连接端、第十四MOS M13第三连接端、第十五MOS M14第三连接端、第十六MOS M15第三连接端和第十七MOS M16第三连接端连接该锁存器第一连接端RB，第十MOS M9第二连接端作为该锁存器第一输出端VOUTP，第十一MOSM10第二连接端作为该锁存器第二输出端VOUTN。
其中，所述第一～第四MOS和第九～第十一MOS是NMOS，所述第五～第八MOS和第十二～第十七MOS是PMOS。所述各MOS第一连接端是源极，所述各MOS第二连接端是漏极，所述各MOS第三连接端是栅极。
本发明通过RC抽取后仿验证：比较器最小可分辨电压可以达到2.5mV@TT corner，12mV@all corner。锁存速度可以达到980.4ps@Worst-Case Corner。因此，当放大器为持续工作状态且不考虑其建立时间问题，锁存器可以轻易工作在百兆速度(理论工作最大到1GHz)。另外，锁存器失配误差在-9.289mV到18.11mV范围内，其对于输入的贡献又可降低约10倍，此设计又控制了比较器输入偏移电压。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种比较器，包括前置放大器和动态锁存器，其特征在于：所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端(RB)电压等于电源电压。
2.如权利要求1所述比较器，其特征在于：所述前置放大器包括第一～第七MOS(M1～M7)；
第一MOS(M0)第二连接端连接外部电流(IBIAS)、第一MOS(M0)第三连接端和第二MOS(M1)第三连接端，第一MOS(M0)第一连接端和第二MOS(M1)第一连接端连接地(GND33)，第二MOS(M1)第二连极端连接第三MOS(M2)第一连接端和第四MOS(M3)第一连接端，第三MOS(M2)第二连接端连接第五MOS(M4)第二连接端、第五MOS(M4)第三连接端和第七MOS(M6)第三连接端，第三MOS(M2)第三连接端作为该放大器第一输入端(VINN)，第四MOS(M4)第二连接端连接第六MOS(M5)第二连接端、第六MOS(M5)第三连接端和第八MOS(M7)第三连接端，第四MOS(M3)第三连接端作为该放大器第二输入端(VINP)，第五～第八MOS(M4～M7)第一连接端连接电源电压(VDD33)，第七MOS(M6)第二连接端作为该放大器第一输出端(VOUTN)，第八MOS(M7)第二连接端作为该放大器第二输出端(VOUTP)。
3.如权利要求2所述比较器，其特征在于：所述第一～第四MOS是NMOS，所述第五～第八MOS是PMOS。
4.如权利要求3所述比较器，其特征在于：所述各MOS第一连接端是源极，所述各MOS第二连接端是漏极，所述各MOS第三连接端是栅极。
5.如权利要求1所述比较器，其特征在于：所述动态锁存器包括第九～第十七MOS(M8～M17)；
第九MOS(M8)第一连接端连接地(GND33)，第九MOS(M8)第二连接端连接第十MOS(M9)第一连接端、第十一MOS(M10)第一连接端、第十四MOS(M13)第二连接端和第十五MOS(M14)第二连接端，第十MOS(M9)第二连接端连接第十二MOS(M11)第二连接端，第十MOS(M9)第三连接端连接第十二MOS(M11)第三连接端和第十七MOS(M16)第二连接端，第十一MOS(M10)第二连接端连接第十三MOS(M12)第二连接端，第十一MOS(M10)第三连接端连接第十三MOS(M12)第三连接端和第十六MOS(M16)第二连接端，第十二MOS(M11)第一连接端、第十三MOS(M12)第一连接端、第十六MOS(M15)第一连接端和第十七MOS(M16)第一连接端连接电源电压(VDD33),第九MOS(M8)第三连接端、第十四MOS(M13)第三连接端、第十五MOS(M14)第三连接端、第十六MOS(M15)第三连接端和第十七MOS(M16)第三连接端连接该锁存器第一连接端(RB)，第十MOS(M9)第二连接端作为该锁存器第一输出端(VOUTP)，第十一MOS(M10)第二连接端作为该锁存器第二输出端(VOUTN)。
6.如权利要求5所述比较器，其特征在于：所述第九～第十一MOS是NMOS，所述第十二～第十七MOS是PMOS。
7.如权利要求6所述比较器，其特征在于：所述各MOS第一连接端是源极，所述各MOS第二连接端是漏极，所述各MOS第三连接端是栅极。
CN201811255885.4A 2018-10-26 2018-10-26 比较器 Pending CN109546992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811255885.4A CN109546992A (zh) 2018-10-26 2018-10-26 比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811255885.4A CN109546992A (zh) 2018-10-26 2018-10-26 比较器

Publications (1)

Publication Number Publication Date
CN109546992A true CN109546992A (zh) 2019-03-29

Family

ID=65845604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811255885.4A Pending CN109546992A (zh) 2018-10-26 2018-10-26 比较器

Country Status (1)

Country Link
CN (1) CN109546992A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116760368A (zh) * 2023-08-23 2023-09-15 苏州领慧立芯科技有限公司 低噪声比较器的预放大器电路及低噪声比较器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091663A (en) * 1990-02-09 1992-02-25 Kabushiki Kaisha Toshiba Mesfet differential amplifier
CN103973274A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 锁存比较器
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN108667447A (zh) * 2018-04-13 2018-10-16 上海华力集成电路制造有限公司 锁存器电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091663A (en) * 1990-02-09 1992-02-25 Kabushiki Kaisha Toshiba Mesfet differential amplifier
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN103973274A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 锁存比较器
CN108667447A (zh) * 2018-04-13 2018-10-16 上海华力集成电路制造有限公司 锁存器电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116760368A (zh) * 2023-08-23 2023-09-15 苏州领慧立芯科技有限公司 低噪声比较器的预放大器电路及低噪声比较器
CN116760368B (zh) * 2023-08-23 2023-11-07 苏州领慧立芯科技有限公司 低噪声比较器的预放大器电路及低噪声比较器

Similar Documents

Publication Publication Date Title
CN103973274B (zh) 锁存比较器
CN102130659B (zh) 一种减小两级运算放大器输入失调电压的电路结构
US20160380644A1 (en) Telescopic amplifier with improved common mode settling
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN104079246A (zh) 一种低功耗高摆率高增益带宽积的全差分运算放大器
CN105958948A (zh) 一种低功耗宽范围跨导运算放大器
CN108667447A (zh) 锁存器电路
CN105897196A (zh) 一种前馈补偿推挽式运算放大器
CN110377089B (zh) 一种精简的多级差分运放输出共模电压稳定电路
CN109546992A (zh) 比较器
Jiao et al. A low-voltage, low-power amplifier created by reasoning-based, systematic topology synthesis
CN117631740B (zh) 一种差分参考电压产生电路及电子设备
CN107968635A (zh) 电流回收型放大器及模拟电路
CN114389585A (zh) 一种高速低失调锁存比较器
CN107241086A (zh) 一种高压器件工作在低电压下的全差分低功耗比较器
CN106452380B (zh) 一种用于流水线adc的增益增强型全差分放大器结构
CN101098123B (zh) 一种低压低功耗伪两级Class-AB OTA电路
CN105450181A (zh) 适用于抑制电磁干扰的摆率增强型运算放大器
CN104980112A (zh) 低功耗高增益的循环型折叠式共源共栅放大器
JP2024518859A (ja) シングルエンド差動変換マイクロフォン回路及び電子デバイス
CN108199700B (zh) 一种高精度的比较器电路
Taherzadeh-Sani et al. A pseudo-class-AB telescopic-cascode operational amplifier
WO2017092980A1 (en) Amplifier arrangement and switched capacitor integrator
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
WO2024108548A1 (zh) 六输入动态比较器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329