DE4103728C2 - - Google Patents

Description

Die Erfindung betrifft einen Differentialverstärker für die Verwendung in einer integrierten Halbleiterschaltung und insbesondere in einer integrierten GaAs- Schaltung.

Eine GaAs als Halbleitermaterial verwendende integrierte Halbleiterschaltung hat Anerkennung gefunden, da sie prinzipiell mit einer höheren Geschwindigkeit als eine integrierte Halbleiterschaltung unter Verwendung von Si als Halbleitermaterial betrieben werden kann bzw. zu arbeiten vermag. Aus diesem Grund wird eine Anordnung, von der ein Hochgeschwindigkeitsbetrieb gefordert wird, häufig aus integrierten Halbleiterschaltungen unter Verwendung von GaAs aufgebaut. Beispielsweise besteht eine Hochgeschwindigkeits-Speicheranordnung, etwa ein SRAM (statischer Randomspeicher), aus integrierten Halbleiterschaltungen in Form von MESFETs (Metallhalbleiter-Feldeffekttransistoren) unter Verwendung von GaAs als Halbleitermaterial. Als SRAM wird allgemein eine Halbleiterschaltung mit einer E/D- Anordnung unter Verwendung eines selbstsperrenden FETs (im folgenden als EFET bezeichnet) als Treiber und unter Verwendung eines selbstleitenden FETs (im folgenden als DFET bezeichnet) als Last eingesetzt.

Fig. 6 veranschaulicht in einem Blockschaltbild schematisch den Aufbau eines SRAMs.

Der SRAM besteht im wesentlichen aus einem Speicherzel­ lenarray 1, einem Meß- oder Leseverstärker 4 und einem Ausgangspuffer 5. Daten des Speicherzellenarrays 1 werden mittels eines X-Adreß­ decodierers 2 und eines Y-Adreßdecodierers 3 ge­ wählt und auf Bitleitungen ausgelesen. Kleine Ausgangs­ signale auf den Bitleitungen werden verstärkt und zum Ausgangspuffer 5 übertragen.

Bei einem solchen SRAM ist der wesentlichste, für seine Leistungsfähigkeit entscheidende Schaltungsteil der Le­ severstärker 4. Dieser detektiert und verstärkt eine Differenz ΔV₁ (= V_1H-V_1L) zwischen einem Ausgangs­ signal V_1H des hohen Pegels "H" auf einer der beiden Bitleitungen und einem Ausgangssignal V_1L des niedri­ gen Pegels "L" auf der anderen der beiden Bitleitun­ gen. Die Leistungsfähigkeit des Leseverstärkers 4 hängt somit da­ von ab, ob er die kleine Differenz ΔV₁ zu detektie­ ren vermag oder nicht. Als Maßstab für diese Lei­ stungsfähigkeit dient die Empfindlichkeit; diese ist als die Mindest-Differenz ΔV₁ definiert, die nötig ist, um ein Signal auszugeben oder zu liefern, das sicher eine EIN/AUS-Betätigung des nachgeschalteten Ausgangspuffers durchzuführen vermag. Wenn z. B. ein Signal s mit der Differenz ΔV₁ = 0,1 V dem Leseverstärker eingespeist wird, kann dieser sicher bzw. einwandfrei das Signal s abgeben, das eine sichere EIN/AUS-Betätigung des nachgeschalteten Ausgangspuffers zu bewirken vermag. In diesem Fall ist die Empfindlich­ keit mit 0,1 V oder weniger gegeben.

Als Register o. dgl. zur Verwendung in einem Mikropro­ zessor wird nicht ein SRAM mit dem Aufbau nach Fig. 6, sondern häufig ein zwei Lesesysteme aufweisender SRAM gemäß Fig. 7 eingesetzt. Dieser SRAM unterscheidet sich in folgenden Punkten von dem beschriebenen SRAM: Aus­ gangssignale von Bitleitungen des SRAMs werden an eine Eingangsklemme eines Meß- oder Leseverstärkers 4 ₁ und an eine Eingangsklemme eines Meß- oder Leseverstärkers 4 ₂ angelegt, während ein Bezugspotential V_ref an die ande­ re Eingangsklemme jedes Leseverstärkers 4 ₁ bzw. 4 ₂ an­ gelegt wird. In diesem Fall bestimmt sich die Empfind­ lichkeit ΔV₁ durch die Differenz |V_in-V_ref| zwi­ schen dem Eingangspotential V_in (V_1L oder V_1H) und dem Bezugspotential V_ref.

Fig. 8 veranschaulicht den grundsätzlichen Aufbau eines Differentialverstärkers mit einer E/D-Anordnung, der als Leseverstärker für den oben beschriebenen SRAM Ver­ wendung findet und der aus Treiber-EFETs Q₁ und Q₂, deren Sourceelektroden an einem Stromquellen-DFET Q₅ zusammengeschaltet sind, und Last-DFETs Q₃ und Q₄ be­ steht. Die Eingangs/Ausgangs-Übertragungscharakteristi­ ka des Differentialverstärkers variieren weitgehend in Abhängigkeit von der Größe der Stromkapazität von im Differentialverstärker verwendeten FETs (vgl. JP-OS 59-1 62 688). Wenn der Differentialverstärker als Lese­ verstärker eingesetzt wird, ist es zur Erhöhung seiner Empfindlichkeit wünschenswert, daß die Stromkapazität zwischen den Treiber-EFETs Q₁ und Q₂ derjenigen zwischen den Last-DFETs Q₃ und Q₄ gleich ist. Wenn beim beschriebenen Differentialverstärker eine zufriedenstellende Empfindlichkeit erreicht wer­ den soll, wird ein Ausgangssignal des Pegels "L" in un­ erwünschter Weise vergrößert.

Fig. 9 veranschaulicht einen Differentialverstärker, mit dem das Problem der Vergrößerung des Ausgangssi­ gnals des Pegels "L" gelöst werden soll (vgl. JP-OS 59-1 62 688). Als Besonderheit dieses Dif­ ferentialverstärkers ist zum Ausgang des Differential­ verstärkers nach Fig. 8 ein Sourcefolgerkreis hinzuge­ fügt, um eine Funktion einer Pegelverschiebung oder Kopplung zu bieten. Dies bedeutet, daß Sourcefolger- EFETs Q₆ und Q₇ jeweils an Ausgangsklemmen des Differen­ tialverstärkers angeschlossen sind. Die Source des EFETs Q₆ ist mit einem Schutzlast-DFET Q₈ über aus Schottky-Dioden bestehende Koppeldio­ den D₁₁ und D₁₂ verbunden, und die Source des EFETs Q₇ ist mit einem Schutzbelastungs- oder -last-DFET Q₉ über aus Schottky-Dioden bestehende Koppeldioden D₂₁ und ₂₂ verbunden.

Fig. 10 veranschaulicht eine Betriebswellenform des Dif­ ferentialverstärkers nach Fig. 9. Wenn ein Knotenpunkt zwischen Ausgängen V₀₁ und V₀₂ eine Kapazitätslast von 70 fF aufweist, wird diese Betriebswellenform durch Messung der beiden Ausgänge oder Ausgangssignale V₀₁ und V₀₂ unter den Bedingungen V_DD = 2 V,-0,4 V + V_ref V_in 0,4 V + V_ref und V_ref = 1,6 V erhalten. Für diesen Fall sind die Gatebreite und der Schwellen­ wert der FETs in folgender Tabelle I zusammengefaßt.

Tabelle I

In Fig. 10 ist eine Differenz zwischen der Zeit, zu der Kurven der Potentiale V_in und V_ref einander kreuzen, und der Zeit, zu der die Potentialdifferenzen zwischen dem Schwellenwert (0,3 V) des Ausgangspuffers mit E/D- Anordnung und den Potentialen V₀₁ und V₀₂ gleich 0,15 V sind, als Verzögerungszeit τd definiert, die in diesem Fall mit bis zu 370 ps vorgegeben ist. Da die Be­ triebsgeschwindigkeit des SRAMs durch die Betriebsge­ schwindigkeit des Leseverstärkers bestimmt wird, wird zur weiteren Erhöhung der Betriebsgeschwindigkeit des SRAMs zweckmäßig die Verzögerungszeit des Leseverstär­ kers verkürzt.

Wenn der Differentialverstärker nach Fig. 9 tatsächlich integriert ist, ist ein Betriebsbereich für Divergenz des Schwellenwerts eines Elements unvorteil­ haft klein. Diese Erscheinung ist nachstehend anhand von Fig. 11 beschrieben.

In Fig. 11 sind auf der Abszisse ein Schwellenwert (Nennwert 0,1 V) V_th des EFETs des Differentialverstär­ kers nach Fig. 9 und auf der Ordinate ein Schwellenwert (Nennwert -0,3 V) V_th des DFETs im Differentialverstär­ ker aufgetragen; ein Bereich oder Feld A bezeichnet einen Bereich, in welchem der Differentialverstärker betrieben werden kann, d. h. einen zulässigen Bereich für die Änderung des Schwellenwerts s. Innerhalb des Felds A bezeichnet ein schraffiertes Feld B einen Be­ reich, in welchem der Differentialverstärker betrieben werden kann, auch wenn eine Eingangs­ potentialdifferenz |V_in-V_ref| mit 0,1 V gegeben ist, d. h. einen Bereich, in welchem eine Empfindlich­ keit auf 0,1 V oder weniger gesetzt ist. Wenn sich gemäß Fig. 11 der Schwellenwert V_th um nur 0,1 V von -0,3 V auf -0,4 V verschiebt, kann die Empfindlichkeit von 0,1 V nicht erzielt werden.

Aus der DE-OS 31 38 078 ist es bekannt, ein Ausgangssignal oder beide Ausgangssignale eines Differentialverstärkers einer Stromspiegelschaltung zuzuführen, um die Beziehung zwischen den Eingangs- und Ausgangssignalen des Differentialverstärkers unabhängig von Schwankungen der Basis-Emitter-Spannungen der den Differentialverstärker bildenden Transistoren zu machen.

Schließlich kann der US-PS 48 71 978 ein Differentialverstärker entnommen werden, bei dem einem Source-Folger zwei komplementäre Stromspiegelschaltungen nachgeschaltet sind.

Es ist Aufgabe der vorliegenden Erfindung, einen Differentialverstärker zu schaffen, der auch dann eine hohe Empfindlichkeit aufweist, wenn sich ein Schwellenwert eines seiner Elemente ändert.

Diese Aufgabe wird erfindungsgemäß durch einen Differentialverstärker mit den Merkmalen des Patentanspruchs 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 10.

Die MESFETs bestehen also vorzugsweise aus GaAs. Die siebten und achten MESFETs sind vorzugsweise selbstsperrende MESFETs, können aber auch selbstleitende MESFETs sein.

Vorzugsweise sind weiterhin zwischen den fünften und den siebten MESFET sowie zwischen den sechsten und den achten MESFET jeweils Koppeldioden geschaltet.

Wenn beim Differentialverstärker mit dem beschriebenen Aufbau die Ausgangssignale von siebtem und achtem MESFET auf den hohen Pegel "H" bzw. den niedrigen Pegel "L" gesetzt werden, werden Signale des Pegels L bzw. des Pegels H an den Gates von siebtem bzw. achtem MESFET eingespeist. Wenn die Signale von siebtem und achtem MESFET auf den Pegel L bzw. den Pegel H gesetzt werden, werden Signale des Pegels H bzw. des Pegels L an den Gates von siebtem bzw. achtem MESFET eingespeist. Aus diesem Grund geht im Vergleich mit einem herkömmlichen Differentialverstärker das Ausgangssignal des Pegels H weiter auf den Pegel H, das Ausgangssignal des Pegels L weiter auf den Pegel L über. Als Ergebnis können die siebten und achten MESFETs Signale vorbestimmter Pegel auch dann abgeben, wenn die Ausgangssignale von der aus ersten, zweiten, dritten und vierten MESFETs bestehenden Differentialverstärkeranordnung durch eine Änderung des Schwellenwerts der in der Schaltung verwendeten Elemente geändert werden. Damit kann ein breiter Betriebsbereich entsprechend der Änderung des Schwellenwerts des Elements errreicht werden, so daß ein Differentialverstärker einer hohen Empfindlichkeit realisiert werden kann. Wenn zudem als siebte und achte MESFETs solche des selbstleitenden Typs verwendet werden, kann deshalb, weil eine Änderung des Schwellenwerts von siebtem und achtem MESFET derjenigen von fünftem und sechstem MESFET gleich ist, eine Änderung oder Variation im Ausgangspegel, verursacht durch die Änderung des Schwellenwerts des MESFETs, verhindert werden.

Im folgenden sind bevorzugte Ausführungsformen der Er­ findung anhand der Zeichnung näher erläutert. Es zei­ gen:

Fig. 1 ein Schaltbild eines Differentialverstärkers gemäß einer ersten Ausführungsform der Er­ findung,

Fig. 2 eine graphische Darstellung der Operations- oder Betriebscharakteristika des Differentialverstärkers nach Fig. 1,

Fig. 3 eine graphische Darstellung eines Betriebs­ bereichs als Funktion einer Änderung des Schwellenwerts des Differentialverstärkers nach Fig. 1,

Fig. 4 ein Schaltbild eines Differentialverstärkers gemäß einer zweiten Ausführungsform der Er­ findung,

Fig. 5 ein Schaltbild eines Differentialverstärkers gemäß einer dritten Ausführungsform der Er­ findung,

Fig. 6 ein Blockschaltbild des Grundaufbaus eines SRAMs,

Fig. 7 ein Blockschaltbild des Aufbaus eines an­ deren SRAMs,

Fig. 8 ein Schaltbild des Grundaufbaus eines her­ kömmlichen Differentialverstärkers,

Fig. 9 ein Schaltbild eines herkömmlichen Differen­ tialverstärkers mit einer Pegelschiebe- oder Koppelfunktion,

Fig. 10 eine graphische Darstellung der Betriebscha­ rakteristika oder -kennlinien des Differenti­ alverstärkers nach Fig. 9 und

Fig. 11 eine graphische Darstellung eines Betriebs­ bereichs als Funktion einer Änderung des Schwellenwerts beim Differentialverstärker nach Fig. 9.

Die Fig. 6 bis 11 sind eingangs bereits erläutert wor­ den.

Fig. 1 veranschaulicht einen Differentialverstärker gemäß einer ersten Ausführungsform der Erfindung. Dabei sind in Fig. 1 den Teilen bzw. Elementen nach den Fig. 8 bis 11 gleiche oder entsprechende Elemente mit den gleichen Bezugsziffern wie dort bezeichnet und daher nicht mehr im einzelnen erläutert.

Die Differentialverstärker-Anordnung umfaßt EFETs Q₁ und Q_2, deren Sourceelektroden an einem Strom­ quellen-DFET Q₅ zusammengeschaltet sind, um eine Schalt­ stufe zu bilden, sowie zwischen Drain des EFETs Q₁ und eine Stromquelle V_DD bzw. zwischen Drain des EFETs Q₂ und die Spannungsquelle V_DD geschaltete DFETs Q₃ und Q₄. Sourcefolger-EFETs Q₆ und Q₇ sind an die Drains der EFETs Q₃ bzw. Q₄ angeschlossen. Die obige Anordnung entspricht der herkömmlichen Anordnung. Die Sourceelek­ trode des EFETs Q₆ ist an einen als Last dienenden EFET Q₁₀ über aus Schottky-Dioden bestehende Koppeldio­ den D₁₁ und D₁₂ angeschlossen, während die Sourceelek­ trode des EFETs Q₇ mit einem als Last dienenden EFET Q₁₁ über Koppeldioden D₂₁ und D₂₂ in Form von Schottky-Dioden verbunden ist. Drain und Gate des Last- EFETs Q₁₀ sind mit Gate bzw. Drain des Last-EFETs Q₁₁ verbunden. Dies bedeutet, daß die Last-EFETs Q₁₀ und Q₁₁ ein Flipflop bilden.

Die grundsätzliche Arbeitsweise dieses Differentialver­ stärkers entspricht derjenigen eines herkömmlichen Dif­ ferentialverstärkers. Ein festes Bezugspotential V_ref wird an die Gateelektrode des Schaltstufen-EFETs Q₂ an­ gelegt, während ein Eingangspotential V_in am Schaltstu­ fen-EFET Q₁ anliegt. Wenn sich das Eingangspotential V_in von z. B. dem Pegel "H" auf den Pegel "L" ändert, erfahren Ausgangssignale V₀₁ und V₀₂ eine Pegelverschiebung um einen vorbestimmten Betrag und einen Übergang auf den Pegel "H" bzw. den Pegel "L". Dabei wird das auf den Pegel "L" gesetzte Ausgangs­ signal V₀₁ durch ein den Pegel "H" besitzendes Poten­ tial an der Gateelektrode des Ausgangsstufen-EFETs Q₁₀ gesteuert, während das auf den Pegel "L" gesetzte Aus­ gangssignal V₀₂ durch ein den Pegel "L" besitzendes Po­ tential an der Gateelektrode des Ausgangsstufen-EFETs Q₁₁ gesteuert wird. Insbesondere erfolgt dabei eine po­ sitive Rückkopplungssteuerung oder -regelung zu den Ausgangsstufen-EFETs Q₁₀ und Q₁₁. Infolgedessen ist der EIN- oder Durchschaltwiderstand des Ausgangsstufen- EFETs Q₁₀ ausreichend klein, und der AUS- bzw. Sperr­ widerstand des Ausgangsstufen-EFETs Q₁₁ ist ausreichend groß. Im Vergleich zu einem herkömmlichen Differential­ verstärker geht das Ausgangssignal V₀₂ des Pegels "H" weiter auf einen höheren Pegel "H", während das Ausgangssignal V₀₁ des Pegels "L" weiter auf einen niedrigeren Pegel "L" übergeht. Auch wenn sich dabei die Sourcepotentiale der Sourcefolger-EFETs Q₆ und Q₇ aufgrund einer Änderung des Schwellenwerts des Elements auf niedrige bzw. hohe Potentiale in bezug auf ein vor­ bestimmtes Potential verschieben, gehen infolgedessen die Ausgangspotentiale V₀₁ bzw. V₀₂ ohne Einfluß dieser Verschiebung auf vorbestimmte Pegel "L" bzw. "H" über.

Da somit der Differentialverstärker sicher ein Signal eines vorbestimmten Pegels auch bei einer Änderung des Schwellenwerts abgeben oder liefern kann, ist seine Empfindlichkeit höher als die des bisherigen Differenti­ alverstärkers. Da bei dieser Ausführungsform EFETs als die beiden Sourcefolger-FETs benutzt werden, heben Va­ riationen oder Änderungen im Schwellenwert einander auf. Infolgedessen kann ein breiter Betriebsbereich reali­ siert werden.

In der Praxis realisierbare Schaltungscharakteristika oder -kennlinien sind im folgenden beschrieben: Fig. 2 zeigt in graphischer Darstellung eine Betriebswellen­ form des Differentialverstärkers nach Fig. 1. Diese Wellenform entspricht der Betriebswellenform eines her­ kömmlichen Differentialverstärkers gemäß Fig. 10. Ge­ nauer gesagt: wenn ein Knotenpunkt zwischen den Aus­ gängen V₀₁ und V₀₂ - wie beim Stand der Technik - eine Kapazitätslast von 70 fF aufweist, kann diese Wellen­ form erhalten werden durch Messen der beiden Ausgänge oder Ausgangssignale V₀₁ und V₀₂ unter den folgenden Bedingungen: V_DD = 2 V, -0,4 + V_ref V_in 0,4 V + V_ref und V_ref = 1,6 V. Die Gatebreiten und Schwellen­ werte der im Differentialverstärker verwendeten FETs sind in der folgenden Tabelle II zusammengefaßt:

Tabelle II

Wie aus Fig. 2 hervorgeht, ist der hohe Pegel "H" der Ausgangssignale V₀₁ und V₀₂ an einen Pegel von 0,5 V angeklammert, welcher den Eingangsklammerpegel des nachgeschalteten Ausgangspuffers dar­ stellt. Eine Verzögerungszeit τd ist mit 210 ps ge­ geben. Die Betriebsgeschwindigkeit des Differentialver­ stärkers gemäß dieser Ausführungsform ist somit im Ver­ gleich zu einem herkömmlichen Differentialverstärker um etwa 40% erhöht.

Fig. 3 veranschaulicht in graphischer Darstellung einen Bereich bzw. ein Feld A, in welchem der Differentialver­ stärker betrieben werden kann, als Funktion einer Ände­ rung des Schwellenwerts V_th zwischen dem EFET und dem DFET, sowie einen Bereich bzw. ein Feld B, in welchem die Empfindlichkeit des Differentialverstär­ kers mit 0,1 V oder weniger gegeben ist. Diese Darstel­ lung entspricht derjenigen nach Fig. 11 für den bis­ herigen Differentialverstärker. Wie aus einem Vergleich der Darstellungen von Fig. 3 und Fig. 11 hervorgeht, sind die Bereiche A und B, in denen die Empfindlich­ keit von 0,1 V oder weniger realisiert werden kann, mit einer Änderung im Schwellenwert deutlich vergrößert.

Erfindungsgemäß wurde der Differentialverstärker gemäß dieser Ausführungsform auf einen GaAs-MESFET-SRAM mit 128 Wörtern × 32 Bits angewandt. Dabei wurde der Schwellenwert des EFETs auf einen Nennwert von 0,1 V gesetzt oder festgelegt; dabei erwies es sich, daß der SRAM auch dann normal betrieben werden bzw. arbeiten konnte, wenn der Schwellenwert des DFETs auf -0,5 V (Nennwert -0,3) festgelegt war.

Fig. 4 veranschaulicht einen Differentialverstärker gemäß einer zweiten Ausführungsform der Erfindung, wo­ bei den Teilen von Fig. 1 entsprechende Teile mit den gleichen Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen erläutert sind.

Dieser Differentialverstärker unterscheidet sich von dem nach der ersten Ausführungsform in folgenden Punk­ ten: Eine Rückkopplungsschleife zu den Gateelektroden der Ausgangsstufen-EFETs Q₁₀ und Q₁₁ ist unabhängig von einer Sourcefolgerstufe gebildet. Dies bedeutet, daß die Drainelektrode eines als Ausgangsknotenpunkt der Hauptanordnung des Differentialverstärkers dienenden EFETs Q₂ über Koppeldioden D₃₁ und D₃₂ mit der Gate­ elektrode des EFETs Q₁₀ verbunden ist, während die Drainelektrode eines EFETs Q₁ über Koppeldioden D₄₁ und D₄₂ mit der Gateelektrode des EFETs Q₁₁ verbunden ist.

Beim Differentialverstärker mit dem beschriebenen Auf­ bau sind die Ausgangsstufen-EFETs Q₁₀ und Q_11, wie bei der ersten Ausführungsform, der positiven Rückkopplung unterworfen. Infolgedessen lassen sich die gleichen Be­ triebscharakteristika wie im Fall der ersten Ausführungsform erzielen. Demzufolge kann ein Differentialverstärker einer höheren Empfindlichkeit als der eines herkömmlichen Differentialverstärkers realisiert werden.

Fig. 5 veranschaulicht einen Differentialverstärker gemäß einer dritten Ausführungform der Erfindung, wo­ bei wiederum den Teilen von Fig. 1 entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet und nicht mehr im einzelnen beschrieben sind.

Dieser Differentialverstärker unterscheidet sich von demjenigen nach der zweiten Ausführungsform in folgen­ dem Punkt: Als Lasten werden selbstleitende FETs Q_10a und Q_11a anstelle der selbstsperrenden FETs Q₁₀ und Q₁₁ verwendet.

Da die FETs Q_10a und Q_11a als Lasten dienen und die EFETs Q₁₀ und Q₁₁ der positiven Rückkopplung unter­ worfen sind, werden mit diesem Differential­ verstärker die gleichen Wirkungen erzielt, wie sie in Verbindung mit erster und zweiter Ausführungsform be­ schrieben worden sind.

Die Erfindung ist keineswegs auf die oben beschrie­ benen Ausführungsformen beschränkt. Beispielsweise kön­ nen die Gateelektroden der FETs Q₁₀ und Q₁₁ (Q_10a und Q_11a) mit den Gateelektroden der FETs Q₁ und Q₁ ver­ bunden sein. Kurz gesagt, wird ein Potential an die FETs Q₁₀ und Q₁₁ so angelegt, daß eine positive Rückkopplung zu den FETs Q₁₀ und Q₁₁ stattfindet. Obgleich für die obigen Ausführungsformen die Verwendung einer Schottky- Diode als Koppeldiode beschrieben ist, lassen sich bei Verwendung einer p-n-Übergangsdiode die gleichen Wir­ kungen erzielen, wie sie oben beschrieben worden sind. Darüber hinaus kann auch ein MESFET unter Verwendung eines von GaAs verschiedenen Halbleiters verwendet wer­ den.

Claims (10)

1. Differentialverstärker, umfassend:
erste und zweite selbstsperrende MESFETs (Q_1, Q₂), die eine Differentialschaltstufe bilden und deren Sourceelektroden an einer Stromquelle (Q₅) zusammengeschaltet sind, während ihre Gateelektroden mit einem Signaleingangspotential bzw. einem Bezugspotential beaufschlagt sind,
dritte und vierte selbstleitende MESFETs (Q₃, Q₄), die als Lasten zwischen den ersten MESFETs (Q₁) und eine Spannungsquelle bzw. zwischen den zweiten MESFET (Q₂) und die Spannungsquelle geschaltet sind,
fünfte und sechste selbstsperrende MESFETs (Q₆, Q₇), deren Gateelektroden mit den Drainelektroden von erstem bzw. zweitem MESFET (Q₁, Q₂) und deren Drainelektroden mit der Spannungsquelle verbunden sind, sowie
siebte und achte MESFETs (Q₁₀, Q₁₁, Q_10a, Q_11a), deren Drainelektroden mit den Sourceelektroden von fünftem bzw. sechstem MESFET (Q₆, Q₇) verbunden sind und erste bzw. zweite Ausgangspotentiale (V₀₁, V₀₂) abgeben, die auf einem hohen (H) bzw. niedrigen (L) Pegel sind, wenn ein Signal mit niedrigem (L) Pegel an der Gateelektrode des siebten MESFETs (Q₁₀, Q_10a) und ein Signal mit hohem (H) Pegel an der Gateelektrode des achten MESFETs (Q₁₁, Q_11a) anliegt, und die auf einem niedrigen (L) bzw. hohen (H) Pegel sind, wenn ein Signal mit hohem (H) Pegel an der Gateelektrode des siebten MESFETs (Q₁₀, Q_10a) und ein Signal mit niedrigem (L) Pegel an der Gateelektrode des achten MESFETs (Q₁₁, Q_11a) anliegt.

2. Differentialverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektroden von siebtem und achtem MESFET (Q₁₀, Q₁₁, Q_10a, Q_11a) mit den Sourceelektroden von sechstem bzw. fünftem MESFET (Q₇, Q₆) verbunden sind, wodurch an der Gateelektrode des siebten MESFETs (Q₁₀, Q_10a) ein Potential mit einem Pegel entsprechend dem Pegel des zweiten Ausgangssignales (V₀₂) und an der Gateelektrode des achten MESFETs (Q₁₁, Q_11a) ein Potential mit einem Pegel entsprechend dem Pegel des ersten Ausgangssignales (V₀₁) liegen.

3. Differentialverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektroden von siebtem und achtem MESFET (Q₁₀, Q₁₁, Q_10a, Q_11a) mit den Gateelektroden von viertem bzw. drittem MESFET (Q₄, Q₃) verbunden sind, wodurch an der Gateelektrode des siebten MESFETs (Q₁₀) ein Potential mit einem Pegel entsprechend dem Pegel des zweiten Ausgangssignales (V₀₂) und an der Gateelektrode des achten MESFETs (Q₁₁) ein Potential mit einem Pegel entsprechend dem Pegel des ersten Ausgangssignales (V₀₁) liegen.

4. Differentialverstärker nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die MESFETs (Q₁, Q₂, Q₃, Q₄, Q₆, Q₇, Q₁₀, Q₁₁, Q_10a, Q_11a) aus GaAs bestehen.

5. Differentialverstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die siebten und achten MESFETs selbstsperrende MESFETs (Q_10a, Q_11a) sind.

6. Differentialverstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die siebten und achten MESFETs selbstleitende MESFETs (Q_10a, Q_11a) sind.

7. Differentialverstärker nach einem der Ansprüche 1 bis 6, gekennzeichnet durch Koppelelemente (D₁₁, D₁₂, D₂₁, D₂₂), die zwischen den fünften MESFET (Q₆) und den siebten MESFET (Q₁₀) sowie zwischen den sechsten MESFET (Q₇) und den achten MESFET (Q₁₁) geschaltet sind.

8. Differentialverstärker nach Anspruch 7, dadurch gekennzeichnet, daß die Koppelelemente (D₁₁, D₁₂, D₂₁, D₂₂) aus Dioden bestehen.

9. Differentialverstärker nach Anspruch 8, dadurch gekennzeichnet, daß die Dioden Schottky-Dioden (D₁₁, D₁₂, D₂₁, D₂₂) sind.

10. Differentialverstärker nach Anspruch 8, dadurch gekennzeichnet, daß die Dioden p-n-Übergangsdioden sind.