DE4033309A1 - Halbleitereinrichtung und herstellungsverfahren dafuer - Google Patents
Halbleitereinrichtung und herstellungsverfahren dafuerInfo
- Publication number
- DE4033309A1 DE4033309A1 DE4033309A DE4033309A DE4033309A1 DE 4033309 A1 DE4033309 A1 DE 4033309A1 DE 4033309 A DE4033309 A DE 4033309A DE 4033309 A DE4033309 A DE 4033309A DE 4033309 A1 DE4033309 A1 DE 4033309A1
- Authority
- DE
- Germany
- Prior art keywords
- ion
- implanted
- gate electrode
- semiconductor substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000012535 impurity Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000005468 ion implantation Methods 0.000 claims abstract description 65
- 238000009826 distribution Methods 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims description 53
- -1 atom ions Chemical class 0.000 claims description 50
- 238000004519 manufacturing process Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims 1
- 239000002131 composite material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 19
- 230000015556 catabolic process Effects 0.000 abstract description 11
- AVKUERGKIZMTKX-NJBDSQKTSA-N ampicillin Chemical compound C1([C@@H](N)C(=O)N[C@H]2[C@H]3SC([C@@H](N3C2=O)C(O)=O)(C)C)=CC=CC=C1 AVKUERGKIZMTKX-NJBDSQKTSA-N 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 54
- 238000009792 diffusion process Methods 0.000 description 13
- 238000002513 implantation Methods 0.000 description 12
- 239000002245 particle Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000007943 implant Substances 0.000 description 9
- 238000007669 thermal treatment Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000013076 target substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- DNYWZCXLKNTFFI-UHFFFAOYSA-N uranium Chemical compound [U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U] DNYWZCXLKNTFFI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitereinrichtung
und auf ein Herstellungsverfahren dafür. Insbesondere bezieht
sie sich auf einen MOS-(Metal Oxide Semiconductor)-Transistor
vom LDD-(Lightly Doped Drain)-Typ und andere MOS-Transistoren
und das zugehörige Herstellungsverfahren.
Die grundlegende Anordnung eines MOS-Typ-Feldeffekttransi
stors weist eine Ladungsträger zuführende Source und ein
Ladungsträger abziehendes Drain auf, die auf beiden Seiten
eines sogenannten MOS-Kondensators vorgesehen sind, der ein
Siliziumsubstrat und eine darüber angeordnete Metallelektrode
aufweist, wobei ein dünner Oxidfilm zwischen diesen beiden
vorgesehen ist. Da die Metallelektrode auf dem Oxidfilm die
Funktion zum Steuern der Leitung zwischen der Source und
dem Drain ausübt, wird sie als Übertragungsgateelektrode
bezeichnet. Als Materialien für die Übertragungsgateelektrode
werden oft mit Fremdatomen dotiertes Polysilizium und ein
Metallsilizid verwandt, das durch Anwenden einer Wärmebehand
lung in einem inerten Gas auf ein auf Polysilizium abgeschie
denes, wärmefestes Metall, wie Wolfram, gebildet ist.
Wenn die Spannung der Übertragungsgateelektrode (Gatespan
nung) niedriger als die zum Invertieren des Leitungstypes
der Fläche benachbart zu der Siliziumsubstratoberfläche zwi
schen einer Source und einem Drain (Kanal) benötigten Schwel
lenspannung Vth ist, sind die Source und das Drain voneinan
der durch einen pn-Übergang isoliert, und Strom fließt nicht.
Wenn eine Gatespannung höher als Vth angelegt ist, wird der
Leitungstyp der Kanaloberfläche invertiert, eine Schicht
des gleichen Leitungstypes wie der der Source und des Drains
wird in diesem Gebiet gebildet, und Strom fließt zwischen
der Source und dem Drain.
Wenn Variationen in der Fremdatomkonzentrationsverteilung
an der Grenze zwischen Source und Drain und dem Kanal groß
sind, ist die elektrische Feldstärke in diesem Gebiet groß.
Aufgrund des elektrischen Feldes erhalten die Ladungsträger
Energie, und sogenannte heiße Träger werden erzeugt. Die
Ladungsträger werden dann in den isolierenden Übertragungs
gatefilm injiziert, manchmal bilden sie einen Grenzschicht
zustand an einem Grenzschichtbereich des isollierenden Über
tragungsgatefilmes und eines Halbleitersubstrates, oder
manchmal werden sie in dem isolierenden Übertragungsgatefilm
gefangen. Somit werden die Schwellenspannung und die Über
tragungsleitung des MOS-Transistors während des Betriebes
verschlechtert. Dieses ist das MOS-Transistorverschlechte
rungsphänomen aufgrund heißer Träger. Die Durchbruchsspannung
fällt ebenfalls aufgrund der heißen Träger. Daher wird die
elektrische Feldstärke durch Verringern der n-Typ-Fremdatom
konzentration in der Nachbarschaft der Source und des Drains
verringert, damit nur eine kleine Variation in der Konzentra
tionsverteilung erzielt wird. In einem Transistor vom MOS-Typ
und der LDD-Anordnung unterdrückt dieses die MOS-Transistor
verschlechterung aufgrund der heißen Träger und erhöht die
Durchbruchsspannung der Source und des Drains.
Ein Herstellungsverfahren für einen Transistor vom MOS-Typ
mit einer LDD-Anordnung ist in den Fig. 15A bis 15H dar
gestellt. Zuerst wird bei diesem Verfahren ein Übertragungs
gateoxidfilm 3 in einem von einem Bauelemente trennenden
Isolierfilm 2 umgebenden Bauelement bildenden Gebiet auf
einem p-Typ-Halbleitersubstrat 1 durch das sogenannte LOCOS
(Local Oxidation of Silicon)-Verfahren gebildet (Fig. 15A).
Als nächstes werden zum Steuern der Schwellenspannung p-Typ-
Fremdatome, wie Bor-Ionen, überall in das Halbleitersub
strat 1 zum Bilden von ionen-implantierten Bereichen 4 ein
geführt (Fig. 15B). Darauffolgend wird ein Polysiliziumfilm
auf dem gesamten Übertragungsgateoxidfilm 3 durch das Nieder
druck-CVD-(Chemical Vapor Deposition)-Verfahren abgeschieden
und eine Übertragungsgateelektrode 5 durch die photolitho
graphische Technik und die reaktive Ionenätztechnik gebildet
(Fig. 15C). Als Alternative kann für die Übertragungsgate
elektrode 5 ein Zweischichtfilm aus einem wärmefesten Metall,
wie Wolfram, Molybdän und Titan oder deren Silizidverbindun
gen und Polysilizium anstelle des Polysiliziums verwendet
werden. Phosphorionen werden in die Übertragungsgateelektrode
5 zum Erhöhen von deren Leitfähigkeit dotiert. In diesem
Fall wird die Übertragungsgateelektrode 5 zum n-Typ, der
der gleiche wie der des Kanales oder der der Source und des
Drains ist. Selbst wenn daher eine Gatespannung nicht an
die Übertragungsgateelektrode 5 angelegt ist, ist die p-Typ-
Kanaloberfläche in einem solchen Zustand, als wenn eine posi
tive Gatespannung angelegt wäre, wegen des Unterschiedes
zwischen den Arbeitsfunktionen der n-Typ-Übertragungsgate
elektrode 5 und der p-Typ-Kanaloberfläche.
Dies wird im folgenden mit der Band-Theorie beschrieben.
Wenn keine n-Typ-Übertragungsgateelektrode 5 auf der Kanal
oberfläche gebildet ist, sind zuerst die Bänder der Übertra
gungsgateelektrode 5, des Übertragungsgateoxidfilmes 3 und
des p-Typ-Halbleitersubstrates 1 wie in Fig. 15G gezeigt.
Wenn eine Übertragungsgateelektrode 5 auf der Kanaloberfläche
gebildet ist, wobei ein Übertragungsgateoxidfilm 3 zwischen
den beiden vorgesehen ist, verändern sich die Bänder, wie
in Fig. 15H gezeigt ist. Die Änderung der Bänder tritt auf,
da das Fermi-Niveau EFG der Übertragungsgateelektrode 5
und das Fermi-Niveau EFS des Halbleitersubstrates gleich
werden, so daß ein ausgeglichener Zustand erzeugt wird, und
das Band in der Nähe der Oberfläche des Halbleitersubstrates
1 wird unter dem Effekt des elektrischen Feldes durch die
Übertragungsgateelektrode 5 heruntergebogen. Nach dem Bilden
des Übertragungsgates 5 werden, wie in Fig. 15H gezeigt,
freie Elektronen in die Nachbarschaft der Oberfläche des
Halbleitersubstrates 1 injiziert. Folglich ist die Übertra
gungsgateelektrode 5 in einem Zustand, in dem effektiv ein
positives Potential an sie angelegt ist.
Die n-Typ-Fremdatomdotierung in der Übertragungsgateelektrode
5 kann ebenfalls in die p-Typ-Kanaloberfläche aufgrund der
folgenden Wärmebehandlung diffundieren. Aus diesen Gründen
sinkt Vth, und es kann möglicherweise passieren, daß eine
invertierte Schicht bereits in dem Kanal in einigen Fällen
erzeugt ist. Die oben beschriebenen Bereiche 4, die mit Ionen
implantiert sind, dienen zum Überwinden des Effektes, der
erzeugt ist, indem beim Implantieren von p-Typ-Fremdatomen
Fremdatomionen in die Übertragungsgateelektrode 5 dotiert
werden, damit sicher die gewünschte Vth-Spannung erreicht
wird.
Als nächstes werden unter der Benutzung der Gateelektrode
5 als Maske n-Typ-Fremdatome, wie Phosphorionen und Arsen
ionen vertikal in die Halbleitersubstratoberfläche zum Bilden
von Schichten 6, die mit Ionen vom n-Typ implantiert sind,
implantiert (Fig. 15D). Darauffolgend wird ein isolierender
Film aus Siliziumdioxid oder ähnlichem über der gesamten
Oberfläche des Halbleitersubstrates 1 durch das Niederdruck-
CVD-Verfahren oder durch das CVD-Verfahren bei atmosphäri
schem Druck abgeschieden, diese werden dem anisotropen Ätzen
zum Bilden von Seitenwandabstandsstücken 7 unterworfen (Fig.
15E). Als nächstes werden unter Benutzung der Übertragungs
gateelektrode 5 und der Seitenwandabstandsstücke 7 als Masken
n-Typ-Fremdatome, wie Phosphorionen und Arsenionen senkrecht
in die Oberfläche des Halbleitersubstrates 1 zum Bilden von
Schichten 8 mit n-Typ-Ionenimplantierungen von höherer Kon
zentration als die der Schichten 6 mit Ionenimplantierungen
eingeführt (Fig. 15F). Damit ist nach der Wärmebehandlung
zum Aktivieren der implantierten Fremdatomionen ein Transi
stor vom MOS-Typ mit LDD-Anordnung fertiggestellt.
Während in der oben beschriebenen Ausführungsform ein p-Typ-
Halbleitersubstrat eingesetzt ist, kann ebenfalls ein Sub
strat mit einer p-Wanne oder einem Bereich verwendet werden,
bei dem zumindest nahe der Substratoberfläche Fremdatom
implantierungen vom p-Typ vorgenommen sind. Ebenfalls kann
als Substrat ein n-Typ Halbleitersubstrat oder ein Substrat
mit einer n-Typ-Wanne oder einem Bereich mit Fremdatomimplan
tierungen vom n-Typ mindestens nahe der Oberfläche verwendet
werden. In diesem Fall ist dann die Übertragungsgateelektrode
5 vom p-Typ, die Bereiche 4 mit Ionenimplantierungen zum
Steuern der Schwellenspannung sind vom n-Typ, und Schichten
6 und 8 mit Ionenimplantierungen vom p-Typ werden als Source
gebiet und Draingebiet gebildet.
Da die obige Ausführungsform darauf basiert, daß die Ionen
implantierung nur in eine Richtung senkrecht zu der Ober
fläche des Halbleitersubstrates 1 ausgeführt wird, müssen
die Bereiche 4 mit Ionenimplantierungen zum Steuern der
Schwellenspannung vor dem Bilden der Übertragungsgateelek
trode 5 gebildet werden. Andererseits wird auf die japanische
Offenlegungsschrift 61-2 26 968 Bezug genommen für ein Ver
fahren zum Bilden entsprechender ionenimplantierter Schichten
nach dem Bilden der Übertragungsgateelektrode 5, indem ein
Verfahren zum schrägen Ionenimplantieren angewandt wird.
Wie in den Fig. 16A bis 16D gezeigt ist, werden bei dem
Verfahren zum Herstellen einer MOS-Typ-Halbleitereinrichtung,
das in der genannten Schrift beschrieben ist, unter Benutzung
eines auf einem p-Typ-Halbleitersubstrat 11 gebildeten Feld
oxidfilmes 12 und Gates 14 n-Typ-Bereiche 18 durch Implan
tieren von Phosphorionen mit einer Beschleunigungsspannung
von 20 keV gebildet (Fig. 16A). Darauffolgend werden, indem
Borionen unter Benutzung der Gateelektrode 14 als Maske
unter einem Einfallswinkel von 30° und mit einer Beschleu
nigungsspannung vom 30 keV auf das Substrat gerichtet werden,
p-Typ-Bereiche 19a gebildet (Fig. 16B). Nachdem eine ähn
liche schräge Ionenimplantation von der entgegengesetzten
Seite durchgeführt ist, sind p-Typ-Bereiche 19a und 19b ge
bildet, die insgesamt die Seiten und den Boden der n-Typ-
Bereiche 18 umgeben (Fig. 16C).
Als nächstes wird ein Photolack 20 um das Gate 14 herum ge
bildet, und indem dieser als Maske benutzt wird, werden
Arsenionen mit einer hohen Konzentration implantiert, so
daß n-Typ-Bereiche 21 als Source und Drain gebildet werden
(Fig. 16D).
Schließlich wird ein Siliziumoxidfilm 22 über der gesamten
Oberfläche durch das CVD-Verfahren abgeschieden, Kontakt
löcher werden an vorgeschriebenen Stellen in den entspre
chenden Bereichen von Gate, Source und Drain durch das reak
tive Ionenätzverfahren oder ähnliches gebildet, und Aluminium
wird durch das Sprühverfahren oder das CVD-Verfahren abge
scheiden und bemustert, dann ist die n-Kanal-Halbleiterein
richtung vom MOS-Typ beendet.
Gemäß der obigen Ausführungsform werden entsprechende Schich
ten mit Ionenimplantierungen gebildet, nachdem die Gateelek
trode 14 gebildet ist, da die p-Typ-Bereiche 19a und 19b
durch schräge Ionenimplantierung gebildet werden.
Unter den oben beschriebenen Herstellungsverfahren für Halb
leitereinrichtungen wird bei der ersten Ausführungsform durch
vertikales Implantieren von Ionen über die gesamte Oberfläche
des Halbleitersubstrates vor dem Bilden der Übertragungsgate
elektrode 5 der Bereich 4 mit Ionenimplantierung oder eine
diffundierte Schicht zum Steuern der Schwellenspannung ge
bildet. Folglich ist die Konzentrationsverteilung der p-Typ-
Fremdatomionen ziemlich gleichförmig über den gesamten Kanal
bereich, wie durch die gestrichelte Linie in Fig. 17 gezeigt
ist. Dieses Verhalten ändert sich nicht stark nach der ther
mischen Diffusion, wie durch die zweifach gestrichelte Linie
in Fig. 17 gezeigt ist. Da die Schwellenspannung entsprechend
eines ziemlich durchschnittlichen Wertes des Kanalpotentiales
über dem Kanalbereich bestimmt ist, wird nach Einstellung
einer vorbestimmten Schwellenspannung der mittlere Wert der
Konzentrationsverteilung der zu bildenden Bereiche 4 mit
Ionenimplantierungen entsprechend bestimmt. Bei dem ersten
Beispiel wird die Konzentrationsverteilung in dem Bereich
4 der Ionenimplantierungen in der Nachbarschaft des Kanal
bereiches oder die Verteilung des Kanalpotentiales ziemlich
gleichförmig, und das Kanalpotential in der Nachbarschaft
des Sourcebereiches und des Drainbereiches nimmt einen rela
tiv niedrigen Wert an, der ziemlich dem Potential in dem
mittleren Gebiet des Kanales gleich ist. Folglich wird in
der Nachbarschaft des Source- und Draingebietes auf beiden
Enden des Känalbereiches keine ausreichende Potentialbarriere
gebildet. Daher nimmt die Ausdehnung der Verarmungsschicht
in die Richtung des Halbleitersubstrates in der Nachbarschaft
der Source und des Drains zu. Da die Einrichtung hoch inte
griert ist und die Länge der Übertragungsgateelektrode oder
der effektiven Kanallänge kürzer werden, tritt ein Kurzschluß
zwischen der Source und dem Drain leichter auf, da sich die
Verarmungsschicht ausdehnt, und die Durchbruchsspannung zwi
schen der Source und dem Drain sinkt. Wenn die Konzentration
der Ionen in dem Kanalbereich zum Unterdrücken der Ausdehnung
der Verarmungsschicht erhöht wird, wird die Schwellenspannung
höher als ein gewünschter Wert.
Ebenso steigt die Wahrscheinlichkeit, daß der sogenannte
ALPEN-(Alpha Particle Source/Drain Penetration)-Effekt auf
tritt, bei dem durch radioaktive Isotope, wie Uran oder
Thorium in der Gießharzpackung ausgestrahlte α-Teilchen durch
das Source- und Draingebiet gehen. Aufgrund dieses ALPEN-
Effektes tritt ein sogenannter "soft error" auf, wenn ein
α-Strahl eine Speicherzelle trifft, dadurch wird die Infor
mation einer Speicherzelle zerstört, wodurch eine Fehlfunk
tion auftritt. In dem Fall, in dem die Information "H" ge
speichert ist, bei dem Elektronen nicht in dem Kondensator
einer Speicherzelle gesammelt sind, werden, falls α-Teilchen
diese Speicherzelle treffen, Elektron-Loch-Paare durch den
Stromeffekt durch die Energie der α-Teilchen erzeugt, und
die Elektronen werden in einer Verarmungszone so gesammelt,
daß die Bedingung der Information "L" erreicht wird. Wenn
die α-Teilchen durch die Source und das Drain gehen, werden
Elektron-Loch-Paare entlang des Weges der α-Teilchen erzeugt.
Die Elektron-Loch-Paare werden durch das elektrische Feld
der Verarmungszone zwischen der Source oder dem Drain und
dem Halbleitersubstrat getrennt, und eine neue vorübergehende
Verarmungszone wird entlang des Weges der α-Teilchen erzeugt.
Das Phänomen, daß eine vorübergehende Verarmungsschicht ent
lang des Weges der α-Teilchen erzeugt wird, wird als
′Funneling′-Phänomen (Kanalisierungsphänomen) bezeichnet. Wäh
rend des Betriebes eines Transistors tritt ein vorübergehen
der Durchbruch zwischen der Source und Drain auf, wenn eine
vorübergehende Verarmungszone aufgrund des Funneling-Phäno
mens zwischen den Verarmungszonen in der Nähe der Source
und des Drains erzeugt wird, wodurch ein soft error einer
neuen Art ("L → H" soft error) erzeugt wird.
Wenn bei dem oben beschriebenen ersten Herstellungsverfahren
die Einrichtung hoch-integriert ist, sinkt die Source-/Durch
bruchsspannung, und der soft error tritt wahrscheinlicher
auf, und es besteht das Problem, daß sowohl die anfängliche
Eigenschaft als auch die Langzeitzuverlässigkeit der Einrich
tung verschlechtert wird.
Die p-Typ-Bereiche 19a, 19b, die in der zweiten Ausführungs
form gebildet sind, dienen als Barrieren zum Verhindern eines
Durchbruches an beiden Enden des Kanalbereiches. Diese p-
Typ-Bereiche 19a, 19b werden unabhängig von der Steuerung
der Schwellenspannung des Kanalbereiches gebildet. Daher
ist zusätzlich zu der Erhöhung der Zahl der Schritte beim
Herstellungsverfahren auch die vorbestimmte Schwellenspannung
beeinflußt.
Es ist daher Aufgabe der Erfindung, eine Halbleitereinrich
tung mit Eigenschaften der Source-/Drain-Durchbruchsspannung
oder ähnliches vorzusehen, die nicht sinkt, selbst wenn die
Einrichtung hochintegriert ist. Das soll erreicht werden,
indem eine Hochpotentialbarriere nur in der Nachbarschaft
von Source und Drain an beiden Enden des Kanalbereiches eines
MOS-Typ-Transistors gebildet wird unter Benutzung einer
Fremdatomkonzentrationsverteilung des Bereiches mit Ionen
implantierungen zur Schwellenspannungssteuerung. Weiterhin
soll ein Verfahren zum Herstellen einer Halbleiterspeicher
einrichtung geschaffen werden.
Erfindungsgemäß ist eine Halbleitereinrichtung vorgesehen
mit einem MOS-Typ-Feldeffekttransistor mit einem Halbleiter
substrat mit einem Bereich eines ersten Leitungstypes minde
stens in der Nähe der Oberfläche, einem Source- und Drain
bereich eines zweiten Leitungstypes, die auf beiden Seiten,
links und rechts von dem Kanalbereich gebildet sind, der
dazwischen in der Nähe der Oberfläche von der Oberfläche
des Halbleitersubstrates zu einer vorbestimmten Tiefe vor
gesehen ist, mit einer Übertragungsgateelektrode, die an
einer Position so gebildet ist, daß sie den gesamten Kanal
bereich auf der Oberfläche des Halbleitersubstrates bedeckt,
wobei ein Übertragungsgateisolierfilm zwischen der Gateelek
trode und dem Substrat vorgesehen ist, und mit ionenimplan
tierten Bereichen des ersten Leitungstypes, die mindestens
in der Nachbarschaft des Kanalbereiches zum Steuern der
Schwellenspannung des Kanalbereiches gebildet sind.
Ein Merkmal der Halbleitereinrichtung liegt darin, daß der
ionenimplantierte Bereich zur Schwellensteuerung eine höhere
Fremdatomkonzentrationsverteilung in den Bereichen an sowohl
der linken als auch der rechten Seite näher zu der Source
und dem Drain als in dem zentralen Abschnitt des Kanalberei
ches aufweist.
Gemäß der Halbleitereinrichtung ist die Kanalpotentialvertei
lung in dem Kanalbereich in der Nähe des zentralen Abschnit
tes des Kanalbereiches niedrig und entspricht der Fremdatom
ionenkonzentrationsverteilung, und sie ist deutlich hoch
an beiden Enden. Folglich wird eine Hochpotentialbarriere
an beiden Enden des Kanalbereiches so gebildet, daß die Aus
dehnung der Verarmungsschicht zwischen den Source-Drain
gebieten beschränkt ist. Als Resultat tritt ein Kurzschluß
der Verarmungsschicht zwischen dem Sourcebereich und dem
Drainbereich nicht leicht auf, und die Durchbruchsspannung
zwischen der Source und dem Drain steigt.
Selbst wenn die α-Teilchen in den Source- und Drainbereich
eindringen, ist das Funnelling-Phänomen aufgrund dieser durch
die Hochpotentialbarrieren an beiden Enden des Kanalbereiches
beschränkt, und der zeitweilige Durchbruch zwischen der
Source und dem Drain aufgrund des ALPEN-Effektes wird eben
falls vermieden.
Diese Erfindung ist besonders effektiv anwendbar auf eine
MOS-Typ-LDD-Anordnung mit einem Source-Bereich und einem
Drain-Bereich mit Fremdatomdiffusionsbereichen niedriger
Konzentration des zweiten Leitungstypes, die in der Nachbar
schaft der Abschnitte direkt unter beiden Seiten der Über
tragungsgateelektrode gebildet sind und mit Fremdatomdiffu
sionsbereichen höherer Konzentration außerhalb der Fremdatom
diffusionsbereiche niedriger Konzentration.
Das erfindungsgemäße Herstellungsverfahren für eine Halblei
tereinrichtung ist dadurch gekennzeichnet, daß bei einem
Herstellungsverfahren einer Halbleitereinrichtung mit einem
MOS-Typ-Feldeffekttransistor der oben beschriebenen Anord
nung der Schritt des Bildens der Bereiche mit Ionenimplan
tierungen zur Schwellenspannungssteuerung durchgeführt wird,
indem mindestens die Gateelektrode als Maske benutzt wird,
wobei das Halbleitersubstrat in einer Ebene parallel zu der
Oberfläche rotiert, und wobei Fremdatomionen des ersten Lei
tungstypes in einer schrägen Richtung mit einem vorgegebenen
Neigungswinkel zu der Oberfläche implantiert werden und eine
thermische Behandlung danach angewandt wird.
Das erfindungsgemäße Herstellungsverfahren einer Halbleiter
einrichtung weist, wenn es zur Herstellung eines Transistors
vom MOS-Typ mit einer LDD-Anordnung eingesetzt wird, zusätz
lich zu den obigen Schritten einen Schritt des Bildens von
Seitenwandabstandsstücken auf beiden Seitenwänden der Über
tragungsgateelektrode auf. Der Source-Bereich und der Drain-
Bereich werden durch einen Schritt des Implantierens von
Fremdatomionen des zweiten Leitungstypes unter Benutzung
der Gateelektrode als Maske zum Bilden von Schichten mit
implantierten Fremdatomionen niedriger Konzentration gebil
det. Weiterhin ist ein Schritt des Implantierens von Fremd
atomionen des zweiten Leitungstypes unter Benutzung der Über
tragungsgateelektrode und der Seitenwandabstandsstücke als
Maske, nachdem die Seitenwandabstandsstücke gebildet sind,
zum Bilden von Schichten mit implantierten Fremdatomionen
hoher Konzentration vorgesehen. Weiterhin wird das Implantie
ren von Fremdatomionen des ersten Leitungstypes zum Einstel
len der Schwellenspannung des Kanales zwischen dem Schritt
des Bildens der Schichten mit implantierten Fremdatomionen
niedriger Konzentration und des Schrittes des Bildens der
Seitenwandabstandsstücke durchgeführt, oder es wird zwischen
dem Schritt des Bildens der Schichten mit implantierten
Fremdatomionen hoher Konzentration und des Schrittes der
thermischen Behandlung durchgeführt.
Eine gemäß des obigen Herstellungsverfahrens hergestellte
Halbleitereinrichtung mit den oben beschriebenen Effekten
kann sehr effektiv hergestellt werden.
Die obige Aufgabe wird ebenfalls durch ein erfindungsgemäßes
Herstellungsverfahren für eine Halbleitereinrichtung gelöst,
die dadurch gekennzeichnet ist, daß der Schritt des Bildens
der Bereiche mit implantierten Ionen zur Schwellenspannungs
steuerung durchgeführt wird, indem nacheinander Fremdatome
des ersten Leitungstypes in zwei Richtungen mit einem ge
gebenen Neigungswinkel symmetrisch zu einer Ebene senkrecht
zu der Oberfläche des Halbleitersubstrates implantiert wer
den. Es können Arbeitseffekte bei diesem Herstellungsverfah
ren ähnlich zu dem Fall erzielt werden, in dem die Bereiche
mit implantierten Ionen zur Schwellenspannungssteuerung durch
die Ionenimplantation mit schräger Rotation gebildet wer
den. Bei dieser Ionenimplantation mit fester Neigung schrei
tet die Diffusion rasch vorwärts, wenn eine für die Einrich
tung notwendige thermische Behandlung danach angewandt wird,
da die Fremdatomkonzentrationsverteilung vor dem Diffusions
schritt durch die thermische Behandlung sich scharf ändert,
so daß der Effekt des Bildens einer Potentialbarriere an
beiden Enden des Kanalbereiches verringert wird im Vergleich
mit dem Fall, in dem die Ionenimplantation mit veränderlicher
Neigung durchgeführt wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsbeispielen anhand
der Figuren. Von den Figuren zeigen:
Fig. 1A-1F aufeinanderfolgende Schnittansichten, die
systematisch die Herstellungsschritte gemäß
der ersten Ausführungsform zeigen;
Fig. 2 ein Diagramm, das schematisch das Profil
der ionenimplantierten Schichten in der Nach
barschaft des Kanales des Transistors vom
MOS-Typ mit LDD-Anordnung, der gemäß des
Verfahrens der Ausführungsform nach Fig.
1 gebildet ist, und die entsprechende Fremd
atomionenkonzentrationsverteilung zeigt;
Fig. 3 ein Diagramm, das schematisch das Profil
der ionenimplantierten Schichten in der Nach
barschaft des Kanales des Transistors vom
MOS-Typ mit LDD-Anordnung für den Fall, bei
dem die ionenimplantierten Schichten für
die Schwellenspannungssteuerung gemäß eines
ähnlichen Verfahrens gebildet sind, bei dem
die Neigung der Ionenimplantation fest ist
anstatt daß die Neigung der Ionenimplantation
rotiert, und die entsprechende Fremdatom
ionenkonzentrationsverteilung zeigt;
Fig. 4 ein Diagramm, das die Ionenreichweite und
das System von Koordinaten zum Beschreiben
der Theorie der numerischen Analyse zum Auf
finden der Fremdatomkonzentration in den
entsprechenden Ausführungsformen zeigt;
Fig. 5A-5C Diagramme zum Beschreiben dreier Faktoren
des Effektes des Abschirmens der Übertra
gungsgateelektrode bei dem Ionenimplantieren;
Fig. 6 ein Diagramm zum Beschreiben des Systemes
von Koordinaten bei der Analyse der Ionen
implantation mit Neigungsrotation;
Fig. 7A ein Diagramm der Verteilung der Gewichts
funktion W (X), Wmod (X) unter Berücksichti
gung des Abschattungseffektes und des Durch
dringungseffektes der Übertragungsgateelek
trode, und Fig. 7B ein Diagramm der Vertei
lung der Verteilungsfunktion in die Richtung
der Tiefe P (Z), Pmod (Z) ;
Fig. 8A-8F aufeinanderfolgende Schnittdiagramme, die
systematisch das Herstellungsverfahren nach
einer zweiten Ausführungsform zeigen;
Fig. 9A-9C aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens nach einer dritten Ausführungsform
zeigen;
Fig. 10A-10D aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens nach einer vierten Ausführungsform
zeigen;
Fig. 11A-11D aufeinanderfolgende Schnittansichten, die
systematisch die Grundzüge des Herstellungs
verfahrens nach einer fünften Ausführungs
form zeigen;
Fig. 12A-12D aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens nach einer sechsten Ausführungs
form zeigen;
Fig. 13A-13D aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens nach einer siebenten Ausführungs
form zeigen;
Fig. 14A-14D aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens nach einer achten Ausführungsform
zeigen;
Fig. 15A-15F aufeinanderfolgende Schnittansichten, die
schematisch das Herstellungsverfahren eines
Beispieles zeigen, und
Fig. 15G und 15H Diagramme der Bedingungen der Änderungen
des Energiebandes vor und nach Bilden der
Übertragungsgateelektrode auf der Halblei
tersubstratoberfläche;
Fig. 16A-16D aufeinanderfolgende Schnittansichten, die
schematisch die Grundzüge des Herstellungs
verfahrens eines zweiten Beispieles zeigen;
und
Fig. 17 ein Diagramm, das schematisch ein Profil von
ionenimplantierten Schichten in der Nachbar
schaft des Kanales eines Transistors vom
MOS-Typ mit LDD-Anordnung, der gemäß des
ersten Beispieles gebildet ist, und die
diesem entsprechende Fremdatomionenkonzen
tration zeigt.
Unter Bezugnahme auf die Fig. 1 wird das Herstellungsver
fahren nach einer ersten Ausführungsform beschrieben. Zuerst
wird ein isolierender Übertragungsgatefilm 3 auf einem ein
Element bildenden Gebiet, das von einem Element trennenden
Gebiet 2 umgeben ist, durch das LOCOS-Verfahren auf einem
p-Typ-Halbleitersubstrat 1 gebildet (Fig. 1A). Als nächstes
wird ein Polysiliziumfilm über der gesamten Oberfläche des
isolierenden Übertragungsgatefilmes 3 durch das Niederdruck-
CVD-Verfahren zum Bilden einer Übertragungsgateelektrode 5
durch Photolithographie und reaktives Ionenätzen abgeschieden
(Fig. 1B). Diese Übertragungsgateelektrode 5 kann anstatt,
daß sie aus einer einzelnen Polysiliziumschicht gebildet
ist, auch durch Abscheiden einer Doppelschicht aus einem
wärmefesten Metall, wie Wolfram, Molybdän oder Titan und
Polysilizium durch das Niederdruck-CVD-Verfahren oder das
Sprühverfahren und durch Anwenden der Photolithographie und
des reaktiven Ionenätzens gebildet werden. Sie kann ebenfalls
durch Abscheiden eines silizidierten wärmefesten Metalles,
d. h. eines wärmefesten Metallsilizids, und Anwenden der
Photolithographie und des reaktiven Ionenätzens gebildet
werden.
Fremdatomionen, wie Phosphorionen, werden in die Übertra
gungsgateelektrode 5 zum Erhöhen ihrer Leitfähigkeit dotiert,
und der Leitungstyp wird entgegengesetzt zu dem des Halblei
tersubstrates oder der gleiche wie der des Kanals. Aufgrund
der positiven Differenz der Arbeitsfunktion zwischen der
n-Typ-Übertragungsgateelektrode und des p-Typ-Kanalbereiches
und aufgrund der Phosphorionendiffusion in den Kanal aufgrund
der folgenden Wärmebehandlung nimmt folglich die Schwellen
spannung ab. Es ist daher notwendig, die Schwellenspannung
durch Bilden von ionenimplantierten Bereichen 4 zu erhöhen,
wie weiter unten beschrieben wird.
Als nächstes werden Borionen, die Fremdatomionen vom p-Typ
und damit die gleichen wie die für das Halbleitersubstrat
1 sind, in eine schräge Richtung bei einem vorbestimmten
Neigungswinkel R gegenüber der normalen Richtung über die
gesamte Oberfläche des Halbleitersubstrates 1 implantiert.
Die Ionenimplantation wird in diesem Fall in dem Bereich
der Beschleunigungsspannung von 80 keV bis 180 keV durchge
führt, und die Dosis des Bors beträgt 4×1012/cm2 bis
8×1012/cm2. Zur gleichen Zeit wird das Halbleitersubstrat
1 um eine willkürliche Normalachse der Hauptoberfläche des
Halbleitersubstrates rotiert. Durch diese Ionenimplantation
mit Neigung und Rotation werden die ionenimplantierten
Schichten 4 vom p-Typ zum Steuern der Schwellenspannung ge
bildet (Fig. 1C).
Wenn der Neigungswinkel R der Ionenimplantation kleiner als
ungefähr 10° ist, tritt der sogenannte Channelling-Effekt
ein, bei dem die Ionen ungewöhnlich tief in die Richtung
der Kristallachse eindringen, da sie nur schwach mit den
Atomen wechselwirken; dieses ist nicht bevorzugt. Selbst
wenn der Winkel R größer als ungefähr 10° ist, wenn er jedoch
kleiner als ungefähr 15° ist, wird die Ionenimplantation
in den Abschnitt direkt unter der Übertragungsgateelektrode
5 nicht ausreichend gut ausgeführt, so daß das Steuern der
Schwellenspannung schwierig ist. Wenn der Winkel R ungefähr
60° übersteigt, tritt das Problem auf, daß der Betrag der
Ionenimplantation in den Abschnitt direkt unter der Übertra
gungsgateelektrode 5 so ansteigt, daß die Schwellenspannung
zu hoch wird. Daher wird der Neigungswinkel R der Ionenim
plantation bevorzugt größer als 15° und kleiner als 60° ge
wählt. Üblicherweise ist er größer als 30° und kleiner als
ungefähr 45°.
Danach werden Phosphorionen oder Arsenionen, das sind Fremd
atomionen des n-Types, der den entgegengesetzten Leitungstyp
zu dem des Halbleitersubstrates 1 darstellt, in der Normal
richtung über die gesamte Oberfläche des Halbleitersubstrates
1 implantiert. Somit werden ionenimplantierte Schichten 6
vom n-Typ unter Benutzung der Übertragungsgateelektrode 5
als Maske gebildet (Fig. 1D). Als nächstes wird ein Oxidfilm
aus Siliziumdioxid durch das CVD-Verfahren oder ähnliches
über der gesamten Oberfläche des Halbleitersubstrates 1 ab
geschieden, auf den dann das anisotrope Ätzen so angewandt
wird, daß Seitenwandabstandsstücke 7 gebildet werden.
Als nächstes werden n-Typ-Fremdatomionen, Phosphorionen oder
Arsenionen in die Normalrichtung über die gesamte Oberfläche
des Halbleitersubstrates 1 implantiert. Somit werden ionen
implantierte Schichten 8 vom n-Typ unter Benutzung der Gate
elektrode 5 und der Seitenwandabstandsstücke 7 als Masken
gebildet.
Dabei wird zum Bilden der LDD-Anordnung der Betrag der Ionen
implantation in die ionenimplantierten Schichten 6 so einge
stellt, daß die implantierte Konzentration sehr viel geringer
ist als die der ionenimplantierten Schichten 8.
Dann werden durch Ausführen der Wärmebehandlung die entspre
chenden ionenimplantierten Schichten 6 und 8 zum Bilden von
Fremdatomionendiffusionsschichten aktiviert.
Während bei dieser Ausführungsform ein p-Typ-Halbleitersub
strat 1 als Substrat zum Bilden eines Transistors vom MOS-
Typ mit LDD-Anordnung verwandt wird, kann auch eines, das
mit einer p-Wanne, einem p-Typ-Bereich mit mindestens einer
vorbestimmten Tiefe von der Substratoberfläche an verwendet
werden.
Der Leitungstyp des Substrates ist nicht auf p-Typ be
schränkt, und die ionenimplantierten Schichten 6 und 8 können
als p-Typ in einem n-Typ-Substrat und ionenimplantierten
Schichten 4 gebildet werden.
Die Fremdatomionenkonzentrationsverteilung des Transistors
vom MOS-Typ mit LDD-Anordnung, der wie oben gebildet ist,
ist in Fig. 2 gezeigt.
Das Profil und die Kanalpotentialverteilung der ionenimplan
tierten Bereiche 4 in dem Fall der Anwendung des Implanta
tionsverfahrens mit schrägem Einfall und Rotation kann durch
numerische Analyse berechnet werden, bei der zusätzlich zu
der später zu beschreibenden LSS-Theorie eine Theorie der
vertikalen Ionenimplantation in ein amorphes Ziel, und eine
Gewichtsfunktion benutzt werden, die den Abschattungseffekt
und den Gate-Eindringeffekt der Übertragungsgateelektrode 5
berücksichtigen. Die Fremdatomionenkonzentrationsverteilung
in Fig. 2 zeigt schematisch die Verteilung auf der Kanal
gebietoberfläche aufgrund des berechneten Resultates.
Eine Zusammenfassung der Theorie der numerischen Analyse
zum Erzielen der Fremdatomkonzentrationsverteilung gemäß
Fig. 2 wird im folgenden beschrieben.
Die Verteilung von in das Halbleitersubstrat 1 implantierten
Fremdatomen ist zuerst durch die Dosis, die Beschleunigungs
spannung und die Implantationsrichtung bestimmt. Die Bezie
hung kann hergestellt werden, indem der Mechanismus eines
Stoßes des implantierten Ions und des Zielatomes analysiert
wird. Das Wesen der thermischen Behandlung nach der Implan
tation kann als zweiter Faktor zum Bestimmen der Fremdatom
verteilung eingesetzt werden. Das heißt, die durch den Stoß
mit dem Zielatom bestimmte Verteilung kann durch die Diffu
sion während der thermischen Behandlung verändert werden.
Zuerst wird der erste Anteil ohne die thermische Behandlung
beschrieben. Selbst wenn die Zielsubstanz (Target-Substanz)
kristallin ist, kann sie für den Fall der Ionenimplantation
in zufällige Richtungen zum Verhindern des Channelling-
Effektes als amorph angesehen werden. Daher ist die Theorie
der Ionenimplantation in amorphen Substanzen angewendet.
Die implantierten Ionen dringen in das Substrat von der Sub
stratoberfläche her ein, und dann werden ihre Bewegungsrich
tungen von dem Ort in dem Substrat abgebogen, wie in Fig. 4
gezeigt ist. Die gesamte Länge R des Ortes der Ionen in dem
Substrat wird als Gesamtbereich bezeichnet. Der gesamte
Bereich R stimmt nicht immer mit der Eindringtiefe Rp der
Ionen von der Substratoberfläche überein. Diese Eindringtiefe
Rp ist durch die auf eine Achse senkrecht zu der Substrat
oberfläche projizierte Entfernung bezeichnet oder durch im
Projektionsbereich Rp, wie in Fig. 4 gezeigt ist.
Der Bereich der implantierten Ionen enthält eine Richtungs
komponente Rxy in der xy-Ebene. Diese entsprechenden Bereiche
sind um den mittleren Wert mit einer bestimmten Verteilung
vorhanden, da der Stoß bzw. der Einfall statistisch bzw.
zufällig erfolgt. Lindhard u. a. führten eine Integralglei
chung ein, die die Verteilung dieser Bereiche angibt, wobei
der Ausdruck für die implantierte Ionenverteilung ziemlich
gute Übereinstimmung mit den experimentellen Werten zeigte.
Dieses wird als die LSS-Theorie bezeichnet (siehe zum Bei
spiel "(K.K.) Kogyochosa-kai, Electronics-Zenshu (8) Ion
implantation Technique, Seite 29 bis Seite 40").
Der Ausdruck der dreidimensionalen Konzentrationsverteilung
N (X, Y, Z) der Fremdatomionen, die durch die LSS-Theorie
erhalten ist, wird unten gezeigt.
Als nächstes wird zusätzlich zur obigen LSS-Theorie die
numerische Analyse beschrieben, bei der eine Gewichtsfunktion
im Hinblick auf den Abschattungseffekt und den Gate-Eindring
effekt der Übertragungsgateelektrode 5 eingeführt wird.
Die Implantation mit schrägem Neigungswinkel und Rotation
enthält drei Faktoren, wie in Fig. 5A, 5B und 5C gezeigt
ist. Der erste ist ein Faktor des Abschattens der implantier
ten Ionen an dem Ende der Übertragungsgateelektrode 5 (siehe
Fig. 5A), der hier als der Faktor "A" bezeichnet wird. Der
zweite Faktor ist ein Faktor aufgrund des direkten Eindrin
gens der Ionen von der Halbleitersubstratoberfläche in einen
Abschnitt unter der Übertragungsgateelektrode 5 (siehe Fig.
5B), der im folgenden als der Faktor "B" bezeichnet wird.
Der dritte Faktor beruht auf der Ioneneindringung durch das
Polysiliziumgate 5b an der Seite der Übertragungsgateelek
trode 5 (siehe Fig. 8C), dies wird als der Faktor "C" hier
bezeichnet.
All diese drei Faktoren "A", "B" und "C" wirken zur Reduzie
rung der Zahl von Ionen, die in das Halbleitersubstrat im
plantiert werden, im Vergleich mit dem Fall der Abwesenheit
der Übertragungsgateelektrode 5. Daher kann ihr Effekt mit
dem Konzept der Wahrscheinlichkeit beschrieben werden. In
anderen Worten, das Verhältnis der in das Substrat implan
tierten Ionen in dem Fall, in dem die Übertragungsgateelek
trode 5 tatsächlich existiert, zu der Zahl der in das Halb
leitersubstrat 1 implantierten Ionen in dem Fall, in dem
die Übertragungsgateelektrode 5 nicht existiert, wird ein
geführt. Dieses Verhältnis hängt ziemlich offensichtlich
von dem Abstand von der Übertragungsgateelektrode 5 ab.
Grob gesagt setzt sich die Fremdatomverteilung, die durch
die Ionenimplantation mit Schiefe und Rotation erzeugt
wird, aus zwei Komponenten zusammen. Eine wird von der Halb
leitersubstratoberfläche implantiert, diese enthält die Fak
toren "A" und "B". Die andere wird von der Seite des Poly
siliziumgates implantiert, diese enthält den Faktor "C".
Wenn die Faktoren "A", "B" und "C" als Gewichte genommen
werden, kann die Fremdatomverteilung N (X, Z), die durch
die Implantation mit Schiefe und Rotation erzeugt wird,
wie unten gezeigt dargestellt werden:
N (X, Z) = No cos R [W (X) · P (Z) + Wmod (X) · Pmod (Z)],
wobei: No der eingestrahlte Betrag der Fremdatomionen pro
Einheitsfläche ist,
R der Neigungswinkel der Ionenimplantationsrichtung gegenüber der Vertikalen zu dem Substrat ist,
W (X) die Gewichtsfunktion in die X-Richtung durch die Faktoren "A" und "B" ist,
Wmod (X) die Gewichtsfunktion in die X Richtung durch den Faktor "C" ist,
P (X) die Konzentrationsverteilung in die Z-Richtung für den Fall, daß W (X) = 1,0, Wmod (X) = 0 ist,
Pmod (Z) die Konzentrationsverteilung in die Z-Rich tung für den Fall von W (X) = 0, Wmod (X) = 1,0 ist.
R der Neigungswinkel der Ionenimplantationsrichtung gegenüber der Vertikalen zu dem Substrat ist,
W (X) die Gewichtsfunktion in die X-Richtung durch die Faktoren "A" und "B" ist,
Wmod (X) die Gewichtsfunktion in die X Richtung durch den Faktor "C" ist,
P (X) die Konzentrationsverteilung in die Z-Richtung für den Fall, daß W (X) = 1,0, Wmod (X) = 0 ist,
Pmod (Z) die Konzentrationsverteilung in die Z-Rich tung für den Fall von W (X) = 0, Wmod (X) = 1,0 ist.
Der erste Term in der obigen Gleichung "NocosR W (X) P (Z)"
zeigt eine von der Oberfläche des Halbleitersubstrates im
plantierte Komponente, und der zweite Term "NocosR Wmod (X)
Pmod (Z)" zeigt eine von der Seite des Polysiliziumgates
5b implantierte Komponente.
In diesem System von Koordinaten ist der Ursprung 0 auf der
Halbleitersubstratoberfläche unter der Seite der Übertra
gungsgateelektrode 5 angeordnet, und die X-, Y- und Z-Achse
sind wie in Fig. 6 gezeigt angeordnet.
Als ein spezielles Beispiel für die Verteilung der Gewichts
funktion für R = 45°, Energie der implantierten Ionenstrah
lung Eimp = 42 keV und No = 2,8×1013 cm-2 sind die Resul
tate für die Berechnung von W (X), Wmod (X), P (Z) und
Pmod (Z) in den Fig. 7A und 7B gezeigt.
Aus den wie oben beschrieben erhaltenen Funktionswerten und
der obigen Gleichung für N (X, Y, Z) werden die berechneten
Werte für die Fremdatonionenkonzentrationsverteilung in der
Nachbarschaft der Kanaloberfläche durch die Kurve der ge
strichelten Linie in der Fig. 2 gezeigt.
Das Ionenimplantationsverfahren mit schräger Implantation,
das zum Bilden der p-Typ-Bereiche 19a und 19b in dem zweiten
Beispiel benutzt wurde, kann für die Bildung der ionenim
plantierten Bereiche 4 in den Schritten des Herstellens des
Transistors vom MOS-Typ mit LDD-Anordnung gemäß der obigen
Ausführungsformen anstelle der Implantation mit schrägem
Einfall und Rotation zum Bilden der ionenimplantierten
Bereiche 4 benutzt werden, wodurch ähnliche Effekte wie bei
der obigen Ausführungsform erzielt werden. In Fig. 3 sind
das Profil der ionenimplantierten Bereiche 4, unmittelbar
nachdem die Ionenimplantation beendet ist, und die entspre
chende Fremdatomkonzentrationsverteilung in der Nachbarschaft
der Substratoberfläche für den Fall gezeigt, bei dem die
ionenimplantierten Bereiche 4 in der obigen ersten Ausfüh
rungsform durch das Ionenimplantationsverfahren mit schrägem
Einfall (im folgenden als "Ionenimplantation mit festem Nei
gungswinkel" bezeichnet) gebildet ist, wobei der Einfall
symmetrisch in zwei Richtungen mit einem gegebenen Neigungs
winkel ausgeführt wird und die Übertragungsgateelektrode
5 als Maske benutzt wird. Dieses ist durch gestrichelte Li
nien in Fig. 3 gezeigt. Weiterhin ist die Fremdatomkonzen
trationsverteilung, nachdem die Wärmebehandlung unter Be
dingungen angewandt ist, wie sie für die Einrichtung danach
nötig sind, durch die doppelt gestrichelte Linie in Fig. 3
gezeigt.
Indem die Kurven in den Fig. 2 und 3 verglichen werden,
kann gesehen werden, daß das Fremdatomionenprofil direkt
nach der Beendigung der Ionenimplantation, das durch Ionen
implantation mit schrägem Einfall und Rotation gebildet ist,
die Tendenz hat, daß die p-Typ-Ionenkonzentration in der
Nähe der beiden Enden des Kanales höher ist. Sie variiert
jedoch in geringerem Maße im Vergleich zu der Ionenimplanta
tion mit festem Einfallswinkel, wie aus Fig. 3 zu sehen ist.
Wie bereits in der Beschreibungseinleitung beschrieben ist,
geschieht das aus den folgenden Gründen. Bei der Ionenimplan
tation mit festem Neigungswinkel werden aufgrund der Abschir
mung durch die Übertragungsgateelektrode 5 und der Seiten
wandabstandsstücke 7 die eingestrahlten Ionen, deren Konzen
trationsverteilung in großem Maße an den Kanten des Schattens
variiert, mit dem gleichen Neigungswinkel und für eine feste
Zeitdauer eingestrahlt, so daß die Konzentrationsverteilung
unmittelbar nach Beendigung der Ionenimplantation deutlich
von den Effekten des Schattens beeinflußt werden, so daß
sie stark variiert. Auf der anderen Seite verändern der
Schatten der Abschirmung durch die Übertragungsgateelektrode
5 und die Seitenwandabstandsstücke 7 laufend ihre Position
bei dem Ionenimplantationsverfahren mit schrägem Einfall
und Rotation, da die eingestrahlten Ionen und das Halbleiter
substrat 1 relativ zueinander rotieren. Der Effekt, der auf
der Variation der Fremdatomionenkonzentrationsverteilung
aufgrund des Schattens beruht, wird ausgemittelt und ge
glättet, so daß die Konzentrationsverteilung kleine Varia
tionen aufweist.
Wie oben beschrieben variiert das durch die Ionenimplantation
mit schrägem Einfall und Rotation erzeugte Fremdatomprofil
selbst unmittelbar nach der Ionenimplantation wenig, so daß
es nicht stark durch die danach benötigte thermische Behand
lung beeinflußt wird. Da die Diffusion der Fremdatome durch
die thermische oder Wärmebehandlung proportional zu dem räum
lichen Gradienten des Fremdatomprofiles ist, variiert das
durch die Ionenimplantation mit schrägem Einfall und Rotation
erzeugte Fremdatomprofil nicht so stark bei der Wärmebehand
lung. Dies bedeutet, daß die am besten geeignete Verteilung
des Fremdatomprofiles nach der Wärmebehandlung unter der
Bedingung der Wärmebehandlung realisiert werden kann, die
zum Aufrechterhalten der Eigenschaften einer Einrichtung
nötig sind, wie zum Beispiel die geeignete Wärmebehandlungs
bedingung zum Erzielen der Auffrischeigenschaften in einem
DRAM (Dynamic Random Access Memory) zum Beispiel. Das heißt,
da das durch die Implantation mit schrägem Einfall und Rota
tion gebildete Fremdatomionenprofil nicht so sehr durch die
Diffusion aufgrund der folgenden Wärmebehandlung bei den
am besten geeigneten Bedingungen für die Einrichtung beein
flußt wird, kann das am besten geeignete Fremdatomionenprofil
praktisch unabhängig von den Wärmebehandlungsbedingungen
bestimmt werden.
Andererseits variiert das zum Beispiel durch die Ionenimplan
tation mit festem Neigungswinkel erzeugte Fremdatomprofil
unmittelbar nach der Implantation stark, so daß es deutlich
durch die danach benötigte Wärmebehandlung beeinflußt wird.
Daher ist die Wärmebehandlungsbedingung, die die geeignetste
Verteilung des Fremdatomionenprofiles aufrechterhält, nicht
die am meisten geeignete Bedingung für die Wärmebehandlung
für die Einrichtung in vielen Fällen. Im Gegenteil, wenn
die geeignete Wärmebehandlung für die Einrichtung durchge
führt wird, ist es nicht möglich, das geeignetste Fremdatom
ionenprofil nach der Wärmebehandlung zu erreichen.
Je kleiner die Variation des Fremdatomionenprofiles unmittel
bar nach der Beendigung der Ionenimplantation ist, desto
geeignetere Fremdatomionenprofile unter den meisten geeig
neten Wärmebehandlungsbedingungen für die Einrichtung können
erzielt werden, wie oben beschrieben ist. In diesem Hinblick
kann gesagt werden, daß die Implantation mit schrägem Einfall
und Rotation ein besseres Ionenimplantationsverfahren für
den Einrichtungsentwurf ist als das Implantieren mit festem
Neigungswinkel.
Die Schwellenspannung entspricht praktisch dem mittleren
Wert des Kanalpotentiales über den Kanalbereich. Es wird
im folgenden eine qualitative Zusammenfassung gegeben. Wenn
die p-Typ-Fremdatomionenkonzentration in dem Längenabschnitt
L (in Fig. 2 gezeigt) in der Nachbarschaft des Source-
Bereiches und des Drain-Bereiches höher ist, wird die Schwel
lenspannung in diesem Abschnitt höher, und eine Abnahme der
Driftgeschwindigkeit proportional zu der Beweglichkeit der
Ladungsträger oder der Stärke des elektrischen Feldes auf
grund der Fremdatomstreuung in diesem Abschnitt wird verur
sacht. Folglich wird die Schwellenspannung Vth über den Tran
sistor höher. Somit nimmt durch Verringern der p-Typ-Ionen
konzentration in dem zentralen Abschnitt des Kanals im Ver
gleich zu dem eines herkömmlichen Transistors die Schwellen
spannung in diesem Abschnitt im Gegensatz ab, und die Beweg
lichkeit in diesem Abschnitt nimmt zu. Folglich kann die
Schwellenspannung Vth über den Kanal verringert werden. Wie
oben beschrieben ist die Schwellenspannung Vth über den ge
samten Kanal bestimmt entsprechend dem mittleren Wert der
p-Typ-Fremdatomkonzentration über die gesamte Kanallänge
(die Länge L in Fig. 2).
Wegen der Verteilung des Kanalpotentiales zum Erzielen einer
vorbestimmten Schwellenspannung wird durch Anwenden der
Implantation mit schrägem Einfall und Rotation das Kanal
potential in der Nähe des Source-Bereiches und des Drain-
Bereiches im Vergleich mit dem Implantationsverfahren mit
festem Neigungswinkel größer. Als Resultat bildet dieser
Abschnitt eine Potentialbarriere zum Beschränken der Aus
dehnung der Verarmungsschicht zwischen dem Source-Bereich
und dem Drainbereich, so daß die Durchbruchsspannung zwischen
Source und Drain für den Fall, daß keine Spannung an die
Übertragungsgateelektrode 5 angelegt ist, steigt. Selbst
wenn die α-Teilchen in den Kanalbereich durch den Source-
Bereich und den Drain-Bereich eindringen, kann das
Funnelling-Phänomen des Erzeugens einer Verarmungsschicht
zeitweilig entlang des Eindringweges der α-Teilchen durch
diese Potentialbarriere beschränkt werden. Folglich können
auch der zeitweilige Durchbruch zwischen der Source und dem
Drain aufgrund des ALPEN-Effektes und der soft error aufgrund
des ("L" → "H"-Fehlers) ebenfalls begrenzt werden.
Wie oben beschrieben können gute ursprüngliche Eigenschaften
erzielt werden, indem bei dieser Ausführungsform eine hohe
Potentialbarriere in der Nähe der Source und des Drains an
beiden Enden des Kanalbereiches gebildet werden, selbst wenn
die Einrichtung hochintegriert ist, wobei die effektive
Kanallänge verkürzt wird. Was die vorübergehenden Eigenschaf
ten angeht, kann ebenfalls ein zuverlässiger Betrieb erreicht werden.
Das Herstellungsverfahren der in den Fig. 8A bis 8F ge
zeigten Ausführungsform weist, wie das der in den Fig.
1A bis 1F gezeigten Ausführungsform, die Schritte des Bil
dens eines isolierenden Übertragungsgatefilmes 3 in dem das
Element bildenden Bereich, das durch den das Element iso
lierenden Bereich 2 umgeben ist, auf dem p-Typ-Halbleitersub
strat 1 durch das LOCOS-Verfahren (Fig. 8A) und das Bilden
einer Übertragungsgateelektrode 5 (Fig. 8B) auf.
Im Gegensatz zu der obigen Ausführungsform wird das p-Typ-
Ionenimplantationsgebiet 4 zum Steuern der Schwellenspannung
durch Ionenimplantieren mit schrägem Einfall und Rotation
gebildet, nachdem die Ionenimplantationsschichten 6 und 8
vom n-Typ bei dieser Ausführungsform gebildet sind. Das
heißt, bei dieser Ausführungsform wird ein Seitenwandab
standsstück 7 gebildet (Fig. 8D), nachdem die ionenimplan
tierten Schichten 6 vom n-Typ durch Ionenimplantation mit
schrägem Einfall unter Benutzung der Übertragungsgateelek
trode 5 als Maske (Fig. 8C) gebildet sind.
Als nächstes werden unter Benutzung der Übertragungsgate
elektrode 5 und der Seitenabstandsstücke 7 als Masken ionen
implantierte Schichten 8 vom n-Typ durch vertikale Ionen
implantation gebildet (Fig. 8E). Danach werden ionenimplan
tierte Bereiche 4 vom p-Typ zum Steuern der Schwellenspannung
gebildet (Fig. 8F), wobei das Halbleitersubstrat 1 um die
mittlere Normalachse der Übertragungsgateelektrode 5 rotiert
wird und die Ionenimplantation mit einem vorbestimmten Ein
fallswinkel R durchgeführt wird, wobei die Übertragungsgate
elektrode 5 und die Seitenwandabstandsstücke 7 als Masken
benutzt werden. Danach wird eine Wärmebehandlung zum Diffun
dieren der implantierten Ionen durchgeführt.
Durch das Durchführen der Schritte dieser Ausführungsform
wird praktisch das gleiche Profil der entsprechenden ionen
implantierten Schichten und der Kanalpotentialverteilung
erzielt wie die in Fig. 2 gezeigten.
Bei der oben beschriebenen ersten und zweiten Ausführungsform
ist die Halbleitereinrichtung auf einen Transistor vom MOS-
Typ mit LDD-Anordnung angewandt, aber die Idee kann ebenfalls
auf einen MOS-Typ-Transistor angewendet werden, der keine
LDD-Anordnung aufweist. Es folgt die Beschreibung von Aus
führungsformen für Herstellungsverfahren für MOS-Typ-Tran
sistoren, die andere Anordnungen als die LDD-Anordnung auf
weisen.
Die in den Fig. 9A bis 9C gezeigte Ausführungsform stellt
ein Verfahren zum Herstellen eines Transistors vom MOS-Typ
dar, bei dem keine Seitenwandabstandsstücke an den Seiten
wänden einer Übertragungsgateelektrode 5 gebildet sind. Bei
dieser Ausführungsform wird die Übertragungsgateelektrode
5 durch Photolithographie und reaktives Ionenätzen auf einem
isolierenden Übertragungsgatefilm 3 auf einer p-Typ-Halb
leitersubstratoberfläche 1 (Fig. 9A) gebildet. Als nächstes
wird unter Benutzung dieser Übertragungsgateelektrode 5 als
Maske ein n-Typ-Fremdatomstrahl aus Phosphor oder Arsen senk
recht auf die Substratoberfläche zum Bilden von ionenimplan
tierten Schichten 6 gerichtet, die den Source-Bereich und
den Drain-Bereich (Fig. 9B) darstellen. Als nächstes werden
unter Rotieren des Halbleitersubstrates 1 in einer horizon
talen Ebene p-Typ-Borionen in eine schräge Richtung mit
einem vorbestimmten Neigungswinkel zum Bilden von ionenim
plantierten Bereichen 4 zum Steuern der Schwellenspannung
des Kanalbereiches (Fig. 9C) eingestrahlt.
Auf diese Weise kann das Verfahren ebenfalls auf Schritte
zum Bilden eines Feldeffekttransistors vom MOS-Typ mit einem
einzigen Source-/Drain-Typ angewendet werden.
Bei der in den Fig. 10A bis 10D gezeigten Ausführungsform
wird, wie bei der obigen dritten Ausführungsform, zuerst
die Übertragungsgateelektrode 5 gebildet (Fig. 10A), dann
werden die ionenimplantierten Schichten 6 als Source-Bereich
und Drain-Bereich durch Implantieren von n-Typ-Ionen unter
Benutzung der Übertragungsgateelektrode 5 als Maske gebil
det (Fig. 10B). Bei dieser Ausführungsform werden jedoch
nach Bilden der ionenimplantierten Schichten 6 Seitenwand
abstandsstücke 7 an einer Seitenwand der Übertragungsgate
elektrode 5 gebildet (Fig. 10C), und dann werden ionenim
plantierte Bereiche 4 durch Ionenimplantation unter schrägem
Einfall und mit Rotation gebildet (Fig. 10D). Da bei dieser
Ausführungsform das Seitenwandabstandsstück 7 zur Steuerung
zum Bilden der Schritte für die ionenimplantierten Bereiche
4 verwandt wird, aber nicht zur Bildung von LDD, wird die
Feineinstellung der Konzentrationsverteilung der ionenim
plantierten Bereiche 4 durch Ändern der Seitenwandbreiten
unabhängig von LDD möglich.
Bei der in den Fig. 11A bis 11D gezeigten Ausführungsform
werden nach Bilden einer Übertragungsgateelektrode 5 auf
dem isolierenden Übertragungsgatefilm 3 (Fig. 11A), wobei
dieses als Maske benutzt wird, ionenimplantierte Bereiche
4 durch Ionenimplantation mit schrägem Einfall und Rotation
gebildet (Fig. 11B). Nachdem als nächstes ein Seitenwand
abstandsstück (Fig. 11C) gebildet ist, werden ionenimplan
tierte Schichten 6 durch das vertikale Ionenimplantieren
gebildet. Bei dieser Ausführungsform dient das Seitenwand
abstandsstück 7 zum Ausdehnen der Maskenbreite in dem Fall
des Bildens der ionenimplantierten Schichten 6, da die Dif
fusionsgeschwindigkeit von Phosphor größer ist als die von
Bor.
Bei der in den Fig. 12A bis 12D gezeigten Ausführungsform
werden unmittelbar nachdem die Gateelektrode 5 gebildet ist
(Fig. 12A), Seitenwandabstandsstücke 7 abgeschieden (Fig.
12B), ionenimplantierte Bereiche 4 werden durch Ionenimplan
tation mit schrägem Einfall und Rotation in diesem Zustand
gebildet (Fig. 12C), und dann werden ionenimplantierte Be
reiche 6 durch das vertikale Ionenimplantieren gebildet
(Fig. 12D).
Bei der in den Fig. 13A bis 13D gezeigten Ausführungsform
werden nach Bildung einer ionenimplantierten Schicht 4 durch
Ionenimplantation von Bor bei schrägem Einfall und Rotation
unter der Benutzung einer Übertragungsgateelektrode 5 als
Maske (Fig. 13A) Seitenwandabstandsstücke 7 abgeschieden
(Fig. 13B). Danach werden Phosphorionen durch das vertikale
Ionenimplantieren zum Bilden von ionenimplantierten Schichten
6 von relativ geringer Konzentration implantiert (Fig. 13C),
überdies werden Arsenionen mit einem kleineren thermischen
Diffusionskoeffizienten als der der Phosphorionen durch das
vertikale Ionenimplantieren zum Bilden von ionenimplantierten
Schichten 9 mit einer relativ hohen Konzentration implantiert
(Fig. 13D). Dem liegt die Idee zugrunde, daß die elektrische
Feldintensität in dem Kanalabschnitt durch die doppelten
ionenimplantierten Schichten 6 und 9 verringert wird, die
mit verschiedenen Konzentrationen auf diese Weise gebildet
sind, wodurch der Durchbruch in dem Kanal verhindert
wird. Diese Idee ist ähnlich wie die bei der LDD-Anordnung.
Diese Anordnung wird als Transistor vom MOS-Typ mit doppelt
diffundiertem Drain (DDD) bezeichnet.
Die in den Fig. 14A bis 14D gezeigte achte Ausführungsform
ist die gleiche wie die oben beschriebene siebente Ausfüh
rungsform, indem nämlich das Verfahren zum Bilden eines Tran
sistors vom MOS-Typ mit DDD-Anordnung eingesetzt wird. Bei
dieser Ausführungsform werden nach dem Abscheiden von Seiten
wandabstandsstücken 7 (Fig. 14A) Borionen durch Ionenimplan
tation mit schrägem Einfall und Rotation zum Bilden von
ionenimplantierten Bereichen 4 vom p-Typ implantiert (Fig.
14B). Phosphorionen werden durch vertikales Ionenimplantieren
danach implantiert (Fig. 14C), und Arsenionen werden weiter
hin implantiert (Fig. 14D), so daß eine DDD-Anordnung ge
bildet wird, die die gleiche wie in der siebenten Ausfüh
rungsform ist.
Bei der oben beschriebenen dritten bis achten Ausführungsform
weisen die ionenimplantierten Bereiche 4 zum Einstellen der
Schwellenspannung des Kanales praktisch die gleiche Vertei
lung auf wie bei der ersten Ausführungsform. Folglich wird
die Fremdatomkonzentrationsverteilung, wie sie durch die
zweifach gestrichelte Linie in Fig. 2 gezeigt ist, nach der
Wärmebehandlung erreicht, und die elektrische Barriere wird
gebildet, die Source-Drain-Durchbruchsspannung kann erhöht
werden.
Claims (16)
1. Halbleitereinrichtung mit einem Feldeffekttransistor vom
MOS-Typ, mit:
- - einem Halbleitersubstrat (1) mit einem Bereich des ersten Leitungstypes mindestens in der Nachbarschaft der Ober fläche des Halbleitersubstrates (1);
- - einem Source- und einem Drain-Bereich (6) eines zweiten Leitungstypes, die sowohl an der rechten als auch an der linken Seite eines dazwischen in der Nachbarschaft der Oberfläche des Halbleitersubstrates (1) von der Oberfläche des Halbleitersubstrates (1) bis zu einer gegebenen Tiefe vorgesehenen Kanalbereiches gebildet sind;
- - einer an einer den Kanalbereich auf dem Halbleitersubstrat (1) bedeckenden Stelle gebildeten Übertragungsgateelektrode (5), wobei ein isolierender Gatefilm (3) zwischen der Übertragungsgateelektrode (5) und dem Halbleitersubstrat (1) vorgesehen ist;
- - mindestens in der Nachbarschaft des Kanalbereiches gebil deten ionenimplantierten Bereichen (4) des ersten Leitungs types zum Steuern der Schwellenspannung des Kanalbereiches; dadurch gekennzeichnet,
- - daß die ionenimplantierten Bereiche (4) eine höhere Fremd atomkonzentrationsverteilung sowohl in dem rechten als auch in dem linken Seitenbereich benachbart zu dem Source- bzw. Drain-Bereich (6) als in der Nähe des zentralen Ab schnittes des Kanalbereiches aufweisen.
2. Halbleitereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß ein Seitenwandabstandsstück (7)
auf einer Seitenoberfläche der Übertragungsgateelektrode
(5) gebildet ist und daß der Source- und Drain-Bereich eine
LDD-Anordnung aufweisen mit
in der Nachbarschaft direkt unter sowohl dem linken als auch
dem rechten Seitenende der Übertragungsgateelektrode (5)
gebildeten ionenimplantierten Schichten (6) mit niedriger
Konzentration und
einer außerhalb der ionenimplantierten Schichten (6) gebil
deten ionenimplantierten Schicht (8) hoher Konzentration.
3. Halbleitereinrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die ionenimplantierten Bereiche
(4) durch Implantieren von Fremdatomionen des ersten Lei
tungstypes in eine schräge Richtung mit einem vorbestimmten
Neigungswinkel (R) in Bezug auf die Oberfläche des Halblei
tersubstrates (1) gebildet sind und daß das Halbleitersub
strat (1) dabei in einer Ebene parallel zu dessen Oberfläche
rotiert.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß der erste Leitungstyp der p-Typ
ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß Phosphorionen in die Übertra
gungsgateelektrode (5) implantiert sind.
6. Halbleitereinrichtung nach einem der Ansprüche 2 bis 5,
dadurch gekennzeichnet, daß Phosphorionen oder Arsenionen
in die ionenimplantierten Schichten (6) niedriger Konzentra
tion und in die ionenimplantierten Schichten (8) hoher Kon
zentration implantiert sind.
7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß Borionen in die ionenimplantier
ten Bereiche (4) des ersten Leitungstypes implantiert sind.
8. Halbleitereinrichtung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß die ionenimplantierten Bereiche
(4) durch aufeinanderfolgendes Ionenimplantieren von zwei
Richtungen mit einem gegebenen Neigungswinkel symmetrisch
zu einer Ebene senkrecht zu der Oberfläche des Halbleitersub
strates (1) gebildet sind.
9. Verfahren zum Herstellen einer Halbleitereinrichtung mit
einem Transistor vom MOS-Typ, mit den Schritten:
- - Vorbereiten eines Halbleitersubstrates (1) mit einem Be reich eines ersten Leitungstypes mindestens in der Nähe der Oberfläche des Halbleitersubstrates (1);
- - Bilden eines Source- und eines Drain-Bereiches eines zwei ten Leitungstypes an der linken bzw. rechten Seite eines dazwischen vorgesehenen Kanalbereiches in der Nähe der Oberfläche des Halbleitersubstrates (1) von der Oberfläche des Halbleitersubstrates (1) bis in eine gewisse Tiefe;
- - Bilden einer Übertragungsgateelektrode (5) an einer den Kanalbereich überdeckenden Stelle auf der Oberfläche des Halbleitersubstrates (1) mit einem dazwischen vorgesehenen isolierenden Gatefilm (3); und
- - Bilden von ionenimplantierten Bereichen (4) des ersten Leitungstypes mindestens in der Nähe des Kanalbereiches zum Steuern einer Schwellenspannung des Kanalbereiches; dadurch gekennzeichnet, daß der Schritt des Bildens der ionenimplantierten Bereiche (4) ausgeführt wird durch Implantieren von Ionen in einer schrägen Richtung mit einem vorbestimmten Neigungswinkel (R) in Bezug auf die Oberfläche des Halbleitersubstrates (1), wobei mindestens die Übertragungsgateelektrode (5) als Maske benutzt wird und das Halbleitersubstrat (1) in einer Ebene parallel zu der Oberfläche des Halbleitersubstrates (1) rotiert wird, und danach Anwenden einer Wärmebehandlung zum Aktivieren der ionenimplantierten Bereiche.
10. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 9,
gekennzeichnet durch:
- - Bilden von ionenimplantierten Schichten (6) niedriger Kon zentration durch Implantieren von Fremdatomionen eines zweiten Leitungstypes unter Benutzung der Übertragungsgate elektrode (5) als Maske;
- - Bilden von aus Isolatoren zusammengesetzten Seitenwandab standsstücken (7) an beiden Seitenwänden der Übertragungs gateelektrode (5); und
- - Bilden von ionenimplantierten Schichten (8) hoher Konzen tration durch Implantieren von Fremdatomionen des zweiten Leitungstypes unter Benutzung der Seitenwandabstandsstücke (7) und der Übertragungsgateelektrode (5) als Masken;
- - wobei die ionenimplantierten Bereiche (4) nach dem Bilden der Übertragungsgateelektrode (5) und vor dem Bilden der ionenimplantierten Bereiche (6) niedriger Konzentration oder unmittelbar nach dem Bilden der ionenimplantierten Bereiche (8) hoher Konzentration gebildet werden.
11. Verfahren zum Herstellen einer Halbleitereinrichtung
nach Anspruch 9 oder 10,
dadurch gekennzeichnet, daß der Schritt des Bildens der
ionenimplantierten Bereiche (4) dadurch ausgeführt wird,
daß nacheinander Ionen in zwei Richtungen mit einem vorbe
stimmten Neigungswinkel symmetrisch zu einer Ebene senkrecht
zu der Oberfläche des Halbleitersubstrates (1) implantiert
werden, wobei mindestens die Übertragungsgateelektrode (5)
als Maske benutzt wird.
12. Verfahren zum Herstellen einer Halbleitereinrichtung
nach einem der Ansprüche 9 bis 11,
dadurch gekennzeichnet, daß der erste Leitungstyp der p-Typ
ist und daß der zweite Leitungstyp der n-Typ ist.
13. Verfahren zum Herstellen einer Halbleitereinrichtung
nach einem der Ansprüche 9 bis 12,
dadurch gekennzeichnet, daß bei dem Schritt des Bildens der
Übertragungsgateelektrode (5) auf dem Halbleitersubstrat
(1) eine aus Polysilizium zusammengesetzte Übertragungsgate
elektrode (5) auf einem p-Typ-Halbleitersubstrat oder einer
p-Typ-Wanne gebildet wird, wobei ein Siliziumoxidfilm da
zwischen vorgesehen wird.
14. Verfahren zum Herstellen einer Halbleitereinrichtung
nach einem der Ansprüche 9 bis 13,
dadurch gekennzeichnet, daß Phosphorionen oder Arsenionen
als Fremdatomionen des zweiten Leitungstypes zum Bilden der
entsprechenden ionenimplantierten Schichten (6, 8) mit hoher
oder niedriger Konzentration implantiert werden und
daß Borionen als Fremdatomionen des zweiten Leitungstypes
verwandt werden und in das rotierende Substrat unter einem
vorbestimmten Neigungswinkel (R) implantiert werden.
15. Verfahren zum Herstellen einer Halbleitereinrichtung
nach einem der Ansprüche 9 bis 14,
dadurch gekennzeichnet, daß n-Typ-Fremdatomionen weiterhin
in die Übertragungsgateelektrode (5) implantiert werden.
16. Verfahren zum Herstellen einer Halbleitereinrichtung
nach einem der Ansprüche 9 bis 15,
dadurch gekennzeichnet, daß der Neigungswinkel zum Implantie
ren von Fremdatomionen des ersten Leitungstypes in das rotie
rende Halbleitersubstrat (1) etwa 15° bis etwa 60°, bevorzugt
etwa 30° bis etwa 45° beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27434389 | 1989-10-20 | ||
JP2179213A JP2928342B2 (ja) | 1989-10-20 | 1990-07-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4033309A1 true DE4033309A1 (de) | 1991-05-02 |
DE4033309C2 DE4033309C2 (de) | 1996-01-11 |
Family
ID=26499137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4033309A Expired - Fee Related DE4033309C2 (de) | 1989-10-20 | 1990-10-19 | Halbleitereinrichtung und Herstellungsverfahren dafür |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2928342B2 (de) |
DE (1) | DE4033309C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0631302A2 (de) * | 1993-06-22 | 1994-12-28 | Motorola, Inc. | Verfahren zur Herstellung eines MOSFETs mit P-Kanal |
WO1995027306A1 (en) * | 1994-03-31 | 1995-10-12 | Vlsi Technology, Inc. | Angled lateral pocket implants on p-type semiconductor devices |
EP0720215A1 (de) * | 1994-12-28 | 1996-07-03 | Nec Corporation | Verfahren zur Herstellung eines MOSFETs |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2848757B2 (ja) * | 1993-03-19 | 1999-01-20 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
KR100399291B1 (ko) * | 1997-01-27 | 2004-01-24 | 가부시키가이샤 아드반스트 디스프레이 | 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치 |
JP2011151120A (ja) * | 2010-01-20 | 2011-08-04 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61226968A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | Mos型半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6251216A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-07-05 JP JP2179213A patent/JP2928342B2/ja not_active Expired - Lifetime
- 1990-10-19 DE DE4033309A patent/DE4033309C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61226968A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | Mos型半導体装置の製造方法 |
Non-Patent Citations (7)
Title |
---|
IEDM 89-777 pp. 777-780 * |
IEEE Electron Device Letters, Vol. 9, No. 12, December 1988, S. 641-643 * |
IEEE Electron Device Letters, Vol. 9, No. 6, June 1988, pp. 300-302 * |
IEEE Transactions on Electron Devices, Vol. ED-32,No. 9, September 1985, pp. 1655-1687 * |
IEEE Transactions on Electron Devices, Vol. ED-33,No. 3, March 1986, pp. 317-321 * |
IEEE Transactions on Electron Devices, Vol. ED-34,No. 2, February 1987, pp. 356-359 * |
J. Electrochem. Soc.: SOLID-STATE SCIENCE AND TECHNOLOGY pp. 996-998, 1986 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0631302A2 (de) * | 1993-06-22 | 1994-12-28 | Motorola, Inc. | Verfahren zur Herstellung eines MOSFETs mit P-Kanal |
EP0631302A3 (de) * | 1993-06-22 | 1995-09-20 | Motorola Inc | Verfahren zur Herstellung eines MOSFETs mit P-Kanal. |
WO1995027306A1 (en) * | 1994-03-31 | 1995-10-12 | Vlsi Technology, Inc. | Angled lateral pocket implants on p-type semiconductor devices |
EP0720215A1 (de) * | 1994-12-28 | 1996-07-03 | Nec Corporation | Verfahren zur Herstellung eines MOSFETs |
US5736416A (en) * | 1994-12-28 | 1998-04-07 | Nec Corporation | Fabrication process for MOSFET using oblique rotation ion implantation |
Also Published As
Publication number | Publication date |
---|---|
DE4033309C2 (de) | 1996-01-11 |
JP2928342B2 (ja) | 1999-08-03 |
JPH03204940A (ja) | 1991-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69126156T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen mit Floatinggates | |
DE4213244C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
US5218221A (en) | Semiconductor device and manufacturing method thereof | |
DE69413960T2 (de) | Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung | |
DE69835203T2 (de) | Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten | |
DE69515876T2 (de) | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren | |
DE10051600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur | |
DE10201864A1 (de) | CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben | |
DE69938381T2 (de) | Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD) | |
DE69514307T2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
DE4229574A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
DE3000847A1 (de) | Verfahren zur ausbildung dotierter zonen in einem substrat | |
DE2707652A1 (de) | Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats | |
DE3326534A1 (de) | Schottkybarrieren-mos-bauelemente | |
DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE3935411C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE19964214A1 (de) | Kompensationsbauelement und Verfahren zu dessen Herstellung | |
DE4341516C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
DE102006007096B4 (de) | MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung | |
DE4033309C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE19835891B4 (de) | Verfahren zur Herstellung eines Transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |