DE3930639A1 - Halbleiterspeichervorrichtung - Google Patents

Halbleiterspeichervorrichtung

Info

Publication number
DE3930639A1
DE3930639A1 DE3930639A DE3930639A DE3930639A1 DE 3930639 A1 DE3930639 A1 DE 3930639A1 DE 3930639 A DE3930639 A DE 3930639A DE 3930639 A DE3930639 A DE 3930639A DE 3930639 A1 DE3930639 A1 DE 3930639A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
film
high melting
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3930639A
Other languages
German (de)
English (en)
Other versions
DE3930639C2 (https=
Inventor
Yoshinori Okumura
Takayuki Matsukawa
Ikuo Ogoh
Masao Nagatomo
Hideki Genjo
Atsushi Hachisuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3930639A1 publication Critical patent/DE3930639A1/de
Application granted granted Critical
Publication of DE3930639C2 publication Critical patent/DE3930639C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
DE3930639A 1988-09-14 1989-09-13 Halbleiterspeichervorrichtung Granted DE3930639A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230817A JPH0279463A (ja) 1988-09-14 1988-09-14 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3930639A1 true DE3930639A1 (de) 1990-05-17
DE3930639C2 DE3930639C2 (https=) 1993-01-21

Family

ID=16913743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3930639A Granted DE3930639A1 (de) 1988-09-14 1989-09-13 Halbleiterspeichervorrichtung

Country Status (3)

Country Link
US (1) US5153689A (https=)
JP (1) JPH0279463A (https=)
DE (1) DE3930639A1 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600162A (en) * 1992-08-10 1997-02-04 Siemens Aktiengesellschaft DRAM-type memory cell arrangement on a substrate

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702805B2 (ja) * 1990-07-23 1998-01-26 松下電子工業株式会社 半導体記憶装置
JP2901423B2 (ja) * 1992-08-04 1999-06-07 三菱電機株式会社 電界効果トランジスタの製造方法
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
JP2976842B2 (ja) * 1995-04-20 1999-11-10 日本電気株式会社 半導体記憶装置の製造方法
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
KR100230367B1 (ko) * 1996-08-19 1999-11-15 윤종용 반도체 디바이스의 제조방법
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
KR100532941B1 (ko) * 1999-06-21 2005-12-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4818578B2 (ja) * 2003-08-06 2011-11-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US7366046B2 (en) * 2005-08-16 2008-04-29 Novelics, Llc DRAM density enhancements
JP4887802B2 (ja) * 2006-01-26 2012-02-29 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4658977B2 (ja) * 2007-01-31 2011-03-23 エルピーダメモリ株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304651A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Dynamische halbleiterspeicherzelle mit wahlfreiem zugriff (dram) und verfahren zu ihrer herstellung
JPS59154027A (ja) * 1983-02-21 1984-09-03 Mitsubishi Electric Corp 金属パタ−ンの形成方法
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
US4810619A (en) * 1987-08-12 1989-03-07 General Electric Co. Photolithography over reflective substrates comprising a titanium nitride layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Electronics, August 1982, S. 116-119 *
IBM IDB, Vol. 22, Nr. 12, Mai 1980, S. 5466, 5467 *
IEEE Journal of Solid-State Circuits, Vol. SC-15, Nr. 4, August 1980, S. 661-666 *
IEEE Journal of Solid-State Circuits, Vol. SC-20, Nr. 5, Oktober 1985, S. 903-908 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600162A (en) * 1992-08-10 1997-02-04 Siemens Aktiengesellschaft DRAM-type memory cell arrangement on a substrate

Also Published As

Publication number Publication date
JPH0279463A (ja) 1990-03-20
US5153689A (en) 1992-10-06
DE3930639C2 (https=) 1993-01-21

Similar Documents

Publication Publication Date Title
DE3854421T2 (de) Dynamische Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür.
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE69118737T2 (de) Dynamische Speicheranordnung mit wahlfreiem Zugriff mit Bitleitungen, die im Substrat vergraben sind
DE4109774C2 (https=)
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE4221511C2 (de) Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer
DE4113932A1 (de) Dram mit peripherieschaltung, in der der source-drain-verdrahtungskontakt eines mos-transistors durch eine pad-schicht klein gehalten wird und herstellungsverfahren hierfuer
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE3930639C2 (https=)
DE69133410T2 (de) Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0591769B1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN