DE3922482A1 - Schaltungsanordnung zur wortweisen seriell-parallel-wandlung - Google Patents
Schaltungsanordnung zur wortweisen seriell-parallel-wandlungInfo
- Publication number
- DE3922482A1 DE3922482A1 DE19893922482 DE3922482A DE3922482A1 DE 3922482 A1 DE3922482 A1 DE 3922482A1 DE 19893922482 DE19893922482 DE 19893922482 DE 3922482 A DE3922482 A DE 3922482A DE 3922482 A1 DE3922482 A1 DE 3922482A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- series
- parallel
- circuit
- parallel converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem
Oberbegriff des Patentanspruchs 1.
Eine solche Schaltungsanordnung ist beispielsweise
bekannt aus der DE-A1 35 01 674.
Die dort gezeigte Schaltungsanordnung enthält neben
einem Serien-Parallel-Wandler (70 in Fig. 2) eine
Synchronisierschaltung, die den Serien-Parallel-Wandler
synchronisiert, damit er seine aus aufeinanderfolgenden
n-Bit-Wörtern bestehende Eingangsbitfolge wortweise,
d.h. jeweils ein gesamtes Wort an seinen parallelen
Ausgängen ausgebend, seriell-parallel wandelt. Die
Synchronisierschaltung überprüft anhand der vom
Serien-Parallel-Wandler ausgegebenen Wörter eine
Coderegel, der die aufeinanderfolgend empfangenen
n-Bit-Wörter unterliegen, und verschiebt die
Arbeitstaktphase des Serien-Parallel-Wandlers
beispielsweise um eine Taktperiode des Bittakts der
Eingangs-Bitfolge, gegebenenfalls mehrmals
hintereinander, bis sie keine Codefehler mehr in den vom
Serien-Parallel-Wandler ausgegebenen n-Bit-Bitgruppen
feststellt, was bedeutet, daß diese Bitgruppen
tatsächlich die n-Bit-Wörter sind.
Die bekannte Anordnung synchronisiert also ihren
Serien-Parallel-Wandler, und zwar durch eine
Regelschleife. Die für eine solche Regelung typische
Eigenschaft, daß Schaltungsteile auf ihnen
vorgeschaltete Schaltungsteile zurückwirken, ist
ungünstig, wenn die zusammenwirkenden Schaltungsteile in
unterschiedlicher Technologie, entsprechend der
Geschwindigkeit der in ihnen stattfindenden
Verarbeitung, realisiert werden sollen. Insbesondere ist
hier zu berücksichtigen, daß in neuen
Kommunikationssystemen die Bitfolgefrequenzen der
seriell zu übertragenden Bitfolgen zwischen 150 und 600
Mbit/s liegen oder noch höher sein werden und damit eine
relativ teure TTL- oder ECL- Technologie erfordern.
Andererseits ist es wünschenswert, aus Kostengründen die
Technologie CMOS anwenden zu können.
Es ist daher die Aufgabe der Erfindung, eine
Schaltungsanordnung der eingangs genannten Art
anzugeben, die eine Realisierung von verschiedenen
Schaltungsteilen in unterschiedlicher Technologie eher
als die bekannte Schaltungsanordnung erlaubt.
Die Erfindung wird nun anhand der einzigen Zeichnung
näher erläutert. Diese zeigt im oberen Teil ein
Blockschaltbild der erfindungsgemäßen
Schaltungsanordnung und im unteren Teil die
aufeinanderfolgend an verschiedenen Stellen der
Schaltungsanordnung auftretenden Bitgruppen.
Am Eingang der Schaltungsanordnung erscheint eine
Bitfolge in serieller Form mit einem bestimmten Bittakt,
z.B. 150 Mbit/s. Diese Bitfolge enthält nacheinander
Wörter mit jeweils n, z.B. 8, Bits. Die
Schaltungsanordnung hat die Aufgabe, diese Bitfolge
wortweise seriell-parallel zu wandeln, d.h. so, daß an n
Ausgängen nacheinander die Bits eines ersten Wortes,
dann die eines zweiten Wortes usw. erscheinen, jeweils
in Parallelform. Für das folgende Beispiel wird
durchgehend davon ausgegangen, daß n gleich 8 ist.
Die Schaltungsanordnung enthält einen
Serien-Parallel-Wandler 1, in den die Eingangs-Bitfolge
seriell eingegeben wird. Eine nicht gezeigte Schaltung
zur Taktableitung leitet aus der Eingangs-Bitfolge deren
Bittakt ab und teilt diesen mit einer beliebigen Phase
durch 8. Mit diesem durch 8 geteilten Bittakt als
Arbeitstakt wird der Serien-Parallel-Wandler 1
betrieben. Der Arbeitstakt ist in der Zeichnung mit OC
bezeichnet. Somit setzt der Serien-Parallel-Wandler 1
seine Eingangs-Bitfolge in 8-Bit-Bitgruppen um, die er
im Takt des Arbeitstakts OC nacheinander in Parallelform
an seinen Ausgängen ausgibt.
Da die Taktphase des Arbeitstakts OC des
Serien-Parallel-Wandlers 1 zwar fest, jedoch beliebig
ist und nicht mit der Taktphase des Takts, in dem die
Wortgrenzen der in der Eingangs-Bitfolge enthaltenen
Wörter erscheinen, synchronisiert ist, arbeitet der
Serien-Parallel-Wandler 1 im allgemeinen mit einem
Synchronisationsversatz, so daß die von ihm am Ausgang
ausgegebenen n-Bit-Bitgruppen nicht gleich den
nacheinander in der Eingangs-Bitfolge enthaltenen
n-Bit-Wörtern sind, sondern Bits aus verschiedenen
Wörtern enthalten.
Die Zeichnung zeigt dies in einem Beispiel, wobei
mehrere vom Serien-Parallel-Wandler 1 nacheinander
ausgegebene Bitgruppen B1, B2, B3 jeweils als 8
zusammengehörende Kästchen dargestellt und die zu einem
Wort gehörenden Bits jeweils mit einem bestimmten Muster
symbolisiert sind. In dem gezeigten Beispiel enthält
eine erste Bitgruppe B1 zwei Bits (leere Kästchen),
die als letzte eines Worts W1 empfangen worden sind
und 6 Bits (gepunktete Kästchen) eines darauffolgend
eingegangenen Worts W2. Dessen zwei restliche Bits
sind in einer Bitgruppe B2 enthalten, die eine
Arbeitstaktperiode später an den Ausgängen des
Serien-Parallel-Wandlers 1 erscheint und die als weitere
Bits die sechs ersten Bits eines Worts W3 enthält
(karierte Kästchen). Die zwei restlichen Bits des Worts
W3 sind in einer wiederum eine Arbeitstaktperiode
später erscheinenden Bitgruppe B3 enthalten (karierte
Kästchen) , die als weitere Bits die sechs ersten Bits
(dunkelkarierte Kästchen), eines nächsten Worts W4
enthält. Die Zeitpunkte, zu denen diese Bitgruppen an
den Ausgängen des Serien-Parallel-Wandlers 1 erscheinen,
sind mit t1, t2 und t3 angegeben. Sie liegen, wie
bereits erwähnt, in Abständen von einer Taktperiode des
Arbeitstakts OC des Serien-Parallel-Wandlers 1.
In diesem Beispiel beträgt also der
Synchronisationsversatz 2 Bittaktperioden. (Wäre die
Phase des Arbeitstakts um zwei Bittaktperioden früher,
so enthielten die Bitgruppen B1 bis B3 und die nicht
dargestellten nachfolgenden jeweils sämtliche Bits eines
Wortes).
Erfindungsgemäß wird der Serien-Parallel-Wandler nicht
auf die Wortgrenzen der Eingangs-Bitfolge synchronisiert
(im Gegensatz zu der eingangs genannten bekannten
Anordnung), sondern er behält seinen
Synchronisationsversatz, der 1 bis 7 Bits betragen kann,
bei, und es ist ihm eine Schaltung nachgeschaltet, die,
gesteuert von dem Synchronisationsversatz, dafür sorgt,
daß die in der Eingangs-Bitfolge enthaltenen Bits
wortweise in paralleler Form ausgegeben werden.
Zum Erkennen des Synchronisationsversatzes ist eine
Synchronisierschaltung (2) vorhanden. Diese empfängt den
Arbeitstakt OC des Serien-Parallel-Wandlers und die
Eingangsbitfolge. In hier nicht interessierender Weise
erkennt sie in der Eingangsbitfolge die Wortgrenzen der
aufeinanderfolgenden n-Bit-Wörter, vergleicht die Phase
des durch die Wortgrenzen gegebenen Takts mit der Phase
des Arbeitstakts und stellt fest, daß der Arbeitstakt in
der Phase z.B. um zwei Bitperioden verzögert ist.
Dementsprechend gibt sie ein diesem
Synchronisationsversatz anzeigendes Steuersignal S an
ihrem Ausgang aus.
Die durch dieses Steuersignal gesteuerte Schaltung
könnte irgendeine Speicherschaltung sein, in die die vom
Serien-Parallel-Wandler 1 nacheinander ausgegebenen
n-Bit-Bitgruppen wie B1 bis B3 usw. zur
Zwischenspeicherung eingegeben und, gesteuert
entsprechend dem Synchronisationsversatz, so ausgegeben
werden, daß an 8 parallelen Ausgängen jeweils 8 Bits
eines einzigen Wortes in Parallelform erscheinen.
Als vorteilhafte Ausgestaltung der Erfindung wird statt
eines solchen Speichers eine einfachere Schaltung
angegeben, die in der Zeichnung dargestellt ist. Diese
Schaltung, deren Aufgabe es ist, die vom
Serien-Parallel-Wandler 1 nacheinander ausgegebenen 8
Bit-Bitgruppen B1, B2, B3 usw. so umzuordnen, daß
nacheinander vollständige Wörter in Parallelform
ausgegeben werden, enthält lediglich eine
Verzögerungsschaltung 3, die jede der vom
Serien-Parallel-Wandler nacheinander ausgegebenen
Bitgruppen Bi um eine Taktperiode des Arbeitstakts OC
verzögert an ihren 8 Parallelausgängen 6 ausgibt, ferner
eine Mehrfachleitung 4 (auch Busleitung genannt) aus 8
parallelen Leitungen, die jede vom
Serien-Parallel-Wandler 1 ausgegebene Bitgruppe Bi
ohne Verzögerung in Parallelform bereitstellt, und eine
Auswählschaltung (5), die aus jeder Bitgruppe, die in
Parallelform an den 16 Ausgängen 6 und 4 erscheint,
einen bestimmten Teil, wie noch erläutert wird, als 8
Ausgangsbits ausgibt.
Die Wirkung dieser Schaltung ist in der Zeichnung
veranschaulicht und ist leicht verständlich. Der aus der
Verzögerungsschaltung 3 und den Leitungen 4 und 6
bestehende Schaltungsteil bildet aus jeweils zwei
aufeinanderfolgend vom Serien-Parallel-Wandler 1
ausgegebenen Bitgruppen ein Wort mit der doppelten
Bitanzahl, indem er einer ersten Bitgruppe die Bits
einer zweiten Bitgruppe parallel hinzufügt.
Beispielsweise wird zu einem Zeitpunkt t2 eine
16-Bit-Bitgruppe BB2 gebildet. Diese enthält
nebeneinander die Bits einer Bitgruppe B1, die zu
einem um eine Taktperiode des Arbeitstakts OC früher vom
Serien-Parallel-Wandler 1 ausgegeben wurde, und die Bits
der zum Zeitpunkt t2 ausgegebenen Bitgruppe B2. In
gleicher Weise entstand zu einem Zeitpunkt t1 eine
Bitgruppe BB1, die zusammengesetzt ist aus den Bits
einer eine Taktperiode zuvor aufgetretenen Bitgruppe
B0 und den Bits der zum Zeitpunkt t1 aufgetretenen
Bitgruppe B1, erstere in dem Teil oberhalb der
gestrichelten Trennungslinie als Ausgangsbits der
Verzögerungsschaltung 3, letztere unterhalb der
gestrichelten Trennungslinie als Ausgangsbits des
Serien-Parallel-Wandlers 1, die unverzögert von der
Mehrfach-Leitung 4 ausgegeben werden. Ebenso erscheint
zu einem späteren Zeitpunkt t3 eine Bitgruppe BB3,
zusammengesetzt aus den Bitgruppen B2 und B3, was
keiner weiteren Erläuterung mehr bedarf.
Wie man in der Zeichnung sieht, haben diese Bitgruppen
BBi alle die Eigenschaft, daß sie ein vollständiges
Wort enthalten, dessen Bits nebeneinanderliegen, und daß
dieses Wort in allen Bitgruppen in denselben
Bitpositionen steht, im Beispiel in den Positionen 3 bis
10, von oben nach unten gezählt.
Die nachfolgende Auswählschaltung 5 muß nun nur noch
diejenigen 8 von ihren 16 Eingangsleitungen auf ihre 8
Ausgänge durchschalten, welche in Parallelform die Bits
eines vollständigen Wortes bereitstellen. Im gezeigten
Beispiel sind dies die Leitungen Nr. 3 bis 10, wenn man
die gesamten Leitungen von oben nach unten mit Nummern
von 1 bis 16 numeriert. Werden diese Leitungen zu den
Ausgängen durchgeschaltet, so erscheinen nacheinander zu
Zeitpunkten t1, t2, t3 usw. die Wörter W1, W2,
W3, die in den genannten Bitpositionen in den
Bitgruppen BB1, BB2, BB3 enthalten sind.
Die Auswählschaltung 5 ist eine einfache Gattermatrix
zum Durchschalten von n aus 2n Eingangsleitungen auf n
Ausgangsleitungen. Es ist dies eine 2n × n-Gattermatrix
mit 2n Signaleingängen und n Steuereingängen, in deren
Steuereingänge über eine n Bits breite Busleitung ein
Steuerwort S auf n Steuereingänge eingegeben wird. Im
gezeigten Beispiel ist dies ein Steuerwort, das z.B. an
der dritten Bitposition eine 1 und an allen anderen
Bitpositionen eine 0 hat, und die Gattermatrix
funktioniert so, daß sie beim Anliegen dieses Worts an
ihren Steuereingängen ihre Eingangsleitungen Nr. 3 bis
10 mit ihren acht Ausgangsleitungen verbindet.
Die Gattermatrix verursacht abgesehen von geringen
Gatterlaufzeiten keinerlei Verzögerung der auszugebenden
Wörter, und insgesamt hat die Schaltung den Vorteil, daß
sie sofort, nachdem die Synchronisierschaltung 2 den
Synchronisationsversatz erkannt hat, die
aufeinanderfolgenden Wörter in der richtigen Anordnung
ausgibt. Die Verzögerung um eine Periode des
Arbeitstakts OC, die ein Teil eines Wortes erfährt, bis
der restliche Wortteil zur Verfügung steht, hat keine
nachteilige Wirkung für die weitere Verarbeitung der
parallelisierten Wörter. Auch die Synchronisierschaltung
2 erfordert zum Erzeugen des Steuersignals, nachdem der
Synchronisationsversatz erkannt ist, keinen erheblichen
Aufwand. Es ist eine einfache Logikschaltung, die im
gezeigten Beispiel bei einem Synchronisationsversatz von
zwei Bits ein 8-Bit-Wort ausgibt, das an der dritten
Bitposition eine 1 und sonst nur 0-Bits hat.
Der Teil der Synchronisierschaltung, der in der
Eingangs-Bitfolge die Wortgrenzen erkennt, kann eine
bekannte Schaltung sein, die man zur Wortsynchronisation
üblicherweise verwendet, z.B. eine Schaltung, die ein
Rahmensynchronwort in der Eingangs-Bitfolge erkennt,
wodurch die Wortgrenzen der in dem Rahmen übertragenen
Wörter festgelegt sind.
Es ist nicht Voraussetzung, daß die
Synchronisierschaltung 2 als Eingangssignal die seriell
vorliegende Bitfolge empfängt. Sie kann auch die vom
Serien-Parallel-Wandler 1 ausgegebene Folge von
n-Bit-Bitgruppen auswerten und auf irgendeine hier nicht
naher interessierende Weise darin die Wortgrenzen finden.
Claims (3)
1. Schaltungsanordnung, die eine aus
aufeinanderfolgenden n-Bit-Wörtern bestehende Bitfolge
wortweise seriell-parallel wandelt,
dadurch gekennzeichnet,
daß sie enthält:
- - einen Serien-Parallel-Wandler (1), der mit beliebiger Taktphase die Eingangs-Bitfolge in n-Bit-Bitgruppen (Bi) umsetzt,
- - eine Synchronisierschaltung (2), die die Wortgrenzen der Eingangs-Bitfolge erkennt und durch Vergleich der Wortgrenzen mit der Taktphase des Serien-Parallel-Wandlers (1) ein dessen Synchronisationsversatz anzeigendes Steuersignal (S) erzeugt, und
- - eine Schaltung (3, 4, 5) die, gesteuert von dem Steuersignal (S) die vom Serien-Parallel-Wandler (1) ausgegebenen n-Bit-Bitgruppen (Bi) wortweise umordnet und die darin enthaltenen n-Bit-Wörter (Wi) parallel ausgibt.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Schaltung (3, 4, 5) zum
Umordnen der vom Serien-Parallel-Wandler (1)
ausgegebenen n-Bit-Bitgruppen (Bi) enthält:
- - einen Schaltungsteil (3, 4), der jeweils aus zwei aufeinanderfolgend vom Serien-Parallel-Wandler (1) ausgegebenen n-Bit-Bitgruppen (Bi) eine 2n-Bit-Bitgruppe (BBi) bildet, in der die Bits der zweiten (B2) von zwei aufeinanderfolgend vom Serien-Parallel-Wandler (1) ausgegebenen n-Bit-Bitgruppen (B1, B2) den Bits der ersten (B1) parallel hinzugefügt sind,
- - eine n-aus-2n-Auswählschaltung (5), in die jede 2n-Bit-Bitgruppe (BBi) parallel eingegeben wird und die, gesteuert von dem Steuersignal (S) einen bestimmten Teil von n nebeneinanderliegenden Eingängen auf ihre n Ausgänge durchschaltet.
3. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet, daß der die 2n-Bit-Bitgruppen
(BBi) bildende Schaltungsteil (3, 4) enthält:
- - eine Verzögerungsschaltung (3), die jede in Parallelform vom Serien-Parallel-Wandler (1) ausgegebene n-Bit-Bitgruppe (Bi) um eine Periode des Arbeitstakts (OC) des Serien-Parallel-Wandlers (1) verzögert an n parallelen Ausgängen (6) ausgibt, und
- - eine Mehrfachleitung (4), die jede in Parallelform vom Serien-Parallel-Wandler (1) ausgegebene n-Bit-Bitgruppe (Bi) unverzögert ausgibt, so daß ein an insgesamt 2n Ausgängen (6, 4) des Schaltungsteils (3, 4) eine 2n-Bit-Bitgruppe (BBi) in Parallelform ausgegeben wird, die in einem ersten Teil eine erste und in einem zweiten Teil eine zweite von zwei aufeinanderfolgend vom Serien-Parallel-Wandler (1) in Parallelform ausgegebenen n-Bit-Bitgruppen (Bi) enthält.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893922482 DE3922482A1 (de) | 1989-07-08 | 1989-07-08 | Schaltungsanordnung zur wortweisen seriell-parallel-wandlung |
EP90108732A EP0397144A1 (de) | 1989-05-12 | 1990-05-09 | Schaltungsanordnung zur wortweisen Seriell-Parallel-Wandlung |
HU409690A HUT57963A (en) | 1989-07-08 | 1990-07-05 | Method and circuit arrangement for serial-parallel converting word by word |
CA 2020607 CA2020607A1 (en) | 1989-07-08 | 1990-07-06 | Circuit arrangement for word-by-word serial-to-parallel conversion |
JP17761990A JPH03139020A (ja) | 1989-07-08 | 1990-07-06 | ワードごとの直列並列変換用回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893922482 DE3922482A1 (de) | 1989-07-08 | 1989-07-08 | Schaltungsanordnung zur wortweisen seriell-parallel-wandlung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3922482A1 true DE3922482A1 (de) | 1991-01-17 |
Family
ID=6384553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893922482 Withdrawn DE3922482A1 (de) | 1989-05-12 | 1989-07-08 | Schaltungsanordnung zur wortweisen seriell-parallel-wandlung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH03139020A (de) |
CA (1) | CA2020607A1 (de) |
DE (1) | DE3922482A1 (de) |
HU (1) | HUT57963A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7016346B1 (en) | 1998-12-22 | 2006-03-21 | Switchcore A.B. | Apparatus and method for converting data in serial format to parallel format and vice versa |
-
1989
- 1989-07-08 DE DE19893922482 patent/DE3922482A1/de not_active Withdrawn
-
1990
- 1990-07-05 HU HU409690A patent/HUT57963A/hu unknown
- 1990-07-06 JP JP17761990A patent/JPH03139020A/ja active Pending
- 1990-07-06 CA CA 2020607 patent/CA2020607A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7016346B1 (en) | 1998-12-22 | 2006-03-21 | Switchcore A.B. | Apparatus and method for converting data in serial format to parallel format and vice versa |
Also Published As
Publication number | Publication date |
---|---|
CA2020607A1 (en) | 1991-01-09 |
JPH03139020A (ja) | 1991-06-13 |
HU904096D0 (en) | 1990-12-28 |
HUT57963A (en) | 1991-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2614086B2 (de) | Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen | |
DE2249371C2 (de) | Zeitvielfachvermittlungsanlage | |
EP0514856B1 (de) | Koppelfeld zum Durchschalten von Kanälen | |
DE2655192A1 (de) | Raummultiplex-koppelfeld fuer eine zeitmultiplex-nachrichtenvermittlungsanlage | |
DE2523650C3 (de) | Schaltungsanordnung zum Durchschalten von PCM-Wörtern bzw. Datenwörtern unterschiedlicher Bitfolgefrequenz über ein Koppelnetzwerk mit Multiplexleitungen erster, zweiter und dritter Ordnung | |
DE2514388A1 (de) | Abtastanordnung fuer einen digital- analog-umsetzer | |
DE3843372C2 (de) | Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik | |
EP0397144A1 (de) | Schaltungsanordnung zur wortweisen Seriell-Parallel-Wandlung | |
EP0485022B1 (de) | Schaltungsanordnung zum Entfernen von Stopfbits | |
DE3922482A1 (de) | Schaltungsanordnung zur wortweisen seriell-parallel-wandlung | |
DE2605066C2 (de) | Kanalzuordnungsschaltung zur Herstellung einer Zeitvielfach-Breitbandverbindung | |
DE1762316B1 (de) | Verfahren zur UEbertragung von Daten mit erhoehter Geschwindigkeit und Schaltungsanordnung zur Durchfuehrung des Verfahrens | |
EP0224311B1 (de) | Vermittlungsanlage | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE2512047A1 (de) | Anordnung zur serienparallelwandlung, insbesondere fuer zeitvielfachvermittlungsanlagen | |
DE3435652A1 (de) | Schaltungsanordnung zum erzeugen eines zeitmultiplexsignals | |
DE2430483C3 (de) | Verbindungsnetz für eine automatische elektronische PCM-Vermittlungsstelle | |
EP0062301A2 (de) | Zeichengenerator | |
DE2538912A1 (de) | Verfahren und anordnung zum zeitmultiplexen elektronischen schalten von fernsprechkanaelen | |
DE3331043C2 (de) | ||
DE3206914C2 (de) | Digitale Konferenzschaltung | |
DE2033648C3 (de) | Steuerverfahren und Anordnung zur Durchschaltung von PCM-Kanälen | |
DE2638593C2 (de) | Koppelfeld mit Überlaufkoppelvielfach für eine Fernmelde-, insbesondere Fernsprechvermittlungsanlage | |
DE1762128C3 (de) | Decodervorstufe für ein mehrkanaliges Übertragungssystem | |
DE1291384B (de) | Schaltungsanordnung zur Feststellung einer bestimmten Kanal-Zeitlage aus mehreren Gruppen von Kanal-Zeitlagen in einer Zeitmultiplexvermittlungsstelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |