HUT57963A - Method and circuit arrangement for serial-parallel converting word by word - Google Patents
Method and circuit arrangement for serial-parallel converting word by word Download PDFInfo
- Publication number
- HUT57963A HUT57963A HU409690A HU409690A HUT57963A HU T57963 A HUT57963 A HU T57963A HU 409690 A HU409690 A HU 409690A HU 409690 A HU409690 A HU 409690A HU T57963 A HUT57963 A HU T57963A
- Authority
- HU
- Hungary
- Prior art keywords
- bit
- serial
- input
- parallel
- word
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
A találmány tárgya eljárás szavankénti soros/párhuzamos átalakításra, elsősorban digitális időosztásos információátviteli rendszerekben történő alkalmazáshoz, amelyek során egymást követő n-bites szavakból· lévő bitsorozatot szavanként sorosból párhuzamos formába alakítunk át.
Tárgya továbbá a találmánynak az eljárás foganatosítására szolgáló elrendezés is, amely soros bemenetű soros/párhuzamos
77ο9 átalakítót, párhuzamos kimenettel rendelkező kiválasztó egységet, valamint vezérlő áramkört és órajel generátort tartalmaz .
Szavankénti soros/párhuzamos átalakításra több megoldás ismeretes. így pl. a 3.5ol.674 lajstromszámú NSZK szabadalmi leírás szerinti berendezés az egymást követő n-bites szavakból lévő bitsorozatot soros formából párhuzamos formába alakítja át olymódon, hogy a párhuzamos formában rendelkezésre álló bitcsoportok teljes szavakat alkotnak, nem pedig olyan csoportokat, amelyek különböző szavakhoz tartozó biteket tartalmaznak.
A soros bemenő bitsorozat egy soros/párhuzamos átalakítóra van vezetve, amelynek a kimenetén párhuzamos formában megjelenő szavak egy kódátalakítóra kerülnek.
Ha a soros/párhuzamos átalakító nincs a szóhatárokra szinkronizálva, a kódátalakító kódhibát mutat ki, amely azt jelzi, hogy az átalakító szinkronizálása nem megfelelő, s azt szinkronizálni kell.
A szinkronizáló áramkör úgy szinkronizálja a soros/párhuzamos átalakító működését, hogy az a bemenetére érkező, egymást követő n-bites szavakból álló bitsorozatot szavanként alakítja át, azaz mindig egy-egy teljes szót továbbít a párhuzamos kimeneteken.
• · · ·
-3A soros/párhuzamos átalakító által továbbított szavak alapján a szinkronizáló áramkör egy, az egymást követő nbites szavakat jellemző kódot ellenőriz, és késlelteti a soros/párhuzamos átalakító műveleti órajelét - akár egymás után többször is - a beérkező bitsorozatban egy bitnek megfelelő ütemidővel mindaddig, míg végül nem talál kódhibát a soros/párhuzamos átalakító által továbbított bitcsoportban, ami azt jelenti, hogy ezek a bitcsoportok valóban n-bites szavak.
A fentiekben ismertetett kapcsolási elrendezés tehát a soros/párhuzamos átalakítót visszacsatolással szinkronizálja. Az ilyen típusú szabályozásnak az a tulajdonsága, hogy részáramkörök velük sorba kapcsolt részáramkörökre hatnak vissza. A soros/párhuzamos átalakító n-szer nagyobb nűveleti sebességet igényel, mint a kódátalakító és az azt követő elemek.
Az egyes alkatrészek gyártástechnológiaja célszerűen a műveleti sebességhez igazodik, így pl. a soros/párhuzamos átalakítót a viszonylag drága TTL vagy ECL technológiával kell előállítani, míg a kódátalakító és az azt követő elemek a lényegesen olcsóbb CMOS technológiával készülhetnek.
A megoldás hátránya, hogy jelentős problémát okoznak az eltérő technológiával készült alkotóelemek, mivel egy kisebb műveleti sebességgel dolgozó áramkörből származó vezérlő jel csak nagy nehézségek árán használható fel egy nagyobb műveleti sebességű áramkörben.
-4A találmány célja az ismert megoldások hátrányait kiküszöbölő olyan eljárás és kapcsolási elrendezés létrehozása, amely nagyobb mértékben teszi lehetővé a különböző technológiákkal készült részáramkörök összekapcsolását.
A találmányi gondolat alapja az a felismerés, hogy a célkitűzésnek megfelelő eljárás és kapcsolási elrendezés létrehozása, amely nagyobb mértékben teszi lehetővé a különböző technológiákkal készült részáramkörök összekapcsolását.
A találmányi gondolat alapja az a felismerés, hogy a célkitűzésnek megfelelő eljárást és kapcsolási elrendezést hozhatunk létre, ha az ismert megoldások szerinti visszacsatolásos szabályozás helyett a visszacsatolást kiküszöbölve, a jelfolyam irányát követő vezérlést alkalmazunk.
A kitűzött célnak megfelelően a találmány szerinti eljárás szavankénti soros/párhuzamos átalakításra, elsősorban digitális időosztásos információátviteli rendszerekben történő alkalmazáshoz, - amelynek során egymást követő n-bites szavakból lévő bitsorozatot szavanként sorosból párhuzamosba formába alakítunk át, - azon alapul, hogy a bemeneti soros bitsorozatot soros/párhuzamos átalakító segítségével tetszőleges fázishelyzetű órajel alkalmazása mellett n-tagű bitcsoportokká alakítjuk át, eközben szinkronizáló áramkör segítségével megállapítjuk a bemeneti bitsorozatokban az n-bites szavak határait, majd ezen határokat a soros/párhuzamos átalakító órajelének fázishelyzetével hasonlítjuk össze és a • ·
-5megállapított szinronizációs késés alapján vezérlő jelet állítunk elő, ezután a vezérlő jel tartalmával kiválasztó egység útján a soros/párhuzamos átalakítóból érkező n-tagú bitcsoportokat átrendezzük, végül pedig az ilymódon előállított n-bites szavakat párhuzamos formában továbbítjuk.
A találmány további ismérve lehet, hogy az π-tagú bitcsoportok átrendezése során minden két, egymást követő n-tagú bitcsoportból egy 2n-tagú bitcsoportot hozunk létre, amelyekben a két egymást követő n-tagú bitcsoport közül a második n-tagú bitcsoport bitjeit párhuzamosan az első n-tagú bitcsoport bitjeihez tesszük hozzá.
Egy célszerű foganatosítási módnál a 2n-tagú bitcsoport előállításához az egyes n-tagú bitcsoportokat késleltető áramkör segítségével a soros/párhuzamos átalakító órajelének periódusidejével késleltetjük.
Egy további foganatosítási módnál a 2n-tagú bitcsoport előállításához minden időpillanatban egyrészt a soros/párhuzamos átalakító n-tagú bitcsoportját, másrészt késleltető áramkör kimenetén megjelenő n-tagú bitcsoportot használjuk fel.
Bármely foganatosítási mód esetén az n-bites szavakat kapu-mátrix útján a 2n-tagú bitcsoportok átrendezésével állítjuk elő.
A találmány szerinti kapcsolási elrendezés szavankénti soros/párhuzamos átalakításra, elsősorban digitális időosztásos információátviteli rendszerekben történő alkalmazáshoz,
-6- amely soros bemenetű soros/párhuzamos átalakítót, párhuzamos kimenettel rendelkező kiválasztó egységet, valamint vezérlő áramkört és órajel generátort tartalmaz, - olymódon van kialakítva, hogy a soros/párhuzamos átalakító párhuzamos kimenete a kiválasztó egység bemenetére van kapcsolva, a vezérlő egységet szinkronizáló áramkör képezi, amelynek bemeneté a soros/párhuzamos átalakítóhoz, kimenete pedig a kiválasztó egység vezérlő bemenetéhez van kötve.
A találmány további ismérve lehet, hogy a kiválasztó egységet kiválasztó átmeneti tároló képezi.
Egy másik kiviteli alaknál a kiválasztó egység kapu-mátrixot és késleltető áramkört tartalmaz, a kiválasztó egység bemenete egyrészt a késleltető áramkör bemenetéhez, másrészt a kapu-mátrix másik bemenetéhez van csatlakoztatva, a késleltető áramkör kimenete a kapu-mátrix első bemenetéhez van kapcsolva, a kapu-mátrix vezérlő bemenete a kiválasztó egység vezérlő bemenetére van kötve, a kiválasztó egység kimenetét pedig a kapu-mátrix kimenete képezi.
Egy további kiviteli alaknál a szinkronizáló áramkör bemenete a soros/párhuzamos átalakító soros bemenetéhez van csatlakoztatva.
Bármely kiviteli alaknál a szinkronizáló áramkör órajel bemenete, a soros/párhuzamos átalakító órajel bemenete és a • «
-7késleltető áramkör órajel bemenete órajel vezeték útján van egymással és az órajel generátorral összekapcsolva.
A találmány szerinti eljárás és kapcsolási elrendezés leglényegesebb előnyös tulajdonsága, hogy lehetővé teszi különböző technológiával készült kapcsolási elemek egyszerű módon történő egymáshoz kapcsolását, miáltal a találmányt alkalmazó berendezés alkalmassá válik igen nagy frekvenciájú, pl. 600 Mbit/sec soros jelsorozatok feldolgozására.
A találmányt kiviteli példa kapcsán, rajzok alapján ismertetjük részletesebben. A mellékelt rajzokon az
1. ábra a találmány szerinti kapcsolási elrendezés egy lehetséges kiviteli alakjának blokkbázlata, a
2. ábra az 1. ábra szerinti kiviteli alak egy lehetséges megvalósítási változata.
Az 1. ábrán a találmány szerinti kapcsolási elrendezés egy lehetséges kiviteli alakjának blokkvázlatát tüntettük fel. A kapcsolási elrendezés fő alkotó elemei az 1 soros/párhuzamos átalakító, a 2 szinkronizáló áramkör, valamint a 3 kiválasztó egység és a 4 órajel generátor.
A kapcsolási elrendezés bemenetét az 1 soros/párhuzamos átalakító 11 soros bemenete képezi. Az 1 soros/párhuzamos átalakító 12 párhuzamos kimenetei a 3 kiválasztó egység - amelyet ezen kiviteli alaknál a 34 kiválasztó átmeneti tároló alkot 31 bemenetelhez csatlakoznak.
·· » • * · · · • · « ·· • · · · · · • ♦ ···· ·· ··
-8Αζ 1 soros/párhuzamos átalakítóhoz kapcsolódik a 2 szinkronizáló áramkör 21 bemenete. A 2 szinkronizáló áramkör 22 vezérlő kimenete a 3 kiválasztó egység 33 vezérlő bemenetéhez van kötve.
A k órajel generátor a 41 órajel vezetékek útján csatlakozik az 1 soros/párhuzamos átalakító 13 órajel bemenetéhez, a 2 szinkronizáló áramkör 23 órajel bemenetéhez, valamint a 3 kiválasztó egység 37 órajel bemenetéhez.
A kapcsolási elrendezés kimenetét a 3 kiválasztó egységet alkotó 34 kiválasztó átmeneti tároló 32 kimenetei képezik.
A 2. ábrán az 1. ábra szerinti kiviteli alak egy lehetséges megvalósítási változatát szemléltettük. Ennél a kiviteli alaknál a 3 kiválasztott egységet a 35 kapu-mátrix és a 36 késleltető áramkör alkotja.
Az 1 soros/párhuzamos átalakító 12 párhuzamos kimenetei egyrészt a 36 késleltető áramkör 361 bementeire, másrészt a 35 kapu-mátrix 352 második bemenetelre csatlakoznak.
A 36 késleltető áramkör 362 kimenetei a 35 kapu-mátrix 351 első bemenetelhez kapcsolódnak. A 35 kapu-mátrix 354 vezérlő bemenetel alkotják a 3 kiválasztó egység 33 vezérlő bemenetét.
A 3 kiválasztó egység 37 órajel bemenetét a 36 késleltető áramkör 363 órajel bemenete képezi, míg a kapcsolási elrendezés kimenetét a 35 kapu-mátrix 353 kimenete alkotja.
-9A fentiekben ismertetett kapcsolási elrendezés a találmány szerinti eljárást az alábbiak szerint valósítja meg: A kapcsolási elrendezés 11 soros bemenetére soros bitsorozat érkezik pl. 15o Mbit/sec frekvenciával. Ez a bitsorozat egymást követő szavakból áll, amelyek mindegyike n bit - pl. 8 bit - hosszúságú.
A kapcsolási elrendezés feladata a bitsorozat soros/párhuzamos átalakítása szavanként, azaz olymódon, hogy az nszámú kimeneten először az első szó bitjei, majd a másodiké és így tovább jelenjenek meg egymást követően mindig párhuzamos formában. Jelen példánkban n értékét mindig 8-nak vesszük.
A 11 soros bemeneten érkező bitsorozatokat az 1 soros/pár huzamos átalakító 8-bites csoportokra bontja, amelyeket egymást követően párhuzamos formában továbbít a 12 kiementein az OC órajel ütemidejének megfelelően. A 4 órajel generátor által szolgáltatott OC órajel frekvenciája a beérkező bitsorozatok bitfrekvenciájának nyolcada.
Mivel az 1 soros/párhuzamos átalakító OC órajelének fáziseltolása jóllehet állandó, de tetszőleges értékű és nincs szinkronizálva a beérkező bitsorozatban a szóhatároknak megfelelő ütemmel, az 1 soros/párhuzamos átalakító általában késleltetéssel működik úgy, hogy a 12 párhuzamos kimenetein megjelenő n-bit hosszúságú bitcsoportok nem egyeznek meg a ·«· · * · ·· ♦ · · · « «
-Ιο11 soros bemenetre érkező bitsorozatban egymást követő nbites szavakkal, hanem különböző szavakhoz tartozó biteket tartalmaznak.
A 2. ábra a fentieket egy példán mutatja be, aholis az 1 soros/párhuzamos átalakító által egymás után továbbított ®i’ ®i+l’ ®i+2 bitcsoportokat nyolc-nyolc összekapcsolt négy zet jelöli és az azonos szavakhoz tartozó négyzetek azonos mintázatúak.
A felrajzolt példában a EL jelű első bitcsoport a l/L szó két utolsó bitjét (üres négyzetek) és az azt követő szó hat bitjét (ferdén vonalkázott négyzetek) tartalmazza. A szó két maradék bitjét a csoport tartalmazza az 1 soros/párhuzamos átalakító 12 párhuzamos kimenetein egy műveleti órajel-ütemidővel később jelenik meg, és amely még a W^+2 szó első hat bitjét is magában foglalja (ez utóbbiakat kockás mintázatú négyzetek jelölik).
A szó két maradék bitjét viszont a B^+2 csoport tartalmazza (kockás négyzetek), amely ismét csak egy műveleti órajel-ütemidővel később jelenik meg és amely tartalmazza a következő + szó első hat bitjét is.
Azokat az időpontokat, amikor a fenti bitcsoportok megjelennek az 1 soros/párhuzamos átalakító 12 párhuzamos kimenetein, a 2. ábrán t^, t^ + ·^, ^i+2 jelöli. Mint említettük,
-11ezek az időpontok az 1 soros/párhuzamos átalakító OC órajelének egy-egy ütemidejével követik egymást.
Ebben az esetben a szinkronizációs késleltetés két bit ütemidőnek felel meg. (Megjegyezzük, hogy ha az OC órajel fázisban két bit ütemidőnek megfelelő korábban jelenne meg, a bitcsoportok nem egy-egy szó egymást követő, azaz összes
| bitjét | tartalmaznák, hanem kevert biteket.) |
| A | találmány szerint az 1 soros/párhuzamos átalakító mű |
| ködése | nincs szinkronizálva a beérkező bitsorozatok szóhatá |
| raival. | , hanem megőrzi saját 1-7 bitnek megfelelő szinkroni- |
| zációs | késleltetését, és az 1 soros/párhuzamos átalakítóhoz |
egy olyan áramkör csatlakozik, amely a szinkronizációs késleltetés által vezérelve lehetővé teszi, hogy a bemenetre érkező bitsorozat bitjei már szavanként kerüljenek párhuzamos formában továbbításra.
A szinkronizációs késleltetést a 2 szinkronizáló áramkör érzékeli, amelynek 21 bemenete össze van kapcsolva az 1 soros/párhuzamos átalakító 11 soros bemenetével.
Ilymódon a 2 szinkronizáló áramkör megkapja a bemeneti bitsorozatot, valamint az 1 soros/párhuzamos átalakító OC órajelét. Ezen jelekből önmagában ismert módon megállapítja, hogy az OC órajel fázisban pl. két bit ütemidővel késik Ennek megfelelően a 2 szinkronizáló áramkör a 22 vezérlő kimenetén a fenti késést jelző S vezérlő jelet bocsát ki.
-12··· ·· ···* • ·« • « · · • * · ·
Az S vezérlő jellel vezérelt 3 kiválasztó egység bármilyen tároló lehet, amelyben az 1 soros/párhuzamos átalakító által egymást követően kibocsátott n-bites csoportok, azaz stb. átmeneti tárolásra beérkeznek, majd a szinkronizációs késleltetésnek megfelelően vezérelve olymódon kerülnek továbbításra, hogy a 32 kimenet nyolc vezetékének mindegyikén egy szó egy-egy, összesen nyolc bitje jelenik meg, azaz maga a W^...W^+2 szó párhuzamos formában.
A 2. ábra szerinti kiviteli alak egy egyszerűbb megvalósítási változatot tüntet fel. Ez a kiviteli alak három fő részt tartalmaz, úgymint a 36 késleltető áramkört, amely az 1 soros/párhuzamos átalakító által egymást követően továbbított minden egyes n-tagú bitcsoportot az OC órajel egy ütemidejével késleltet, és amely a 362 nyolc párhuzamos kimenettel rendelkezik, továbbá a 35 kapu-mátrixot, amely a 351 első bemenetén és a 352 második bemenetén párhuzamos formában megjelenő összesen tizenhat bit közül végülis nyolcat továbbít, valamint a 362 második bemenetet a 36 késleltető áramkör 361 bemenetéivel összekötő buszt.
A 35 kapu-mátrix 351 első bemenetén és 352 második bemenetén együttesen a 2n-tagú bitcsoport jön létre olymódon, hogy minden időpillanatban a 36 késleltető áramkör 361 bemenetén lévő bitcsoport bitjeihez hozzáadjuk a 362 kimeneten megjelenő bitjeit.
·*· · 4 · ·« • * « * * * *· ···« · ·«
-13Vegyük pl. hogy a t^ + ^ időpontban létrejön a EL 2n-tagú bitcsoport. Ez egymás mellett tartalmazza a B^ ntagű bitcsoport bitjeit, amelyeket az 1 soros/párhuzamos átalakító egy OC órajel ütemidővel előbb továbbított, és a t|+j időpontban továbbított B^^ n-tagú bitcsoport bitjeit
Hasonlóképpen a t^ időpontban létrejött a B^_^ 2ntagú bitcsoport, amelyet az OC órajel ütemidővel előbb továbbított n-tagú bitcsoport bitjei alkotnak. Az előbbieket a 2. ábrán a szaggatott vonal fölötti rész jelöli, ezek a 36 késleltető áramkörtől származó bitek. Az utóbbiakat a szaggatott vonal alatti rész mutatja, ezek az 1 soros/párhu zamos átalakítótól késleltetés nélkül érkező bitek.
Ugyanígy létrejön a későbbi t^ + 2 későbbi időpontban a
2n-tagú bitcsoport, amelyeket a és a B|+2 ntagú bitcsoport bitjei alkotnak az előzőeknek megfelelően.
Amint az a 2.
ábráról látható, minden B^ 2n-tagú bitcsoport azzal a tulajdonsággal rendelkezik, hogy tártál máz egy-egy teljes lal· n-bites szót, amelynek bitjei egymás helyezkednek el, és a szavak mindegyik csoportban azonos pozíciót foglalnak el, pl. az adott esetben az egy szóhoz tartozó bitek a 3-lo helyen található, felülről lefelé szá molva.
A 35 kapu-mátrixnak ezek után az a feladata, hogy a nyolc bites 353 kimenetére a tizenhat bites 351 első és
-14*«· « · · «· • * · · · · • · ···* »· ·<
352 második bemenetel közül azt a nyolcat kapcsolja, amelyek egy teljes szó bitjeit adják párhuzamos formában.
Jelen példánkban ezek a 3-lo bemenetek, ha a bemeneteket felülről lefelé 1-től 16-ig számozzuk. Ha ezek a bemene tek kerülnek a kimenetekre, úgy ott a t^, ti+1, t^ + 2 időpontokban egymást követően a Vb, W^ + 2 szavak jelennek meg, amelyeket a Bi,t+1’ Bi + 1 i + 2 2n-'ta9Ú bitcsoportok fent említett bitpoziciókon tartalmaztak.
A 35 kapu-mátrix egy olyan áramkör, amely 2n számú bemenetből n számút kapcsol az n számú kimenetre. A mátrix tehát 2nxn kaput tartalmaz, 2n jelbemenettel és n vezérlő bemenettel rendelkezik, a vezérlő bemenetekre az S vezérlő jelet egy n vonalat tartalmazó párhuzamos busz kapcsolja rá.
Jelen példánkban az S vezérlő jel harmadik bitje 1, az összes többi bitje pedig 0, így a 35 kapu-mátrix úgy működik, hogy ha ez a szó megjelenik a 354 vezérlő bemeneteken, a 35 kapu-mátrix a 3-lo jelbemenetet kapcsolja a 353 kimenetekre.
Eltekintve a kapuk működéséből adódó csekély késleltetéstől a 35 kapu-mátrix nem okoz a VL szavak továbbításában késleltetést és azonnal a helyes sorrendben továbbítja az egymást követő szavakat, amint a 2 szinkronizáló áramkör megállapította a szinkronizációs késést.
Annak a ténynek, hogy a szavak egyik része a másik részhez képest egy 0C órajel ütemidővel késleltetve kerül • Λ • · ·»
-15továbbításra , nincs káros kihatása a párhuzamos formába átalakított szavak további feldolgozására.
A 2 szinkronizáló áramkörnek sem jelent számottevő problémát az S vezérlő jel előállítása a szinkronizáciős késés megállapítása után. Ez egy egyszerű logikai áramkör, amely példánkban, ahol is a szinkronizáciős késés két bit ütemidőnek felel meg, egy olyan nyolc-bites jelet állít elő, amelynek harmadik bitje 1, és minden más bitje 0.
A 2 szinkronizáló áramkör azon része, amely a bemeneti bitsorozatban meghatározza a szóhatárokat önmagában ismert áramkör lehet, pl. egy olyan áramkör, amely a bemeneti bitsorozatban felismer egy adott jelcsoportot és ennek megfelelően az adott jelcsoporttal megegyező hosszúságú csoportokat kezeli szavakként.
Nem követelmény, hogy a 2 szinkronizáló áramkör bemenő jele maga a soros bitsorozat legyen. A 2 szinkronizáló áramkör vizsgálhatja az 1 soros/párhuzamos átalakító által továbbított n-tagú bitcsoportokat is, amelyekben a szóhatárokat tetszőleges módszerrel határozhatja meg.
A találmány szerinti eljárás és kapcsolási elrendezés cél szerűen alkalmazható minden olyan esetben, ahol viszonylag magas bitfrekvenciájú sorosan továbbított jelsorozatokat kell párhuzamos jelsorozatokká átalakítani.
Claims (9)
- SZABADALMI IGÉNYPONTOK1. Eljárás szavankénti soros/párhuzamos átalakításra, elsősorban digitális időosztásos információátviteli rendszerekben történő alkalmazáshoz, amelynek során egymás követő π-bites szavakból lévő bitsorozatot szavanként sorosból párhuzamos formába alakítunk át, azzal jellemezve , hogy a bemeneti soros bitsorozatot soros/párhuzamos átalakító/1/ segítségével tetszőleges fázishelyzetű órajel alkalmazása mellett π-tagú bitcsoportokká/B^/ alakítjuk át, eközben szinkronizáló áramkör/2/ segítségével megállapítjuk a bemeneti bitsorozatokban az n-bites szavak/W^/ határait, majd ezen határokat a soros/párhuzamos átalakító/1/ órajelének /OC/ gázishelyzetével hasonlítjuk össze, és a megállapított szinkronizációs késés alapján vezérlő jelet/S/ állítunk elő, ezután a vezérlő jel/S/ tartalmával kiválasztó egység/3/ útján a soros/párhuzamos átalakítóból/1/ érkező n-tagú bitcsoportokat/B^/ átrendezzük, végül pedig az ilymódon előállított n-bites szavakat/W^/ párhuzamos formában továbbítjuk.
- 2. Az 1. igénypont szerinti eljárás, azzal jelle- mezve , hogy az n-tagú bitcsoportok/B^/ átrendezése során minden két, egymást követő n-tagú bitcsoportból/B^, + egy 2n-tagú bitcsoportot/B^ + hozunk létre, amelyekben a ··· <· a • · ♦ ·* · ·«·* ·· • ** «4 44· két egymást követő n-tagú bitcsoport/EL B^+^/ közül a második n-tagú bitcsoport/Bi+1/ bitjeit párhuzamosan az első n-tagú bitcsoport/B^/ bitjeihez tesszük hozzá.
- 3. Az 1. vagy 2. igénypont szerinti eljárás, azzal jellemvezve , hogy a 2n-tagú bitcsoport/B^ előál- lításához az egyes n-tagú bitcsoportokat/B^/ késleltető áramkör/36/ segítségével a soros/párhuzamos átalakítő/1/ órajelének/OC/ periódusidejével késleltetjük.
- 4. Az1-3. igénypontok bármelyike szerinti eljárás,1 e m e z v e , hogy azzal jel a 2n-tagú bitcsoport/B^ előállításához minden időpillanatban/t^+^/, egyrészt a soros/ párhuzamos átalakító/1/ n-tagú bitcsoportját/B^ + j/, másrészt a késleltető áramkör/36/ kimenetén megjelenő n-tagú bitcso portot/B|/ használjuk fel.
- 5. Az 1-4. igénypontok bármelyike szerinti eljárás, azzal jellemezve , hogy az n-bites szavakat/VL/ kapu-mátrix /35/ útján a 2n-tagú bitcsoportok/B^ átrendezésével állítjuk elő.
- 6. Kapcsolási elrendezés szavankénti soros/párhuzamos átalakításra, elsősorban digitális időosztásos inromációátviteli rendszerekben történő alkalmazáshoz, amely soros bemenetű soros/párhuzamos átalakítót, párhuzamos kimenettel rendelkező kiválasztó egységet, valamint vezérlő áramkört és ··· · · « ·«» * · · · · * *· ···· ν· ·· órajel generátort tartalmaz, azzal jellemezve, hogy a soros/párhuzamos átalakító/1/ párhuzamos kimenete/12/ a kiválasztó egység/3/ bemenetére/31/ van kapcsolva, a vezérlő egységet szinkronizáló áramkör/2/ képezi, amelynek bemenete /21/ a soros/párhuzamos átalakítóhoz/1/, kimenete/22/ pedig a kiválasztó egység/3/ vezérlő bemenetéhez/33/ van kötve.
- 7. A 6. igénypont szerinti kapcsolási elrendezés, azzal jellemezve , hogy a kiválasztó egységet/3/ kiválasztó átmeneti tároló/34/ képezi.
- 8. A 6. igénypont szerinti kapcsolási elrendezés, azzal jellemezve , hogy a kiválasztó egység/3/ kapu-mátrixot /35/ és késleltető áramkört/36/ tartalmaz, a kiválasztó egység/3/ bemenete/31/ egyrészt a késleltető áramkör/36/ bemenetéhez/361/, másrészt a kapu-mátrix/35/ második bemenetéhez /352/ van csatlakoztatva, a késleltető áramkör/36/ kimenete /362/ a kapu-mátrix/35/ első bemenetéhez/351/ van kapcsolva, a kapu-mátrix/35/ vezérlő bemenete/354/ a kiválasztó egység /3/ vezérlő bemenetére/33/ van kötve, a kiválasztó egység/3/ kimenetét/32/ pedig a kapu-mátrix/35/ kimenete/353/ képezi.
- 9. A 8. igénypont szerinti kapcsolási elrendezés, azzal jellemezve , hogy a szinkronizáló áramkör/2/ bemenete /21/ a soros/párhuzamos átalakító/1/ soros bemenetéhez/11/ van csatlakoztatva.lo. A 8. vagy 9. igénypont szerinti kapcsolási elrendezés, azzal jellemezve , hogy a szinkronizáló áramkör/2/-19• · · · · · · · • •te te · · ·· • · · · · · ·· ···· ·· ·· órajel bemenete/23/, a soros/párhuzamos átalakító/1/ órajel bemenete/13/ és a késleltető áramkör/36/ órajel bemenete/363/ órajel vezeték/41/ útján van egymással és az órajel generátorral/4/ összekapcsolva.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893922482 DE3922482A1 (de) | 1989-07-08 | 1989-07-08 | Schaltungsanordnung zur wortweisen seriell-parallel-wandlung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| HU904096D0 HU904096D0 (en) | 1990-12-28 |
| HUT57963A true HUT57963A (en) | 1991-12-30 |
Family
ID=6384553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU409690A HUT57963A (en) | 1989-07-08 | 1990-07-05 | Method and circuit arrangement for serial-parallel converting word by word |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH03139020A (hu) |
| CA (1) | CA2020607A1 (hu) |
| DE (1) | DE3922482A1 (hu) |
| HU (1) | HUT57963A (hu) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE518865C2 (sv) | 1998-12-22 | 2002-12-03 | Switchcore Ab | Anordning och metod för omvandling av data i seriellt format till parallellt format och vice versa |
-
1989
- 1989-07-08 DE DE19893922482 patent/DE3922482A1/de not_active Withdrawn
-
1990
- 1990-07-05 HU HU409690A patent/HUT57963A/hu unknown
- 1990-07-06 JP JP17761990A patent/JPH03139020A/ja active Pending
- 1990-07-06 CA CA 2020607 patent/CA2020607A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03139020A (ja) | 1991-06-13 |
| DE3922482A1 (de) | 1991-01-17 |
| HU904096D0 (en) | 1990-12-28 |
| CA2020607A1 (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253754B2 (en) | Data form converter between serial and parallel | |
| US5541921A (en) | Isochronous serial time division multiplexer | |
| US4933930A (en) | High speed switch as for an optical communication system | |
| EP0158980A2 (en) | Digital time base corrector | |
| JPS58164319A (ja) | 同期的並列／直列デ−タ変換回路 | |
| US5014271A (en) | Pulse insertion circuit | |
| CA1297568C (en) | Multiplexer/demultiplexer circuitry for lsi implementation | |
| JPS6143015A (ja) | デ−タ遅延記憶回路 | |
| US20090040082A1 (en) | Device for processing binary data with serial/parallel conversion | |
| US4899339A (en) | Digital multiplexer | |
| CA2079654C (en) | Transmission circuit for transmitting fixed-length data | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| JP3010448B2 (ja) | デイジタル通信装置 | |
| HUT57963A (en) | Method and circuit arrangement for serial-parallel converting word by word | |
| US4500992A (en) | Synchronizing arrangement | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| JPH0215142B2 (hu) | ||
| US4736372A (en) | Method and apparatus of transmission for a digital signal | |
| US5243600A (en) | Time-division multiplexing apparatus | |
| US5280484A (en) | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information | |
| JPS6188626A (ja) | 時分割多重信号生成回路 | |
| JPH0758971B2 (ja) | 通信制御装置 | |
| JP2882158B2 (ja) | 非同期方式送信回路 | |
| SU738158A1 (ru) | Преобразователь цифрового кода в частоту следовани импульсов | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| DFD9 | Temporary prot. cancelled due to non-payment of fee |