SU738158A1 - Преобразователь цифрового кода в частоту следовани импульсов - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ЦИФРОВОГО КОДА В ЧАСТОТУ Изобретение относитс  к области импупьсной и измерительной техники и может быть использовано также в системам автоматики ,и вычислительной техники. Известно устройство преобразовани  кода в частоту импульсов, содержашее регистр, счетчик импульсов, вход которого соединен с вькодом генератора импульсов, диодный дешифратор , к входным шинам которого подключены выходы регистра и счетчика, а выходные шины соединены с входами элемента ИЛИ, соединенного обратной св зью с входом Сброс счетчика 1. Недостатками известного устройств  вл ютс  ограниченный диапазон преобразовани , низкие точность и надежность . Известен также преобразователь цифрового кода в частоту следовани  импульсов, содержащий три счетчика импульсов, два регистра пам ти, три группы элементов И переноса, п ть элементов И, выходную клемму, три .элемента задержки, входпоследнего из которых подключен к входу второг триггера, к первому входу п того эл СЛЕДОВАНИЯ ИМПУЛЬСОВ . мента И и к выходу четвертогр элемента И, а выход - к счетному входу третьегб триггера. Разр дные входы первого регистра пам ти подсоединены к клеммам подачи входного кода, а его выходы св заны с первыми входами первой группы элементов И переноса, вторые входы которых подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента И, а выходы - к разр дным входам первого счетчика, счетный вход которого подсоединенк выходу первого элемента И, первый вход которого св зан с клеммой подачи управл ющего сигнала,, а второй - с первой клеммой подачи импульсов эталонной частоты. Первый вход третьего элемента И подк.гаочен к второй к.г1емме подачи импульсов эталонной частоты, а другой его вход св зан с единичным вькодом четвертого триггера . Второй вход второго -элемента И подсоединен к единичному выходу второго триггера, а выход - к счетному входу вторбго счетчика, разр дные выходы которого св заны с первыми входами второй группы элементов И переноса, вторые входы которых через второй элемент задержки св заны с клеммой подачи сигналов временного интервала, с выходом установки в исходное , состо ние второго регистра пам ти, с первым входом четвертого элемента И и через первый элемент задержки - с входом установки в нуль второго счетчика импульсов. Выходы второй группы элементов И переноса подсоединены к разр дным входам второго регистра пам ти, разр дные выходы которого подсоединены к первым ;рходам третьей группы элементов И переноса, выходы которых св заны с разр дными входами третьего счетчи ка . Второй вход четвертого элемента И подключен к единичному выходу первого триггера, а трети - к нулевому выходу четвертого триггера, выход которого св зан с выходом п того элемента И, второй вход которого подсоединен к единичному выходу третьего триггера 2.

Недостатками известного устройства  вл ютс  низка  точность, ограниченный диапазон значений преобразуеМого кода и невысокое быстродейст- вие. Это обусловлено тем, что при увеличении значений входного кода N частота импульсов на выходе первого счетчика уменьшаетс , что приводит к увеличению погрешности дискретности, поскольку информаци  во втором счетчике фиксируетс  с точностью до периода входного сигнала в течение заданного интервала Т.

На фиг, 1 приведена временна  диаграмма, по сн юша  работу устройсва , где показаны сигналы, характеризующие временной интервал Т, в течение которого во второй счетчик записываютс  сигналы с выхода первого счетчика (А) и сигналы с выхода первого счетчика с частотой F, (,ц периодом ТвыXсм, (Б).

В этом устройстве во втором счетчике в интервале Т осуществл етс  подсчет импульсов, следующих с периодом Tвыx.cц . При этом предполагаетс , что число импульсов, зафиксированных во втором счетчике, характеризует собой число периодов Tebw.cti, укладывающихс  в интервал Т. ,

Но это справедливо лишь в том случае, если каждый импульс фиксируетс  В счетчике спуст  йнтёр1вал Твых c Однако это условие не выполн етс  в общем случае в начгше и в конце интервала Т,;

tIpH этом первый импульс последовател1 ности Твых сщ г прошедший на вход второго счетчика после поступлени  импульса из последовательности F (с периодом Т),. вносит избыточность информации на величину & Т, а в момент поступлени  следующего импульса последовательности ,F имеет i место недостаточность информации на величину &Т, так как интервал времени с момента поступлени  последнего импульса частоты FBWK сц прошел , но ничем не зафиксирован.

Абсолютное значение погрешности в данном случае равно разности дТ дТ - дТн,

котора  меньше периода ,

Таким образом, в известном устройстве во втором счетчике фиксируетс  количество импульсов, которое определ етс  выражением.

. . 1)

в действительности же истинное 15 число импульсов определ етс  выражением

20 , -.к .VlIn.

Г2)

IjBblX cmj ВЫХ, СЧ BtJi СЧ 1

, .т.е. Nj отличаетс  от N на некоторую дробную часть. Период выходного сигнала(с выхода третьего счетчика) в известном устройстве равен

N.T..-T,-enl

(jebin c-JM

7.4 эт

эт

где Т, - период импульсов эталон ной частоты, подаваемых на счетный вход третьего счетчика.

Действительное же значение периода результирующего сигнала оппедел етс  как

L.,

Чыч-ц i ftbrtjcu.i

febrtcn-i

бм.сч

()

T ent

ЭТл

i- UWH.CMil

T :Г(ДТ -ДТ„ ш.ы. -

Из выражени  (4) следует, что итинное значение периода выходного сигнала отличаетс  от значени  периода , обеспечиваемого в известном устройстве, на величину

дТ- . )

(5)

ЬЫХ.СЦ

Цель изобретени  - повы1чение точности и раатшрение диапазона преобразовани  с одновременным увеличением быстродействи .

Поставленна  цель достигаетс  тем, |что в преобразователь цифрового кода в частоту следовани  импульсов, со (держащий три счетчика импульсов, два регистра пам ти, три группы элементо И переноса , четыре тригге,5а, п ть элементов И, выходную клемму, три .элемента задержки, вход .последнего из которых подключен к входу второго триггера, к первому входу п того элемента И и i; выходу четвертого элемента И, а выход - к счетному входу Третьего триггера; разр дные входы первого регистра пам ти подсоединены к клёммам подачи входного кода, а его выходы св заны с первыми входами первой группы элементов И переноса, вторые входы которых подключены к выходу первого счетчика, к входу первого триггера и к первому входу второго элемента И, а выходы - к разр дным входам первого счетчика, счетный вход которого подсоединен к выходу первого элемента И, пепвый вход которого св зан с клеммой подачи управл ющего сигнала, а второй с первой клеммой подачи импульсов, эталонной частоты; первый вход третьего элемента И подключен к второй клемме подачи импульсов эталонной частоты, а другой его вход св зан с единичным выходом четвертого триггера; второй вход второго элемента И подключен к единичному выходу второго триггера, а выход - к счетному входу второго счетчика, разр дные выходы которого св заны с первыми вх дами второй группы элементов И переноса , вторые входы которых через второй элемент задержки св заны с клеммой подачи сигналов временного интервала/ с входом установки в исходное состо ние второго регистра пам т с первым входом четвертого элемента И и через первый элемент задержки - с входом установки в нуль второго счетчика импульсов; выходы второй группы элементов И переноса подключены к разр дным входам второго регистра пам ти, разр дные выходы которого подсоединены к первым входам третьей группы элементов И пеоенрса, выходы которых св заны с разр дными входами третьего счетчика; второй вход четвертого элемента И подключен к единичному выходу первого триггера ifg- третий - к нулевому выходу четвертого триггера, вход которого св зан с выходом п того элемента И, второй вход которого подсоединен к единичному выходу третьего триггера, введены блок коррекции, блок-задержки сигнйлов, блок сдвига фазы, п тый триггер шестой элемент И, четвертый и п тый элементы задержки, этом первый вход блока коррекции подключен к выходу первого счетчика, второй его вход - к первой кле.мме подачи импульсов эталонной частоты, третий вход - к второй клемме пода (чи импульсов эталонной частоты .и четвертый вход - к подачи сигналов временного интервала, а выход блока коррекции св зан.с первым входом блока задержки сигналов, второй вход которого подключен к выходу шестого элемента И и через четвертый элемент задержки - к вторым входам третьей группы элементов И переноса, а выход - к ВЫХО.ЦНОЙ клемме устройства и к первому входу блока сдвига фазы. Второй вход блока сдвига фазы подсоединен к выходу третьего эле- мента И, а его выход к управл ющему входу шестого элемента Инк счетному входу третьего счетчика, разр дные выходы которого св заны с

5 входами шестого элемента И. Третий, вход второго элемента И подключен к единичному выходу п того триггера.

которого подвход установки в

соединен через п тый элемент задерж20 ки к выходу первого счетчика, а вход установки в О - к шине установ О

второго счетчика.

ки в

На фиг. 2 приведена структурна  электрическа  схема преобразовател  цифрового кода в частоту следовани  ,

5 импульсов; на фиг. 3,а-н -времен- на  диаграмма, по сн юща  принцип его работы.

В состав устройства вход т счетчики 1, 2,3 импульсов, регистры 4 и 5

0 пам ти, блок б коррекции, блок 7 задержки сигналов, блок 8 сдвига фазы, триггеры 9-13, группы 14, 15 и 16 элементов И переноса, элементы И 17-22 , элементы 23-27 задержки,

5 клеммы 28 подачи входного преобразуемого кода, клемма 29 подачи управл юшего сигнала, перва  клемма 30 подачи импульсов эталонной частоты, клемма 31 подачи сигналов, характе0 ризующих интервал времени, выходна  клемма 32 и втора  клемма 33 подачи импульсов эталонной частоты,

В устройстве реализуетс  поправка

5 выходного периода до обеспечени  .истинного его. значени  путем задержки выходного сигнала и сдвига фазы сигналов из последовательности с частотой РЭТ . Но это возможно осуществить

0 ЛИШЬ дл  йТ со знаком плюс. Дл  обеспечени  введени  поправки в выходной период при разных соотношени х АТц и дТ в процессе подсчета импульсов частоты Рвьисчд / вторым счетчиком предусмотрен запрет в подаче одного

5 ийпульса из последовательности РВЫХСЦ, на вход упом нутого счетчика. При этом измен етс  значение поправки,

В этом случаецелое количество импульсов частоты Fg,,; ц, ,, зафикси0 рованное во втором счетчике, равно.

,Н

L Bbv.cu J ,

61 И соответствующее ему значение выхо кого периода определ етс  как f (v tf:;;IM) i г l-4wjL.c4i IT enl I1Тэт , ,,, 2 ТВЫА.СЧ Значение поправки в выходной пер од в-этом случае определ етс  в результате вычитани  из дейсТ1Вительно . го значени  периода Т,, значени  Т. полученного из 1выраженй  (7) , ЛТ-Т, (&VuTj-T;j; г - 4 7 .. В устройстве и реализуетс  поправ ка значени  периода выходных сигналов на величину л т в соответствии с выражением (8), Величина д т всегда имеет знак плюс при любых соотношени х аТк. и ДТн. При ATj ЛТн значение периода Твыл.гч, ввыражении (8) складываетс  с разностью дТн - а при лТц Tyj из значени  периода Твых.еч вычитаетс  разность дТм - . Преобразователь кода в частоту следовани  импульсов работает следую щим образом. Перед началом цикла преобразованиг  все счетчики, регистры пам ти и триггера установлены в ксхЪдноё нул вое состо ние. Далее на входные кле №1 28 в момент t подаютсй сигналы входного преобразуемого кода, который запоминаетс  в регистре 4 пам т ( фиг. 3, а), Одновременно на клемму 29 подаетс  управл ющий сигнал (фиг. 3, б), отпирающий элемент И 1 дл  импульсов эталонной частоты, по давае№5Х на клемму 30. Сигналы, под ваемые на клемглу 30, представлены на фиг, 3, в и сигналы на счетном вход счетчика 1 - на фиг, 3, г. В процес се функционировани  информаци  в счетчике 1, который работает в режи вычитани , имеет вид, представленны на фиг. 3, д. При этом сигналы с выхода счетчика 1 (фиг, 3, е) подакп с  на вход элемента И 19, на вход триггера 9 и на управл юодае входы группы 14 элементов И переноса, В результате информаци , запомненна  в регистре 4 пам ти, периоди чески передаетс  через элементы И группы 14 в счетчик I, образу  его исходную установку. Таким образом, в зависимости от величины исходной уставки на выходе счетчика 1 устанавливаетс  вполне определенна  частота, котора  обратно пропорциональна величине кода N. Это определ етс  следующим образом. Период последовательности импульсов на выходе счетчика 1, который работает в режиме вычитани , определ етс  выражением Твыхсч Т,, - N, (9) где Т,, - период последовательности импульсов эталонной частоты , действующей на входе счетчика 1; N - число импульсов соответствуюмих входному преобразуемому коду; В частотном представлении выражение (9) можно представить как аъ. сил эт/Ч Величина характеризует собой эталонную частоту сигналов, подаваеNsax на вход счетчика 1, и  вл етс  константой. После по влени  первого же сигнала на выходе счетчика 1 (фиг,2, 3, е) триггер9 переводитс  из нулевого в единичное состо ние. При этом первый после момента переброса триггера 9 импульс, подаваемый на клемму 31 (фиг.З, ж), проходит через элемент И 21, переводит триггер 10 и с задержкой - триггер Ив единичное состо ние , В результате перевода триггера 10 в единичное состо ние отпираетс  элемент И 19 дл  сигналов с выхода счетчика 1, которые начинают проходить на вход счетчика 2. Информаци  в счетчике 2 (фиг.З,а) накапливаетс  до момента поступлени  следующего сигнала на клемму 31, причем подача одного из импульсов частоты РВЫ счч вход счетчика 2 запрещаетс . Это осуществл етс  с помошью триггера 13, элемента задержки 27 и элемента И 19, Сигнал из последовательности F (подаваемый на клемму 31) каждый раз устанавливает триггер 13 в нулевое состо ние, .запира  элемент И 19. При этом первый после подачи сигнала из последовательности F сигнал частоты FBWX сч , не проходит через элемент И 19, а, проход  через элемент 27 задержки, устанавливает триггер 13 в единичное состо ние . Все последующие сигналы частоты РбыксЧ;, проход т на вход счетчика 2. Количество импульсов ic частотой вых ct)it г поступивших в течение периода Т на вход счетчика 2, определ етс  выражением (6) .ч Одновременно с подачей сигнала на клемму 31 блок 4 коррекции начи «tasT ОгпрёДёлёНие сигнала поправки периода выходного сигнала в соотвв. ствии с выражением (8). С поступлением на клемму следуюР1его импульса информаци , накопленна  в , 2, передаетс  через группу элементов И 15 в регистр 5 пам ти (фиг. 3, и) где запоминаетс , а счетчик 2 обнул  етс . В блоке 6 коррекции при этгм определ етс  величина дт в соответствии с выражением (8), котора  подаетс  на вход блока 7 задержки сигналов . Необходимый временной сдвиг между моментом подачи информации и обнулением счетчика 2 осушествл етс  с помощьюiэлементов 23 и 24 задержки Далее процесс повтор етс . С приходом каждого последующего импульса из последовательности с час тотой следовани  F осуществл етс  обнуление регистра 5 пам ти и передача накопленной в счетчике 2 информации в регистр 5пам ти, а также обнуление счетчика 2. Необходима  задержка в подаче сигналов из последовательности на вход счетчи ка 3 в данном случае осумествл етс  с помощью схемы, состо щей из триггеров 11, 12, элементов И 20, 22 и элемента задержки 25. После подачи сигнала с выхода триггера 9 первый сигнал из последовательности с частотой F (сигна,л, подаваемый на клемму 31) проходит на выход элемента И 21. При этом с выхода элемента И 21 он поступает через элемент 25 задержки на счетный вход триггера 11, перевод  его из нулевого в единичное состо ние. Очевидно , что при этом сигнал с выхода элемента И 21 не проходит на выход элемента И 22, так как отпирающий сигнал с триггера 11 подаетс  на его вход с задержкой за счет элемента 25 задержки. При поступлении следующего сигнала на клемму 31 сигнал с выхода элемента И 21 проходит на выход элемента И 22, перевод  триггер 12 в единичное состо ние. В результате открываетс  элемент И 20, и на вход счетчика 3 через блок 8 сдвига фазы начинают подаватьс  импульсы эталонной частоты с клеммы 33 (фиг. 3, к) с частотой следовани  F (сигна лы на входе счетчика 3 представлены на фиг. 3, л). С переводом триггера 12 в единичное состо ние элемент И 21 запира ,етс  дл  сигналов, подаваемых на клемму 31. В процессе функционирова ни  устройства информаци  в счетчик 3 имеет вид, представленный на фиг. Выходные сигналы пересчета со счетчика 3 формируютс  на выходе многовходового элемента И 17, подключенного к разр дным выходам счет чика 3 таким образом, что он открыв етс  дл  входных сигналов с частото Fg, ЛИШЬ в момент достижени  в счетчике 3 единичной информации. В этот мойеНт на его выходе по вл етс  сигнал пересчета. Указанные сигналы подаютс  на вход блока Зс5держки и через элемент 25 задержки - на управл ющие входал группы 16 элементов И переноса, В результате этого информаци , запбмненна  в регистре 5 пам ти периодически передаетс  через группу 16 элементов И в счетчик 3, образу  его исходную уставку, а также осуществл етс  задержка сигнала на величину дТ , вырабатываемую в блпке 6. Задержанные сигналы с выхода блока 7 задержки сигналов подаютс  на один из входов блока 8 сдвига фазы и на выходную клемму 32 уст1ройства , . На выходе блока 8 сдвига фазы вырабатываютс  при подаче сигналов выхода блока 7 задержки сдвинутьге ;по фазе сигналы с частотой таким образом,чтобы отсутствовал сдвиг по отношению к. сигналам с выхода блока задержки, В случае на выходе блока 7 имеют место сигналы, период которых изменен на величину, вырабатываемую на выходе блока б. В зависимости от величины исходной уставки на выходе элемента И 17 устанавливаетс  вполне определенна -частота . При этом каждый последующий импульс частоты F Ьсуществл ет периодический сброс .старой информации в регистре 5 (фиг, 3, и) и .запись новой информации.Истинное значение периода выходной частоты, определ емое выражением (4), имеет место на выходе блока задержки сигналов. Значение выходной частоты пр мо пропордионально входному преобразующему коду N. Один из возможных вапиантов блоКа б представлен на фиг. 4, Блок коррекции содрржит счетчики импульсов 34, 35, регистры пам ти 36, 37 тригрегы 38-43, элементы И 44-54, группы элементов И переноса 55-57, элемент задержки 58,клемму 59 подачи сигналов с выхода счетчика 34 преобразовател  с частотой Fgbiycm t клемму 60 подачи сигналов эталонной частоты F3T/, f клемму 61 подачи сигналов эталенной чacтoты Fэт2 t клемму 62 подач  сигналов с частотой , клемму 63 подачи сигналов с частотой Fe3 . В исходном состо нии счетчики, регистры и триггеры обнулены. Первый импульс частоты F, подаваемый на клемму 63, проходит через элемент И 54 на управл ющие входы группы элементов И 55. Сигналы эталонной частоты F-i-r. через открытый элемент И Э т т:. 46 и элемент ИЛИ б4проход т на вход счетчика 34,,считающий в пр мом на правлении. Каждый поступающий с клеммы 59 импульс частоты Рвы  сч проходит е рез открытый элемент И 51 на вход установки в нульсчетчика и через элемент задержки 58 на управл ющие вхойы группы элементов И переноса 5 При этом информаци  в счетчике 34 сбрасываетс , и затем подсчёт импульсЬв осуществл етс  вновь. Такой счет производитс  др момента приход сигнала частоты F (с клеммы 63), ко торый через открытый элемент И 54 п ступает на управ  юшие входы группы элементов И 55 и переводит триггеры 41 .и 43 в единичное состо ние. При этом из счетчика 34 в регистр 36 переноситс  информаци  харак тё15йэуюЬ1а  интервал времени Т« с квзмента поступлени  импульса частоты ,;,,..,.,,,. . ,. , ,.,, . Следук)щий за импульсом F импулЬс Рейх cm обнул ет счетчик, и через врем  задержки, определ емое элементом 58 заносит информацию из регистра36 оп ть в счетчик 34, Нар ду с этим упом нутый сигнал из последовательности с частотой с проходит через открытый элемент И 4 на единичный вход триггера 40, перевйл  его в единичное состо ние, В результате счетчик 34 переводитс  в режим работы Вычитание . ДШёе бс йествл етС  периодичесКое считывание записанной в счетчике 34 информации. Причем по достиже нии нулевого значени  в счетчике 34 в Принцессе считывани  на его выходе вырабатываетс  сигнал, который переводит триггер 40 в нулевое состо ние , в результате чего счетчик переводитс  в режим работы/Сложе ,ние. Далее в счетчике 34 накапливаетс  разность по абсолютнбму значению до момента прихода импульса из последовательн.ости Рвь|уеч . „ .. С. приходомслёдуйщего импульса изпосле овательности Раыхссц осуществл етс  сброс-информации ё счетчике 34,перевод его в режим работы Вычит ние и запись в него информации из регистра 36, Далее процесс повтор етс . Если до момента прихода Ьлед йщегр импульса из последователь ности Рбъисцд поступает импульс из последовательности Р, который тейерьузке проходи через открытый элемент И 53, он осущес- вл ет перейод триггеров 42 и 43.в единичное состо ние, В результате элементы И 46 и 51 запираютс соответственно дл  сигналов и сц i которые теперь не подаютс  на вход сЧетчийа ина ёгб 1т1йну установкй в -нУл:ь и в упом нутом сметчике фиксируетс  абсолютное значение разности между ,-лн/ эт/ Состо ние триггера 40при этом хат актеризует знак указан ной разно ти. Нулевое состо ние триггера означает знак плюс и единичное - минус. Дл  эффективного управлени  коррекцией вьзходногО сигнала в процессе счета импульсов частоты F,, осуществл етс  запрет в подаче одного импульса на вход счетчика 35 преобразовател  кода в частоту следовани  импульсов. Это приводит к тому , что длительность периода выход- , кого сигнаша уменьшаетс  на величину периода , Б этом случае при положительном и отрицательном знаках разности Tj - лТ следует осуществл ть задержку выходного сигнала , но только на разную величину. Тогда на выходе элемента И 50 преабраэовател  кода в частоту следовани  мы имеем пересчитанный период, который подлежит коррекции, Далее в зависимости от знака полученной разности осуиестпл етс  получение суммы иЛи разности получаемого результата с периодом Tgj,; g Это осуиествл етс  следующим образом, С переводом триггера 42 в единичное состо ние под действием сигнала из последовательности F открываетс  элемент И 44 дл  си налов с частотой . счл При этом первый после момента перевода тпиггера 42 в единичное состо ние импульс из последовательности FBj, проходит на .i выход элемента И 44 и через , определ емое элементом задержки 65, переводит триггер 38 в единичное состо ние. При этрм открываютс  элементы И 47 И45, и на вход счетчика 34 начинают прсТупать импульсы эталонной частоты FjT. , которые подаютс  до момента пocтvплeни  следующего сигнала из последовательности Fsbix сщ Следующий импульс из последовательности проходит через Открытые элементы И 44 и 45, в результате триггер 39 переводитс  в , триггер 38 с задержкой - в нулевое состо ние. При этом запираетс  элемент И 47, прекращаетс  подача импульсов , и в . счетчике 34, фиксируетс  информаци  ™60 Teb..,-() Тзт , сч -уй Тк-АТн) в зависимости от знака (А.Т - лТ„), который определ етс  состо нием триггера 40, Одновременно с запиранием элемента И 47 открываетс  элемент И 48 дп  сигналов с частотой , на входы которого подаютс  отпирающие

уровни в выходов триггеров 38 и 39. При этом первый импульс с выходе И 48 проходит через ,открытый элемент И 66 и устан пливает триггеры 40 и 67 в единичное состо ние (или подтверждает единичное состо ние триггера 40) .

При этом счетчик 34 либо переводитс  либо подтверждаетс  в режиме

работы Вычитание

и открываетс 

элемент И 68 дл  си налов на вход счетчика 34. Одновременно с эти открываетс  элемент И 62 дл  сигналов n.Fet,|-tc4y I которые начинают проходить на вход счетчика 35. Сигналы из последовательности РЭТ считывают информацию, записанную в счет-, чике 34 до момента его обнулени . В этот момент на выходесчетчика .34 вырабатываетс  сигнал, который переводит триггеры 39,40, 41, 42 .и 67 в нулевое состо ние. Счетчик 34 переводитс  в режим работы Сложение и элементы 48, 49, 62, 69 запираютс , а элементы И 46, 51, 6.6 отпираютс . В результате в счетчике 35 фиксируетс  результат с точностью до посто нного множител  в соответствии с выражением (8), который спуст  врем , определ емое элементом задержки 69, переноситс  в регистр 37, где и.запоминаетс .

Далее описанный выые процесс определению следующего значени  ДТ повтор етс . Окончательный результат в данном блоке получаетс  через перИод частоты F. Дл  получени  результата коррекции каждый период достаточно использовать две описа ные схемы, работающие в двухтактном режиме.

Один из возможных вариантов блока задержки сигналов представлен на фиг . 5.. ,

Блок состоит из триггерного регистра 10, группы элементов И 71, совокупности элементов задержки 72, группы элементов ИЛИ 73, клеммы подачи входного сигнала 74 и выходной клеммы 75. Задержка входного импульса , который подаетс  с. выхода элемента И 17 преобразовател  кода в частоту .следовани  импульсов, осушест л етс , начина  со старшего рар да . В качестве регистра пам ти используетс  регистр 37 блока кор .рекции.

В каждом разр де имеетс  два элемента И, вход щих в группу элементов И 71, один из которых св зан с единичным, а другой - с нулевым выходом соответствующего триггера регистра. Кроме того, на каждьгй разр д приходитс  один элемент задержки , вход щий в группу элементов задержки 72, и один элемент ИЛИ, вх;д щий в группу элементов ИЛИ 73. Велич (ина задержки, которую обеспечивает элемент задержки в каждом разр де , устанавливаетс  в соответствии с весовым значением двоичного разр да , т.е. дл  старшего разр да  вл етс  йаксйИалЬйой и далее уменьшаетс  по двоичному закону.

Входной .импульс с клеммы 74 поступает на входы двух элементов И, каждый из которых св зан соответ- ственно с единичным и нулевым выходами триггера старшего разр да регистра пам ти. Если упом нутый триггер находитс  в состо нии , Td входной сигнал проходит на вход

элемента задержки, где задерживаетс , и далее через элемейт ИЛИ посту5 пает на входы элементов. И следуюшего разр да. Если же триггер старшего разр да находитс  в нулевом состо нии , то входной Ьйгнал проходит через элемент И, св занный с нулевым выходом, мину  элемент задержки, и

0 д лее через элемент ИЛИ поступает в следующий разр д.

В последующих разр дах прохождение сигнала осуществл етс  аналогично 6писаНЙбму е№1ё - а именноi если.

5 триггер в соответствующем разр де находитс в состо нии , то сигнал проходит через элемент задержки, а если - в состо нии О , то минует её. И так до достижени  послед0 него разр да. Таким образом, на выходной клемме 75 име.етс  згщержанный ей г нал в соотв вИй с кодом, записанным в регистре пам ти. Далее с выходной клеммы 75 блока задержки

5 сигналов задержанный сигнал подаетс  на выход преобразовател  кода в частоту , а также на вход устройства сдвига фазы, который сдвигает по фазе сигналы из последовательности с час-.

0 тотой РЭТ .

Необходимость данного устройства обусловлена тем, что дл  нормальной коррекции выходного сигнала недостаточно только одной задержки сигнала

5 с выхода элемента И 17 преобразовател  кода в частоту, так как. Задержива  первый сигнал с выхода элемента И преобразовател , следующий сигнал сЭТОГОэлемента И дл  получени 

0 требуемого периода необходимо будет задерживать уже на удвоенную велич йузадержки и т.д., что практически Трудно о15уш1ствитБ. Чтобы каждый выходной сигнал 11ёЬбходимо было задер жать только на определенную величину,

5

необходимо в моментвыработки задержанного сигнала обеспечить на входе третьего счетчика преобразовател  . кода в частоту такой сдвиг по, Jiase Q импульсной последовательности чтобы задержанный импульс совпадав с одним из импульсов упом нутой последовательности .

Claims (1)

1. Один из возможных вариантов блока 5 сдвйга фазы йбЙсё быть реализован на основе последовательной ueno4if эле ментов задержки,входы которых св за с cooTBCfcTByroiiiHftH входами элементо , на другие входы которых подаютс  сигналй с выхода блока задержки сиг налов. При поступлении сигнала с вы хода блока задержки происходит его совпадение с одним из задержанных сигналов последовательности F, и на выход одного из элементов И проходит си гн а лТ который переводит соЬтвётствующий триггер в результат чего открываетс  св занный с ним элемент И дл  задержанных сигналов. Таким образом, устройство обеспе чивает сумественное пЬвышение точности и расширение диапазона преобразовани  при одновременном увеличении быстродействи . Это обусловле но тем,что в устройстве осуществл етс  коррекци  периода выходного сигнала на величину, завис щую от соотношени  аТц и При этом сохран етс  высока  точность при широком изменении значений преобраз емых кодов, котора  теперь уже не зависит от изменени  частоты сигналов , подаваемых на входы второго счетчика. Увеличение быстродействи  в данном случае обусловлено тем, чт частота F, период которойопредел ет врем  записи сигналов с выхода пербого счетчика во второй счетчик, может быть увеличена без ущерба дл  точности. Формула изобретени  ; преобразователь цифрового кода в частоту следовани  импульсов, содер жащий три счетчика импульсов, два регистра пам ти, три группы элементов И переноса, четыре триггера. П ть элементов И, .выходную клемму, три элемента задержки, вход последнего из которых подключен к входу второго триггера, к первому входу п того элемента И и к выходу четвер того элемента И, а выход - к счетно му входу третьего триггера; разр дные входы первого регистра пам ти подсоединены к клеммам подачи входНОго кода, а его выходы св заны с первьми входами первой группы элементов И neiieHoca; вторые входы кот рых подключены к выходу первого сче чика, к входу первого триггера и к первому входу второго элемента А, а выходы - к разр дным, входам первого счетчика, счетный вход которого под соединен к выходу первого элемента первый вход которого св зан с клеммой подачи управл ющего сигнала, а второй - с первой клеммой-подачи им пульсов эталонной частоты; первый вход третьего элемента И подключен к второй клемме подачи импульсов эталонной частоты, а другой его вход .св зан с единичным выходом четвертого триггера; второй вход второго элемента И подключен к единичному выходу второго триггера, а выход - к счетному входу второго счетчика, .разр дные выходы которого св заны с аервыми входами второй группы элементов И переноса, вторые входы которых через второй элемент задержки св заны с клеммой подачи сигналов временного интервала, с входом установки в исходное состо ние второго регистра пам ти, с первым входом четвертого элемента И и через первый элемент задержки - с входом установки в нуль второго счетчика импульсов; выходы второй группы элементов И переноса подключены к разр дным входам второго регистра пам тц, разр дные выходы которого подсоединены к первым входам третьей группы элементов И переноса , выходы которых св заны с разр дными входами третьего счетчика; второй вход четвертого элемента И подключен к единичному выходу первого триггера, а третий - к нулевому выходу четвертого триггера, вход которого св зан с выходом п того элемента И, второй вход которого подсоединен к единичному выходу третьего триггера, от пичающийс   тем, что, с целью повышени  точности и расширени  диапазона преобразовани  с одновременным увеличением быстродействи , в него введены блок коррекции, блок задержки сигналов, блок сдвига фазы, п тый триггер, ; шестой элемент И, четвертый и п тый элементы задержки, при этом первый вход блока, коррекции подключен к выходу,первого счетчика, второй его вход - к первой клемме подачи импульсов эталонной частоты, третий вход - к второй клемме подачи импульсов эталонной частоты и четвертый вход - к клемме подачи сигналов временного интервала, а выход блок коррекции св зан С первым входом блока задержки сигналов, второй вход которого подключен к выходу шестого элемент а И и через четвертый элемент задержки - к вторым входам третьей группы элементов И переноса,а выход - к выходной клемме устройства и к первому входу блока сдвига фазы; второй вход блока сдвига фазы подсоединен к выходу третьего элемента И, а его выход - к управл ющему входу шестого элемента И и к счетному входу третьего счетчика, разр дные выходы которого св заны с входами шестого элемента И, третий вход второго элемента И подключен к единичному выходу п того триггера, вход установки которого подсоединен через п тый элемент задержки к выходу перв .ого счетчика, а вход установки в

   - к шине установки в О второго счетчика.

   Источники информации, прин тые во внимание при экспе1Ьтизе

   738158

   1, Авторскоесвидетельство СССР

   360717, кл. Н03 К 13/02, 05.04.71.

   2, Авторскоесвидетельство СССР

   it 282748, кл. Н03 К 13/24, 25.11.68,

   &Тн

   бТк

   су,

   е

   v

   „

   к л

   м

   IIUIU,

   I I IN { и Ml 1 Hi МП Ml

   { K-JLlj

   kU

   U-йг«

   fe и

   Ж Ж.

   Ж

   Ж