SU743180A1 - Умножитель частоты с переменным коэффициентом умножени - Google Patents

Description

Изобретение относитс  к области кодировани  и преобразовани  информации и может найти применение при разработке цифровых измерительных устройств и систем управлени  в качестве цифрового узла преобразовани  частоты повторени  импульсов с пробным коэффициентом передачи. Известны умножители частоты с переменным коэффициентом умножени , содержащие счетчик, цепи установки кода в счетчик, дешифратор и элемент задержки, предназначенное дл  делени  частоты повторени  импульсов на коэффициенты,заданные кодом. Недостатком известного устройства  вл етс  реализаци  только целочисленных коэффициентов пересчета и ограниченный диапазон их значений 1 Известны также умножитель частоты с переменным коэффициентом умножени  содержащий счетчик импульсов, первый вход которого соединен с выходом логического элемента ИЛИ, а выходы соединены соответственно со входами двух блоков ключей и первым входом регистра пам ти, второй вход которого соединен с первой шиной управлени  и первым входом импульсного сумматора. второй вход которого соединен со вто-т рой шиной управлени , третий вход с входной шиной, а выход подключен к первому входу логического элемента ИЛИ, причем входы управлени  первого блока клзочей соединены с шиной кода управлени  2 . Недостатком известного умножител   вл етс  узкий диапазон изменений коэффициента умножени . Целью насто щего изобретени   вл етс  расширение диапазона изменени  коэффициента умножени . Поставленна  цель достигаетс  тем, что в умножитель частоты с переменным коэффициентом умножени , содержащий счетчик импульсов, первый вход которого соединен с выходом логического элемента ИЛИ, а выходы соединены соответственно со входами двух блоков ключей и первым входом регистра пам ти, второй вход которого соединен с первой шиной управлени  и первым входом импульсного сумматора, второй вход которого соединен со второй шиной управлени , третий вход с входной шиной, а выход подключен к первому входу логическогоэлемента ИЛИ, причем входы управлени  первого блока ключей соединены с шиной кода управлени , введены элементзадержки два блока вентилей и блок логических элементов ИЛИ, выход которого соединен со входом управлени  второго блока ключей, а выходы блока логических элементов ИЛИ соединены соответственно с выходом регистра пам ти ,и выходом первого блока вентилей, первый вход которого подключен ко второй шине управлени , второй вход- к,первому входу второго блока вентилей , выход которого -соединен со входо установки счетчика импульсов и ко второй шине кода управлени , причем второй вход второго блока вентилей , второй, вход логического элемента ИЛИ и третий вход регистра пам ти соединены с соответствующими выходагэлемента задержки, вход которого соединен с шиной. На фиг.1 приведена структурна  электрическа  схема умножени  частоты с переменным коэффициентом умножени ; на фиг.2 - схема импульсов cy 1мaтopa; на фиг.З - схема выполнени  соединений первой и второй .группы вентилей, группы схем ИЛИ и регистра хранени  дл  одного разр да . Устройство содержит импульсный сумматор 1/ логический элемент 2 ИЛИ, счетчик 3 импульсов, блоки 4 и 5 ключей, элемент б Зсщержки, ре .гистр 7 пам ти, первый и второй блоки 8 и 9 вентилей, блок 10 логических элементов ИЛИ. Устройство также содержит вхрдныё шины 11 и 12 импуль ного сумматора 1, шины 13 и 14 упра лени , шину 15 приведени  кода зн менател  элемента б задержки, шины 1б, 17 и 18 первого, второго и треть го выходов элемента б задержки, шины 19 и 20 кода управлени , шины 21 установки счетчика 3 импульсов., шины 23 выходов счетчика 3 импульсов и выходную шину 23 устройства. Импульсный сумматор 1 содержит триггеры 24, вентили 25 и 26, элемент 27 ИЛИ. Узлы устройства св заны следующим образом. Первый счетный вход импуль ного сумматора 1 подключен к входной шине11, второй счетный вход подклю . чен -к входной шине 12, св занной с объедйненными выходами второго блок 5 кУгючей, первый управл ющий вход обтзединен с первыми входами первого блока 8 вентилей и подключен к шине 13 управлени , второй управл ющий вход объединен со входом установки в нуль регистра 7 пам ти и подключен к шине 14 управлени , а выход импульсного сумматора 1 подключен к первому входу элемента 2 ИЛИ. Вход элемента б задержки подключен к шин 15.приведени  кода знаменател , пер вый выход 16 соединен со вторыми вх дами второго блока 9 вентилей, втор вход 17 роединён со вторым входом элемента 2 ИЛИ, выход которой подключен ко входу счетчика 3 импульсов. Третий выход 18 элемента б задержки подключен ко входу разрешени  записи регистра 7 пам ти. Вторые входы блока 8 вентилей объединены с первыми входами блока 9 вентилей и подключены к шинам 20 кода управлени . Выходы блока 8 вентилей подключены к первым входам блока 1Q логических элементов ИЛИ. Выходы блока 9 вентилей подключены ко входам 21 установки счетчика 3 импульсов, единичные выходы 22 которого соединены со входами регистра 7 пам ти, инверсные выходы которого подключены ко вторым входам блока 10 логических -элементов ИЛИ, выходами св занных с потенциальными входами второго блока 5 ключей, импульсные входы которых подключены к нулевым выходам счетчика 3 импульсов. Импульсные входы первого блока 4 ключей подключены также к нулевым выходам счетчика 3 импульсов, потенциальные входы св заны с шинами 19 кода управлени , а выходы объединены и подключены к выходной шине 23 устройства . Элементы,образующие импульсный сумматор 1, св заны следующим образом . Счетный вход триггера 24 объединен с первым входом вентил  25 и подключен к первой входной шине 11, второй вход вентил  25 подключен к единичному выходу триггера 24, нулевой выход которого подключен к I-К входам триггера, единичный вход которого соединен через первый управл ющий вход с шиной 13 управлени , а нулевой вход триггера 24 объединен с первым входом вентил  26 и подключен ко второй входной шине управлени  12. Второй вход вентил  26 подключен к шине 14 управлени . Выходы венти- лей 25 и 26 подключены ко входам элемента 27 ИЛИ, выход которой соединен с выходом- импульсного сумматора 1. Устройство может работать в двух режимах: в режиме понижени  частоты импульсов с коэффициентом передачи Kfi 4 1 и заданным отношением двух в чисел Q и Р; в режиме частоты повторени  импульсов с коэффициентом передачи К,,1 и заданным также отношением чисел Q и Р. В режиме понижени  частоты импульсов устройство работает следующим образом. На шине 13 управлени  устанавливаетс  разрешающий сигнал, а на шине 14 управлени  - запрещающий, в результате чего импульсный сумматор 1 устанавливаетс  в режиме вычитани , регистр 7 пам ти устанавливаетс  в нулевое состо ние;вентилиблока 8 вентилей отпираютс . При подаче -кода числа Р на шины 20 кода управлени . код числа Р инвертируетс  вентил ми блока 8 вентилей и повторно инвертируетс  вентил ми блока 9 вентилей При этом, поскольку регистр 7 пам ти находитс  в нулевом состо нии, то на его инверсных выходах присутствуют единичные потенциалы, не преп тствующие прохождению кода чис ла Р с выходов вентилей блока 8 через вентили блока 9 вентилей. ,Цл  этого необходимо, чтобы блоки 8 и 9 вентилей, а также блок логических элементов ИЛИ были выполнены на эле ментах И-НЕ. При пода.че числа Q на шины 19 ко управлени , с объединенных выходов блока 5 ключей поступают импульсы на второй счетный вход 12 импульсно сумматора 1 и, поскольку они не сов падают по времени со входными импул сами, поступающими на первую входную шину 11, то с каждым импульсом с второй входной шины 12 триггер 24 устанавливаетс  в нулевое состо ние , запира  вентиль 25. Следующий входной импульс, поступающий на сче ный вход триггера 24 и первый выход вентил  25, на выход вентил  15 не проходит, а только переключает триг гер 24 в единичное состо ние, при котором отпираетс  вентиль 25, Поскольку импульсный сумматор 1 реали зует операцию вычитани  импульсов, то коэффициент передачи двоичного умножени , образованного счетчиком. импульсов блок ключей 5 и импульсным сумматором 1, работающим в режиме вычитани , равен K« F и измен етс  в пределах от 1 до 1/2 Коэффициент передачи двоичного умножени ., образованного счетчиком 3 импульсов и блока 4 ключей, равен Кп Q/2 , где 2- разр дность счетчика 3 импульсов , а суммарный коэффициент передачи устройства в режиме понижени  частотыравен Кш Кп- . Q/P 41 представлен в дробной форме и задает с  отношением кодов чисел Q и Р. В режиме повышени  частоты импуль сов устройство работает следующим образом.

На шине 14 управлени  устанавливаетс  положительный потенциал, а на шине 13 управлени  - нулевой, в, результате чего блок 8 вентилей запираетс , регистр 7 пам ти освобож-даетс  дл  приема кодов, триггер 24 принудительно устанавливаетс  в единичное состо ние, а вентиль 26 отпираетс . Тем самым импульсный сумма .тор 1 реализует режим сложени  входа суммарный коэффициент передачи устройства в режим повышени  частоты импульсов равен

/. Q -1 Kftx. К« Кп -р- 1

т.е. представлен также в дробной форме и задан отнетиением кодов чисел Q и Р. ных импульсо-в, поступающих со входной 11 шины с импульсами обратной св зи. Поскольку коэффициент передачи двоичного умножени , образованного счетчиком 3 импульсов блока 5 ключей и импульсного сумматора 1, работающего в режиме сложени , равен 2 дл  обе спечени  коэффициента передачи Kf , равного необходимо на потенциальные входы блока 5 ключей подать дополнительный код числа Р. Дл  этого по окончании установки кода числа Р на шинах 20 кода управлени  или в момент окончани  изменени  кода числа Р, в зависимости от условий использовани  устройства , на шину 15 приведени  кода знаменател  элементов задержки подаетс  импульс, который через короткие промежутки времени по вл етс  поочередно на шинах 16, 17 и. 18 элемента 6 задержки. При этом импульсом, поступившим с шины 16, отпираютс  блок 9 вентилей и в счетчик 3 импульсов по шинам установки записываетс  инверсный код числа Р. Вторым импульсом с шины 17 элемента 6 задержки в счетчик 3 импульсов добавл етс  единица, а третьим импульсом с шины 18 в регистр 7 пам ти с шины 22 записываетс  инверсный и увеличенный на единицу числа Р. На следующем примере видно, что в регистр 7 памчти записываетс  дополнительный код числа Р; допустим, что число , или, в двоичном коде, 1001. Тогда в счетчик 3 импульсов запишетс  первым импульсом код ОНО, а после второго импульса в счетчике 3 импульсов зафиксируетс  число 1110, т.е. в регистр 7 па ти запишетс  третьим импульсом чисо , обеспечивающее коэффициент равный / К« Коэффициент передачи двоичного умножени , образованного счетчиком 3 импульсов блока 4 ключей, как и в первом режиме работы устройства, равен О Кп Поскольку вторые входы блока 1 и логических элементов ИЛИ подключены к инверсным выходам регистра 7 па ,м ти, то после инвертировани  элемен тов И-НЕ образующими элементов 10 ИЛИ код на потенциальных входах блок 5 ключей равен коду, записанному в регистр 7 пам ти с шины 22 счетчика 3 импульсов. Предлагаемое устройство обеспечи вает коэффициенты передачи, предста ленные в дробной форме отнопением кодов двух чисел и измен ющиес  в широких пределах. .изобретени  Умно5китель частоты с переменным коэффициентом умножени , содержащий счетчик импульсов, первый вход кото рого соединен с выходом логического элемента ИЛИ, а выходы соединены соответственно со входами двух блоков к.лючей и первым входом регистра По1м ти, второй вход которого соединен с первой шиной управлени  и пер входом импульсного сумматора, второ вход которого соединен со второй шиной управлени , третий вход - с входной шиной, а выход подключен к первому входу логического элемента . ИЛИ, причем входы управлени  первого блока ключей соединены с шиной кода управлени , отличающийс  тем, что, с целью расширени  диапазона изменений коэффициента умножени , в него введены элемент задержки , два блока вентилей и блок логических элементов ИЛИ, выход которого соединен со входом управлени  второго блока ключей, а выходы блока логических элементов ИЛИ соединены соответственно с выходом регистра пам ти и выходом первого блока вентилей, первый вход которого подключен ко второй шине управлени , второй вход к первому входу второго блока вентилей , выход которого соединен со входом установки счетчика импульсов и ко второй шине кода управлени , причем второй вход второго блока вентилей , второй вход логического элемента ИЛИ и третий вход регистра пам ти соединены с соответствующими выходами элемента задержки, вход которого соединен с шиной. Источники информации, прин тые во внимание при экспертизе 1.За вка Японии №50-29306, кл. 98/5/С 31, 31.10.75. 2.Патент США №3753125,кл.307-225. 14.08.73.

Нф.

It

2

ЛЩ

17

16

1ъ Ф-III

Claims (1)

1. Формула изобретения

   Умножитель частоты с переменным коэффициентом умножения, содержащий счетчик импульсов, первый вход которого соединен с выходом логического элемента ИЛИ, а выходы соединены 20 соответственно со входами двух блоков ключей и первым входом регистра памяти, второй вход которого соединен с первой шиной управления и первым входом импульсного сумматора, второй 25 вход которого соединен со второй шиной управления, третий вход - с входной шиной, а выход подключен к первому входу логического элемента

   ИЛИ, причем входы управления первого блока ключей соединены с шиной кода управления, отличающийся тем, что, с целью расширения диапазона изменений коэффициента умножения, в него введены элемент задержки, два блока вентилей и блок логических элементов ИЛИ, выход которого соединен со входом управления второго блока ключей, а выходы блока логических элементов ИЛИ соединены соответственно с выходом регистра памяти и выходом первого блока вентилей, первый вход которого подключен ко второй шине управления, второй вход к первому входу второго блока вентилей, выход которого соединен со входом установки счетчика импульсов и ко второй шине кода управления, причем второй вход второго блока вентилей, второй вход логического элемента ИЛИ и третий вход регистра памяти соединены с соответствующими выходами элемента задержки, вход которого соединен с шиной.