KR100678786B1 - 이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치 - Google Patents

이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치 Download PDF

Info

Publication number
KR100678786B1
KR100678786B1 KR1020000050626A KR20000050626A KR100678786B1 KR 100678786 B1 KR100678786 B1 KR 100678786B1 KR 1020000050626 A KR1020000050626 A KR 1020000050626A KR 20000050626 A KR20000050626 A KR 20000050626A KR 100678786 B1 KR100678786 B1 KR 100678786B1
Authority
KR
South Korea
Prior art keywords
signal
thermometric
digital
analog
output
Prior art date
Application number
KR1020000050626A
Other languages
English (en)
Other versions
KR20010021462A (ko
Inventor
구요베노
자닉쟝-마리
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010021462A publication Critical patent/KR20010021462A/ko
Application granted granted Critical
Publication of KR100678786B1 publication Critical patent/KR100678786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 이진 워드 IN(0 : P-1)을 써모메트릭 신호(a thermometric signal) T1, . . . , TN으로 변환하는 방법에 관한 것이다. 본 발명에 따르면, 본 방법은 이진 워드 IN(0 : P-1)을 아날로그 신호 Vin으로 변환하는 단계와, 아날로그 신호 Vin을 다수의 기준 신호 Vi(i = 1에서 N)와 비교하는 단계를 포함한다. 본 발명에 의하면, 써모메트릭 신호는 이진 워드 IN(0 : P-1)의 기생 전이(parasitic transitions)를 겪지 않게 된다. 또한, 이 방법은 적은 에너지를 소모하는 간단한 구조를 이용하여 수행될 수 있으며, 실질적인 디코딩 지연도 발생하지 않는다. 응용 분야로는 혼합 디지털/아날로그 변환 장치가 있다.

Description

이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치{SIMPLIFIED METHOD OF BINARY/THERMOMETRIC ENCODING WITH AN IMPROVED RESOLUTION}
도 1은 본 발명에 따른 방법을 수행하는 써모메트릭 인코더(a thermometric encoder)의 전기 회로도를 도시하는 도면,
도 2는 이러한 인코더를 포함하는 디지털/아날로그 변환 장치의 기능도.
본 발명은 이진 워드(a binary word)를 써모메트릭 신호(a thermometric signal)로 변환하는 방법에 관한 것이다.
신호가 디지털이고, 상기 신호가 여전히 증가(increment)될 수 있을 때 그 신호를 써모메트릭 신호라 지칭하는데, 상기 신호를 구성하는 비트(bits) 중에서 특정 비트를 발견할 수 있으며, 그에 따라, 상기 특정 비트보다 작은 웨이트(weight)를 갖는 모든 비트는 제 1 논리 레벨에 두고, 상기 특정 비트보다 큰 웨이트를 갖는 모든 비트 및 상기 특정 비트는 제 2 논리 레벨에 두며, 써모메트릭 신호값이 증가 또는 감소하면 상기 특정 비트의 웨이트도 증가 또는 감소한다. 이진/써모메트릭 변환 과정은 디지털 입력 신호를 아날로그 출력 신호로 변환하는 혼합형 장치를 포함하는 서로 다른 종류의 장치 내에서 보통 수행된다. 혼합형 장치는 출력이 상호접속되고 장치의 출력 신호를 제공하는 제 1 및 제 2 전류 소스 어레이와, 제 1 전류 소스 어레이의 전도(conduction)를 제어하는 출력 신호를 제공하고, 디지털 입력 신호의 최소 유효 비트에 의해 형성된 이진 입력 워드를 수신하되, 상기 신호의 최대 유효 비트는 제 2 전류 소스 어레이의 전도를 제어하는 써모메트릭 인코더를 포함한다.
종래의 이진/써모메트릭 변환 방법은 일반적으로 논리 게이트의 네트워크를 이용한다. 실제로, 써모메트릭 신호를 구성하는 각 비트값은 이진 입력 워드의 비트가 일정한 역할을 하는 논리식에 의해 제어되는 것으로 간주할 수 있다. 따라서, 써모메트릭 신호의 각 비트는 이진 입력 워드로부터 비트를 수신하는 입력부를 갖는 논리 게이트 체인(chain)으로부터 올 수 있다.
이러한 이진/써모메트릭 변환 방법을 구현하는 것은 많은 단점이 있다. 우선, 상기 변환을 수행하는 데 필요한 논리 게이트 네트워크가 거추장스럽고, 상기 네트워크를 형성하는 데 필요한 실리콘 표면 및 그 에너지 소모에 있어서 비용이 많이 든다. 또한, 논리 게이트 체인을 통해 정보가 즉각적으로 전달되지 않아서, 실질적인 디코딩 지연이 발생하는데, 이는 사용하는 논리 게이트의 크기와 에너지 소모를 증가시킴으로써 감소될 수 있다. 본 기술분야의 현 기술수준에서, 100 MHz 이상의 이진 입력 워드 변환 주파수에 대해 이러한 변환 방법을 사용하는 것은 비 현실적이다. 마지막으로, 써모메트릭 신호의 각 비트값이 상기 개개의 비트와 연관된 식에 의해 제어되므로, 논리 게이트 체인은 서로 동일하지 않고 서로 다른 전이(transit) 시간을 나타내어, 써모메트릭 신호의 모든 비트가 자신의 적절한 값을 동시에 얻을 수 없게 됨으로써 써모메트릭 신호값 및 디지털/아날로그 변환기의 출력 신호값 내의 기생 전이를 야기한다. 물론, 이러한 유형의 변환 에러는 막아야 한다.
본 발명의 목적은 논리 게이트 체인을 사용할 필요가 없는 이진/써모메트릭 변환 방법을 제안함으로써 이러한 단점을 실질적으로 극복하는 것이다.
실제로, 첫 문단에서 설명한 본 발명에 따른 이진/써모메트릭 변환 방법은 이진 워드를 아날로그 신호로 변환하는 변환 단계와, 아날로그 신호를 다수의 기준 신호와 비교하는 비교 단계를 포함하는 것을 특징으로 한다.
이러한 유형의 방법에서, 출력 신호의 비트는 모두 동일한 방식으로 생성되어 서로에 대해 실질적인 통신 지연을 나타내지 않는다. 또한, 변환 및 비교 단계는 단순한 구조에 의해 수행되어, 결과적으로 저렴하며, 실질적인 디코딩 지연을 야기하지 않는다.
본 발명의 다양한 수정에 따르면, 전술한 바와 같은 방법은 변환 단계와 비교 단계 사이에 아날로그 신호를 저장하는 단계를 더 포함하는 것을 특징으로 한다.
아날로그 신호를 저장하면, 이진/써모메트릭 변환 과정은 상기 이진 워드의 모든 비트가 자신의 적절한 값을 동시에 얻지 못하는 경우 발생하는 이진 입력 워드의 기생 전이를 실질적으로 겪지 않게 된다.
일 실시예에서, 본 발명은 이진 입력 워드를 수신하여 디지털 출력으로 써모메트릭 신호를 제공하는 써모메트릭 인코더(a thermometric encoder)에 관한 것으로서, 이진 입력 워드를 나타내는 아날로그 신호를 전달하는 디지털/아날로그 변환기와, 아날로그 신호값과 기준값을 비교한 결과를 나타내는 디지털 값을 각각 출력하는 다수의 비교기를 포함하되, 비교기의 출력은 써모메트릭 인코더의 상기 디지털 출력을 형성하는 것을 특징으로 한다.
이 실시예에서, 출력 신호의 모든 비트는 비교기에 의해 동시에 생성되어, 상기 출력 신호 내에 기생 전이가 발생하는 것을 막는다.
본 발명의 특정 실시예에서, 디지털/아날로그 변환기는, 다수의 전류 소스 - 전류 소스 각각의 전도(conduction)는 이진 입력 워드의 비트(bits) 중 하나에 의해 제어되고, 전류 소스는 아날로그 신호를 전달하기 위해 디지털/아날로그 변환기의 출력 단자와 제 1 공급 단자(a first supply terminal) 사이에 배치됨 - 와, 디지털/아날로그 변환기의 출력 단자와 제 2 공급 단자 사이에 배치되는 저항성 소자(a resistive element)를 포함하되, 각 비교기에는 자신의 출력 신호를 저장하는 수단이 제공된다.
이 실시예에서, 디지털/아날로그 변환기는 구조가 간단하고 저렴하다. 이는 비교기가 자신의 출력 신호를 저장한다는 사실에 의해 가능한데, 이는 써모메트릭 출력 신호를 저장하는 것과 등가이다. 사실 상, 전술한 디지털/아날로그 변환기는 이진 입력 워드의 기생 전이에 취약하다. 써모메트릭 출력 신호를 저장하면, 이 신호는 아날로그 신호의 기생 전이를 겪지 않게 된다.
써모메트릭 출력 신호가 아날로그 신호의 기생 전이에 대한 완전한 면역을 갖추려면, 원칙적으로 마스터-슬래이브 형의 메모리 셀, 즉, 2 개의 단일한, 연속적인 플립 플롭 회로를 갖는 비교기를 제공할 필요가 있으며, 이들은 위상이 서로 반대인 2 개의 클럭 신호에 의해 동기된다. 이 실시예를 변형하면, 자신의 출력 신호를 저장하기 위해 비교기가 제공되는 수단의 복잡도를 반으로 줄일 수 있다.
이 변형에 따르면, 인코더는 아날로그 신호를 저장하는 수단을 포함한다.
이로 인해, 동일한 클럭 신호에 의해 동기되는, 단일 플립 플롭 저장 회로를 갖는 비교기가 제공되는데, 아날로그 신호저장 수단은 상기 클럭 신호에 대해 위상이 반대인 신호에 의해 동기된다.
비교를 위해 사용되는 기준 신호는 당업자가 알고 있는 다양한 수단에 의해 생성될 수 있다. 본 발명의 특정한 실시예에서, 전술한 인코더는 제 1 및 제 2 공급 단자 사이에 배치되어, 소위 바이어싱 전류 소스(a so-called biasing current source)에 의해 바이어싱(bias)되는 제 1 저항 래더(a first resistance ladder)를 더 포함하며, 두 개의 인접 저항들 간의 접속은 상기 아날로그 신호와 비교될 기준값을 형성하는 전위(an electric potential)를 생성하는 데 사용된다.
전술한 인코더의 변형은 아날로그 신호의 변화 범위에 대해 기준 신호의 자동 최적 캘리브레이션(calibration)을 가능하게 한다. 이 변형에 의하면, 디지털/ 아날로그 변환기에 포함되는 저항성 소자는, 하나의 저항만 제외하고 제 1 저항 래더와 동일한 제 2 저항 래더를 포함하는데, 상기 제 2 저항 래더를 통해 흐르는 전류의 최대값은 상기 바이어싱 전류 소스에 의해 생성되는 전류값과 동일하다.
본 발명은 이진 워드를 써모메트릭 신호로 변환할 필요가 있는 모든 유형의 시스템에 사용될 수 있지만, 특히, 디지털/아날로그 변환 장치에서 사용되는 것이 유리하다. 따라서, 본 발명은 디지털 입력 신호를 아날로그 출력 신호로 변환하는 장치와 관련되며, 출력이 상호접속되고 장치의 출력 신호를 제공하는 제 1 및 제 2 전류 소스 어레이와, 제 1 전류 소스 어레이의 전도를 제어하는 출력 신호를 제공하고, 디지털 입력 신호의 최소 유효 비트(the least-significant bits)에 의해 형성되는 이진 입력 워드를 수신하는 써모메트릭 인코더를 포함하되, 상기 신호의 최대 유효 비트(the most-significant bits)는 상기 제 2 전류 소스 어레이의 전도를 제어하는 데 사용되고, 상기 써모메트릭 인코더는 전술한 인코더와 동일하다.
본 발명의 이러한 특징 및 기타 특징은 이후에 설명하는 실시예(들)를 참조함으로써 명료해질 것이다.
도 1은 이진 워드 IN(0 : P-1)을 수신하여 써모메트릭 신호(a thermometric signal) T1, . . . , TN을 디지털 출력으로 제공하는 써모메트릭 인코더 ENC를 개략적으로 도시하고 있다. 이 ENC 인코더는 이진 워드 IN(0 : P-1)을 아날로그 신호 Vin으로 변환하는 변환기와, 아날로그 신호 Vin의 값을 기준 신호 Vi와 비교한 결과를 나타내는 디지털 신호 Ti(i 는 1 내지 N)를 출력하는 다수의 비교기를 포함하는데, 비교기의 출력은 써모메트릭 인코더의 디지털 출력을 형성한다.
써모메트릭 인코더 ENC는 소위 바이어싱 전류 소스(biasing current source) IT에 의해 바이어싱되는 N 개의 저항의 제 1 래더(ladder) LD1을 더 포함하는데, 이는 본 예에서는 접지에 의해 형성되는 제 1 공급 단자와 제 2 공급 단자 VCC 사이에 직렬로 접속된다. 2 개의 인접 저항 사이의 각 접속부는 아날로그 신호 Vin이 비교되는 기준값 중 하나를 이루는 전위 Vi(i는 1 내지 N)를 생성하는 역할을 한다.
본 명세서에서 설명하는 특정 실시예에서, 디지털/아날로그 변환기는 다수의 전류 소스 I0, . . . , IP-1을 포함하는데, 각 전류 소스 Ij(j는 0 내지 P-1)의 전도(conduction)는 이진 입력 워드 IN(0 : P-1)의 비트 IN(j) 중 하나에 의해 제어된다. 전류 소스는, 자신의 전도를 제어하는 이진 워드의 한 비트의 가중치의 함수로서 값이 가중되는 전류를 각 전류 소스가 생성하도록 구성된다. 이를 Ij = 2jI0 (j는 0 내지 P-1)으로 나타낼 수 있다. 전류 소스 I0, . . , IP-1은 아날로그 신호 Vin을 출력하는 데 사용되는 디지털/아날로그 변환기의 출력 단자와 제 1 공급 단자 사이에 배치된다. 인코더 ENC에 포함되는 디지털/아날로그 변환기는 디지털/아날로그 변환기의 출력 단자와 제 2 공급 단자 VCC 사이에 배치되는 저항성 소자(a resistive element) LD2를 더 포함한다. 이 저항성 소자는 제 2 저항 래더에 의해 형성되는데, 이는 N 개의 저항의 제 1 래더 LD1과 동일하지만, 제 2 단자 VCC에 접속되는 저항은 서로 다르다. N 개의 저항의 제 2 래더 LD2를 흐르는 전류 Iin의 최대값은 바이어싱 전류 소스에 의해 생성되는 전류값과 동일하다. 이로 인해, 아날로그 신호 Vin의 변화 범위에 대해 기준 신호 Vi의 최적 자동 캘리브레이션이 가능하다.
인코더 ENC의 동작은 다음과 같이 설명할 수 있다. 제 1 시점에서 이진 입력 워드의 비트 중 어느 것도 논리 레벨 1이 아니면, 아날로그 신호 Vin은 VCC와 동일하고 모든 기준값 Vi보다 높게 된다. 결과적으로, 써모메트릭 출력 신호 T1, . . , TN의 모든 비트가 논리 레벨 0이 된다. 제 2 시점에서 최소 유효 비트(least-significant bit) I(0)가 논리 레벨 1이면, 아날로그 신호 Vin의 값은 VCC-N.R.I1과 동일하고, 제 1 기준값 V1은 VCC-IT.R/2와 동일한데, IT = I0+I1+...+IP-1, 달리 말해서 IT = ∑2j.I0이다. 따라서, 아날로그 신호 Vin의 값은 제 1 기준값 V1보다 작게 되나, 제 2 기준값 V2보다는 크다. 결과적으로, 써모메트릭 출력 신호 T1, . . , TN의 제 1 비트 T1만이 논리 레벨 1에 있게 되고, 나머지는 논리 레벨 0에 있게 된다. 제 3 시점에서, 이진 입력 워드 I(0 : P-1)의 비트 I(1)만이 논리 레벨 1이면, 아날로그 신호 Vin의 값은 VCC-N.R.I1과 같고 제 2 기준값 V2보다는 작게 되나, 제 3 기준값보다는 크다. 따라서, 써모메트릭 출력 신호 T1, . . , TN의 처음 2 비트 T1, T2는 논리 레벨 1에 있고, 다른 모든 비트는 논리 레벨 0에 있게 된다. 이러한 추론은 이진 입력 워드 I(0 : P-1)의 모든 비트가 논리 레벨 1이 될 때까지 계속될 수 있다. 이 때, 아날로그 신호 Vin은 VCC-N.R.IT이고, N 번째 기준값 VN은 VCC-(N-1/2).R.IT와 동일하게 된다. 따라서, 아날로그 신호 Vin의 값은 N 번째 기준값 VN보다 작게 되고, 써모메트릭 출력 신호 T1, . . , TN의 모든 비트는 논리 레벨 1이 된다.
각 비교기에는 자신의 출력 신호를 저장하는 수단이 제공된다. 이들 수단은 제 1 클럭 신호 Clk1에 의해 구동된다. 써모메트릭 출력 신호 T1, . . , TN을 저장하면, 신호 T1, . . TN이 아날로그 신호 Vin의 기생 전이를 겪지 않아도 되는데, 기생 전이는 이진 입력 워드 IN(0 : P-1)의 모든 비트가 자신의 각 값을 동시에 얻지 않을 때 발생하여 전류 소스 I0, . . , IP-1의 비동시 전환(unsimultaneous commutations)을 야기한다.
써모메트릭 출력 신호 T1, . . , TN이 아날로그 신호 Vin의 기생 전이로부터 완전히 자유롭기 위해, 원칙적으로 비교기에는 마스터-슬래이브 유형(master-slave type)의 메모리 셀이 제공되어야 하는데, 메모리 셀은 위상이 반대인, 즉, 이 경우에는 제 1 클럭 신호 Clk1과 그 상보형 신호(complementary signal)에 의해 구동되는 2 개의 연속적인, 단일 플립 플롭 회로이다. 본 명세서에서 설명한 실시예는 비교기의 출력 신호를 저장하기 위해 비교기에 제공되는 수단의 복잡도(complexity)가 반으로 줄어들게 하며, 이는 단일 제 1 클럭 신호 Clk1에 의해 구동되는 D 래치를 사용하여 달성할 수 있다. 이를 위해, 인코더 ENC는 아날로그 신호를 저장하는 수단 MEM을 포함한다. 이들 수단은 스위치 SW와 용량성 소자(a capacitive element) C로 구성된 샘플 앤 홀드 장치(a sample and hold device)를 포함하는데, 샘플 앤 홀드 장치는 제 2 클럭 신호 Clk2에 의해 제어된다. 이 신호는 논리 레벨 1에 있으면, 스위치 SW는 닫혀있고, 용량성 소자 C는 자신의 단자에서 아날로그 신호 Vin을 구성하는 전압을 발생시키는데, 이는 디지털/ 아날로그 변환기의 출력 단자에 의해 전달되는 전압을 재생(reproduce)한다. 이진 입력 워드의 모든 비트가 자신의 적절한 값을 얻기에 충분한, 사전결정된 지연이 있은 후, 제 2 클럭 신호 Clk2는 논리 레벨 0에 있게 되고, 아날로그 신호 Vin의 값은 용량성 소자 C에 의해 저장된다. 이 값은 기준값 Vi(i 는 1 내지 N)와 비교되며, 이어서 이 비교 결과는 제 1 클럭 신호 Clk1이 액티브 에지(an active edge)를 나타낼 때, 비교기에 제공되는 D 래치에의 해 저장된다. 써모메트릭 출력 신호 T1, . . , TN의 값은 이진 입력 워드 IN(0 : P-1)의 기생 전이를 겪지 않는다. 제 1 및 제 2 클럭 신호 Clk1과 Clk2는 유리하게도 서로 보완하여 이진 입력 워드 IN(0 : P-1)의 변화의 2 배가 되는 주파수가 제공된다.
도 2는 본 발명에 따른 이진/써모메트릭 인코더를 포함하는 디지털/아날로그 변환 장치를 도시하는 기능적 다이어그램이다. 이 장치는 디지털 입력 신호 IN(0 : M-1)를 아날로그 출력 신호 OUT으로 변환하며, 출력이 상호 접속되어 장치의 출력 신호 OUT을 출력하도록 제공되는 제 1 및 제 2 전류 소스 어레이 B1 및 B2와, 출력 신호 T1, . . , TN이 제 1 전류 소스 어레이 B1의 전도를 제어하고, 이진 입력 워드 IN(0 : P-1)이 디지털 입력 신호 IN(0 : M-1)의 P 개의 최소 유효 비트에 의해 형성되며, 이 신호 IN(0 : M-1)의 M-P 최대 유효 비트는 제 2 전류 소스 어레이 B2의 전도를 제어하는 데 사용되는 써모메트릭 인코더 ENC를 포함한다.
이 장치에서, 써모메트릭 인코더 ENC는 전술한 본 명세서에 따른 것이다. 이로 인해 장치의 전체 구조를 단순화할 수 있고, 에너지 소비를 감소시킬 수 있으며, 100 MHz를 초과하는 변화 주파수(a variation frequency)를 갖는 디지털 입력 신호를 처리할 수 있게 된다. 또한, 인코더 ENC의 써모메트릭 출력 신호가 디지털 입력 신호 IN(0 : M-1)의 P 개의 최소 유효 비트에 영향을 미칠 수 있는 기생 전이를 실질적으로 겪지 않음에 따라, 출력 신호 OUT도 이러한 효과를 얻어서, 장치에 의해 수행되는 변환의 해상도가 뛰어나게 된다.
본 발명에 의하면, 출력 신호의 비트는 모두 동일한 방식으로 생성되어 서로에 대해 실질적인 통신 지연을 나타내지 않고, 변환 및 비교 단계는 단순한 구조에 의해 수행되어, 결과적으로 저렴하며, 실질적인 디코딩 지연을 야기하지 않는다. 또한, 이진 워드의 모든 비트가 자신의 적절한 값을 동시에 얻지 못하는 경우 발생하는 이진 입력 워드의 기생 전이를 이진/써모메트릭 변환 과정이 실질적으로 겪지 않게 된다.

Claims (8)

  1. 이진 워드(a binary word)를 써모메트릭 신호(a thermometric signal)로 변환하는 방법에 있어서,
    상기 이진 워드를 아날로그 신호로 변환하는 변환 단계와,
    상기 아날로그 신호를 다수의 기준 신호와 비교하는 비교 단계
    를 포함하는 것을 특징으로 하는
    이진 워드의 써모메트릭 신호로의 변환 방법.
  2. 제 1 항에 있어서,
    상기 아날로그 신호를 저장하는 단계를 더 포함하되, 상기 저장 단계는 상기 변환 단계와 상기 비교 단계 사이에서 수행되는 것을 특징으로 하는 이진 워드의 써모메트릭 신호로의 변환 방법.
  3. 이진 입력 워드를 수신하여 디지털 출력에 써모메트릭 신호를 제공하는 써모메트릭 인코더(a thermometric encoder)에 있어서,
    상기 이진 입력 워드를 나타내는 아날로그 신호를 전달하는 디지털/아날로그 변환기와,
    상기 아날로그 신호값과 기준값을 비교한 결과를 나타내는 디지털 신호를 출력하는 출력단을 각각 구비한 다수의 비교기 - 상기 비교기의 출력은 상기 써모메트릭 인코더의 상기 디지털 출력을 형성함 -
    를 포함하는 것을 특징으로 하는
    써모메트릭 인코더.
  4. 제 3 항에 있어서,
    상기 디지털/아날로그 변환기는,
    다수의 전류 소스 - 상기 전류 소스 각각의 전도(conduction)는 상기 이진 입력 워드의 비트(bits) 중 하나에 의해 제어되고, 전류 소스는 상기 아날로그 신호를 전달하기 위해 상기 디지털/아날로그 변환기의 출력 단자와 제 1 공급 단자(a first supply terminal) 사이에 배치됨 - 와,
    상기 디지털/아날로그 변환기의 상기 출력 단자와 제 2 공급 단자 사이에 배치되는 저항성 소자(a resistive element)
    를 포함하되, 각 비교기에는 자신의 출력 신호를 저장하는 수단이 제공되는 것을 특징으로 하는 써모메트릭 인코더.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 공급 단자 사이에 배치되고, 소위 바이어싱 전류 소스(a so-called biasing current source)에 의해 바이어싱(bias)되는 제 1 저항 래더(a first resistance ladder)를 더 포함하되, 두 개의 인접 저항들 간의 접속은 상기 아날로그 신호와 비교될 기준값을 형성하는 전위(an electric potential)를 생성하는 데 사용되는 것을 특징으로 하는 써모메트릭 인코더.
  6. 제 5 항에 있어서,
    상기 디지털/아날로그 변환기에 포함되는 상기 저항성 소자는, 하나의 저항만 제외하고 상기 제 1 저항 래더와 동일한 제 2 저항 래더를 포함하되, 상기 제 2 저항 래더를 통해 흐르는 전류의 최대값은 상기 바이어싱 전류 소스에 의해 생성되는 전류값과 동일한 것을 특징으로 하는 써모메트릭 인코더.
  7. 제 4 항에 있어서,
    상기 아날로그 신호를 저장하는 수단을 포함하는 것을 특징으로 하는 써모메트릭 인코더.
  8. 디지털 입력 신호를 아날로그 출력 신호로 변환하는 장치에 있어서,
    출력이 상호접속되고 상기 장치의 출력 신호를 제공하는 제 1 및 제 2 전류 소스 어레이와,
    상기 제 1 전류 소스 어레이의 전도를 제어하는 출력 신호를 제공하고, 상기 디지털 입력 신호의 최소 유효 비트(the least-significant bits)에 의해 형성되는 이진 입력 워드를 수신하는 써모메트릭 인코더
    를 포함하되, 상기 신호의 최대 유효 비트(the most-significant bits)는 상기 제 2 전류 소스 어레이의 전도를 제어하는 데 사용되고, 상기 써모메트릭 인코더는 제 3항에서 설명한 것과 동일한 것인 것을 특징으로 하는 디지털 입력 신호의 아날로그 출력 신호로의 변환 장치.
KR1020000050626A 1999-08-31 2000-08-30 이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치 KR100678786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9910955A FR2798020A1 (fr) 1999-08-31 1999-08-31 Procede d'encodage binaire/thermometrique simplifie a resolution amelioree
FR9910955 1999-08-31

Publications (2)

Publication Number Publication Date
KR20010021462A KR20010021462A (ko) 2001-03-15
KR100678786B1 true KR100678786B1 (ko) 2007-02-05

Family

ID=9549453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050626A KR100678786B1 (ko) 1999-08-31 2000-08-30 이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치

Country Status (6)

Country Link
US (1) US6335697B1 (ko)
EP (1) EP1081864B1 (ko)
JP (1) JP2001102928A (ko)
KR (1) KR100678786B1 (ko)
DE (1) DE60017651T2 (ko)
FR (1) FR2798020A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992609B1 (en) * 2004-09-17 2006-01-31 Pulselink, Inc. Digital to analog converter
US7425856B2 (en) * 2006-06-30 2008-09-16 Agere Systems Inc. Phase interpolator with output amplitude correction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB233171A (en) * 1924-06-13 1925-05-07 Lawrence Robert Callum A direction indicator for day and night use on road vehicles
DE1220891B (de) * 1963-10-11 1966-07-14 Olympia Werke Ag Codeumsetzer mit UND-Schaltungen
KR930001724B1 (ko) * 1985-03-25 1993-03-12 가부시기가이샤 히다찌세이사꾸쇼 저항체 및 이것을 사용한 전자장치
US5283580A (en) * 1992-09-28 1994-02-01 Motorola, Inc. Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
US5345234A (en) * 1993-08-31 1994-09-06 Advanced Micro Devices Inc. Method and apparatus for combining a flash analog to digital converter with digital to analog functions
US5606318A (en) * 1994-09-30 1997-02-25 Honeywell Inc. Apparatus for conversion of scaled binary data
JP3247810B2 (ja) * 1994-10-07 2002-01-21 三菱電機株式会社 バーグラフデコーダ
CA2134310A1 (en) * 1994-10-25 1996-04-26 Pier L. Bortot Wideband digital peak detector
US5706008A (en) * 1996-03-01 1998-01-06 Analog Devices, Inc. High bandwidth parallel analog-to-digital converter

Also Published As

Publication number Publication date
JP2001102928A (ja) 2001-04-13
EP1081864B1 (fr) 2005-01-26
FR2798020A1 (fr) 2001-03-02
US6335697B1 (en) 2002-01-01
DE60017651D1 (de) 2005-03-03
DE60017651T2 (de) 2005-12-22
EP1081864A1 (fr) 2001-03-07
KR20010021462A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US5162801A (en) Low noise switched capacitor digital-to-analog converter
US5682114A (en) Variable delay circuit, ring oscillator, and flip-flop circuit
US20130009796A1 (en) Clock generator circuit for successive approximatiom analog to-digital converter
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
US7986256B2 (en) A/D converter
WO2003081782A1 (en) A/d converter calibration
TW201031126A (en) Apparatus and method for successive approximation analog-to-digital conversion
US5856800A (en) Analog-to-digital converter having a high sampling frequency
US4968989A (en) Switched capacitor filter for use with a digital-to-analog (D/A) converter
CN110768674A (zh) 模数转换装置、设备以及转换方法
EP3462619B1 (en) Digital to analog converter
US3781871A (en) Analog to digital converter
CN108429552B (zh) 模数转换器和利用该模数转换器的半导体装置
KR100678786B1 (ko) 이진 워드의 써모메트릭 신호로의 변환 방법, 이진 입력 워드를 수신하여 써모메트릭 신호를 제공하는 써모메트릭 인코더 및 디지털 입력 신호를 아날로그 출력 신호로 변환하는 변환 장치
CN111628772A (zh) 高速高精度时间域模数转换器
JPS5938769B2 (ja) Ｄ／ａ変換回路
US6927723B2 (en) A/D converter and A/D conversion method
US9577658B1 (en) Analog to digital converter and data conversion method
US5694070A (en) Distributed ramp delay generator
US8957804B2 (en) Successive approximation A/D converter
EP0952672A2 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
JP3723362B2 (ja) フラッシュ方式アナログ／デジタル変換装置
US20230163778A1 (en) Analog digital converter and method for analog to digital converting in the analog digital converter
US6621444B1 (en) High speed, low power switched-capacitor digital-to-analog converter with a precharge arrangement
KR100261997B1 (ko) 아날로그-디지탈 변환기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee