DE3920644C1 - - Google Patents

Info

Publication number
DE3920644C1
DE3920644C1 DE19893920644 DE3920644A DE3920644C1 DE 3920644 C1 DE3920644 C1 DE 3920644C1 DE 19893920644 DE19893920644 DE 19893920644 DE 3920644 A DE3920644 A DE 3920644A DE 3920644 C1 DE3920644 C1 DE 3920644C1
Authority
DE
Germany
Prior art keywords
silicon
etching
etching liquid
aluminum
mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19893920644
Other languages
English (en)
Inventor
Uwe Dipl.-Phys. Schnakenberg
Wolfgang Dipl.-Phys. Dr.-Ing. 1Ooo Berlin De Benecke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19893920644 priority Critical patent/DE3920644C1/de
Priority to PCT/DE1990/000418 priority patent/WO1991000614A1/de
Application granted granted Critical
Publication of DE3920644C1 publication Critical patent/DE3920644C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft eine Ätzflüssigkeit und ein Verfahren zum anisotropen Ätzen von Silizium mit einem Hydroxid und mit Wasser, das mit den Fertigungsprozessen integrierter Schalt­ kreise kompatibel und zur Verwendung in Reinsträumen geeignet ist. Solche Verfahren werden in der Mikrosystemtechnik einge­ setzt, wenn mikromechanische oder mikrooptische Komponenten zusammen mit mikroelektronischen Komponenten monolithisch in einen Chip integriert werden.
Entscheidend für die Verwendbarkeit eines Ätzverfahrens für die gemeinsame monolithische Integration ist die Reinstraumverträglichkeit der Ätzflüssigkeit. KOH scheidet aus, weil in der IC-Fertigung keine alkalihaltigen Ätzbestandteile geduldet werden können. Auch EDP (Ethylendiamin, Pyrocatechol und Wasser) entspricht nicht den Anforderungen in Reinsträumen. Hydrazin ist sehr toxisch und explosiv, deshalb ist bei seiner Verwendung ein großer Aufwand an Sicherheitsvorkehrungen erforderlich.
Alkalifreie Ätzflüssigkeiten sind aus mehreren Veröffentli­ chungen bekannt. J. L. Vossen und Werner Kern schlagen in "Thin Film Processes", Academic Press 1978, S. 444 und 452f die Verwendung von Ammoniumhydroxid (NH4OH) zum Ätzen von Silizium und Galliumarsenid vor. In der US-Patentschrift US 38 98 141 wird ein Verfahren zum elektrolytischen Ätzen von Verbindungs­ halbleitern unter Verwendung einer NH4OH-Lösung beschrieben. Aus DDR-Patentschrift DD 2 41 975 ist das anisotrope Ätzen von Silizium mittels eines Hydroxids und Wasser bekannt. In der Fachveröffentlichung von K. D. Beyer, "Silicon Surface Cleaning Process", IBM Technical Disclosure Bulletin, 20, 1977, S. 1746f, wird ein Gemisch aus NH4OH, H2O2 und H2O zum Entfernen von Partikeln, metallischen Verunreinigungen und der natür­ lichen Oxidschicht vorgeschlagen.
Auch in der nachveröffentlichten deutschen Patentanmeldung DE 38 05 752 ist eine Ätzflüssigkeit auf der Basis von NH4OH angegeben, die die Bedingung der Reinstraumverträglichkeit erfüllt.
Allerdings sind die bekannten Ätzflüssigkeiten nicht mit den Standard-Metallisierungsprozessen in der IC-Fertigung verträg­ lich. In der IC-Fertigung wird heute Aluminium mit 1% Silizium als Leiterbahnmaterial verwendet. Das Aluminium wird üblicher­ weise mit Sputtertechniken abgeschieden und in einem Formiergas legiert.
Da die Ausbildung der mikromechanischen Strukturen im allge­ meinen als einer der letzten Prozeßabschnitte in der Herstel­ lung von multifunktionalen Mikrosystemen erfolgt, sind die mikroelektronischen Komponenten bereits im Chip integriert, wenn der Chip der anisotropen Ätzflüssigkeit ausgesetzt wird.
Bei der Verwendung der beispielsweise in der DE 38 05 752 gekennzeichneten Ätzflüssigkeit werden die Aluminium-Leiter­ bahnen und Kontakte stark angegriffen, deshalb müssen alle offenliegenden Leiterbahnen in einem zusätzlichen Prozeßschritt mit einer Schutzschicht versehen werden, die nach Abschluß der mikromechanischen Prozesse wenigstens im Bereich der Kontakte wieder entfernt werden muß.
Der Erfindung liegt die Aufgabe zugrunde, eine Ätzflüssigkeit anzugeben, die zur Verwendung in Reinsträumen geeignet ist und die eine erhöhte Ätzselektivität von Silizium gegenüber Aluminium aufweist.
Diese Aufgabe wird dadurch gelöst, daß als Ätzflüssigkeit eine Mischung aus NH4OH und H2O verwendet wird, und daß zur Erhöhung des Ätzratenverhältnisses von Aluminium zu Silizium der Mi­ schung Silizium beigemengt ist.
Das Beimengen von Silizium hat überraschenderweise zur Folge, daß die Ätzflüssigkeit selektiv gegenüber Aluminium wirkt, d. h., daß zwar der Silizium-Wafer weiterhin geätzt wird, aber die Aluminium-Leiterbahnen praktisch nicht mehr angegriffen werden.
Diese überraschende Wirkung kann durch folgenden Prozeß erklärt werden:
Wegen seiner amphotären Eigenschaft ist die Löslichkeit von Aluminium in alkalischen Lösungen hoch. Bei diesem Lösungsvor­ gang bilden sich Aluminumhydroxide. In Anwesenheit von Sili­ katen, die durch den Zusatz von Silizium in der Ätzflüssigkeit vorhanden sind, können schwer lösliche Pyrophyllite gebildet werden:
2 H2Si2O5 + 2 Al (OH)3  Al2 (OH)2 [Si2O5]2 + 4 H2O
Die pyrophyllithaltigen Silikate können die Aluminiumoberfläche passivieren und einen Angriff der Ätzflüssigkeit verhindern.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Nach Anspruch 2 wird zur Durchführung des Ätzverfahrens eine Ätzflüssigkeit verwendet, die aus 3,7 Gew.-% NH4OH und entionisiertem Wasser besteht, und der wenigstens 100 mg Silizium pro Liter zugefügt werden. Mit dieser Weiterbildung des Verfahrens werden die besten Resultate hinsichtlich der Oberflächenrauhigkeit erzielt.
Gemäß Anspruch 3 wird die Ätzflüssigkeit vor dem Ätzprozeß auf 75°C erwärmt. Bei dieser Temperatur ist die Stabilität der Ätzflüssigkeit gewährleistet und die geätzte Oberfläche weist geringere Oberflächenrauhigkeiten auf.
Die Selektivität des Verfahrens gegenüber Aluminium bietet nach Anspruch 4 den Vorteil, daß die Bereiche der Halbleiterober­ fläche, von denen die Ätzflüssigkeit fern gehalten werden muß, durch Aufbringen einer Passivierungsschicht aus Aluminium geschützt werden können.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß integrierte Schaltungen mit offenliegenden Leiter­ bahnen und Kontaktstellen, die einem mikromechanischen Prozeß unterzogen werden, ohne zusätzliche Schutzvorkehrungen der Ätzflüssigkeit ausgesetzt werden dürfen. Dadurch erübrigt sich auch ein nachträgliches Entfernen irgendwelcher Schutzschich­ ten.
Die Ätzflüssigkeit und das Verfahren können in demselben Reinstraum angewendet werden, in welchem auch die IC-Fertigungsprozesse durchgeführt werden. Dadurch erübrigt sich der Transport von Wafern aus einem Reinstraum in andere Prozeßräume.
Das erfindungsgemäße Verfahren wirkt selektiv gegenüber SiO2 und Siliziumnitrid. Dadurch können auch diese Materialien als Passivierungsschichten dienen. Die Ätzrate bei hoch Bor­ dotiertem Silizium ist verschwindend gering gegenüber der Ätzrate in nicht dotiertem Silizium. Deshalb kann der Ätzprozeß mit Hilfe des p⁺-Ätzstopp beendet werden.
Ebenso kann mit diesem Verfahren der Ätzvorgang durch geeigne­ tes Anlegen einer Spannung an den pn-Übergang einer zu ätzenden Probe mit Hilfe elektrochemischer Prozesse definiert gestoppt werden.
Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die einzige Zeichnung näher beschrieben. In der Zeichnung ist die relative Ätzrate von Aluminium im Verhältnis zur Ätzrate von Silizium (100) in Abhängigkeit von der Konzen­ tration des gelösten Siliziums dargestellt.
Das erfindungsgemäße Verfahren wird in einem doppelwandigen thermatisierten Glasgefäß durchgeführt. Die Ätzflüssigkeit wird durch Verdünnung einer handelsüblichen Ammoniak-Lösung in VLSI-Qualität (zur Verwendung für die very large scale integration) mit vorgeheiztem, entionisiertem Wasser und Zugabe von Silizium hergestellt.
Vor dem Eintauchen in die Ätzlösung werden die zu ätzenden Proben in eine Ammoniumfluorid-Lösung getaucht und mit Wasser abge­ spült.
Da NH4OH bei Normaldruck und hohen Temperaturen die Tendenz aufweist, zu zerfallen, wird die NH4OH-Konzentration wähend der gesamten Ätzdauer gemessen. Aus demselben Grunde darf die Temperatur nicht zu hoch gewählt werden. Andererseits darf die Temperatur keine zu niedrigen Werte annehmen, da die Ätzrate mit fallender Temperatur sinkt. Bei einer Temperatur der Ätzflüssigkeit von 75°C werden gute Ergebnisse erzielt.
Die Ätzgeschwindigkeit hängt von der Konzentration von NH4OH in der Ätzlösung ab. Die höchste Ätzrate (30 µm/h) wird bei einer Konzentration von ca. 9% erreicht. Für das erfindungsgemäße Verfahren empfiehlt sich jedoch eine Konzentration von 3,7% (Gewichtsprozent), da die Ätzflächen bei dieser Konzentration bei einer hohen Ätzrate geringe Rauhigkeiten aufweisen.
Die Wirkung der Zugabe von Silizium zu der Ätzflüssigkeit ist in der Figur dargestellt.
Auf der vertikalen Achse ist das Verhältnis der Ätzraten von Aluminium und von Silizium (100) aufgetragen. Die horizontale Achse zeigt die Menge des gelösten Siliziums in Gramm pro Liter. Ohne Zusatz von Silizium wird Aluminium annähernd ebenso rasch geätzt wie Silizium.
Je mehr Silizium in der Ätzflüssigkeit gelöst ist, desto geringer wird die Ätzrate für Aluminium. Ab ca. 100 mg/l Silizium kann keine Ätzwirkung in Aluminium mehr festgestellt werden. Die relative Ätzrate sinkt auf 0.

Claims (4)

1. Ätzflüssigkeit zum anisotropen Ätzen von Silizium mit einem Hydroxid und mit Wasser, dadurch gekennzeichnet, daß als zur Verwendung in Reinsträumen geeignete Ätzflüssigkeit eine Mischung aus NH4OH und H2O verwendet wird, und daß zur Erhöhung des Ätzratenverhältnisses von Silizium zu Aluminium der Mischung Silizium beigemengt ist.
2. Ätzflüssigkeit nach Anspruch 1, dadurch gekennzeichnet, daß die Mischung aus 3,7 Gew.-% NH4OH und entionisiertem Wasser besteht und daß dieser Mischung wenigstens 100 mg Silizium pro Liter beigemengt sind.
3. Verfahren zur Verwendung der Ätzflüssigkeit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ätzflüssigkeit vor dem Eintauchen des zu ätzenden Siliziums auf eine Temperatur von ca. 75°C erwärmt wird.
4. Verfahren zur Verwendung der Ätzflüssigkeit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Bereiche der Silizium­ oberfläche, die vor der Ätzflüssigkeit geschützt werden müssen, mit einer Passivierungsschicht aus Aluminium versehen werden.
DE19893920644 1989-06-23 1989-06-23 Expired - Fee Related DE3920644C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19893920644 DE3920644C1 (de) 1989-06-23 1989-06-23
PCT/DE1990/000418 WO1991000614A1 (de) 1989-06-23 1990-06-01 Verfahren zum anisotropen ätzen halbleitender materialien

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893920644 DE3920644C1 (de) 1989-06-23 1989-06-23

Publications (1)

Publication Number Publication Date
DE3920644C1 true DE3920644C1 (de) 1990-12-20

Family

ID=6383445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893920644 Expired - Fee Related DE3920644C1 (de) 1989-06-23 1989-06-23

Country Status (2)

Country Link
DE (1) DE3920644C1 (de)
WO (1) WO1991000614A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4404885A1 (de) * 1994-01-12 1995-07-13 Gold Star Electronics Selektives Ätzverfahren
DE19926599C2 (de) * 1998-09-12 2002-07-04 Univ Gesamthochschule Kassel Lösung zum Ätzen von Silizium und Verfahren zum Ätzen von Silizium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898141A (en) * 1974-02-08 1975-08-05 Bell Telephone Labor Inc Electrolytic oxidation and etching of III-V compound semiconductors
DD241975A1 (de) * 1985-10-14 1987-01-07 Messgeraetewerk Zwonitz Veb K Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen
DE3805752A1 (de) * 1988-02-24 1989-08-31 Fraunhofer Ges Forschung Anisotropes aetzverfahren mit elektrochemischem aetzstop

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR96065E (fr) * 1967-11-01 1972-05-19 Western Electric Co Procédé de gravure précise de semiconducteurs.
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
JP2641194B2 (ja) * 1985-07-15 1997-08-13 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体デバイスの製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898141A (en) * 1974-02-08 1975-08-05 Bell Telephone Labor Inc Electrolytic oxidation and etching of III-V compound semiconductors
DD241975A1 (de) * 1985-10-14 1987-01-07 Messgeraetewerk Zwonitz Veb K Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen
DE3805752A1 (de) * 1988-02-24 1989-08-31 Fraunhofer Ges Forschung Anisotropes aetzverfahren mit elektrochemischem aetzstop

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Beyer, K.D.: Silicon Surface Cleaning Process. In: IBM TDB, Bd. 20, Nr. 5, Okt. 1977, S. 1746-1747 *
Hammond, B.R. et. al: Etch for Silicon. In: IBM TDB, Bd. 19, Nr. 4, Sept. 1976, S. 1159 *
Huo, D.T.C. et. al.: A Novel Etch Mask... *
In: J. Electrochem. Soc.: Solid-State Science and Technology, Nov. 1987, S. 2850-2856 *
Vossen, J.L. und Kern, W. (Hrsg.): Thin Film Processes, Academic Press, New York 1978, S. 144, 152, 153 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4404885A1 (de) * 1994-01-12 1995-07-13 Gold Star Electronics Selektives Ätzverfahren
DE4404885C2 (de) * 1994-01-12 2003-08-21 Gold Star Electronics Verfahren zum selektiven Ätzen von Siliziumnitrid gegenüber Silizium
DE19926599C2 (de) * 1998-09-12 2002-07-04 Univ Gesamthochschule Kassel Lösung zum Ätzen von Silizium und Verfahren zum Ätzen von Silizium

Also Published As

Publication number Publication date
WO1991000614A1 (de) 1991-01-10

Similar Documents

Publication Publication Date Title
DE60222532T2 (de) Zusammensetzung zur reinigung nach einem chemischen-mechanischen polierverfahren
DE60212937T2 (de) Verfahren zum Entfernen von Rückständen von der Mikrostruktur eines Objektes
DE69835951T2 (de) Zusammensetzung zur entfernung von rückständen bei der halbleiterherstellung auf basis von ethylendiamintetraessigsäure oder ihrem ammoniumsalz sowie verfahren
DE69024263T2 (de) Verfahren zum chemisch-mechanischen Polieren eines Halbleitersubstrats einer elektronischen Komponente und Polierzusammensetzung für dieses Verfahren
DE60301907T2 (de) Reinigungsmittel nach CMP-Gebrauch
EP0477504A1 (de) Reduzierung der Frempartikel auf Halbleiter-Wafer
DE69112545T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes.
DE68912351T2 (de) Ätzlösung für metallschicht mit photolackstruktur.
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
KR101190907B1 (ko) 박리제 조성물
EP0012861B1 (de) Verfahren zum selektiven Feststellen von durch Polieren verursachten Fehlern auf der Oberfläche von Siliziumplättchen
EP0236936A3 (de) Verfahren zur Vermeidung von Kurzschlüssen bei der Herstellung von elektrischen Bauelementen, vorzugsweise von aus amorphen Siliziumschichten bestehenden Solarzellen
DE3920644C1 (de)
EP0742583B1 (de) Verfahren zum Entfernen beschädigter Kristallbereiche von Siliziumscheiben
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE10261407A1 (de) CMP-Slurry für ein Metall und Verfahren zur Herstellung eines Metallleiter-Kontaktstopfens einer Halbleitervorrichtung unter Verwendung der Slurry
DE4003472C2 (de) Verfahren zum anisotropen Ätzen von Siliziumplatten
DE10230252B4 (de) Verfahren zur Herstellung integrierter Mikrosysteme
DE3842758A1 (de) Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
WO2002045148A2 (de) Reinigungslösung für halbleiterscheiben im beol-bereich
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE102006008261A1 (de) Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
KR960012576B1 (ko) 알루미늄 합금배선막의 성능평가 방법
DE4104881A1 (de) Aetzloesung fuer nasschemische prozesse der halbleiterherstellung
DD241975A1 (de) Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee