DE3854887T2 - Digitaloszillator - Google Patents

Digitaloszillator

Info

Publication number
DE3854887T2
DE3854887T2 DE3854887T DE3854887T DE3854887T2 DE 3854887 T2 DE3854887 T2 DE 3854887T2 DE 3854887 T DE3854887 T DE 3854887T DE 3854887 T DE3854887 T DE 3854887T DE 3854887 T2 DE3854887 T2 DE 3854887T2
Authority
DE
Germany
Prior art keywords
data
value
added
overflow
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3854887T
Other languages
English (en)
Other versions
DE3854887D1 (de
Inventor
Tokikazu Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE3854887D1 publication Critical patent/DE3854887D1/de
Publication of DE3854887T2 publication Critical patent/DE3854887T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0321Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • G06F1/0335Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator the phase increment itself being a composed function of two or more variables, e.g. frequency and phase
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548Trigonometric functions; Co-ordinate transformations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Digitaloszillatorvorrichtung, der Wellenformdaten erzeugt, die eine periodische Wellenform darstellen, die eine erwünschte Periode hat.
  • Herkömmucherweise wird, um periodische Wellenformdaten zu erhalten, eine Oszillatorovoreinrichtung verwendet, die eine bestimmte Konstante bei jedem Takt unter Verwendung einer Addiereinrichtung aufsummiert, die überläuft, wenn die Date einen dynamischen Bereich überschreitet.
  • Diese Vorrichtung kann die Periode der erzeugten Wellenform ändern, indem der Wert der Konstanten geändert wird, die aufaddiert werden soll. Jedoch ist, da man nicht irgendeinen Wert für die Konstante bei der ganzzahligen Operation auswählen kann, die Periode, die erhalten werden kann, begrenzt.
  • In IBM Technical Disclosure Bulletin, Bd. 22, Nr. 2, August 1979, Seiten 975 bis 978 ist eine akustisch interaktive Synthetisierungseinrichtung zum Erzeugen von digitalen Sinuswellen offenbart, wobei ein zurückführendes Schieberegister verwendet wird, das von einem Computer geladen und gesteuert wird, und zum Umwandeln des Schieberegisterausgangs in die erwünschten, analogen, akustischen Signale, die verlangt werden. Kleine Frequenzänderungen können erzeugt werden, indem eine Addieranordnung verwendet wird, die serielle Addiereinrichtungen umfaßt, die die Taktfrequenzaufteilung in unabhängige Bereiche trennt, die als "grobe", "feine" und "sehr feine" Frequenzsteuerung bezeichnet werden. Die Addiereinrichtungen werden durch einen Computer gesteuert, um die Ausgangsfrequenz einer Sinuswelle zu steuern.
  • Eine Zielsetzung der vorliegenden Erfindung ist, eine Digitaloszillatorvorrichtung zu schaffen, die periodische Wellenformdaten erzeugt, deren Periode irgendein rationalzahliges Vielfaches der Taktperiode ist.
  • Diese Zielsetzung kann erreicht werden, indem geschaffen wird:
  • Eine Digitaloszillator zum Erzeugen einer periodischen Wellenformdate, der eine Frequenz fs aufweist, dadurch gekennzeichnet, daß sie umfaßt:
  • eine Datenerzeugungseinrichtung, die auf jeden Takt eines Taktsignals reagiert, das eine Frequenz fc hat, um eine Date zu erzeugen, um einen Datenzug zu erzeugen, der periodisch einen konstanten Gesamtwert R mit einer Periode von m-Takten hat, so daß der Mittelwert jeder Date des Datenzuges, der in Reaktion auf jeden Takt des Taktsignals erzeugt wird, R/m wird, wobei jeweils R und m eine ganze Zahl sind, wobei die genannte Datenerzeugungseinrichtung umfaßt: eine Aufaddiereinrichtung, die auf das Taktsignal zum Aufaddieren des Wertes R reagiert, eine überlauferfassungseinrichtung zum Erfassen eines Überlaufs der Aufaddiereinrichtung, wenn der aufaddierte Wert der Aufaddiereinrichtung den Wert m überschreitet, die genannte überlauferfassungseinrichtung normalerweise den Wert 0 ausgibt und beim Erfassen des Überlaufs den Wert 1 ausgibt, und eine Einrichtung, die auf das Erfassen des Überlaufs durch die überlauferfassungseinrichtung reagiert, um den aufaddierten Wert der Aufaddiereinrichtung auf den Wert zurückzusetzen, der durch Subtrahieren des Wertes m von dem aufaddierten Wert erhalten wird, wobei der Ausgang der genannten Überlauferfassungseinrichtung als der genannte Datenzug verwendet wird, der durch die genannte Datenerzeugungseinrichtung erzeugt wird; und
  • eine Aufaddiereinrichtung, die einen dynamischen Bereich D aufweist, wo D eine ganze Zahl ist, und auf jeden Takt des Taktsignals zum Aufaddieren einer Summe von jeder Date des Datenzugs reagiert, der durch die genannte Datenerzeugungseinrichtung erzeugt worden ist, und eine Konstante A, wo A eine ganze Zahl ist, um eine aufaddierte Date zu erhalten, bis die aufaddierte Date den dynamischen Bereich D überschreitet, und der dynamische Bereich D von der aufaddierten Date subtrahiert wird, wenn die aufaddierte Date den dynamischen Bereich D überschreitet, wodurch eine periodische Wellenformdate erzeugt wird, die eine Frequenz fs hat,
  • wobei die Werte von R, m, A und D die Bedingung fs/fs = (A + R/m)/D erfüllen, so daß die Frequenz fs der periodischen Wellenformdate fs = (A + R/m) fc/D wird.
  • Fig. 1 ist ein Blockdiagramm, das eine Ausgestaltung einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 2 ist ein Wellenformdiagramm, das eine Ausgangsdatenwellenform der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig.3 ist ein Blockdiagramm, das eine Ausgestaltung einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig.4 ist ein Blockdiagramm, das eine Ausgestaltung einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig.5 ist ein Blockdiagramm, das eine Ausgestaltung einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig.6 ist ein Wellenformdiagramm, das die Wellenform von Daten zeigt, die in einem Nur-Lese-Speicher ROM bei der vierten Ausführungsform der vorliegenden Erfindung gespeichert sind; und
  • Fig.7 ist ein Blockdiagramm, das eine fünfte Ausführungsform der vorliegenden Erfindung zeigt.
  • In Fig. 1 umfaßt eine Digitaloszillatorvorrichtung einen Aufaddierabschnitt 1 und einen Datenerzeugungsabschnitt 2. Der Aufaddierabschnitt 1 reagiert auf ein Taktsignal, um eine Konstante A und einen Ausgang des Datenerzeugungsabschnittes 2 Takt um Takt auf zuaddieren. Wenn der Ausgang des Datenerzeugungsabschnittes 2 konstant Null (0) ist, wird eine Ausgangswellenformdate erhalten, wie es in Fig. 2 gezeigt ist. Das heißt, wenn die Taktperiode τ ist, nimmt die Date A in Intervallen von τ, zu und wenn die Date einen dynamischen Bereich D überschreitet, fließt sie über. Als das Ergebnis wird eine sägezahnförmige Wellendate erhalten. Wie es aus der Fig. 2 klar ist, gilt, wenn die Periode dieser Sägezahnwellenform T ist, die folgende Beziehung:
  • T D τ/A (1)
  • Angenommen, daß die Taktfrequenz fc ist und die Sägezahn-wellenfrequenz fs ist (d.h. fc = 1/τ und fs = 1/T), kann die Gleichung (1) geschrieben werden wie:
  • fs = (A/D) fc (2)
  • Somit kann durch Ändern der Konstanten A und des dynamischen Bereiches D die Frequenz der Sägezahnwellenform geändert werden.
  • Jedoch arbeitet im allgemeinen der Aufaddierungsabschnitt 1 in der Binärform, und in einem solchen Fall wird D ein Exponentierung von zwei. Wenn somit fs wahlweise gemäß Gleichung (2) gesetzt wird, muß ein wahlweises A gegeben werden. Jedoch kann, da A ebenfalls eine ganze Zahl ist, ein wahlweises fs nicht erhalten werden.
  • Der Datenerzeugungsabschnitt 2 ist vorgesehen, um dieses Problem zu lösen und arbeitet wie folgt. Der Datenerzeugungsabschnitt 2 erzeugt periodisch einen Datenzug a mit einer Periode von m Takten (m ist ganzzahlig) und der Gesamtwert des Datenzuges in jeder Periode ist R (R ist ganzzahlig). Somit ist der Datenmittelwert R/m. Weil die Date, die einen solchen Mittelwert hat, an den Aufaddierungsabschnitt 1 stets zusammen mit der konstanten A gegeben wird, ist der Aufaddierungsabschnitt im Mittel equivalent dem Aufaddieren von A + R/m Wert bei jedem Takt. Infolgedessen ergibt das Ersetzen von A durch A+R/m in Gleichung 2
  • fs = {(A + R/m)}/D fc (3)
  • Somit gibt die richtige Auswahl der ganzzahligen R und m eine wahlweise Frequenz fs.
  • Gleichung (3) kann auch interpretiert werden, wie folgt. In Gleichung (3), bezeichnet (A + R/m)/D das Verhältnis der Sägenzahnwellenfrequenz fs zu der Taktfrequenz fc, und wenn das Verhältnis als kih (wo k und h natürliche Zahlen und k/h der nicht verringerbare Bruch ist) ausgedrückt wird, erhalten wir
  • k/h = (A + R/m)/D (4)
  • Infolgedessen können, wenn der dynamische Bereich D des Aufaddierungsabschnittes 1 und das Verhältnis k/h gegeben sind, A, R und m erhalten werden, wie folgt:
  • k Dih = A + R/m (5)
  • Somit erhält man aus Gleichung (5) durch Teilen von k D durch h den Quotienten A mit dem Rest R, und m ist ein Nenner, wenn k D/h reduziert ist. Wenn beispielsweise D = 512, k = 3, und h = 22 ist gemäß Gleichung (5) das linke Element
  • 3 x 512/22 = 768/11 = (69 x 11 + 9)/11
  • Somit sind A = 69, R = 9 und m = 11.
  • Unter Bezugnahme auf Fig. 3 wird nun die zweite Ausführungsform der vorliegenden Erfindung unten beschrieben. In Fig. 3 umfaßt der Aufaddierungsabschnitt 3 eine Addiereinrichtung 10 und ein D-Flip-Flop 11, das als eine Verzögerungsschaltung arbeitet. Da der Ausgang der Addiereinrichtung 10 um einen Takt mit dem D-Flip-Flop 11 verzögert wird und zu einem Eingang der Addiereinrichtung 10 zurückgeführt wird, wird die Konstante A, die einem anderem Eingang der Addiereinrichtung 10 eingegeben wird, bei jedem Takt aufaddiert. Die Addiereinrichtung 10 fließt über, wenn der aufaddierte Wert D überschreitet.
  • Die Addiereinrichtung 10 besitzt einen Übertrageingang, dem der Ausgang des Datenerzeugungsabschnitts 4 eingegeben wird.
  • Der Datenerzeugungsabschnitt 4 dieser Ausführungsform umfaßt eine Addiereinrichtung 5, eine überlauferfassungseinrichtung 6, eine Schalterschaltung 8, eine Subtraktionsschaltung 7 und einen D-Flip-Flop 9.
  • Die Addiereinrichtung 5 addiert R zu dem Ausgang des D-Flip- Flop 9. Der Ausgang der Addiereinrichtung 5 wird durch die Überlauferfassungseinrichtung 6 geprüft, ob er m überschreitet, und sollte er m überschreiten, schaltet der Schalterkreis 8 auf seinen Anschluß 13, um m von dem Ausgang der Addiereinrichtung 5 durch die Subtraktionseinrichtung 7 zu subtrahieren. Der Ausgang der Subtraktionseinrichtung 7 wird dem D- Flip-Flop 9 zugeführt. Der Ausgang des D-Flip-Flop 9 wird zu der Addiereinrichtung 5 zurückgeführt. Die Überlauferfassungseinrichtung 6 gibt "1", wenn ein Überlauf erfaßt wird, und sonst "0" an den Übertragseingang der Addiereinrichtung 10 in dem Aufaddierungsabschnitt 3 aus.
  • Da die obige Ausgestaltung equivalent ist, R in dem residuellen, algebraischen System mit m als Modub auf zuaddieren, erzeugt R m-mal auf zuaddieren, das gleiche Ergebnis. Das heißt, die Ausgangsdate der Addiereinrichtung 5 hat einen Zyklus m, und die überlauferfassungseinrichtung 6 gibt "1" mit der Rate von R-mal bis m-mal aus. Infolgedessen wird der Mittelwert von m-mal der Ausgänge der Überlauferfassungseinrichtung 6 zu R/m, und das Addieren dieses Signals zu dem Übertragseingang der Addiereinrichtung 10 in dem Aufaddierungsabschnitt 3 kann eine zu der der ersten Ausführungsform equialente Wirkung erzeugen. Die vorliegende Ausführungsform ist vorteilhaft dahingehend, daß sie den Übertragseingang der Adiereinrichtung 10 verwenden kann, weil der Ausgang des Daenerzeugungsabschnitts 4 entweder "0" oder "1" ist, daß heißt, 1 Bit ist.
  • Bezugnehmend auf die Fig. 4 wird nun die dritte Ausführungsform beschrieben. Bei dieser Ausführungsform ist der Aufaddierungsabschnitt 3 der gleiche wie derjenige der zweiten Ausührungsform, während der Datenerzeugungsabschnitt 20 einen m- Zähler 22 und einen Nur-Lese-Speicher ROM 21 umfaßt. Der m- Zähler 22 unterteilt die Taktfrequenz mit m. Ebenso wie bei der zweiten Ausführungsform ist der Datenerzeugungsabschnitt 20 eine Schaltung, um "1" mit der Rate von R-mal von m-mal auszugeben. Bei der vorliegenden Ausführungsform wird der Ausang des m-Zählers 22 an den Adresseneingang des Nur-Lese-Speihers ROM 21 ausgegeben. Der Nur-Lese-Speicher ROM 21 speichert "1" in R Adressen von m Adressen, und "0" in den verbleibenden m-R Adressen. Dies ermöglicht der dritten Ausführungsform, daß sie die gleiche Arbeitsweise wie die erste Ausführungsform durchführen kann. Alternativ führt, wenn der Nur-Lese-Speicher ROM 21 im voraus ein Muster speichert, das an dem Ausgang des Datenerzeugungsabschnittes 4 der zweiten Ausführungsform eralen werden soll, die dritte Ausführungsform die gleiche Arbeitsweise wie die zweite Ausführungsform aus.
  • Bezugnehmend auf Fig. 5 wird nun die vierte Ausführungsform der vorliegenden Erfindung beschrieben. Diese Ausführungsform wird ausgeführt, indem ein Nur-Lese-Speicher ROM 30 und ein Digital/Analog(D/A)-Umwandler 31 zu der ersten Ausführungsform hinzugefügt werden. Die Ausgangswellenform des Aufaddierungsabschnittes 1 ist eine Sägezahnwellenform, wie es bei der erten Ausführungsform gezeigt ist. Deshalb wird, wenn die sinusörmige Date im voraus in dem Nur-Lese-Speicher ROM 30 gespeichert wird, wie es in Fig. 6 gezeigt ist, und die Ausgangsdate des Aufaddierungsabschnittes 1 dem Adresseneingang des Nur- Lese-Speichers ROM 30 zugeführt wird, die Ausgangsdate des Nur-Lese-Speichers ROM 30 eine sinusförmige Wellenformdate. Es ist möglich, diese Date mit dem Digital/Analog-Umwandler 31 in eine analoge Sinuswelle umzuwandeln. Das Speichern einer von der Sinuswelle verschiedenen möglichen Wellenformdate in dem Nur-Lese-Speicher 30 ermöglicht, daß eine wahlweise Wellenform erzeugt wird.
  • Bezugnehmend auf Fig. 7 wird nun die fünfte Ausführungsform der vorliegenden Erfindung beschrieben. Diese Ausführungsform wird ausgeführt, indem ein Digital/Analog(A/D)-Umwandler 32 der ersten Ausführungsform hinzugefügt wird, wodurch eine analoge Sägezahnwellenform bereitgestellt wird.

Claims (6)

1. Eine Digitaloszillatorvorrichtung zum Erzeugen einer periodischen Wellenformdate, der eine Frequenz fs aufweist, dadurch gekennzeichnet, daß sie umfaßt:
eine Datenerzeugungseinrichtung (2,4), die auf jeden Takt eines Taktsignals reagiert, das eine Frequenz fc hat, um eine Date zu erzeugen, um einen Datenzug zu erzeugen, der einen periodisch konstanten Gesamtwert R mit einer Periode von m-Takten hat, so daß der Mittelwert jeder Date des Datenzuges, der in Reaktion auf jeden Takt des Taktsignals erzeugt wird, R/m wird, wobei jeweils R und m eine ganze Zahl sind, wobei die genannte Datenerzeugungseinrichtung umfaßt: eine Aufaddiereinrichtung (5,9), die auf das Taktsignal zum Aufaddieren des Wertes R reagiert, eine Überlauferfassungseinrichtung (6) zum Erfassen eines Überlaufs der Aufaddiereinrichtung, wenn der aufaddierte Wert der Aufaddiereinrichtung dem Wert m überschreitet, die genannte Überlauferfassungseinrichtung normalerweise den Wert 0 ausgibt und beim Erfassen des Überlaufs den Wert 1 ausgibt, und eine Einrichtung (7,8), die auf das Erfassen des Überlaufs durch die Überlauferfassungseinrichtung reagiert, um den aufaddierten Wert der Aufaddiereinrichtung auf den Wert zurückzusetzen, der durch Subtrahieren des Wertes m von dem aufaddierten Wert erhalten wird, wobei der Ausgang der genannten Überlauferfassungseinrichtung als der genannte Datenzug verwendet wird, der durch die genannte Datenerzeugungseinrichtung erzeugt wird; und eine Aufaddiereinrichtung (1,3), die einen dynamischen Bereich D aufweist, wo D eine ganze Zahl ist, und auf jeden Takt des Taktsignals zum Aufaddieren einer Summe von jeder Date des Datenzugs reagiert, der durch die genannte Datenerzeugungseinrichtung erzeugt worden ist, und eine Konstante A, wo A eine ganze Zahl ist, um eine aufaddierte Date zu erhalten, bis die aufaddierte Date den dynamischen Bereich D überschreitet, und der dynamische Bereich D von der aufaddierten Date subtrahiert wird, wenn die aufaddierte Date den dynamischen Bereich D überschreitet, wodurch eine periodische Wellenformdate erzeugt wird, die eine Frequenz fs hat,
wobei die Werte von R, m, A und D die Bedingung fs/fs = (A + R/m)/D erfüllt, so daß die Frequenz fs der periodischen Wellenformdate f (A + Rim) fc/D wird.
2. Eine Digitaloszillatorvorrichtung gemäß Anspruch 1, in der die genannte Aufaddierungseinrichtung (1,3) umfaßt: eine Verzögerungseinrichtung (11) zum Verzögern einer dort eingegebenen Date um Taktperiode; und eine Addiereinrichtung (10) zum Addieren der Konstanten A, einer Ausgangsdate der genannten Verzögerungseinrichtung und, als ein Übertrag, der durch die genannte Datenerzeugungseinrichtung erzeugten Date, wobei die addierte Date der genannten Verzögerungseinrichtung zugeführt und gleichzeitig als die aufaddierte Date ausgegeben wird.
3. Eine Digitaloszillatorvorrichtung gemäß Anspruch 1, die ferner eine Speichereinrichtung (30) umfaßt, in der eine Date, die einer vorbestimmten Wellenform entspricht, gespeichert wird und die Wellenformdate von der genannten Aufaddierungseinrichtung (1) als eine Adressendate zum Ausgeben der gespeicherten Date erhält, um eine vorbestimmte, periodische Wellenformdate zu erhalten.
4. Eine Digitaloszillatorvorrichtung gemäß Anspruch 3, wobei in der genannten Speichereinrichtung (30) die sinusförmige Wellenformdate gespeichert ist.
5. Eine Digitaloszillatorvorrichtung gemäß Anspruch 3, die ferner eine Digital-Analog-Umwandlungseinrichtung (31) zum Umwandeln der Wellenformdate von der genannten Speichereinrichtung (30) in eine analoge Wellenformdate umfaßt.
6. Eine Digitaloszillatorvorrichtung gemäß Anspruch 1, die ferner eine Digital-Analog-Umwandlungseinrichtung (32) umfaßt, um die Wellenformdate von der ge Aufaddierungseinrichtung (1) in ein analoges Wellensignal umzuwandeln.
DE3854887T 1987-10-13 1988-10-13 Digitaloszillator Expired - Fee Related DE3854887T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62257556A JPH0683067B2 (ja) 1987-10-13 1987-10-13 分周装置

Publications (2)

Publication Number Publication Date
DE3854887D1 DE3854887D1 (de) 1996-02-22
DE3854887T2 true DE3854887T2 (de) 1996-08-14

Family

ID=17307923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3854887T Expired - Fee Related DE3854887T2 (de) 1987-10-13 1988-10-13 Digitaloszillator

Country Status (5)

Country Link
US (1) US4959616A (de)
EP (1) EP0312370B1 (de)
JP (1) JPH0683067B2 (de)
KR (1) KR910006473B1 (de)
DE (1) DE3854887T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998072A (en) * 1990-02-20 1991-03-05 John Fluke Mfg. Co., Inc. High resolution direct digital synthesizer
JPH0437205A (ja) * 1990-05-31 1992-02-07 Sony Corp 発振装置
EP0486851A3 (en) * 1990-11-19 1993-04-07 Tektronix Inc. Direct digital synthesizer with feedback shift register
US5495505A (en) * 1990-12-20 1996-02-27 Motorola, Inc. Increased frequency resolution in a synthesizer
KR0165279B1 (ko) * 1992-11-27 1999-03-20 김광호 저역변환 색신호 처리장치
US5361046A (en) * 1992-12-22 1994-11-01 Hughes Aircraft Company Modulator having fractional sample/symbol time
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
FR2757001B1 (fr) * 1996-12-05 1999-02-05 Sgs Thomson Microelectronics Dispositif de decoupage de la periode d'un signal en n parties quasi-egales
JP2002182898A (ja) * 2000-12-14 2002-06-28 Nec Microsystems Ltd 積算値及び周期関数の生成方法及び回路
US7064616B2 (en) 2003-12-29 2006-06-20 Teradyne, Inc. Multi-stage numeric counter oscillator
CN1797955B (zh) * 2004-12-29 2011-08-24 泰拉丁公司 多级数字计数振荡器
US7944251B2 (en) * 2009-03-09 2011-05-17 Broadcom Corporation Reduced line driver output dependency on process, voltage, and temperature variations

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2858434A (en) * 1956-09-25 1958-10-28 Collins Radio Co Precision step voltage generator
US3121803A (en) * 1959-05-28 1964-02-18 Zenith Radio Corp Stair-step counter with pulse storage capacitor triggering, via anti-leakage diode, transistor blocking oscillator
US3657657A (en) * 1970-08-03 1972-04-18 William T Jefferson Digital sine wave generator
US3919649A (en) * 1973-10-31 1975-11-11 Rca Corp Staircase waveform generator
FR2511564A1 (fr) * 1981-08-17 1983-02-18 Thomson Csf Synthetiseur de frequences a division fractionnaire, utilise pour une modulation angulaire numerique
JPS58165416A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 可変段数階段波発生回路
JPS58181315A (ja) * 1982-04-16 1983-10-24 Nec Corp 階段波発生回路
GB8432552D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Control circuits
GB2177862B (en) * 1985-07-09 1989-07-19 Motorola Inc Waveform generators
JPS62150922A (ja) * 1985-12-24 1987-07-04 Matsushita Electric Ind Co Ltd デジタル発振装置
US4737720A (en) * 1986-01-06 1988-04-12 General Electric Company DTMF generation using pre-summed tables
US4804863A (en) * 1986-11-12 1989-02-14 Crystal Semiconductor Corporation Method and circuitry for generating reference voltages

Also Published As

Publication number Publication date
US4959616A (en) 1990-09-25
EP0312370A3 (de) 1991-03-20
JPH0199322A (ja) 1989-04-18
JPH0683067B2 (ja) 1994-10-19
EP0312370A2 (de) 1989-04-19
DE3854887D1 (de) 1996-02-22
EP0312370B1 (de) 1996-01-10
KR890007499A (ko) 1989-06-20
KR910006473B1 (ko) 1991-08-26

Similar Documents

Publication Publication Date Title
DE3854887T2 (de) Digitaloszillator
KR930001296B1 (ko) 보간용 시간이산 필터장치
DE69230551T2 (de) Verfahren und Gerät zur Erzeugung von Korrektionssignalen zur Bildung von analogen Signalen mit niedriger Verzerrung
DE3854588T2 (de) Verfahren und Vorrichtung für ein, mit sehr rasch digital arbeitendem, phasengesteurtem Array ausgestattetes, kohärentes Abbildungssystem.
DE3688279T2 (de) Gerät zur Analog-Digitalumwandlung.
DE3003385C2 (de) Hüllkurvenschaltung für ein elektronisches Musikinstrument
DE3500316C2 (de)
DE69103757T2 (de) Ausführung eines sin/cos generators.
DE68907484T2 (de) Positionswertgeber.
DE3786621T2 (de) Verfahren und Vorrichtung zur Erzeugung von Bilddaten, die beim Gradationsbildaufzeichnen verwendet werden.
DE2738409A1 (de) Elektronische waage
DE4004195C2 (de) Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals
AT399236B (de) Digitaler sinusgenerator
DE2831059A1 (de) Integrierender kodeumsetzer
WO2001008311A1 (de) Taktsignalgenerator
DE69226886T2 (de) Verfahren und Vorrichtung zum Erzeugen von Signalabtastwerten mit mehreren Amplituden
DE3789819T2 (de) Verarbeitungsschaltung für serielle Digitalsignale.
DE3146000C2 (de) Elektronisches Musikinstrument
DE3917020C2 (de)
DE2236382C3 (de) Anordnung zum Normieren der Höhe von Schriftzeichen
DE3226619C2 (de)
DE4019646A1 (de) Vorrichtung fuer echtzeitmultiplikation in 2er-komplement-darstellung in einem digitalen signalprozessorsystem und ein verfahren dafuer
DE2853209A1 (de) Elektronisches musikinstrument zur musiktonbildung durch wiederholtes erzeugen von musikton-wellenformelementen
DE69021616T2 (de) Verzögerungsschaltung.
DE3689333T2 (de) Linearitätskorrekturschaltung für variable Verzögerungsleitung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee