DE3788721T2

DE3788721T2 - Datenübertragungssystem mit übertragunsdiskriminierungsschaltung.

Info

Publication number: DE3788721T2
Application number: DE3788721T
Authority: DE
Inventors: Satoshi Nojima; Kazuo Sakagawa; Hideo Suzuki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-10-17
Filing date: 1987-10-16
Publication date: 1994-06-09
Anticipated expiration: 2007-10-17
Also published as: AU8100287A; US5068820A; EP0287678A1; KR880701917A; WO1988002888A1; AU596459B2; DE3788721D1; EP0287678B1; KR920001284B1

Description

Die vorliegende Erfindung bezieht sich auf eine Datenübertragungs-Diskriminierungsschaltung und ein Datenübertragungssystem, welches die Datenübertragungs- Diskriminierungsschaltung umfaßt. Die Schaltung und das System gemäß der vorliegenden Erfindung sind anwendbar für ein gewöhnliches Computersystem, welches aus einem zentralen Teil an zentraler Stelle und Eingabe/Ausgabevorrichtungen (I/O-Vorrichtungen) an entfernten Stellen gebildet ist.
Allgemein werden zwei Arten von Datenübertragung für die Kanalschnittstelle eines Computers verwendet, nämlich die Interlock-Datenübertragung, mit welcher eine maximale Übertragungsgeschwindigkeit von 1,5 MB pro Sekunde erzielt wird, für eine Entfernung von ungefähr 5 bis 10 in zwischen der Eingabe/Ausgabe-Kanalvorrichtung und der Eingabe/ Ausgabevorrichtung (I/O-Vorrichtung), und die Datenstrommerkmal-(DSF, data streaming feature) Datenübertragung, mit welcher eine maximale Übertragungsgeschwindigkeit von 3 MB pro Sekunde für eine Distanz von ungefähr 120 in zwischen der Eingabe/ Ausgabekanalvorrichtung und der I/O-Vorrichtung erhalten wird. In der Prozedur für die Signale in der Kanalschnittstelle gibt es keine vom Computerhersteller vorgeschriebenen Regeln für das Signal oder die Prozedur, um anzuzeigen, welche dieser zwei Arten von Datenübertragungen verwendet wird.
Wenn eine Anordnung zum Vergrößeren der Entfernung zwischen der Eingabe/Ausgabekanalvorrichtung und der I/O-Vorrichtung verwendet wird, ist es nötig, zu diskriminieren, mittels welcher Datenübertragung, der Interlock-Datenübertragung oder der DSF-Datenübertragung, die Datenübertragung durchgeführt wird, um eine zufriedenstellende Datenübertragung zu realisieren.
Allgemein ist die Schnittstellenprozedur der Eingabe/ Ausgabe-Kanalvorrichtung dieselbe für beide dieser Datenübertragungen, und die Datenübertragung wird zufriedenstellend durchgeführt mittels der Eingabe/ Ausgabe-Kanalvorrichtung, ohne Rücksicht darauf, mittels welcher Datenübertragung, der Interlock-Datenübertragung oder der DSF-Datenübertragung, die Datenübertragung durchgeführt wird.
Wenn jedoch mittels Einfügung einer in Serie geschalteten Übertragungsleitung die Kanalschnittstellenentfernung vergrößert wird, muß eine Entfernungsverlängerungsvorrichtung in der Kanalschnittstelle vorgesehen sein, ohne den normalen Betrieb der Kanalschnittstelle zu stören.
Um den Betrieb der Entfernungsverlängerungsvorrichtung mit der I/O-Vorrichtung in Übereinstimmung zu bringen, tritt deshalb ein Problem darin auf, daß es nötig ist, zu diskriminieren, mittels welcher Datenübertragung, der Interlock-Datenübertragung oder DSF-Datenübertragung, die Datenübertragung durchgeführt wird.
Um die verwendete Art der Datenübertragung zu identifizieren, wurde in EP-A-0 191 334 eine serielle Kanalschnittstelle vorgeschlagen, welche in der Lage ist, einen verlängerten Bus (extended bus) in einem Interlockmodus oder einem Datenstrommodus (data streaming) zu betreiben. Die Diskriminierung beruht auf der Erfassung, daß erstens, falls ein DATA-IN-Markierungssignal am Anfang der Datenübertragung verwendet wird, der Datenübertragungsmodus als der Datenstrommodus bestimmt wird, und zweitens, falls ein SERVICE-IN-Markierungssignal am Anfang der Datenübertragung verwendet wird, der Modus als der Interlockmodus bestimmt wird. Beide Markierungssignale werden bei der seriellen Kanalschnittstelle des Standes der Technik verwendet, um den Datenübertragungsmodus zu bestimmen.
Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Datenübertragungs-Diskriminierungsschaltung vorzusehen, welche in der Lage ist, zwischen der Interlock- Datenübertragung und der Datenströmungsmerkmal- Datenübertragung auf der Grundlage nur eines einzelnen Markierungssignals zu unterscheiden.
Um diese Aufgabe zu lösen, ist eine Datenübertragungs- Diskriminierungsschaltung zum Diskriminieren einer Interlock- Datenübertragung von einer Datenstrommerkmal (DSF)-Datenübertragung zwischen einer Eingabe/Ausgabe- Kanalvorrichtung und Eingabe/Ausgabevorrichtungen in einem Datenübertragungssystem für einen Computer vorgesehen, mit den Merkmalen des Hauptanspruchs.
Vorteilhafte Ausführungsbeispiele der Datenübertragungs- Diskriminierungsschaltung sind in den Unteransprüchen 2 bis 7 beschrieben.
Ferner ist gemäß der Erfindung ein Datenübertragungssystem vorgesehen, welches die obige Datendiskriminierungsschaltung umfaßt. Vorteilhafte Ausführungsbeispiele des Datenübertragungssystems sind in den Unteransprüchen 9 und 10 beschrieben.
Die Erfindung wird detaillierter im folgenden unter Bezugnahme auf die Zeichnungen beschrieben, welche zeigen:
Fig. 1A zeigt ein Datenübertragungssystem für einen Computer des Standes der Technik;
Fig. 1B zeigt einen Austausch von Markierungssignalen über Signalleitungen und von Daten über Datenbusse zwischen der Computerseite und der I/O- Vorrichtungsseite im Datenübertragungssystem der Fig. 1A;
Fig. 2 zeigt ein Verfahren eines Signalaustauschs zwischen der I/O-Vorrichtungsseite und der Eingabe/ Ausgabe-Kanalvorrichtungsseite mittels der Interlock-Datenübertragung;
Fig. 3 zeigt ein Verfahren eines Signalaustauschs zwischen der I/O-Vorrichtungsseite und der Eingabe/ Ausgabe-Kanalvorrichtungsseite mittels der DSF- Datenübertragung;
Fig. 4 zeigt ein Datenübertragungssystem für einen Computer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, in welchem eine Übertragungs-Diskriminierungsschaltung verwendet wird;
Fig. 5 zeigt die Struktur einer typischen Übertragungs- Diskriminierungsschaltung in einem Datenübertragungssystem für einen Computer gemäß dem Ausführungsbeispiel der in Fig. 4 gezeigten vorliegenden Erfindung;
Fig. 6 und 7 zeigen die Wellenformen von Signalen in der in Fig. 5 gezeigten Übertragungs- Diskriminierungsschaltung;
Fig. 8 zeigt ein Diagramm, welches den Betrieb der Übertragungs-Diskriminierungsschaltung in einem Datenübertragungssystem für einen Computer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung von einem Gesichtspunkt darstellt;
Fig. 9 zeigt ein Datenübertragungssystem für einen Computer gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung, in welcher erste und zweite Entfernungsverlängerungsvorrichtungen vorgesehen sind, auf welche eine Übertragungs- Diskriminierungsschaltung angewendet wird;
Fig. 10 zeigt die Struktur der ersten Entfernungsverlängerungsvorrichtung, die in dem Datenübertragungssystem der Fig. 9 verwendet wird;
Fig. 11 zeigt die Struktur der zweiten Entfernungsverlängerungsvorrichtung, die in dem Datenübertragungssystem der Fig. 9 verwendet wird;
Fig. 12 zeigt ein Datenübertragungssystem für einen Computer gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 13 zeigt ein Beispiel der Struktur des Detektors für Vorderflanken;
Fig. 14 zeigt ein Beispiel der Struktur des Detektors für Rückflanken;
Fig. 15 und 16 zeigen Beispiele der Struktur der Markierungsübertragungsschaltung;
Fig. 17 zeigt ein Beispiel der Strukturen der Informationsempfangsschaltung, der Syntheseschaltung und der Rahmenübertragungsschaltung;
Fig. 18 zeigt ein Beispiel des Musters eines Signalrahmens für die Übertragung; und
Fig. 19 zeigt ein Beispiel der Strukturen der Rahmenempfangsschaltung und der Trennschaltung.

Die beste Art, die Erfindung durchzuführen

Bevor das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung beschrieben wird, wird unter Bezugnahme auf Fig. 1A, 1B, 2 und 3 ein Datenübertragungssystem des Standes der Technik beschrieben. Der Betrieb des Systems der Fig. 1A ist mittels der Wellenformen für die Interlockdaten der Fig. 2 und mittels der Wellenformen für die DSF- Datenübertragung der Fig. 3 dargestellt.
In dem System der Fig. 1A wird eine Datenübertragung zwischen der Eingabe/Ausgabe-Kanalvorrichtung 6, die mit dem Computer 5 verbunden ist, und den Eingabe/Ausgabe- Anschlußvorrichtungen (I/O-Vorrichtungen) durchgeführt. Wie in Fig. 1B gezeigt, werden das Service-out-Signal (SV OUT), das Data-out-Signal (DT OUT), und das Bus-out-Signal (BUS OUT) von der Computerseite an die Eingabe/Ausgabe- Anschlußvorrichtungsseite übertragen, und das Service-in- Signal (SV IN), das Data-in-Signal (DT IN) und das Bus-in- Signal (BUS IN) werden von der Eingabe/Ausgabe- Anschlußvorrichtungsseite an die Computerseite übertragen.
Der Schreibbetrieb gemäß der Interlock-Datenübertragung ist in Fig. 2 dargestellt. Das Markierungssignal SVi, welches von der I/O-Vorrichtung geliefert und über die Übertragungsleitung übertragen wird, wird mittels der Eingabe/Ausgabe-Kanalvorrichtung erfaßt. Auf den Empfang dieses SVi hin liefert die Eingabe/Ausgabe- Kanalvorrichtung das Signal SV&sub0; zusammen mit einem Datenbyte über die Busleitung. Wenn die I/O-Vorrichtung dieses SV&sub0; von der Eingabe/Ausgabe-Kanalvorrichtung erfaßt und von der Eingabe/Ausgabe-Kanalvorrichtung gesendete Daten empfängt, beendet die I/O-Vorrichtung das Signal SVi. Wenn diese Beendigung des Signals SVi von der Eingabe/Ausgabe- Anschlußvorrichtung erfaßt wird, beendet die Eingabe/ Ausgabe-Anschlußvorrichtung das Signal SV&sub0;. Somit ist eine Übertragung von einem Datenbyte abgeschlossen. Diese Übertragung von einem Datenbyte wird dann wiederholt.
Der Betrieb der Datenübertragung von der I/O-Vorrichtung an die Eingabe/Ausgabe-Kanalvorrichtung wird in der gleichen Weise durchgeführt. Das heißt, wenn das Signal SVi von der I/O-Vorrichtung an die Eingabe/Ausgabe-Kanalvorrichtung übertragen wird, wird eine Übertragung von einem Datenbyte durchgeführt.
In Fig. 3 ist der Betrieb gemäß der DSF-Übertragung dargestellt. Das Markierungssignal SVi wird von der I/O- Vorrichtung geliefert, um eine Datenlieferung anzufordern. Die I/O-Vorrichtung hält das SVi in einem EIN-Zustand für eine vorbestimmte Zeit und beendet das SVi, ohne die Lieferung von SV&sub0; von der Eingabe/Ausgabe-Kanalvorrichtung abzuwarten. Diese vorbestimmte Zeit des EIN-Zustands des SVi ist mehr als ungefähr 270 ns. Nach Verstreichen eines AUS-Zustands des SVi von einer vorbestimmten Zeit, beispielsweise mindestens 270 ns, wird wiederum ein Signal SVi geliefert. Nach Verstreichen eines EIN-Zustands des SVi von derselben vorbestimmten Zeit wie zuvor beschrieben, wird das SVi beendet. Diese Sequenz von Operationen wird dann wiederholt.
Der Betrieb der Eingabe/Ausgabe-Kanalvorrichtung ist dieselbe wie der Betrieb im Fall des Interlock- Datenübertragungssystems. Auf den Empfang von SVi von der I/O-Vorrichtung hin liefert die Eingabe/Ausgabe- Kanalvorrichtung ein Signal SV&sub0; und Daten an die I/O- Vorrichtung. Nach Verstreichen von ungefähr 270 ns wird der Abschluß von SVi erfaßt. Auf Erfassung dieser Beendigung von SVi wird das Signal SV&sub0; beendet. Diese Abfolge von Operationen wird dann wiederholt.
Die Eingabe/Ausgabevorrichtung beendet nicht die Lieferung von SVi in Übereinstimmung mit der Erfassung von SV&sub0;, sondern unabhängig von der Erfassung von SV&sub0;. Im System vom Datenstromtyp wird, wenn nur das Signal SVi verwendet wird, die Datenübertragung nicht während der Periode A des Signals SVi durchgeführt. Demgemäß wird, um die Effizienz der Datenübertragung zu erhöhen, zusätzlich zu dem Signal SVi das Signal DTi verwendet.
Ein Datenübertragungssystem für einen Computer gemäß einem Ausführungsbeispiel der Erfindung, auf welches eine Übertragungs-Diskriminierungsschaltung angewendet wird, ist in Fig. 4 gezeigt. Die Struktur einer typischen Übertragungs- Diskriminierungsschaltung in diesem Datenübertragungssystem ist in Fig. 5 gezeigt.
Das System der Fig. 4 ist von einem Computer 5, einer Eingabe/Ausgabe-Kanalvorrichtung 6, Eingabe/Ausgabe- Anschlußvorrichtungen (I/O-Vorrichtungen) 71, 72, 73 . . . , einer zusätzlichen Vorrichtung 81 zur Entfernungsverlängerung an der Eingabe/Ausgabe- Kanalvorrichtungsseite, und einer zusätzlichen Vorrichtung 82 zur Entfernungsverlängerung an der I/O-Vorrichtungsseite gebildet. Eine Übertragungs-Diskriminierungsschaltung 1 ist in der zusätzlichen Vorrichtung 82 vorgesehen.
Die in Fig. 5 gezeigte Übertragungs- Diskriminierungsschaltung 1 schließt einen Flankenerfassungsabschnitt 11 mit einem Vorderflankendetektor 111, einem Rückflankendetektor 112, einem ODER-Gatter 113, einer Flip-Flop-Schaltung 114, und einem UND-Gatter; einen Zähler 12, einen Anfangswertlieferungsabschnitt 13, eine Flip-Flop-Schaltung 14 und ein ODER-Gatter 15 ein.
Der Vorderflankendetektor 111 empfängt ein Markierungssignal, wie etwa SVi und liefert ein Ausgangssignal an den eingestellten Eingangsanschluß der Flip-Flop-Schaltung 114. Der Rückflankendetektor 112 empfängt ein Markierungssignal, wie etwa SVi, und liefert ein Ausgangssignal an ein ODER-Gatter 113 und das UND-Gatter 115. Der Ausgang des ODER-Gatters 113 wird an den Rücksetzeingangsanschluß der Flip-Flop-Schaltung 114 gegeben, und die Ausgabe des Flip-Flop-Schaltkreises 114 wird an das UND-Gatter 115 gegeben.
Über den Eingangfreigabeanschluß empfängt der Zähler 12 die Ausgabe der Flip-Flop-Schaltung 114 und liefert das Ausgangssignal an den Rücksetzeingangsanschluß der Flip-Flop- Schaltung 14 und das ODER-Gatter 15. Die Ausgabe des UND-Gatters 115 wird an den Setz-Eingangsanschluß der Flip- Flop-Schaltung 14 und das UND-Gatter 15 gegeben. Der Ausgangsanschluß Q der Flip-Flop-Schaltung 14 liefert ein Signal, welches eine DSF-Datenübertragung anzeigt. Der Ausgangsanschluß des Flip-Flop-Schaltkreises 14 liefert ein Signal, welches eine Interlock-Datenübertragung anzeigt.
Das ODER-Gatter 15 liefert ein Signal, welches den Abschluß der Diskriminierung anzeigt.
Der Betrieb der Übertragungs-Diskriminierungsschaltung 1 der Fig. 5 im Fall der Interlock-Datenübertragung wird unter Bezug auf Fig. 6 beschrieben. Ein Markierungssignal SVi wird an den Vorderflankendetektor 111 und den Rückflankendetektor 112 (Fig. 6, (1)) gegeben. Das Ausgangssignal des Vorderflankendetektors 111 wird an die Flip-Flop-Schaltung 114 (Fig. 6, (2)) gegeben. Das Potential des Ausgangs des Rückflankendetektors 112 wird auf Niedrigpegel gehalten (Fig. 6, (3)). Das Eingangsfreigabesignal wird noch an den Zähler 12 gegeben (Fig. 6, (4)). Das Potential des Ausgangssignals des UND- Gatters 115 wird niedrig gehalten (Fig. 6, (5)). Nach relativ langer Zeit, wie etwa 2 us, wird von dem Zähler 12 (Fig. 6, (6)) ein Übertragssignal geliefert, welches einen Überlauf des Zählers anzeigt. Die Flip-Flop-Schaltungen 114 und 14 werden von diesem Überlaufsignal rückgesetzt, um den Zähler 12 zu intialisieren. Wenn die Flip-Flop-Schaltung 14 rückgesetzt wird, wird das Signal eines hohen Potentials vom Ausgangsanschluß der Flip-Flop-Schaltung 14 (Fig. 6, (7)) geliefert. Dieses Signal eines hohen Potentials vom Ausgangsanschluß zeigt ein Interlock-Datensystem an.
Der Betrieb der Übertragungs-Diskriminierungsschaltung der Fig. 5 im Falle der DSF-Datenübertragung wird unter Bezug auf Fig. 7 beschrieben. Ein Markierungssignal SVi wird an den Vorderflankendetektor 111 und den Rückflankendetektor 112 (Fig. 7, (1)) gegeben. Die Ausgabe des Vorderflankendetektors 111 wird an den Setz- Eingangsanschluß der Flip-Flop-Schaltung 114 (Fig. 7, (2)) gegeben. Die Ausgabe des Rückflankendetektors 112 wird an den Rücksetzeingangsanschluß der Flip-Flop-Schaltung 114 und das UND-Gatter 115 gegeben (Fig. 7, (3)). Das Freigabesignal wird immer noch an den Zähler 12 von dem Vorderflankenerfassungsimpuls bis zum Rückflankenerfassungsimpuls gegeben (Fig. 7, (4)). Der Zähler 12 führt eine Zählung des von dem zuvor von dem Anfangswertlieferungsabschnitt 13 gelieferten Anfangswerts durch. Wenn der Rückflankendetektor 112 den Rückflankenerfassungsimpuls (Fig. 7, (3)) liefert, wird ein Signal mit hohem Potential vom UND-Gatter 115 an den Setzeingangsanschluß der Flip-Flop-Schaltung 14 (Fig. 7, (5)) geliefert, um zu bewirken, daß ein Ausgangssignal mit hohem Potential vom Ausgangsanschluß Q der Flip-Flop- Schaltung 14 geliefert wird (Fig. 7, (6)). Dieses Signal mit hohem Potential vom Ausgangsanschluß Q zeigt die DSF- Datenübertragung an.
Der Flip-Flop-Schaltkreis 114 wird von dem Ausgangssignal des Rückflankendetektors 112, das an den Rücksetzeingangsanschluß der Flip-Flop-Schaltung 114 geliefert wird, rückgesetzt, so daß der Zähler 12 das Zählen beendet und in den Anfangszustand zurückkehrt.
Der Anfangswert des Zählers 12 wird mittels des Anfangswertlieferungsabschnitts 13 gewählt. Der Anfangswert des Zählers ist so ein Wert, daß ein Überlauf des Zählwerts auf den Abschluß eines Zählvorgangs für eine Zeit entsprechend einer vorbestimmten Zeit hin auftritt.
Von einem Gesichtspunkt aus kann die in der vorliegenden Erfindung verwendete Datenübertragungs- Diskriminierungsschaltung auch mittels eines in Fig. 8 gezeigten Diagramms dargestellt werden. Die in Fig. 8 gezeigte Datenübertragungs-Diskriminierungsschaltung ist gebildet mittels eines DSF-Datenübertragungs- Erfassungsabschnittes, eines Interlock-Datenübertragungs- Erfassungsabschnittes, und eines Speicherabschnittes. Der DSF-Datenübertragungsabschnitt empfängt ein Markierungssignal und die Ausgabe des Interlock- Datenübertragungs-Erfassungsabschnitts. Der Interlock- Datenübertragungs-Erfassungsabschnitt empfängt die Ausgabe des DSF-Datenübertragungs-Erfassungsabschnitts. Der Speicherabschnitt empfängt die Ausgaben des DSF- Datenübertragungs-Erfassungsabschnitts und des Interlock- Datenübertragungs-Erfassungsabschnitts und liefert entweder eine Ausgabe für eine DSF-Datenübertragung oder eine Ausgabe für eine Interlock-Datenübertragung.
Gemäß dem in Fig. 8 gezeigten Gesichtspunkt ist eine für eine Datenübertragung zwischen einer Eingabe/Ausgabe- Kanalvorrichtung und I/O-Vorrichtungen für einen Computer verwendete Datenübertragungs-Diskriminierungsschaltung mittels eines DSF-Datenübertragungs-Erfassungsabschnitts zum Erfassen einer DSF-Datenübertragung mittels Liefern einer Ausgabe als das Ergebnis des Erfassens, daß die Zeit zwischen der Vorderflanke und der Rückflanke eines ersten von einer I/O-Vorrichtung an die Eingabe/Ausgabe- Kanalvorrichtung gelieferten Markierungssignals in eine vorbestimmte Zeit hineinfällt, gebildet; eines Interlock- Datenübertragungs-Erfassungsabschnitts zum Erfassen einer Interlock-Datenübertragung mittels Liefern einer Ausgabe als das Ergebnis der Erfassung, daß die Rückflanke eines ersten von einer I/O-Vorrichtung an die Eingabe/Ausgabe- Kanalvorrichtung übertragenen Markierungssignals nicht innerhalb der vorbestimmten Zeit nach der Vorderflanke des ersten Markierungssignals erfaßt wird; und eines Speicherabschnitts zum Speichern der Ausgabe des DSF- Datenübertragungs-Erfassungsabschnitts oder der Ausgabe des Interlock-Datenübertragungs-Erfassungsabschnitts.
Ein Datenübertragungssystem für einen Computer gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 9 gezeigt. Die Struktur der in dem System der Fig. 9 verwendeten Entfernungsverlängerungsvorrichtung Nr. 2 ist in Fig. 11 gezeigt.
Das System der Fig. 9 besteht aus einem Computer 5, einer Eingabe/Ausgabe-Kanalvorrichtung 6, einer Nr. 1 Entfernungsverlängerungsvorrichtung 2, einer Übertragungsleitung 3, einer Nr. 2 Entfernungsverlängerungsvorrichtung 4, und I/O-Vorrichtungen 71, 72, 73, . . . Parallele Signale von der Eingabe/Ausgabe- Kanalvorrichtung 6 werden in ein serielles Signal mit einem vorbestimmten Format mittels der Nr. 1 Entfernungsverlängerungsvorrichtung 2 umgewandelt, und das umgewandelte serielle Signal wird über die Übertragungsleitung 3 an die Nr. 2 Entfernungsverlängerungsvorrichtung 4 übertragen, in welcher das übertragene Signal wiederum in die ursprünglichen Parallelsignale umgewandet wird, welche an die I/O- Vorrichtungen 71, 72, 73, . . . geliefert werden. Die Datenübertragung von den I/O-Vorrichtungen 71, 72, 73, an den Computer 5 wird in der gleichen Weise durchgeführt.
In dem in Fig. 9 gezeigten System werden Zwischenkanal- Entfernungsverlangerungsvorrichtungen zum Verbinden von I/O- Vorrichtungen an von dem Host-Computer entfernten Stellen verwendet. Um die Zwischenkanalentfernungen zu vergrößeren, ist die Nr. 1 Entfernungsverlängerungsvorrichtung und die Nr. 2 Entfernungsverlängerungsvorrichtung vorgesehen.
Wie in Fig. 10 gezeigt, besteht die Nr. 1 Entfernungsverlängerungsvorrichtung 2 aus einem Kanal- Schnittstellen-Eingabe/Ausgabe-Abschnitt 21, einem Übertragungs-Empfangs- und Umschaltabschnitt 23, einem Sequenzumwandlungsabschnitt 22, und einer CPU 24. Der Kanal- Schnittstellen-Eingabe/Ausgabe-Abschnitt 21 schließt einen Markierungs-Empfangsschaltkreis 211 ein, einen Markierungs- Übertragungsschaltkreis 212 und einen Übertragungsdaten- Eingabe/Ausgabe-Steuerungsabschnitt 213. Der Übertragungs- Empfangs- und Schaltabschnitt 23 schließt eine Informations- Empfangsschaltung 232 und eine Trennschaltung ein. Der Sequenzumwandlungsabschnitt 22 schließt einen Rahmenempfangsschaltkreis 221, eine Rahmenübertragungsschaltung 222, eine Datenblock- Übertragungs-Steuerungsschaltung 223 und einen Datenpuffer 224 ein.
Wie in Fig. 11 gezeigt, besteht die Nr. 2 Entfernungsverlängerungsvorrichtung 4 aus einem Sequenzumwandlungsabschnitt 42, einem Übertragungsbestimmungsabschnitt 43, einem Kanal- Schnittstellen-Eingabe/Ausgabe-Abschnitt 41 und einer CPU 44. Der Sequenzumwandlungsabschnitt 42 schließt eine Rahmenübertragungsschaltung 421, einen Rahmenempfangsschaltkreis 422, eine Datenblock- Übertragungs-Steuerschaltung 423 und einen Datenpuffer 424 ein. Der Übertragungsbestimmungsabschnitt 43 schließt einen Übertragungs-Diskriminierungsabschnitt 1, einen Syntheseschaltkreis 431, einen Informations- Empfangsschaltkreis 432 und eine Markierungs- Übertragungsschaltung 433 ein. Der Kanal-Schnittstellen- Eingabe/Ausgabe-Abschnitt 41 schließt eine Markierungs- Empfangsschaltung 411 und einen Übertragungs-Daten-Eingabe/ Ausgabe-Steuerschaltkreis 412 ein.
Der Betrieb der Vorrichtungen der Fig. 10 und 11 wird beschrieben. In der Nr. 2 Entfernungsverlängerungsvorrichtung 4 wird eine Datenübertragung nach einer Wahl einer I/O-Vorrichtung durchgeführt. Die Markierungs-Empfangsschaltung 411 wird über den Beginn einer Datenübertragung mittels des CPU 44 informiert, welche den Zustand von Signalen während des Prozesses überwacht. Die Markierungs-Empfangsschaltung 411 treibt dann den Schalter 433a, die Verbindung zwischen dem Markierungs-Empfangsschaltkreis 411 und dem Markierungs- Übertragungsschaltkreis 433 abzuschalten.
Die Vorderflanke des Signals TAGi, welche zuerst von einer I/O-Vorrichtung an die Markierungs-Empfangsschaltung 411 während der Datenübertragung geliefert wird, wird von dem Übertragungs-Diskriminierungsabschnitt 1 erfaßt. Weil jedoch der Schalter 433a AUS ist, wird das Signal TAG&sub0; entsprechend dem Signal TAGi nicht von dem Markierungs- Übertragungsschaltkreis 433 übertragen.
Wenn in dieser Situation die Datenübertragung der I/O- Vorrichtung in der Interlock-Datenübertragung durchgeführt wird, wird das Signal TAG&sub0; nicht übertragen, das Signal TAGi bleibt auf hohem Potential, und die Rückflanke des Signals TAG&sub0; kann nicht erfaßt werden. Bei der DSF- Datenübertragung führt jedoch, wenn eine vorbestimmte Zeit verstrichen ist, die I/O-Vorrichtung unabhängig einen Abschaltvorgang durch, und demgemäß kann die Rückflanke des Signals erfaßt werden.
Während der Erfassungsvorgang voranschreitet, ist der Schalter 433a in einem Zustand AUS. Wenn der Erfassungsvorgang abgeschlossen ist, wird der Schalter 433a eingeschaltet, um eine Kommunikation zwischen der I/O- Vorrichtung und der Nr. 2 Entfernungsverlängerungsvorrichtung 4 zu ermöglichen.
Wenn der Übertragungs-Diskriminierungsabschnitt 1 erfaßt, daß die vorliegende Übertragung eine DSF-Datenübertragung ist, wird ein Signal in einer vorbestimmten Form in dem Informations-Empfangsschaltkreis 432 erzeugt, welche Information über die Übertragung erzeugt, und eine Signalsynthese wird in dem Syntheseschaltkreis 431 mit den parallelen Daten von dem Datenpuffer 424 durchgeführt. Die Ausgabe des Syntheseschaltkreises 431 wird an den Rahmenübertragungsschaltkreis 421 geliefert, in welchem die Signale in ein serielles Signal umgewandelt werden, welches an die Nr. 1 Entfernungsverlängerungsvorrichtung 2 geliefert wird.
In der Nr. 1 Entfernungsverlängerungsvorrichtung 2 wird das empfangene Signal in parallele Signale in dem Rahmenempfangsschaltkreis 221 umgewandelt, und die DSF- Datenübertragungs-Erfassungsinformation wird von der Ausgabe des Rahmenempfangsschaltkreises 221 in dem Trennschaltkreis 231 getrennt. Die getrennte DSF-Datenübertragungs- Erfassungsinformation wird von dem Informations- Empfangsschaltkreis 232 erfaßt, und der Markierungs- Empfangsschaltkreis 411 und der Markierungs- Übertragungsschaltkreis 433 werden mittels eines (nicht gezeigten) Schalters umgeschaltet, ein Markierungs- Empfangs- und Übertragungsschaltkreis für eine DSF- Datenübertragung zu werden. Es wird vermerkt, daß, wenn die Information eine Interlock-Datenübertragung anzeigt, diese Umschaltung nicht durchgeführt wird.
Ein Datenübertragungssystem für einen Computer gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 12 gezeigt. Das System der Fig. 12 schließt eine Nr. 1 Markierungs-Antwortschaltung 81 ein, die mit einer normalen Zeitgabe für das Markierungssignal TAGi von der I/O-Vorrichtung betrieben wird, einen Nr. 2 Markierungs- Antwortschaltkreis 82, der mit einer von der normalen Zeitgabe für das Markierungssignal TAGi von der I/O- Vorrichtung verzögerten Zeitgabe betrieben wird, einen Auswahlschaltkreis 83, einen Zählerschaltkreis 85 zum Steuern, und einen Datenübertragungs- Diskriminierungsabschnitt 1. Der Datenübertragungs- Diskriminierungsabschnitt 1 in dem System der Fig. 12 ist grundsätzlich derselbe wie in der Vorrichtung der Fig. 5.
Eine der Nr. 1 Markierungs-Antwortschaltung 81 und Nr. 2 Markierungs-Antwortschaltung 82 wird von dem Auswahlschaltkreis 83 gewählt, so daß eine der Ausgaben von dem Nr. 1 Markierungs-Antwortschaltkreis 81 und Nr. 2 Markierungs-Antwortschaltkreis 82 als das Markierungssignal TAG&sub0; von dem Auswahlschaltkreis 83 an die I/O- Vorrichtungsseite 7 geliefert wird.
Der Zählerschaltkreis 85 zum Steuern bedient periodisch den Auswahlschaltkreis 83 und den Übertragungs- Diskriminierungsabschnitt. Der Zählerschaltkreis 85 ist beispielsweise ein Zeitmeßzähler, der beispielsweise eine Zeit von einer Millisekunde zählt. In dem Zählerschaltkreis 85 wird beispielsweise eine Zählung pro 100 Markierungssignalen SVi durchgeführt.
Der Betrieb des Systems der Fig. 12 wird beschrieben. Es wird angenommen, daß die Auswahl von I/O-Vorrichtungen und die Datenübertragung betreffend Befehlsübertragung als die vorbereitende Verarbeitung abgeschlossen ist.
Zuerst bewirkt die Anschluß-Auswahlvorrichtung, daß das Potential von SVi oder DTi als das Markierungssignal HOCH ist, und in Übereinstimmung mit diesem Markierungssignal TAGi wird nur eine der Nr. 1 Markierungs-Antwortschaltung 81 und der Nr. 2 Markierungs- Antwortschaltung 82 betrieben.
Das heißt, wenn der Zählerschaltkreis 85 zum Steuern ein Signal auf niedrigem Pegel als ein AUS-Signal liefert, betreibt der Auswahlschaltkreis 83 die Nr. 1 Markierungs- Antwortschaltung 81, und das Markierungssignal TAGi wird als ein Antwort-Markierungssignal TAG&sub0; an die I/O- Vorrichtung ohne Verzögerung geliefert. Wenn umgekehrt der Zählerschaltkreis 85 zum Steuern ein Signal mit hochpegeligem Potential als ein EIN-Signal liefert, betreibt der Auswahlschaltkreis 83 den Nr. 2 Markierungs- Antwortschaltkreis 82 und den Übertragungs- Diskriminierungsabschnitt 1.
Somit arbeitet das AUS-Signal von dem Zählerschaltkreis 85 zum Steuern als ein Auswahlanweisungssignal von der Nr. 1 Markierungs-Antwortschaltung 81 an die Auswahlschaltung 83, und das EIN-Signal von dem Zählerschaltkreis 85 zum Steuern arbeitet als ein Auswahlanweisungssignal von dem Nr. 2 Markierungs-Antwortschaltkreis 82 an den Auswahlschaltkreis 83 und ein Betriebsanweisungssignal an die Übertragungs- Diskriminierungsschaltung 1.
Der Übertragungs-Diskriminierungsabschnitt 1 empfängt das Betriebsanweisungssignal von dem Zählerschaltkreis 85 zum Steuern und führt auf der Grundlage des Markierungssignals TAGi von der I/O-Vorrichtung eine Diskriminierung zwischen der DSF-Datenübertragung und der Interlock-Datenübertragung aus. Während diesem Diskriminierungsvorgang wird die Antwort auf das Markierungssignal TAGi in der Nr. 2 Markierungs- Antwortschaltung verzögert.
Nach Abschluß der Diskriminierung zwischen der DSF- Datenübertragung und der Interlock-Datenübertragung liefert der Übertragungs-Diskriminierungsabschnitt 1 entweder ein DSF-Datenübertragungs-Anzeigesignal oder ein Interlock- Datenübertragungs-Anzeigesignal, als Ergebnis der Diskriminierung, und beliefert die Nr. 2 Markierungs- Antwortschaltung 82 mit dem Diskriminierungs- Abschlußsignal. Als Ergebnis liefert die Nr. 2 Markierungs- Antwortschaltung 82 das Antwortsignal TAG&sub0; des Markierungssignals TAGi an die I/O-Vorrichtung. Mit anderen Worten wird die Markierungsantwort verzögert.
Nach Abschluß des Vorgangs beliefert der Übertragungs- Diskriminierungsschaltkreis 1 den Nr. 2 Markierungs- Antwortschaltkreis 82 mit dem Diskriminierungs- Beendigungssignal, und als Ergebnis liefert der Nr. 2 Markierungs-Antwortschaltkreis 82 das Antwortsignal TAG&sub0; an die I/O-Vorrichtung durch den Auswahlschaltkreis 83 auf das Markierungssignal TAGi von der I/O-Vorrichtung hin.
Somit wird die Datenübertragung von der I/O- Vorrichtungsseite an die Nr. 2 Entfernungsverlängerungsvorrichtung periodisch diskriminiert.
Ein Beispiel der Struktur des Vorderflankendetektors 111 in dem System der Fig. 5 ist in Fig. 13 gezeigt. Ein Beispiel der Struktur des Rückflankendetektors 112 in dem System der Fig. 5 ist in Fig. 14 gezeigt; ein Beispiel der Struktur des Markierungs-Übertragungsschaltkreises 212 in dem System der Fig. 10 ist in Fig. 15 gezeigt; und ein Beispiel der Struktur des Markierungs-Übertragungsschaltkreises in dem System der Fig. 11 ist in Fig. 16 gezeigt. Beispiele der Strukturen des Informations-Empfangsschaltkreises, des Syntheseschaltkreises und des Rahmenübertragungsschaltkreises in dem System der Fig. 11 sind in Fig. 17 gezeigt. Ein Beispiel eines Musters eines Signalrahmens zum Übertragen für den Schaltkreis der Fig. 17 ist in Fig. 18 gezeigt, und Beispiele der Strukturen des Rahmenempfangsschaltkreises und des Trennschaltkreises sind in Fig. 19 gezeigt.
Der in Fig. 13 gezeigte Vorderflankendetektor besteht aus ersten und zweiten Flip-Flop-Schaltkreisen und einem UND- Gatter. Der erste Flip-Flop-Schaltkreis empfängt ein Eingangssignal, beispielsweise SVi, und ein Taktsignal. Der zweite Flip-Flop-Schaltkreis empfängt eine Q-Ausgabe des ersten Flip-Flop-Schaltkreises und das Taktsignal. Das UND- Gatter empfängt ein Q-Ausgangssignal des ersten Flip-Flop- Schaltkreises und ein Ausgangssignal des zweiten Flip- Flop-Schaltkreises. Das UND-Gatter liefert das Vorderflanken- Anzeigesignal.
Der in Fig. 14 gezeigte Rückflankendetektor besteht aus ersten und zweiten Flip-Flop-Schaltkreisen und einem UND- Gatter. Der erste Flip-Flop-Schaltkreis empfängt ein Eingangssignal, beispielsweise SVi, und ein Taktsignal. Der zweite Flip-Flop-Schaltkreis empfängt eine Ausgabe Q des ersten Flip-Flop-Schaltkreises und das Taktsignal. Das UND- Gatter empfängt ein Ausgangssignal des ersten Flip-Flop- Schaltkreises und ein Ausgangssignal Q des zweiten Flip- Flop-Schaltkreises. Das UND-Gatter liefert das Rückflankenanzeigesignal.
Der in Fig. 15 gezeigte Markierungsübertragungsschaltkreis ist aus Gattern Nr. 1 bis 8 gebildet, einer Flip-Flop- Schaltung, einem Schaltkreis zur Impulsbreitensicherung, und einem Treiber. Im Betrieb des Schaltkreises der Fig. 15 wird zuerst das Interlock-Datentibertragungs-Anzeigesignal von dem Informations-Empfangsschaltkreis geliefert. Die Gatter Nr. 1 und 2 prüfen diese Bedingung. Wenn das Ergebnis der Prüfung bestätigend ist, werden der TAGi-Setzschaltkreis, der von den Gattern Nr. 3 bis 5 gebildet ist, und der TAGi- Rücksetzschaltkreis, der von den Gattern Nr. 6 bis 8 gebildet ist, freigegeben. Im Fall einer Interlock- Datenübertragung wird die Setzbedingung von Gattern Nr. 3 bis 5 gebildet, und die Rücksetzbedingung wird von Gattern Nr. 6 bis 8 gebildet. Im Fall einer DSF-Datenübertragung wird die Setzbedingung von Gattern Nr. 4 und 5 gebildet, und die Rücksetzbedingung wird von Gattern Nr. 7 und 8 gebildet. Im Fall einer DSF-Datenübertragung stellt der Schaltkreis zur Impulsbreitensicherung die EIN/AUS-Zeit eines Impulses sicher, und nach Beendigung der Notwendigkeit, die EIN-AUS- Zeit sicherzustellen, wird der Ausgang der Vorrichtung eingeschaltet.
Der in Fig. 16 gezeigte Markierungs-Übertragungsschaltkreis ist von einem Flip-Flop-Schaltkreis für TAG&sub0;- Ausgabeanforderungen, einem Flip-Flop-Schaltkreis für TAG&sub0;- Haltesignale, Gattern 1 bis 4, einem Schaltkreis zum Sicherstellen der Impulsbreite und einem Treiber gebildet. Im Betrieb des Schaltkreises der Fig. 16 wird der Flip-Flop- Schaltkreis für TAG&sub0;-Ausgabeanforderungen von dem empfangenden TAGi gesetzt. Wenn der DSF-Erfassungsvorgang abgeschlossen ist, wird das Ausgangsanforderungssignal von Gatter Nr. 1 geliefert. Wenn die Stop-Bedingungen nicht vorliegen und das zugelassene Bus-Ausgabesignal empfangen wird, um eine Zeitgabe aufzubauen, wird das Gatter Nr. 4 eingeschaltet und darauffolgend das Gatter Nr. 2. Deshalb wird der Flip-Flop-Schaltkreis für TAG&sub0; Halten gesetzt, und demgemäß das Ausgangssignal von der Vorrichtung geliefert. Im Hinblick auf den Flip-Flop-Schaltkreis zum TAG&sub0; Halten wird die Impulsbreite mit dem Impulsbreiten-Sicherstellungsschaltkreis sichergestellt. Wenn das eingegebene TAGi abgeschaltet wird, wird der Flip- Flop-Schaltkreis für TAG&sub0; Halten von der Funktion des Gatters Nr. 3 rückgesetzt.
Wie in Fig. 17 gezeigt, schließt der Rahmenübertragungsschaltkreis einen Rahmendatenanforderungsschaltkreis ein, einen Parallel- Serienumwandlungsschaltkreis, einen Rahmensynchronisations- und Rahmenbildungsschaltkreis, und einen Treiber, der Syntheseschaltkreis schließt ein Register ein, und der Informations-Empfangsschaltkreis schließt einen Flip-Flop- Schaltkreis ein.
Der Signalrahmen zur Übertragung mit dem in Fig. 18 gezeigten Muster wird seriell zwischen den ersten und zweiten Entfernungsverlängerungsvorrichtungen übertragen. Ein spezifisches Bit in dem Steuerabschnitt in dem Rahmen ist definiert als die DSF-Übertragungsinformation.
Im Betrieb der in Fig. 17 gezeigten Schaltkreise wird eine Erfassung einer DSF-Datenübertragung an den Flip-Flop- Schaltkreis in dem Informations-Empfangsschaltkreis übertragen und darin als Information gespeichert. Der Rahmenübertragungsschaltkreis wird dann von der CPU betrieben, beginnt, die Rahmenstrukturen des Signals zu konstruieren, und fährt fort, den Übertragungsvorgang bis zum Empfang einer Beendigungsanweisung von der CPU auszuführen. Die Daten von dem Datenpuffer werden in das Register geladen, um den Rahmen in dem Syntheseschaltkreis auf der Grundlage des Signals von dem Rahmendatenanforderungsschaltkreis zu konstruieren, und der Ausgang des Flip-Flop-Schaltkreises zum Halten von DSF- Übertragungsinformation wird in der Bit-Position der DSF- Übertragungsinformation in dem Rahmen gesetzt. In dem Rahmenübertragungsschaltkreis werden die wie oben beschrieben gebildeten Rahmendaten in den Parallel/Seriell- Schaltkreis geladen, und die Ausgabe des Parallel/Seriell- Schaltkreises wird an die Übertragungsleitung geliefert, während die Rahmensynchronisation der Rahmendaten erhalten wird. Die oben beschriebenen Vorgänge werden dann wiederholt.
Wie in Fig. 19 gezeigt, schließt der Rahmenempfangsschaltkreis einen Empfänger, einen Taktsynchronisationsschaltkreis, einen Rahmensynchronisationsschaltkreis und einen Seriell/Parallel- Schaltkreis ein, und der Trennschaltkreis schließt ein Register ein.

Claims

1. Datenübertragungs-Diskriminierungsschaltung zum Diskriminieren eines Interlock-Datenübertragungsmodus (DCI) von einem Datenstrommerkmal (DSF)- Datenübertragungsmodus zwischen einer Eingabe/Ausgabe- Kanalvorrichtung und Eingabe/Ausgabe-Vorrichtungen in einem Datenübertragungssystem für einen Computer, wobei die Übertragungs-Diskriminierungsschaltung gekennzeichnet ist durch:

Flankenerfassungseinrichtungen (11), an welche eines von zwei Markierungssignalen (SV, DT) geliefert wird, welche auf das Markierungssignal hin arbeiten, um eine Rückflanke des Markierungssignals zu erfassen, nachdem eine Vorderflanke des Markierungssignals vorbei ist, wobei die Flankenerfassungseinrichtungen einen Vorderflankendetektor (111), einen Rückflankendetektor (112), ein Speicherelement (114) und Logikgatterschaltkreise (113, 115) aufweisen;

Zeitgebereinrichtungen (12), welche auf eine Ausgabe der Flankenerfassungseinrichtungen hin arbeiten, um eine vorbestimmte Zeit zu zählen;

Diskriminierungsspeichereinrichtungen (14), welche auf die Ausgabe der Zeitgebereinrichtungen hin arbeiten, um eine Ausgabe zu liefern, welche eine Interlock- Datenübertragung oder eine Datenstrommerkmal (DSF)- Datenübertragung anzeigen; und

Beendigungsanzeigeeinrichtungen (15), welche auf die Ausgabe der Zeitgebereinrichtungen hin arbeiten, um ein Signal zu liefern, welches den Abschluß der Diskriminierung anzeigt.

2. Übertragungs-Diskriminierungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Speicherelement (114) in der Flankenerfassungseinrichtung (11) ein Flip-Flop- Schaltkreis ist, welcher die Ausgabe des Vorderflankendetektors (111) an dem Setz- Eingangsanschluß (S) und die Ausgabe des Rückflankendetektors (112) durch ein ODER-Gatter (113) an dem Rücksetzeingangsanschluß (R) empfängt.

3. Übertragungs-Diskriminierungsschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Zeitgebereinrichtung (12) einen Anfangswert von einer Anfangswertlieferungseinrichtung (13) empfängt.

4. Übertragungs-Diskriminierungsschaltung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, daß die Diskriminierungsspeichereinrichtung (14) ein Flip- Flop-Schaltkreis ist, der die Ausgabe eines UND- Gatters (115) in der Flankenerfassungseinrichtung (11) an dem Setz-Eingangsanschluß (S) empfängt, wobei das UND-Gatter (115) die Ausgabe des Speicherelements (114) und die Ausgabe des Rückflankendetektors (112) in der Flankenerfassungseinrichtung (11) empfängt, wobei der Flip-Flop-Schaltkreis ferner die Ausgabe der Zeitgebereinrichtung (12) am Rücksetz-Eingangsanschluß (R) empfängt.

5. Übertragungs-Diskriminierungsschaltung nach einem der Ansprüche 1, 2, 3 oder 4, dadurch gekennzeichnet, daß die Zeitgebereinrichtung (12) ein Zähler ist.

6. Übertragungs-Diskriminierungsschaltung nach einem der Ansprüche 1, 2, 3, 4 oder 5, dadurch gekennzeichnet, daß der Vorderflankendetektor (111) von ersten und zweiten Flip-Flop-Schaltkreisen und einem UND-Gatter gebildet ist, wobei der erste Flip-Flop-Schaltkreis das Markierungssignal und ein Taktsignal empfängt, der zweite Flip-Flop-Schaltkreis ein Ausgangssignal (Q) des ersten Flip-Flop-Schaltkreises und das Taktsignal empfängt, und das UND-Gatter das Ausgangssignal (Q) des ersten Flip-Flop-Schaltkreises und ein Ausgangssignal (Q) des zweiten Flip-Flop-Schaltkreises empfängt.

7. Übertragungs-Diskriminierungsschaltung nach einem der Ansprüche 1, 2, 3, 4 oder 5, dadurch gekennzeichnet, daß ein Rückflankendetektor (112) von ersten und zweiten Flip-Flop-Schaltungen und einem UND-Gatter gebildet ist, wobei der erste Flip-Flop-Schaltkreis das Markierungssignal und ein Taktsignal empfängt, der zweite Flip-Flop-Schaltkreis ein Ausgangssignal (Q) des ersten Flip-Flop-Schaltkreises und das Taktsignal, und das UND-Gatter ein Ausgangssignal (Q) des ersten Flip- Flop-Schaltkreises und ein Ausgangssignal (Q) des zweiten Flip-Flop-Schaltkreises empfängt.

8. Datenübertragungssystem, welches eine Übertragungs- Diskriminierungsschaltung nach einem der Ansprüche 1 bis 7 umfaßt.

9. Datenübertragungssystem nach Anspruch 8, gekennzeichnet durch

erste und zweite Entfernungsverlängerungseinrichtungen (2; 4), die zwischen der mit dem Computer (5) verbundenen Eingabe/Ausgabe-Kanalvorrichtung (6) und den Eingabe/Ausgabe-Vorrichtungen (71, 72, 73) angeordnet sind,

wobei die ersten und zweiten Entfernungsverlängerungseinrichtungen Sequenz- Umwandlungseinrichtungen (22; 42) umfassen, in welchen von der Eingabe/Ausgabe-Kanalvorrichtung oder den Eingabe/Ausgabe-Vorrichtungen durch einen ersten oder zweiten KanalSchnittstellen-Eingabe/Ausgabe-Schaltkreis (21; 41) in Übereinstimmung mit einer Kanalschnittstellensequenz übertragene Signale in Signale mit einem vorbestimmten Format umgewandelt werden, und die umgewandelten Signale seriell übertragen werden, oder die mit dem vorbestimmten Format empfangenen Signale umgekehrt umgewandelt, und die erhaltenen Daten an die Eingabe/Ausgabe- Kanalvorrichtung oder die Eingabe/Ausgabe- Vorrichtungen in Übereinstimmung mit der Kanalschnittstellensequenz übertragen werden,

wobei die zweite Entfernungsverlängerungseinrichtung (4) Übertragungsbestimmungseinrichtungen (43) umfaßt, in welchen die Übertragungs-Diskriminierungsschaltung (1) vorgesehen ist, um zu bestimmen, ob die Datenübertragung einer in Frage stehenden Eingabe/ Ausgabe-Vorrichtung eine Interlock-Datenübertragung oder eine Datenstrommerkmal (DSF)-Datenübertragung ist, mittels Verwendung eines zuerst von der Eingabe/Ausgabe- Vorrichtung während der Datenübertragungsdauer gelieferten Markierungssignals, und

wobei die ersten Entfernungsverlängerungseinrichtungen (2) eine Datenempfangs- und Schalteinrichtung (23) zum Empfangen des Ergebnisses-der Erfassung in der Übertragungsbestimmungseinrichtung (43) umfassen, und den Betrieb der ersten Kanalschnittstellen-Eingabe/ Ausgabe-Schaltung zwischen der Interlock- Datenübertragung und der Datenstrommerkmal (DSF)- Datenübertragung umschalten.

10. Datenübertragungssystem nach Anspruch 8, gekennzeichnet durch einen ersten Markierungs- Antwortschaltkreis (81) zum Empfangen des Markierungssignals von den Eingabe/Ausgabe-Vorrichtungen, einen zweiten Markierungs-Antwortschaltkreis (82) zum Empfangen des Markierungssignals von den Eingabe/Ausgabe- Vorrichtungen und des Diskriminierungs- Beendigungssignals von der Datenübertragungs- Diskriminierungsschaltung (11), einen Zählerschaltkreis (85) zum Steuern einer Lieferung einer Steuerungsausgabe und einen Auswahlschaltkreis (83) zum Empfangen der Ausgaben der ersten und zweiten Markierungs-Antwortschaltkreise, und Liefern entweder der Ausgabe des ersten Markierungs-Antwortschaltkreises oder der Ausgabe des zweiten Markierungs- Antwortschaltkreises an die Eingabe/Ausgabe- Vorrichtungen in Übereinstimmung mit der Steuerungsausgabe des Zählerschaltkreise als eine Auswahlanweisung, wobei die Lieferung von entweder der Ausgabe für die Datenstrommerkmal (DSF)- Datenübertragung oder der Ausgabe für die Interlock- Datenübertragung von dem Datenübertragungs- Diskriminierungsschaltkreis (11) mittels der Steuerungsausgabe des Zählerschaltkreises als eine Betriebsanweisung gesteuert wird.