DE3743705C2 - - Google Patents
Info
- Publication number
- DE3743705C2 DE3743705C2 DE3743705A DE3743705A DE3743705C2 DE 3743705 C2 DE3743705 C2 DE 3743705C2 DE 3743705 A DE3743705 A DE 3743705A DE 3743705 A DE3743705 A DE 3743705A DE 3743705 C2 DE3743705 C2 DE 3743705C2
- Authority
- DE
- Germany
- Prior art keywords
- synchronization
- error
- error correction
- errors
- fields
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Optical Recording Or Reproduction (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die Erfindung bezieht sich auf eine Fehlerkorrekturvorrichtung
für einen Informationsspeicher nach dem Oberbegriff
des Patentanspruchs 1.
Die Korrektur von Fehlern in einer digitalen Information,
die aus einer Informationsspeicher ausgelesen wird, wird
durch Speichern der Information in codierter Form ermöglicht,
die aus Gruppen von Codewörtern mit einem Format
besteht, wie es in Fig. 4 dargestellt ist. Dieses Diagramm
entspricht dem auf Seite 205 in Nikkei Electronics No.
21, November 1983, dargestellten, jedoch mit einem anderen
Code-Aufbau. Das Format nach Fig. 4 beginnt mit einer Präambel
1, deren Zweck darin besteht, die Taktsignalerzeugung
zu vereinfachen, wenn die Information ausgelesen
wird. Die Präambel besteht aus einer hochperiodischen Bitkombination
(oder "Muster"), z. B. Wiederholungen der Bitkombination
"100". Auf die Präambel 1 folgen Synchronisationsfelder
2 und Datenfelder. Jedes Datenfeld besteht
aus einer anderen Bitkombination, die zur Synchronisation
der Daten in den Datenfeldern benutzt wird. Die Datenfelder
enthalten digitale Informationen 3 a und Prüfzeichen
3 b. Die Synchronisationsfelder 2 sind periodisch über die
Datenfelder 3 a und 3 b verteilt und am Anfang der Daten
angeordnet. Der Aufbau nach Fig. 4 ist in 12-Byte-Blöcke
unterteilt (segmentiert), wobei zu jedem Block ein 1-
Byte-Synchronisationsfeld 2 hinzugefügt ist. In der Informationsspeichervorrichtung
sind diese Felder in der folgenden Reihenfolge
aufgezeichnet: Die Präambel 1,
ein Synchronisationsfeld 2, dann Datenbytes D 1, D 131,
D 261, D 391, D 2, D 132, . . .
Das Datenfeld ist in vier Codewörtern aufgeteilt, die sich
in horizontaler Richtung in der Zeichnung erstrecken. Ein
Codewort P enthält 130 Bytes digitale Informationen 3 a
und 16 Bytes Prüfzeichen 3 b. Es wird ein Codierungsschema
nach Reed-Solomon mit einem Hamming-Abstand 17 (146, 130,
17) verwendet. Die Fehlerkorrekturfähigkeit eines Reed-So
lomon-Codes läßt sich durch drei Parameter darstellen:
E, der Anzahl von Fehlern an unbekannten Plätzen; F, der Anzahl von Fehlern an bekannten Plätzen; und D, dem Ham ming-Abstand. Fehler in der codierten Information können immer dann korrigiert werden, wenn die Beziehung der nach stehenden Gleichung (1) erfüllt ist:
E, der Anzahl von Fehlern an unbekannten Plätzen; F, der Anzahl von Fehlern an bekannten Plätzen; und D, dem Ham ming-Abstand. Fehler in der codierten Information können immer dann korrigiert werden, wenn die Beziehung der nach stehenden Gleichung (1) erfüllt ist:
F + 2E < D (1)
In Regel ist der Platz der Fehler unbekannt. Die Be
dingung (1) wird dann zu:
2 E < D (2)
Mit D = 17 ergibt sich nach Gleichung (2), daß Fehler an
maximal acht unbekanten Plätzen korrigiert werden können.
Fehlerkorrekturverfahren durch Reed-Solomon-Codes mit den
Hamming-Abständen 146, 130 und 17 werden hier nicht im
einzelnen beschrieben, doch sei diesbezüglich auf die US-
Patentschrift 41 62 480 und den Forschungsbericht PRL73-77
(Januar 1974) des Institute of Electronics and Communica
tion Engineers of Japan verwiesen.
Nachstehend seien die Auswirkungen eines Defekts im Spei
chermedium, z. B. einer Verschmutzung der mit X in Fig. 5
markierten Bytes, bei der Wiedergabe von Informationen
betrachtet, die in dem soeben beschriebenen Format aufge
zeichnet sind. Der Fehler A, der eine korrekte Wiedergabe
von Daten über ein längeres Intervall verhindert, führt
zu einem Bit-Schlupf in den Taktsignalen an den mit Drei
ecken markierten Stellen. Dies führt zu einem Verlust der
Datensynchronisation; das heißt, die Anzahl der Taktimpul
se stimmt nicht mit der Datenmenge überein, was solange
Datenfehler verursacht, bis das nächste Synchronisations
feld 2 d richtig festgestellt wird. Infolgedessen werden
alle mit einem Dreieck markierten Daten falsch gelesen.
Kurze Fehler, wie der bei B, verursachen keinen Bit-
Schlupf. Bei dem in Fig. 5 dargestellten Beispiel verur
sacht der Fehler A einen 7-Byte-Fehler in jedem Codewort
P. Sofern keine Mittel zur Lokalisierung des Fehlers A
vorgesehen sind, folgt aus Gleichung (2), daß dieser Feh
ler nahezu das gesamte Codefehler-Korrekturvermögen auf
braucht, so daß es zum Korrigieren eines Fehlers in nur
noch einem zusätzlichen Byte ausreicht.
Der Bit-Schlupf bedeutet daher bei der bekannten Fehler
korrektur ein erhebliches Problem, weil er eine große An
zahl von Fehlern verursacht, die korrigiert werden müssen,
ohne ihren Ort genau zu kennen, was eine erhebliche Be
lastung des Fehlerkorrekturvermögens des Fehlerkorrektur
codes bedeutet.
Der Erfindung liegt die Aufgabe zugrunde, eine Federkor
rekturvorrictung nach dem Oberbegriff des Patentanspruchs
1 anzugegen, bei der durch Identifizierung des Ortes von
Fehlern, die durch einen Bit-Schlupf verursacht werden,
das Fehlerkorrekturvermögen eines Fehlerkorrekturcodes
effektiver ausnutzbar ist.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.
Bei dieser Lösung werden aufeinanderfolgende Fehler in
den Synchronisationsfeldern festgestellt, die entsprechenden
Orte oder Plätze in dem wiedergegebenen Codewort als
durch Bit-Schlupf fehlerhaft identifiziert und Ausfall-Kennzeichen
zur Markierung dieser Plätze gesetzt. Die Ausfall-Kennzeichen
ermöglichen eine wirksame Ausnutzung
des Fehlerkorrekturvermögens des Codes.
Eine Weiterbildung ist in Anspruch 2 gekennzeichnet.
Die Erfindung und ihre Weiterbildung werden nachstehend
anhand der Zeichnung eines bevorzugten Ausführungsbeispiels
näher beschrieben. Es zeigt
Fig. 1 ein Informationsformat, das erfindungsgemäß in einem
Informationsspeicher verwendet wird,
Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels
einer erfindungsgemäßen Fehlerkorrekturvorrichtung für
einen Informationsspeicher,
Fig. 3 ein Zeitdiagramm von Signalen, die an verschiedenen
Stellen der Fehlerkorrekturvorrichtung nach Fig. 2 auftreten,
Fig. 4 ein Informationsformat, das in einer herkömmlichen
Fehlerkorrekturvorrichtung verwendet wird, und
Fig. 5 Fehler in den Informationen des in Fig. 4 dargestellten
Formates.
Das in Fig. 1 dargestellte Format, in dem digitale Informationen
mittels einer erfindungsgemäßen Fehlerkorrektuvorrichtung
in einem Informationsspeicher aufgezeichnet
werden, hat eine Präambel 1, Synchronisationsfelder 2 und
ein Datenfeld 3, das digitale Informationen 3 a und Prüfzeichen
3 b enthält, die den in Fig. 4 dargestellten ähnlich
sind. Die Synchronisationsfelder 2 werden zu jedem
12-Byte-Datenblock hinzugefügt. Die zu vier in der Zeichnung
dargestellten Blöcken hinzugefügten Synchronisationsfelder
2 sind mit 2 a, 2 b, 2 c und 2 d bezeichnet. Das Datenfeld
3 enthält Codewörter P, die in einem Fehlerkorrekturcode
codiert sind. Die Pfeile Q bezeichnen Plätze oder
Stellen, an denen Ausfall-Kennzeichen (auch "dropout-
flags" genannt) gesetzt sind.
Es sei angenommen, daß das Speichermedium Defekte aufweist,
die Fehler an den mit X bezeichneten Stellen verursachen.
Ein Fehler A hat ein Bit-Schlupf zur Folge, ein
Fehler B dagegen nicht. Wenn zwei aufeinanderfolgende Synchronisationsfelder,
z. B. die Synchronisationsfelder 2 b
und 2 c, fehlerhaft sind, werden Ausfall-Kennzeichen Q von
denjenigen Plätzen an, an denen das letzte Synchronisationsfeld
vor dem Fehler richtig festgestellt wurde (das
Synchronisationsfeld 2 a in Fig. 1), bis zu dem nächsten
richtig festgestellten Synchronisationsfeld (dem Synchronisationsfeld
2 d in Fig. 1) gesetzt. Die Ausfall-Kennzeichen
dienen zur Korrektur von Fehlern.
Durch die in Fig. 2 dargestellte Fehlerkorrekturvorrichtung
werden ein Bit-Schlupf festgestellt, Ausfall-Kennzeichen
gesetzt und die Daten decodiert. Das Zeitdiagramm
nach Fig. 3 stellt den zeitlichen Verlauf der Ausgangssignale
der in Fig. 2 dargestellten Blöcke dar.
Die Bauteile Fehlerkorrekturvorrichtung nach Fig. 2
sind ein Eingangsanschluß 4, ein Taktgenerator 5, ein
Synchronisationsdetektor 6, zwei Zähler 7 und 8, ein Flipflop
9, zwei weitere Zähler 10 und 11, zwei Register 12
und 13, ein Ausfall-Kennzeichen-Generator 14, ein Fehlerkorrektur-Decodierer
15, ein Datenregenerator 16, ein Vorderflankendetektor
17, ein NAND-Glied 18, ein NICHT-Glied
oder Inverter 19 und ein Ausgangsanschluß 20. In dem Signalkanal
vom Eingangsanschluß 4 zum Ausgangsanschluß 20
bilden die Bauteile 6, 9, 10, 17, 18 und 19 eine erste
Schaltungseinrichtung zum Feststellen aufeinanderfolgender
Fehler in dem Synchronisationsfeld, die Bauteile 12, 13
und 14 eine zweite Schaltungseinrichtung zum Setzen von
Ausfall-Kennzeichen in dem Intervall bzw. der Zeitspanne
zwischen den richtig festgestellten Synchronisationsfeldern
vor und nach dem Fehler und die Bauteile 15 und 16
eine dritte Schaltungseinrichtung zum Decodieren des Codeworts
mit Bezug auf die bzw. unter Berücksichtigung der
Ausfall-Kennzeichen und zum Korrigieren darin enthaltener
Fehler.
Wenn die digitale Information gelesen wird, wird das vom
Speichermedium reproduzierte bzw. wiedergegebene Signal
am Eingangsanschluß 4 aufgenommen und zum Taktregenerator
5 und Synchronisationsdetektor 6 übertragen. Der Taktregenerator
5 erzeugt die Taktimpulse, die zum Decodieren des
wiedergegebenen Signals erforderlich sind. Der Synchroni
sationsdetektor 6 stellt das Synchronisationsfeld 2 fest
und erzeugt ein Synchronisationsfeststellsignal b. Der
Zähler 7 zählt die Taktimpulse des Taktregenerators 5 und
erzeugt ein 0-Signal c, wenn der Zählwert einen Wert er
reicht, der 13 Bytes entspricht, die dem Intervall zwi
schen Synchronisationsfeldern entsprechen, oder wenn das
Synchronisationsfeststellsignal b erzeugt wird, je nach
dem, welches Ereignis früher eintritt. Der Zähler 8 zählt
die Taktimpulse des Taktregenerators 5 und wird durch das
Ausgangssignal c des Zählers 7 gesetzt und erzeugt ein
0-Signal d nach einer festen Zeitspanne, etwa in der Mit
te zwischen den Synchronisationsfeldern. Da das Signal
d von dem Signal b unabhängig ist, tritt das Signal d
selbst dann auf, wenn das Synchronisationsfeld 2 nicht
festgestellt wird. Das Signal d wird dem Vorderflankende
tektor 17 zugeführt, der einen 0-Impuls erzeugt, wenn er
die Vorderflanke des Signals d feststellt. Dieser Impuls
und das Synchronisationsfeststellsignal b steuern das
Flipflop 9, das durch die Vorderflanke des Signals d ge
setzt und bei Eingabe des Synchronisationsfeststellsignals
b zurückgesetzt wird. Die Signale d und e werden zur Er
zeugung eines Impulssignals f verknüpft, das nur dann er
zeugt wird, wenn kein Synchronisationsfeld 2 festgestellt
wird. Der Zähler 10 zählt die Impulse des Impulssignals
f und erzeugt ein 0-Ausgangssignal g, wenn der Zählwert
einen voreingestellten Wert ("2" in Fig. 5) oder einen
höheren Wert erreicht. Ein Synchronisationsfeststellsignal
b setzt den Zähler 10 zurück, so daß sein Ausgangssignal
auf "1" umgeschaltet wird. Der Zähler 11 wird zurückge
setzt, wenn der Synchronisationsdetektor 6 das Synchroni
sationsfeld 2 feststellt, das unmittelbar auf die Präambel
1 folgt, zählt die Anzahl der Signale d und erzeugt ein
Frame-Signal h, das die ursprüngliche Position des augen
blicklichen Synchronisationsfeldes 2 in dem Datenfeld des
wiedergegebenen Signals darstellt. In dem Register 12 wird
die Frame-Nummer jedesmal zwischengespeichert, wenn das
Synchronisationfeld 2 festgestellt wird. Das Register
13 speichert die Frame-Nummern, die aus dem Register 12
und dem Zähler 11 ausgegeben werden, beim Auftreten eines
0-Signals g.
Das Ausgangssignal x des Registers 13 ist die Frame-Nummer
i, die dem letzten Synchronisationsfeld 2 entspricht, das
vor einem Bit-Schlupffehler, z. B. A, richtig festgestellt
wird. Das Ausgangssignal y des Registers 13 ist die Frame-
Nummer (i + 3 in diesem Falle), die dem ersten Synchroni
sationsfeld 2 entspricht, das nach dem Bit-Schlupffehler
richtig festgestellt wird. Beim Empfang dieser Ausgangssi
gnale x und y setzt der Ausfall-Kennzeichen-Generator 14
Ausfall-Kennzeichen Q für die Daten zwischen den richtig
festgestellten Synchronisationsfeldern 2 a und 2 d, die den
Fehler umgeben, und überträgt die Kennzeichen-Information
zum Fehlerkorrektur-Decodierer 15. Inzwischen decodiert
der Datenregenerator 16 das Datenfeld zu 1- und 0-Bits
unter Verwendung des Synchronisationsfeststellsignals b
und der vom Taktregenerator 5 erzeugten Taktimpulse und
überträgt das regenerierte Signal zum Fehlerkorrektur-De
codierer 15. Bei Erhalt dieses regenerierten Signals prüft
der Fehlerkorrektur-Decodierer 15 die Ausfall-Kennzeichen
Q, korrigiert er Fehler in dem Codewort und überträgt er
das Ergebnis zum Ausgangsanschluß 20, der mit einer Vor
richtung, z. B. einem Rechner, verbunden sein kann. Die
Fehlerkorrektureinrichtung in dem Fehlerkorrektur-Decodie
rer 15 ist die gleiche wie im bekannten Stand der Technik
und wird daher nicht im einzelnen beschrieben.
Wie Fig. 1 zeigt, werden Ausfall-Kennzeichen Q für eine
bestimmte Menge korrekter Daten erzeugt. Obwohl es hin
sichtlich der Fehlerkorrektur nachteilig ist, richtige
Daten als fehlerhaft zu kennzeichnen, wird dieser Nachteil
durch den Vorteil aufgewogen, daß die falschen Daten durch
die Ausfall-Kennzeichen Q lokalisiert werden. In dem Bei
spiel nach Fig. 1 werden neun Ausfall-Kennzeichen für den
Fehler A gesetzt, so daß sich nach Gleichung (1) mit F = 9
ergibt: 9+2 E<17. Dies bedeutet, daß das verbleibende
Korrekturvermögen ausreicht, Fehler in bis zu drei zusätz
lichen Bytes an unbekannten Plätzen (E = 3) zu korrigie
ren. Wenn keine Ausfall-Kennzeichen Q gesetzt worden wä
ren, so daß das Fehlerkorrekturvermögen durch Gleichung
(2) gegeben wäre, würde das verbleibende Korrekturvermögen
zur Korrektur nur eines zusätzlichen Bytes ausreichen.
Das soeben angeführte Beispiel veranschaulicht das grund
sätzliche Prinzip, daß bei einem Bit-Schlupf, der zu ei
ner Konzentration von Fehlern führt, die Identifizierung
des Ortes eines Bit-Schlupfes eine Verbesserung des Feh
lerkorrekturvermögens eines Fehlerkorrekturcodes ermög
licht. Dagegen ist es unwahrscheinlich, daß das Auftreten
eines Fehlers in einem isolierten bzw. einzelnen Synchro
nisationsfeld einen Bit-Schlupf bedeutet, so daß es nicht
erforderlich ist, einen solchen Fehler mit Ausfall-Kenn
zeichen zu umgeben.
Das beschriebene Ausführungsbeispiel bezieht sich auf die
Feststellung von Fehlern in zwei oder mehr aufeinanderfol
genden Synchronisationsfeldern, doch kann in Systemen,
in denen ziemlich lange Fehler zulässig sind, ohne daß
ein Bit-Schlupf auftritt, die Anzahl aufeinanderfolgender
Synchronisationsfelder, die fehlerhaft sein muß, um einen
Bit-Schlupf festzustellen, auf drei oder eine größere An
zahl eingestellt werden. Die erforderliche Anzahl läßt
sich leicht durch entsprechende Einstellung des Zählers
10 ändern.
Weitere Abwandlungen des dargestellten Ausführungsbei
spiels liegen ebenfalls im Rahmen der Erfindung. Bei
spielsweise kann ein anderes Verfahren als Frame-Nummern
zum Einstellen oder Setzen von Ausfall-Kennzeichen ange
wandt werden.
Zusammenfassend wird durch die Erfindung bei einer Fehlerkorrekturvorrichtung,
die mit einem Fehlerkorrekturcode
arbeitet, bei dem die aufgezeichnete Information Gruppen
von Codewörtern aufweist, die aus digitalen Informations-
und Prüfzeichen bestehen, und die Codewörter in Blöcke
gleicher Größe aufgeteilt sind, wobei jeder Block auch
ein Synchronisationsfeld zur Datensynchronisation aufweist,
die Wirksamkeit des Fehlerkorrekturcodes durch
Identifizierung des Ortes von Bit-Schlupf-Fehlern verbessert.
Die Bit-Schlupf-Fehler werden als Fehler in aufeinanderfolgenden
Synchronisationsfeldern festgestellt und
mit Ausfall-Kennzeichen markiert, die von dem letzten als
richtig festgestellten Synchronisationsfeld vor dem Bit-
Schlupf-Fehler bis zu dem ersten als richtig festgestellten
Synchronisationsfeld nach dem Bit-Schlupf-Fehler gesetzt
werden. Nach Kenntnis des Ortes des Bit-Schlupfes
kann der Decodierer die Fehler wirksamer korrigieren.
Claims (2)
1. Fehlerkorrekturvorrichtung für einen Informationsspeicher,
in dem digitale Informationen und Prüfzeichen in
Gruppen von Codewörtern gespeichert sind, die in Blöcke
gleicher Größe unterteilt sind, wobei zu jedem Block ein
Synchronisationsfeld zur Datensynchronisation hinzugefügt
ist, gekennzeichnet durch
eine erste Schaltungseinrichtung (6, 9, 10, 17, 18, 19) zum Feststellen von Fehlern in aufeinanderfolgenden Synchronisationsfeldern, wenn die digitalen Informationen aus dem Informationsspeicher gelesen werden;
eine zweite Schaltungseinrichtung (12, 13, 14) zum Setzen von Ausfall-Kennzeichen, wenn ein Signal der ersten Schaltungseinrichtung einen Fehler in aufeinanderfolgenden Synchronisationsfeldern anzeigt, wobei die Ausfallkennzeichen von dem letzten Synchronisationsfeld an, das vor dem Fehler als richtig festgestellt worden ist, bis zu dem ersten Synchronisationsfeld, das nach dem Fehler als richtig festgestellt worden ist, gesetzt werden; und
eine dritte Schaltungseinrichtung (15, 16) zum Decodieren der Codewörter und zum Korrigieren von in ihnen auftretenden Fehlern unter Berücksichtigung der Ausfallkennzeichen, die durch die zweite Schaltungseinrichtung gesetzt worden sind.
eine erste Schaltungseinrichtung (6, 9, 10, 17, 18, 19) zum Feststellen von Fehlern in aufeinanderfolgenden Synchronisationsfeldern, wenn die digitalen Informationen aus dem Informationsspeicher gelesen werden;
eine zweite Schaltungseinrichtung (12, 13, 14) zum Setzen von Ausfall-Kennzeichen, wenn ein Signal der ersten Schaltungseinrichtung einen Fehler in aufeinanderfolgenden Synchronisationsfeldern anzeigt, wobei die Ausfallkennzeichen von dem letzten Synchronisationsfeld an, das vor dem Fehler als richtig festgestellt worden ist, bis zu dem ersten Synchronisationsfeld, das nach dem Fehler als richtig festgestellt worden ist, gesetzt werden; und
eine dritte Schaltungseinrichtung (15, 16) zum Decodieren der Codewörter und zum Korrigieren von in ihnen auftretenden Fehlern unter Berücksichtigung der Ausfallkennzeichen, die durch die zweite Schaltungseinrichtung gesetzt worden sind.
2. Fehlerkorrekturvorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die zweite Schaltungseinrichtung Ausfall-Kennzeichen
setzt, wenn die Anzahl aufeinanderfolgender Synchronisationsfelder,
die fehlerhaft sind, gleich oder größer als
ein voreingestellter Wert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61315095A JPH0766630B2 (ja) | 1986-12-25 | 1986-12-25 | 情報記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3743705A1 DE3743705A1 (de) | 1988-07-07 |
DE3743705C2 true DE3743705C2 (de) | 1989-09-28 |
Family
ID=18061349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873743705 Granted DE3743705A1 (de) | 1986-12-25 | 1987-12-23 | Informationsspeichervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4858235A (de) |
JP (1) | JPH0766630B2 (de) |
KR (1) | KR910001056B1 (de) |
CA (1) | CA1286411C (de) |
DE (1) | DE3743705A1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210574A (ja) * | 1988-06-28 | 1990-01-16 | Matsushita Electric Ind Co Ltd | 復調回路 |
US5187811A (en) * | 1989-11-29 | 1993-02-16 | Motorola, Inc. | Error detection |
US5267241A (en) * | 1990-04-04 | 1993-11-30 | Avasem Corporation | Error correction code dynamic range control system |
US5751773A (en) * | 1992-03-12 | 1998-05-12 | Ntp Incorporated | System for wireless serial transmission of encoded information |
US6272190B1 (en) | 1992-03-12 | 2001-08-07 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US5694428A (en) * | 1992-03-12 | 1997-12-02 | Ntp Incorporated | Transmitting circuitry for serial transmission of encoded information |
US5717725A (en) * | 1992-03-12 | 1998-02-10 | Ntp Incorporated | System for wireless transmission and receiving of information through a computer bus interface and method of operation |
US5745532A (en) * | 1992-03-12 | 1998-04-28 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US5742644A (en) * | 1992-03-12 | 1998-04-21 | Ntp Incorporated | Receiving circuitry for receiving serially transmitted encoded information |
US5710798A (en) * | 1992-03-12 | 1998-01-20 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US5430746A (en) * | 1992-06-09 | 1995-07-04 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Method of and circuitry for detecting synchronism failure of two word sequences |
US5650769A (en) * | 1995-02-24 | 1997-07-22 | Ntp, Incorporated | Radio receiver for use in a radio tracking system and a method of operation thereof |
US5640146A (en) * | 1995-02-24 | 1997-06-17 | Ntp Incorporated | Radio tracking system and method of operation thereof |
US5692010A (en) * | 1996-01-17 | 1997-11-25 | Zenith Electronics Corporation | Adaptive equalizer with impulse noise protection |
JPH10283273A (ja) * | 1997-04-10 | 1998-10-23 | Kansei Corp | 記憶装置及びその検査方法 |
JP4781479B1 (ja) * | 2010-08-04 | 2011-09-28 | 真盛 野中 | ソリ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4162480A (en) * | 1977-01-28 | 1979-07-24 | Cyclotomics, Inc. | Galois field computer |
DE3151251A1 (de) * | 1981-12-24 | 1983-07-07 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur wiedergabe digital codierter signale |
JPH0634313B2 (ja) * | 1983-10-21 | 1994-05-02 | ソニー株式会社 | エラ−訂正方法 |
US4696008A (en) * | 1983-12-02 | 1987-09-22 | Canon Kabushiki Kaisha | Data storing device having position determining means |
US4747105A (en) * | 1986-09-03 | 1988-05-24 | Motorola, Inc. | Linear feedback sequence detection with error correction |
JPS63157373A (ja) * | 1986-12-19 | 1988-06-30 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
-
1986
- 1986-12-25 JP JP61315095A patent/JPH0766630B2/ja not_active Expired - Lifetime
-
1987
- 1987-11-04 KR KR1019870012341A patent/KR910001056B1/ko not_active IP Right Cessation
- 1987-12-22 US US07/136,358 patent/US4858235A/en not_active Expired - Lifetime
- 1987-12-22 CA CA000555169A patent/CA1286411C/en not_active Expired - Lifetime
- 1987-12-23 DE DE19873743705 patent/DE3743705A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US4858235A (en) | 1989-08-15 |
KR910001056B1 (ko) | 1991-02-23 |
JPH0766630B2 (ja) | 1995-07-19 |
CA1286411C (en) | 1991-07-16 |
DE3743705A1 (de) | 1988-07-07 |
KR880008153A (ko) | 1988-08-30 |
JPS63164079A (ja) | 1988-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3743705C2 (de) | ||
DE3742098C2 (de) | ||
DE3134947C2 (de) | ||
DE3151251A1 (de) | Verfahren und schaltungsanordnung zur wiedergabe digital codierter signale | |
DE2122338A1 (de) | Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen | |
DE2427463C3 (de) | ||
DE2848062C2 (de) | ||
DE2732515A1 (de) | Datensignalaufzeichnungsgeraet | |
DE2530404A1 (de) | Fehlerkorrektur von seriell aufgezeichneten daten mit hilfe eines unterfeld-codes | |
DE2924695C2 (de) | ||
DE2341952A1 (de) | Verfahren und vorrichtung zur datenpruefung | |
DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
DE2645460C2 (de) | Verfahren und Vorrichtung zum Auswerten von selbsttaktierend codierten Signalen | |
DE3630375C2 (de) | ||
DE3045609A1 (de) | Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung | |
DE2944191C2 (de) | ||
DE2461380C3 (de) | Lesevorrichtung für codierte Informationen | |
DE3729732C2 (de) | ||
DE2534456C2 (de) | Lesevorrichtung | |
DE3237848C2 (de) | Korrekturvorrichtung zum Synchronisieren von durch Lage- und Schräglauffehler verursachten Daten-Zeitversätzen | |
DE2526519C2 (de) | Schaltungsanordnung zum Übertragen von binärkodierten Signalfolgen in elektrischen Signal-, Nachrichten- oder Datenübertragungsanlagen mit blockweiser Signalübertragung | |
DE2903646B2 (de) | Schaltungsanordnung zum Ansteuern von Datenstationen in Datenübertragungsanlagen | |
DE2908373C2 (de) | ||
DE2718691C3 (de) | Umsetzereinrichtung zum Aufzeichnen und Auslesen von binären Zahlen | |
DE3615468A1 (de) | Zeitcode-leseeinrichtung in einem magnetbandgeraet zur speicherung von videosignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |