DE2903646B2 - Schaltungsanordnung zum Ansteuern von Datenstationen in Datenübertragungsanlagen - Google Patents
Schaltungsanordnung zum Ansteuern von Datenstationen in DatenübertragungsanlagenInfo
- Publication number
- DE2903646B2 DE2903646B2 DE2903646A DE2903646A DE2903646B2 DE 2903646 B2 DE2903646 B2 DE 2903646B2 DE 2903646 A DE2903646 A DE 2903646A DE 2903646 A DE2903646 A DE 2903646A DE 2903646 B2 DE2903646 B2 DE 2903646B2
- Authority
- DE
- Germany
- Prior art keywords
- character
- signal
- synchronization
- counter
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.
Durch die DE-AS 14 99 254 ist eine Anordnung zur Übertragung von digitalen Daten zwischen dem
Hauptspeicher eines Rechenautomaten und zahlreichen peripheren Geräten bekannt, denen je ein Matrixelement mit einem Flipflop zugeordnet ist, das von einem
den Zugriff zum Hauptspeicher ankündigenden Signal setzbar ist und im gesetzten Zustand Rufsignale an eine
Prioritätssteuerung a.bgibL Das Matrixelement enthält außerdem einen ans periphere Gerät anschließbaren
Serien-Parallel-Umseitzer mit mindestens einem Regi
ster, nach dessen Füllung Rufsignale des Flipflop an eine
Prioritätssteuerung heranführbar sind, von der mehrere einander parallele Verknüpfungsglieder des Matrixelements unter Ingangsetzung einer parallelen Datenübertragung zwischen dem Umsetzer und dem Hauptspei-
eher einschaltbar sind. Bei einer Ausführungsform einer solchen Anordnung beginnt der Betrieb des Matrixelements mit dem Empfang zweier identischer synchronisierender Zeichen, die vom peripheren Gerät hintereinander über eine Datenleitung gesendet werden.
Außerdem sendet das periphere Gerät ein Signal SCR zu einem mit ihm verbundenen Taktgeber des
Matrixelementes, der daraufhin abwechselnd Taktsignale der Phasen θι und Θ2 erzeugt Unter Mitwirkung der
beiden Taktsignale wird dann das erste synchronisieren
de Zeichen, das auf der Datenleitung erscheint in ein
achtstufiges Schieberegister eingeschoben, das zwei einander ähnliche Abschnitte enthält. An allen Stufen
des einen Abschnittes mit Ausnahme der letzten Stufe ist ein als Detektor für das synchronisierende Zeichen
wirksames UND-Glied angeschlossen, von dem nach Füllung des Schieberegisters durch das synchronisierende Zeichen ein Synchronisations-Flipflop gesetzt wird.
Von diesem Synchronisations-Flipflop werden daraufhin unter Mitwirkung des zugehörigen Taktsignals alle
Stufen des genannten ersten Abschnitts mit Ausnahme der vorletzten Stufe gelöscht, in der ein sog. Markierbit
zurückbleibt Das nächste vom peripheren Gerät gesendete synchronisierende Zeichen schiebt dann das
Markierbit durch die Stufen des Schieberegisters vor
sich her und wird vom Detektor wiederum als
synchronisierendes Zeichen wahrgenommen, so daß sich die Löschung des Schieberegisters mit Ausnahme
der vorletzten Stufe wiederholt. Sobald der Empfang weiterer synchronisierender Zeichen beendet ist und ein
Datenzeichen erscheint, kann der Detektor für das synchronisierende Zeichen nicht mehr ansprechen, und
das vorausgeschobene Markierbit setzt nun das eingangs bezeichnete Flipflop, das den Zugriff zum
Hauptspeicher ankündigt, und das zur Prioritätssteuerung übertragen wird. An Stilen acht Stufen des anderen
Abschnittes des Schieberegisters ist über Verknüpfungsglieder ein P-Register anzuschließen, in das das
erste Datenzeichen eingegeben wird, damit es auf den Empfang eines Wahlsignals aus der Prioritätssteuerung
warten kann, während das Schieberegister das nächste Datenzeichen aus der Datenleitung aufnimmt Sobald
das Wahlsignal eingeht, wird das erste Datenzeichen zum Hauptspeicher in paralleler Form weiterbefördert.
Während die soweit erläuterte bekannte Anordnung lediglich eine Unterscheidung zwischen den vorauslaufenden synchronisierenden Zeichen und den nachfolgenden Datenzeichen,, aus denen die Nachricht zusammengesetzt ist, zu treffen braucht, werden in neuerer
Zeit zwischen den synchronisierenden Zeichen und den Zeichen der eigentlichen Nachricht noch Standardzeichen in einer vorgegebenen Anzahl eingeschoben, die
zumindest gezählt, aber vorteilhafterweise auch als richtig erkannt werden müssen.
Durch die DE-AS 14 62 688 ist eine Einrichtung zur Adressierung von Empfangsstationen bekannt, in denen
taktgesteuerte Adressenempfangsmittel ein Adressierungssignal bestimmter Länge sowie unmittelbar vor
und nach dem Adressierungssignal auftretende Adressenbegrenzungssignale aufnehmen; wenn sowohl das
der jeweiligen Empfangsstation zugeordnete Adressierungssignal als auch die beiden Adressenbegrenzungssignale eingegangen sind, bereiten die taktgesteuerten
Adressenempfangsmittel die Empfangsstation zur Aufnahme der eigentlichen Nachricht vor. Im einzelnen
bestehen die Adressenempfangsmittel aus einer Verzögerungsleitung, in die das Adressierungssignal und die
beiden Adressenbegrenzungssignale hintereinander einlaufen. An ausgesuchten Punkten der Verzögerungsleitung sind Abgriffe gegebenenfalls über einen Negator
zu je einem UND-Glied geführt, das auf das passende Adressierungssignal bzw. Adressenbegrenzungssignal
anspricht
Abgesehen davon, dall die Einführung der drei genannten Signale in die Verzögerungsleitung weit
mehr Zeit in Anspruch nimmt als eine Einspeisung in ein aus Flipflopstufen aufgebautes Schieberegister, unterscheidet sich ein derartiger Detektor nur durch die
eingefügten Negatoren von dem Detektor für das synchronisierende Zeichen nach der zuvor erläuterten
DE-AS 14 99 254.
Ferner ist eine einer entfernten Nachrichtenstation zugeordnete Anordnung bekannt, die auf eine über
einen Nachrichtenkanal empfangene vorgegebene Zeichenfolge dadurch anspricht, daß sie in einen bestimmten Zustand gebracht bzw. in Betrieb genommen wird.
Eine derartige Zeichenfolge enthält mehrere Synchronisationszeichen, denen mehrere der Identifizierung
dienende Zeichen nachfolgen, von denen die Art des Zustandes oder der Inbetriebnahme an der entfernten
Station festgelegt wird. Eüne solche Anordnung wird also zur Wahrnehmung vorgegebener Zeichenfolgen an
entfernten Nachrichtensta'tionen angewendet, um diese
tihne das Zutun eines Bedienenden in Gang zu setzen fc>zw. in einen bestimmten Zustand zu bringen.
Es sind mannigfaltige private Nachrichtennetze für 4ie Datenübertragung und/oder die mündliche Nach-
!'ichtenübermittlufig bekannt. Obgleich diese oftmals
'Charakteristische Merkmale aufweisen, besteht doch ein
geradezu gemeinsames Merkmal in der Organisation Solcher Netze darin, eine oder mehrere zentral gelegene
und mit Wartungspersonal besetzte Hauptstationen und
zahlreiche entfernte Stationen vorzusehen, die unter der
Steuerung einer Hauptstation arbeiten und unbesetzt sind. Die Hauptstationen verfügen über die daten verarbeitenden und steuernden Einrichtungen zum Aufbau
der Nachrichtenverbindungen und zur Informationsübermittlung über diese Verbindungen. Die entfernten
Stationen können sog. Steuergeräte, nämlich Rechenautomaten sein, die jeweils gemäß gespeicherter
Programme arbeiten und in typischer Weise zusätzlich
ίο zu einem Kernspeicher zur Aufbewahrung der Programme noch Magnetscheiben- und Bandspeichergeräte aufweisen.
Wenn jedoch irgendeine Schwierigkeit im Steuergerät an der entfernten Station auftritt kann diese
tatsächlich mehrere Stunden lang ausfallen, bis das Wartungspersonal an ihr ankommt um dem Problem
abzuhelfen. Beispiele hierfür sind Unterbrechungen der Stromversorgung, wodurch im Kernspeicher aufbewahrte Informationen verlorengehen, Fehler beim
Einspeisen der Informationen aus einem Band oder einer Scheibe in den Kernspeicher und ähnliches. Hierzu
müssen im allgemeinen die Programme erneut eingegeben oder im Kernspeicher aufgestellt werden, was nicht
unter der Mitwirkung des Steuergerätes an der
entfernten Station geschehen kann, da dieses ja außer
Betrieb gesetzt ist
Daher ist eine Ferneinspeisung oder eine Ferninbetriebnahme des Steuergerätes erwünscht um nicht das
Wartungspersonal zwecks Einsparung von Zeit und
jo Kosten zu der entfernten Station schicken zu müssen.
Bei einer derartigen Ferninbetriebnahme ist es wichtig, das Steuergerät vor zufälligen Betriebsaufnahmen zu
schützen, die die richtige Arbeit des Steuergerätes abbrechen.
J5 Der Erfindung liegt die Aufgabe zugrunde, eine
Schaltungsanordnung anzugeben, von der nicht nur die einer Nachricht vorauslaufenden synchronisierenden
oder adressierenden Signale erkannt sondern auch nachfolgende, der Nachricht vorauslaufende Standard
zeichen zumindest hinsichtlich ihrer Anzahl ermittelt
werden.
Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 gekennzeichneten Maßnahmen gelöst
ten Datenübertragungsstation eingesetzt, um in Abhängigkeit vom Empfang der vorgegebenen Folge das
Gerät bzw. die Einrichtung an der entfernten Station in Tätigkeit zu setzen oder in den passenden Zustand zu
bringen. Dazu gehören eine Einrichtung zum Empfang
so und zur Speicherung der über den Übertragungskanal der entfernten Station übermittelten Daten, eine
Einrichtung zur Erzeugung eines die Synchronisation anzeigenden Signals, wenn eine spezielle Folge von Bits
empfangen wird, und eine Einrichtung zum Vergleich
der nach der Erzeugung des die Synchronisation anzeigenden Signals empfangenen Zeichen mit Bezugssignalen. Falls nach dieser Erzeugung zumindest eine
vorgegebene Anzahl von Synchronisationszeichen empfangen wird, der eine vorbestimmte Folge von der
Identifizierung dienenden Zeichen nachfolgt bringt die Einrichtung ein Inbetriebnahmpsignal hervor, das dem
Gerät an der entfernten Station zugeleitet wird, um es in Tätigkeit zu setzen oder in die passende Form zu
bringen. Ohne einen Abbruch des Wahrnehmungsvor
ganzes der Folge kann eine beliebige Anzahl von
Synchronisationszeichen über die vorgegebene Anzahl hinaus aufgenommen werden. Vorausgesetzt, daß die
der Identifizierung dienenden Zeichen hinter dem
letzten Synchronisationszeichen empfangen werden, wird das Inbetriebnahmesignal von der Einrichtung
hervorgerufen. Der Empfang einer anderen Folge als der vorgegebenen bedingt eine Fehlanpassung, so daß
das Gerät an der entfernten Station nicht in Tätigkeit tritt. Die vorgegebene Folge ist außerdem derart
gestaltet, daß ein zufälliges oder zweifaches Auftreten sehr unwahrscheinlich ist.
Das Gerät zur Wahrnehmung der Folge benutzt programmierbare, nur dem Auslesen dienende
Speichereinheiten zur Durchführung des Vergleichsvorganges; wegen ihrer Anwendung kann die spezielle,
wahrzunehmende Folge dadurch abgeändert werden, daß einfach die Speichereinheiten verändert werden,
ohne daß die sonstigen logischen Glieder ausgetauscht
Das Gerät zur Wahrnehmung der Folge ist mit dem Übertragungskanal verbunden, über den die Daten zur
entfernten Station übermittelt werden, so daß die über diesen Kanal übermittelten Daten sowohl von der
Einrichtung als auch von der entfernten Station empfangen werden. Der Datenempfang und die Arbeit
der Einrichtung stören somit nicht die Mitwirkung des Gerätes der entfernten Station und benötigen sie auch
nicht.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher
erläutert. Es zeigt
F i g. 1 ein Blockschaltbild eines Übertragungsnetzwerkes, in dem das Gerät zur Wahrnehmung gemäß der
Erfindung angewendet wird,
F i g. 2A bis 2E ein Schaltbild für den Folgendetektor 140 der F ig. 1,
F i g. 3 eine Verschlüsselungstabelle für die programmierbaren, nur dem Auslesen dienenden Speichereinheiten der F i g. 2A und
F i g. 4 den zeitlichen Verlauf der vom Taktgeber 244 der F i g. 2A erzeugten Signale.
In Fig. 1 ist ein Abschnitt eines mit Hauptstationen
und entfernten Stationen organisierten Netzes veranschaulicht Insbesondere ist eine Hauptstation 104 durch
ein Übertragungsnetz 108 mit einer Fernstation 112 verbunden und kann einen Hauptrechner 116 für die
Datenverarbeitung aufweisen, der mit Hilfe eines Multiplexgerätes 120 und mehrerer Modulatoren bzw.
Demodulatoren 124 am Übertragungsnetz 108 angeschlossen ist Der Hauptrechner 116 kann ein übliches
datenverarbeitendes System zum Aufbau der Verbindungen und zur Datenübermittlung zwischen der
Hauptstation 104, anderen Hauptstationen und Fernstationen sein, die einen Teil des Gesamtübertragungsnetzwerkes bilden. Über die unterschiedlichen Modulatoren
bzw. Demodulatoren 124 kann der Hauptrechner 116 gleichzeitig verschiedenen Fernstationen Nachrichten
übersenden.
Die Fernstation 112 verfügt ebenfalls über mehrere
Modulatoren bzw. Demodulatoren 128, die zwischen dem Übertragungsnetz 108 und einem Multiplexgerät
132 geschaltet sind, an dem seinerseits ein Steuergerät 136 für die Übertragung liegt in der ein Programm
gespeichert ist Sie enthält nämlich einen Rechner, einen Kernspeicher, Datenspeichereinheiten, z.B. Magnetbänder oder -scheiben, und eine Steuerschaltung, von
der Daten oder Programme aus den Datenspeichereinheiten zum Kernspeicher übertragen werden.
Obgleich nur eine Hauptstation 104 und nur eine Fernstation 112 gezeigt sind, können mit dem
Übertragungsnetz 108 zahlreiche derartige Stationen
verbunden sein, die jeweils mit den anderen Stationen
Nachrichten austauschen. Dies ist eine übliche Art der Organisation von Übertragungsnetzen.
Mit zwei Leitungen, die einen Modulator bzw. -, Demodulator an das Multiplexgerät 132 anschließen, ist
gemäß der Erfindung ein Folgendetektor 140 verbunden, der außerdem am Steuergerät 136 für die
Übertragung liegt. Die eine der beiden Leitungen überträgt die Daten seriell, während die andere Takt-
oder Zeitfestsetzungs-lnformationen aus der Hauptstation 104 mit sich führt. Der Folgendetektor 140
überwacht die gerade von der Datenleitung übertragenen Daten, und wenn eine spezielle Bitfolge empfangen
wird, beginnt er, die anschließend übermittelten Zeichen
r, mit gewissen Bezugssignalen zu vergleichen, um sicherzustellen, ob eine vorgegebene Zeichenfolge
empfangen ist. Die Funktion dieser Folge besteht darin, den Folgendetektor 140 zu warnen, daß das Steuergerät
136 gerade versagt und ein bestimmter Korrekturvor
gang eingeleitet werden soll. Wegen der Funktionsstö
rung des Steuergerätes 136 infolge eines Fehlers kann die Hauptstation 104 die Maßnahme treffen, eine
Antwort aus dem Steuergerät 136 aufzunehmen, nachdem gewisse Daten zu ihm übermittelt sind, wobei
die Antwort fehlerhaft ist, sowie andere Vorgänge übernehmen.
Natürlich ist es von Bedeutung, daß der Folgendetektor 140 nicht eher einen Korrekturvorgang einleitet, als
beim Steuergerät 136 tatsächlich eine Betriebsstörung
ίο vorliegt. Sonst könnte nämlich die richtige Funktion des
Steuergerätes 136 unterbrochen werden und die Datenübertragung über das Übertragungsnetz abreißen. Die Wahl einer Zeichenfolge, deren zufälliges
Auftreten unwahrscheinlich ist ist zwingend, um die
r, Einleitung eines unnötigen Korrekturvorganges zu vermeiden.
Der Anschluß des Folgendetektors 140 an die beiden Eingangsklemmen des Multiplexgerätes 132 ermöglicht
dem Folgendetektor die Übernahme von Funktionen,
ohne daß der normale Datenfluß zum Multiplexgerät
und somit zum Steuergerät 136 unterbrochen wird. Somit beeinträchtigt er nicht den normalen Betrieb des
Übertragungsnetzes, sondern er tritt nur in Funktion, wenn eine Schwierigkeit mit dem Steuergerät 136 für
die Übertragung auftritt Zu den bereits genannten Beispielen für solche Schwierigkeiten gehören Unterbrechungen der Stromzufuhr, die einen Programmverlust im Kernspeicher des Steuergerätes 136 mit sich
bringen, eine fehlerhafte Überführung eines Programms
vom Band oder der Scheibe zum Kernspeicher und
ähnliches.
In Fig. 2A bis 2E ist ausführlich eine Ausführungsform eines Folgenbildners entsprechend dem Folgenbildner 140 (Fig. 1) dargestellt der die vorgegebenen,
von der Hauptstation übertragenen Folgen wahrnimmt und dabei eine Anpaßbarkeit hinsichtlich der Folgenlänge und speziell angewendeter Folgen zuläßt
Wenn die Hauptstation feststellt, daß das Steuergerät
an der Fernstation gerade nicht richtig arbeitet und in
Gang gesetzt werden muß, übermittelt sie zur
Femstation eine vorgegebene Zeichenfolge mit mindestens sechs am Anfang der Folge stehenden
Synchronisationszeichen. Die übertragenen Zeichen mit einer Länge von je 8 Bits werden seriell aus einer
Datenleitung200(Fig.2A) aufgenommen and in einem
8-Bit-Register 202 vorübergehend festgehalten. Der
Folgendetektor wird dabei in den Zustand des Wartens auf ein Synchronisationszeichen auf Bitbasis gebracht.
bis das erste derartige Zeichen erkannt wird. Unabhängig davon, ob die Erkennung gültig ist, wird ein Bitzähler
256 (Fig. 2E) eingeschaltet, der die nacheinander eingehenden Bits zählt. Nach dem Empfang von 8 Bits,
also eines vollständigen Zeichens wird ein Zeichenzähler 222 (F i g. 2A) um einen Schritt hinaufgeschaltet. Der
Stand des Zeichenzählers 222 und der Inhalt des Registers 202 gelangen in ein ihnen nachgeschaltetes,
nur dem Auslesen dienendes, programmierbares Speichergerät 224 bzw. 204, deren Ausgangssignale
miteinander verglichen werden; im Falle einer fehlenden Übereinstimmung, was als erstes Synchronisationszeichen erkannt wird, aber tatsächlich nicht ein solches
zu sein braucht, wird die logische Schaltung des Folgendetektors rückgestellt, damit er Bit für Bit wieder 1
auf ein Sychronisationszeichen wartet. Im Falle einer Übereinstimmung dagegen setzt der Folgendetektor
den Vergleichsvorgang Zeichen für Zeichen fort, bis entweder eine mangelnde Übereinstimmung auftritt
oder die richtige vorgegebene Folge empfangen worden ist. Im letzteren Fall erzeugt der Folgendetektor
ein Inbetriebnahmesignal, das dem Steuergerät 136 (Fig. 1) für die Übertragung zugeleitet wird.
Nach dem Erkennen einer gewissen Anzahl Synchronisationszeichen zu Beginn einer Folge geht der
Folgendetektor zum Leerlauf über, bei dem nachfolgende Synchronisationszeichen einfach vernachlässigt werden.
Hiermit soll eine Hauptstation instand gesetzt werden, eine beliebige Anzahl Synchronisationszeichen
auszusenden, ohne daß der Betrieb des Folgendetektors jo
unterbrochen wird. Da die Hauptstationen, die über eine Übertragungsleitung die Nachrichten an eine Fernstation
übermitteln müssen, wahrscheinlich Fehlern unterworfen sind, können solche Hauptstationen mehr
Synchronisationszeichen aussenden, um besser zu gewährleisten, daß der Folgendetektor an der Fernstation
richtig synchronisiert wird.
Das 8-Bit-Register 202 (Fig. 2A) steht mit der Datenleitung 200 und einer Taktleitung 201 in
Verbindung, um von der Hauptstation Daten- und der Zeitfestsetzung dienende Signale zu empfangen. Die
eingehenden Daten werden in Abhängigkeit von den Signalen in der Taktleitung 201 in das 8-Bit- Register 202
hineingeschoben, das parallel am Speichergerät 204 angeschlossen ist, das so programmiert ist, daß der
Inhalt des Registers 202 decodiert und in Leitungen 206 ein Bezugssignal aus 4 Bits erzeugt wird. Dieses
Bezugssignal gelangt zu einem Detektor 208 für Synchronisationszeichen und außerdem zu einem
Komparator 210. Vom Detektor 208 wird der Empfang der Synchronisationszeichen bemerkt. Sobald eine
Bitzusammenstellung des Synchronisationszeichens im 8-Bit-Register 202 zugegen ist, erzeugt das Speichergerät
204 die binäre Zahl 1011 in den Leitungen 206 als
Bezugssignal, wodurch ein NAND-Glied 207 des Detektors 208 ein tiefes Signalniveau als binäre Null
hervorruft. Dieses Signalniveau wird von einem Negator 209 in ein hohes Signalniveau umgewandelt,
das einer Leitung 212 und einem weiteren NAND-Glied 211 zugeleitet wird. Ein hohes Signalniveau auf der
Leitung 212 zeigt an, daß ein Synchronisationszeichen erkannt, also vorübergehend im 8-Bit-Register 202
aufgenommen ist.
Jedesmal wenn ein Bh in das 8-Bit-Register 202
eingeschoben wird, decodiert das Speichergerät 204 seinen Inhalt und erzeugt ein Bezugssignal in den
Leitungen 206. Folglich werden die eingehenden Daten Bit für Bit geprüft, um den Empfang eines Synchronisationszeichens sicherzustellen, wodurch der Folgendetektor
140 (Fig. 1) synchronisiert wird. Wie beachtet
sei, brauchen die Bits, die als Synchronisationszeichen erkannt werden, tatsächlich kein Synchronisationszeichen
zu sein, sondern können ein fehlerhaftes Zeichen oder den End- und Anfangsabschnitt zweier anderer
Zeichen darstellen, die die Bitzusammenstellung gleicher Zusammensetzung wie ein Synchronisationszeichen
haben. Auf dieses Problem der Wahrnehmung eines falschen Synchronisationszeichens und seine
Lösung sei später noch eingegangen.
Dadurch daß ein hohes Signalniveau dem NAND-Glied 211 (Fig. 2A) über den Negator 209 gemeinsam
mit einem hohen Signalniveau, das über eine Leitung 214 aus logischen Schaltungen 232 am Ausgang des
Zeichenzählers herangeführt wird, und mit einem hohen Signalniveau fca, das von einem Taktgeber 244 über eine
Leitung 215 herankommt, zugeführt wird, gibt es auf einer weiteren Leitung 213 ein tiefes Signalniveau ab.
Das hohe Signalniveau der Leitung 214 wird durch eine Bitzusammenstellung 0011 an den Ausgangsklemmen
eines Speichergerätes 226 bei einem Zählerstand 0 des Zeichenzählers 222 hervorgerufen. Insbesondere hält
der Zeichenzähler 222 die Zahl 0 vor dem Empfang eines Synchronisationszeichens vorübergehend fest, und
dieser Zählerstand 0 wird vom Speichergerät 226 decodiert, um den logischen Schaltungen 232 entsprechende
Signale zuzuführen. Zu ihnen gehören zwei Signale von hohem Niveau, die in ein NAND-Glied 234
eintreten, dessen Ausgangssignal auf tiefem Niveau von einem Negator 236 auf das hohe Niveau gebracht wird,
das in der Leitung 214 am NAND-Glied 211 erscheint.
Das tiefe Signalniveau an der Ausgangsklemme des NAND-Gliedes 211 im Detektor 208 wird durch die
Leitung 213 einem Synchronisations-Flipflop 246 (Fig. 2B) und einem NOR-Glied 265 (Fig. 2E) zugeführt,
das zur Abgabe eines hohen Signalniveaus geschaltet wird, das dann zur Anlegung an den Bitzähler
256 von einem Negator 267 auf das tiefe Niveau invertiert wird. Dieses stellt den Bitzähler 256 in
Vorbereitung der zu beschreibenden Vorgänge zurück. Von dem tiefen Signalniveau in der Leitung 213 wird das
Synchronisations-Flipflop 246 (Fig.2B) gesetzt, wodurch ein hohes Signalniveau über eine Leitung 248 an
ein NAND-Glied 252 (F i g. 2E) herangebracht wird. Mit
der anderen Eingangsklemme des NAND-Gliedes 252 ist die Taktleitung 201 verbunden, über die jedesmal
dann ein Signal aus der Hauptstation gesendet wird, wenn von ihr ein Bit übertragen wird. Wenn (beim
gesetzten Synchronisations-Flipflop 246) ein konstantes hohes Signalniveau mit dem Signal in der Taktleitung
201 dem NAND-Glied 252 zugeleitet wird, erzeugt das letztere ein tiefes Signalniveau, das in einem Negator
254 invertiert und als hohes Signalniveau an dem Bitzähler 256 angelegt wird, dessen Zählerstand mit
jedem Bit aus der Hauptstation um einen Schritt vergrößert wird.
Somit besteht die Funktion des Bitzählers darin, die
empfangenen Bits aufzusummieren und ein Signal zur Anzeige des Empfanges eines vollständigen Zeichens
hervorzubringen, nachdem der Stand von 8 Bits erreicht
ist. Auf diese Weise wird der Folgendetektor hinsichtlich der eingehenden Zeichenfolge synchronisiert, wobei
natürlich angenommen ist, daß das als Synchronisationszeichen erkannte Zeichen tatsächlich ein wahres
Synchromsationszeichen war und nicht nur Abschnitte zweier anderer Zeichen vorlagen, die gemeinsam ein
Synchronisationszeichen zu sein schienen.
Sobald der Bitzähler 256 (F i g. 2E) den Zählerstand von 8 erreicht, laufen seine Ausgangssignale (teils über
Negatoren 258) zu einem NAND-Glied 260, der ein tiefes Signalniveau an einen Negator 262 abgibt, der es
zum hohen Niveau invertiert, das an NAND-Glieder
264 und 266 angelegt wird. Wenn an der anderen Eingangsklemme des NAND-Gliedes 266 ebenfalls ein
hohes Signalniveau auftritt, (falls der Zeichenzähler 222 der F i g. 2A einen anderen Stand als 4 hat), gibt das
NAND-Glied 266 ein tiefes Signalniveau an einen Negator 268 weiter, der es in ein hohes Niveau
invertiert, das dann zum Zeichenzähler 222 zurückläuft, um diesen zur Anzeige des Empfanges eines Zeichens
um einen Schritt hinaufzuschalten.
Bei jedem Zeichen, das einen erkannten Synchronisationszeichen nachfolgt, wird der Zeichenzähler 222 um
einen Schritt hinaufgeschaltet, und seine Ausgangssignale werden im Vergleichsvorgang zur Bestimmung
benutzt, ob eine bestimmte Folge von Zeichen empfangen ist. Wie bereits erwähnt, findet der
Vergleichsvorgang auf der Basis von Zeichen zu Zeichen statt. Beim Erreichen des Zählerstandes von 8
wird er vom Bitzähler 256 eingeleitet. Insbesondere ruft das NAND-Glied 260 ein tiefes Signalniveau hervor,
das, vom Negator (Fig.2E) invertiert, als hohes Signalniveau am NAND-Glied 264 auftritt, dessen
anderes Eingangssignal aus dem NAND-Glied 234 der logischen Schaltungen 232 (F i g. 2A) kommt. Falls sich
der Stand des Zeichenzählers 222 von Null unterscheidet, hat das letztere Eingangssignal ein hohes Niveau, da
der Zeichenzähler auf den Stand von 1 geschaltet wurde. Das dritte Eingangssignal t\e des NAND-Gliedes 264
wird in diesem Betriebszustand aus dem Taktgeber 244 herangeführt und schaltet mit seinem hohen Niveau
periodisch das NAND-Glied 264, dessen Ausgangssignal auf tiefem Niveau den Vergleichsvorgang in Gang
setzt.
Hierzu wird das tiefe Signalniveau aus dem NAND-Glied 264 (F i g. 2E) über eine Leitung 269 einer
Vergleichseinschaltlogik 270 (F i g. 2D) zugeleitet, in der ein Vergleichs-Flipflop 271 gesetzt und ein hohes
Signalniveau auf dessen Ausgangsleitung 272 gelegt wird. Dieses hohe Signalniveau tritt in zwei NAND-Glieder
273 und 274 ein, von denen das letztere beim Empfang eines hohen Signalniveaus tie aus dem
Taktgeber 244 an seiner anderen Eingangsklemme ein tiefes Signalniveau hervorruft Dieses wird über eine
Leitung 275 als Einblendsignal des !Comparators 210 (F i g. 2A) wirksam und stellt mit Hilfe des NOR-Gliedes
265 und des Negators 267 den Bitzähler 256 (Fi g. 2E)
zurück. Das hohe Signalniveau in der Ausgangsleitung 271 bewirkt gemeinsam mit dem Signal he aus dem
Taktgeber 244, daß das NAND-Glied 273 ein tiefes Signalniveau einem Negator 279 zuleitet, der ein
Zeichenzähler-Prüfsignal von hohem Niveau an die logischen Schaltungen 232 (Fig.2A) am Ausgang des
Zeichenzählers heranbringt; der Zweck sei später erläutert
Jedes nach der Erkennung eines Synchronisationszeichens empfangene Zeichen wird vom Speichergerät 204
(Fig.2A) decodiert, dessen Ausgangssignale in den
Leitungen 206 dem aufgenommenen Zeichen entsprechen.
Außerdem wird beim Empfang eines solchen Zeichens der Zeichenzähler 222 um einen Schritt
hinsufgeschaltet, dessen Stand vom Speichergerät 224
decodiert wird, das in den Leitungen 228 ein Bezugssignal hervorruft Die Ausgangssignale der
beiden Speichergeräte 204 und 224 werden dann im Komparator 210 verglichen, und das Vergleichsergebnis
wird vom Ausgangs;signal eines NAND-Gliedes 217 angezeigt, das von dem auf der Leitung 275 herankommenden
Einblendsignal eingeschaltet wird, nachdem es durch einen Negator 218 das hohe Niveau erhielt. Im
Falle, daß die Ausgangssignale der Speichergeräte 204 und 224 übereinstimmen, geben NOR-Glieder 219 hohe
Signalniveaus ab, von denen ein NAND-Glied 216 zur Erzeugung eines tiefen Signalniveaus veranlaßt wird.
ίο Auf diese Weise wird das hohe Signalniveau an der
Ausgangsklemme de:» NAND-Gliedes 217 zur Anzeige der Übereinstimmung hervorgerufen. Im Falle einer
mangelnden Übereinstimmung bringen eines oder mehrere NOR-Glieder 219 ein tiefes Signalniveau
hervor, so daß das NAND-Glied 216 ein hohes Signalniveau abgibt, das, kombiniert mit dem hohen
Signalniveau aus dem Negator 2i8, das NAND-Giied 217 zur Abgabe eines tiefen Signalniveaus veranlaßt, das
die mangelnde Übereinstimmung anzeigt.
Die Anzeige einer mangelnden Übereinstimmung durch den Komparator 210 bedeutet, daß die Bitzusammenstellung,
die als Synchronisationszeichen erkannt war, tatsächlich kein Synchronisationszeichen darstellte;
somit wird die Schaltung des Folgendetektors zurückgestellt, damit er beginnt, auf ein wahres
Synchronisationszeichen zu warten. Diese Rückstellung wird vom tiefen Signalniveau an der Ausgangsklemme
des NAND-Gliedes 217 übernommen; es gelangt zu einem Negator 2841 (Fig.2B), der es nach seiner
Invertierung in das hohe Niveau an NAND-Glieder 285 und 286 heranbringt. Die andere Eingangsklemme des
NAND-Gliedes 286 hat auch das hohe Niveau, wenn nicht gerade der Zeichenzähler 222 den Stand 4 erreicht
hat, bei dem sie das tiefe Niveau aufweist. Das NAND-Glied 286 führt somit ein tiefes Signalniveau
dem Fehler-Flipflop 287 zu und setzt es. Infolgedessen liefert das Fehler-Flipflop 287 ein hohes Signalniveau an
einen Negator 288, der ein tiefes Niveau als invertiertes Signal an eine Rückstellogik 250 (F i g. 2C) heranbringt.
Insbesondere invertiert ein Negator 251 es auf das hohe Niveau, das gemeinsam mit einem Signal t\A von tiefem
Niveau aus dem Taktgeber 244, (das ebenfalls in einem Negator 249 invertiert wird), ein NAND-Glied 253 zur
Abgabe eines Signals von tiefem Niveau an ein NOR-Glied 255 veranlaßt, von dem seinerseits ein
hohes Signalniveau einem Negator 257 zugeleitet wird. Dieses wird dort zu einem Löschsignal von tiefem
Niveau invertiert, von dem das Fehler-Flipflop 287 (F i g. 2B) zurückgestellt wird.
Das von der Rückstellogik 250 aufgenommene Fehlersignal von tiefem Niveau gelangt auch an ein
NOR-Glied 259 (Fig.2C), das dementsprechend ein hohes Signalniveau einem Negator 261 zuführt der es
zu einem Rückstellsignal von tiefem Niveau invertiert das an das Synchronisations-Flipflop 246, an ein
Leerlauf-Flipflop 290 und an ein Inbetriebnahme-Flipflop 295 (Fig.2B) gelangt, um diese drei Flipflops
gemeinsam zurückzustellen. Außerdem wird das Rückstellsignal dem Zeichenzähler 222 (Fig.2A) zu dessen
Löschung und dem NOR-Glied 265 (Fig.2E) zur
Rückstellung des Bitzählers 256 zugeleitet Nach einer solchen Rückstellung steht der Folgendetektor in
Bereitschaft, wieder ein Synchronisationszeichen auf der Basis von Bit zu Bit zwecks Aufnahme zu erwarten.
es Falls der Komparator 210 (Fig.2A) zur Anzeige
einer Obereinstimmung zwischen den Ausgangssignalen der Speichergeräte 204 und 214 ein hohes
Signalniveau abgibt, erfolgt keine Rückstellung; aber
der Bitzähler 256 (Fig. 2E) ist bereits vom Einblendsignal
des !Comparators zurückgestellt, das von der Vergleichseinschaltlogik '.VlQ (Fig. 2D) erzeugt ist.
Insbesondere gelangt auch dieses Einblendsignal zum NOR-Glied 265, dessen Ausgangssignal von hohem ^
Niveau nach seiner Invertierung im Negator 267 auf dem tiefen Niveau den Bitzähler 256 löscht. Dieser steht
dann bereit, mit dem Zählen beim Empfang des ersten Bit des von der Hauptstation übertragenen, nachfolgenden
Zeichens zu beginnen.
Da die Hauptstation zu Eieginn der vorgegebenen, zur
Inbetriebnahme der Fernstation benötigten Folge zumindest sechs Synchronisationszeichen aussendet,
sind die nächsten Zeichen, die nach dem Erkennen des anfänglichen Synchronisationszeichens empfangen werden,
ebenfalls Synchronisiationszeichen. Wie bereits erwähnt, ist dsr Zweck der Benutzung mehrerer
Synchronisationszeichen sicherzustellen, daß der Folgendetektor richtig in Synchronisation gebracht wird,
also beim Empfang der gültigen Synchronisationszeichen und nicht von Zeichen oder Bitzusammenstellungen,
die infolge eines Fehlers als Synchronisationszeichen erscheinen, aber keine sind. Auch wenn infolge
eines Fehlers der Endabschnitt eines gültigen Synchronisationszeichens
und der Anfangsabschnitt eines nachfolgenden gültigen Synchronisationszeichens gemeinsam
als einzelnes Synchronisationszeichen erscheinen, würde der Folgendelektor mit der eingehenden
Zeichenfolge eine falsche Synchronisation vornehmen. Die nächsten acht Bits, die ein Zeichen sein sollen,
würden jedoch eine mangelnde Übereinstimmung ergeben, selbst wenn die gerade empfangene Folge
tatsächlich gültig wäre. Bei der Anwendung mehrerer Synchronisationszeichen steht dem Folgendetektor
mehr Zeit zur Verfügung, um eine Synchronisation zu erreichen und einen vorzeitigen oder falschen Beginn
einer Synchronisation zu umgehen. Wie sich herausgestellt hat, sind mindesten«, sechs Synchronisationszeichen
am Anfang der wahrzunehmenden Folge nötig. Natürlich kann eine beliebige Anzahl Synchronisationszeichen,
die ein gewisses Minimum übersteigt, angewendet werden, ohne daß der Folgendetektor nachteilig
beeinflußt wird.
Unter der Annahme, datl gerade beim Empfang jedes
Synchronisationszeichens ;ru Beginn eine richtige Folge empfangen wird, erzeugt der Bitzähler 256 (F i g. 2E) ein
Zeichenzähler-Taktsignal, das dem Zeichenzähler 222 (Fig.2A) zur Hinaufschaltung um einen Schritt
zugeleitet wird. Nach dieser Hinaufschaltung erfolgt der
Vergleich zwischen den Ausgangssignalen der Speichergeräte 204 und 224, die auf Grand ihrer
Programmierung beim Empfang gültiger Sjiichronisationszeichen
zu einer Übereinstimmung führen. Sobald der Zeichenzähler 222 den Stand von 4 erreicht (und
damit anzeigt, daß fünf Synchronisationszeichen empfangen
sind, wobei das erste erkannte nicht zur Hinaufschaltung des Zeiciiienzählers führte), gibt das
Speichergerät 226 ein Signal ab, das gemeinsam mit
einem Zeichenzählerprüfsignal aus der Vergleichseinschaltlogik
270 (Fig.2D) ein NAND-Glied 240 zur eo
Erzeugung eines tiefen Signalniveaus veranlaßt, das das Leerlauf-Flipflop 290 setzt: letzteres gibt dann ein tiefes
Signalniveau an einen Negator 291 weiter, der es zum hohen Niveau invertiert, das den Stand von 4 des
Zeichenzählers 222 (Fig.2A) wiedergibt Das tiefe
Signalniveau wird auch vom Leerlauf-FIipflop 290 an
das NAND-Glied 286 angelegt, damit keine nachfolgenden,
eine mangelnde Übereinstimmung angebende, dem Negator 284 zugeleitete Signale eine Einschaltung des
NAND-Gliedes 286 bewirken. Folglich kann von einem die mangelnde Übereinstimmung angebendes Signal
nicht das Fehler-Flipflop 287 gesetzt werden. So lange wie die anschließend aufgenommenen Zeichen Synchronisationszeichen
sind, wird das Fehler-Flipflop nicht gesetzt, selbst wenn die decodierten Ausgangssignale
des Zeichenzählers 222 und der decodierte Inhalt des 8-Bit-Registers 202(F i g. 2A) nicht übereinstimmen.
Mit dem Setzen des Leerlauf-FIipflop 290 wird der Folgendetektor zum Leerlauf geschaltet, bei dem ohne
Unterbrechungen in seinen logischen Schaltungen mehrere Synchronisationszeichen aufgenommen werden
können. Während des Leerlaufes kann der Zeichenzähler 222 (F i g. 2A) von weiteren aufgenommenen
Synchronisationszeichen nicht weitergeschaltet werden, weil das vom Leerlauf-Flipflop 290 (F i g. 2B)
gelieferte Signal am NAND-Glied 266 (Fig.2E) angelegt wird, das somit abgeschaltet ist. Da an der
einen Eingangsklemme des NAND-Gliedes 266 ein tiefes Signal liegt, sind die vom Negator 262 erzeugten
hohen Signalniveaus wirkungslos, die jedesmal dann auftreten, wenn der Bitzähler 256 den Stand von 8
erreicht; somit kann auch kein Zeichenzählertakisignal
auftreten, das den Zeichenzähler hinaufschalten könnte.
Sobald das erste der Identifizierung dienende Zeichen (nach den Synchronisationszeichen) aufgenommen wird,
fällt das Ausgangssignal des Detektors 208 (F i g. 2A) für Synchronisationszeichen in der Leitung 212 auf das tiefe
Niveau ab, wodurch ein NAND-Glied 292 (Fig.2B) abgeschaltet wird und die eine Eingangsklemme der
NAND-Glieder 285 und 293 ein hohes Signalniveau erhält. Hierdurch wird ein Sperrsigna! beseitigt, das das
Setzen des Fehler-Flipflop 287 und das Rückstellen des Leerlauf-Flipflop 290 verhinderte. Ferner entsteht beim
Empfang eines der Identifizierung dienenden Zeichens ein tiefes Signalniveau in der Leitung 269 der F i g. 2E,
weil der Bitzähler 256 den Stand von 8 erreicht. Dieses tiefe Signalniveau wird am Vergleichs-Flipflop 271
angelegt (F i g. 2D), um es zu setzen und ein Signal von hohem Niveau in der Ausgangsleitung 272 hervorzurufen.
Beim Eingang eines Signals 6β von hohem Niveau aus dem Taktgeber 244 erzeugt das NAND-Glied 274
ein tiefes Signalniveau, das über die Leitung 275 zum Komparator 210 (F i g. 2A) und außerdem zu einem
Vergleichslösch-Flipflop 276 (Fig. 2D) in der Vergleichseinschaltlogik
270 läuft das gesetzt wird und ein hohes Signalniveau einem NAND-Glied 277 zuleitet.
Mit dem Empfang eines Signals Ub von hohem Niveau
aus dem Taktgeber 244 gibt das NAND-Glied 277 ein tiefes Signalniveau an einen Negator 278 ab, der es
invertiert und als hohes Signalniveau dem NAND-Glied 293 (Fig.2B) zuleitet; gemeinsam mit dem hohen
Signalniveau aus dem NAND-Glied 292 und aus dem Negator 291 (Fig.2B) gibt das NAND-Glied 293 ein
tiefes Signalniveau ab, das das Leerlauf-Flipflop 290 zurückstellt, so daß es dem NAND-Glied 266 (F i g. 2E)
ein hohes Signalniveau zuleitet Somit kann der Zeichenzähler 222 (F i g. 2A) auf den Stand 5 hinaufgeschaltet
werden, um damit den Eingang des ersten der Identifizierung dienenden Zeichens festzuhalten.
Wie beachtet sei, wird von einem NAND-Glied 280
der Vergleichseinschaltlogik 270 das Vergleichs-Flipflop 271 zurückgestellt, nachdem das Vergleichslösch-Flipflop
276 (Fig.2D) gesetzt wurde. Anschließend
wird das letztere vom Signal izA auf tiefem Niveau aus
dem Taktgeber 244 (F i g. 2A) zurückgestellt
Da im Betrieb der Fehlerschaltung (Fig.2B) der
Zeichenzähler 222 (Fig.2A) einen sich von 4 unterscheidenden
Stand hat, bewirkt iedes eine mangelnde Obereinstimmung anzeigende Signal, das für beliebige
nachfolgende, der Identifizierung dienende Zeichen oder Synchronisationszeichen vom Komparator 210
(Fig.2A) erzeugt wird, das Setzen des Fehler-Flipflop
287 (F i g. 2B), wodurch seinerseits die Schaltungen des Fclgendetektors zurückgestellt werden. So lange wie
andererseits die anschließend empfangenen Zeichen in der von der Hauptstation gerade übermittelten Folge
richtige Zeichen sind, wird vom Komparator 210 kein derartiges, eine mangelnde Obereinstimmung anzeigendes
Signal hervorgerufen, so daß der Zeichenzähler 222 (F i g. 2A) mit dem Eingang jedes Zeichens um einen
Schritt hinaufgeschaltet wird.
Sobald der Zeichenzähler 222 einen Stand von 20 erreicht, schalten die Ausgangssignale des Speichergerätes
226 gemeinsam mit dem Zeichenzähler-Prüfsignal aus der Vergleichseinschaltlogik 270 (Fig.2D) ein
NAND-Glied 242 der logischen Schaltungen 232 (F i g. 2A) am Ausgang des Zeichenzählers ein, das ein
tiefes Signalniveau (zur Anzeige, daß der Zeichenzähler 222 den Stand von 20 erreicht), dem Inbetriebnahme-Flipflop
295 (F i g. 2B) zuleitet, um dieses zu setzen. Das letztere gibt ein hohes Signalniveau an ein NAND-Glied
296 ab, das gemeinsam mit dem Signal Ub auf hohem Niveau aus dem Taktgeber 244 ein Inbetriebnahmesignal
dem Steuergerät 136 (Fig. 1) zuleitet, was bedeutet, daß die aus der Hauptstation übermittelte
Zeichenfolge vom Folgendetektor 140 (Fig. 1) erfolg- jo
reich wahrgenommen worden ist, damit das Steuergerät für die Übertragung in Gang gesetzt werden kann.
Nach der Zuführung des Inbetriebnahmesignals führt der Folgendetektor 140 dem Steuergerät 136 einen
Abschnitt des nächsten empfangenen Zeichens der von der Hauptstation übermittelten Folge zu. Gemäß
Fig. 2A sind vier Ausgangsklemmen des 8-Bit-Registers 202 mit dem Steuergerät 136 verbunden, um vier
Bits des festgehaltenen Zeichens dorthin zu überführen. Sie sind dabei derart codiert, daß sie dem Steuergerät
die Art der auszuführenden Inbetriebnahme anzeigen. Beispielsweise können sie die Abnahme eines Programms
von einem Magnetband, von einer Magnetscheibe oder den Empfang einer Programminformation
aus der Hauptstation und ähnliche Funktionen anzeigen.
Nun seien noch einige Merkmale bei der Arbeitsweise der Schaltung gemäß Fig.2A bis 2E betrachtet. Die
Rückstellogik 250 der F i g. 2C erzeugt in Abhängigkeit vom Auftreten eines Fehlersignals aus dem Fehler-Flipflop
287 (Fig. 2B) Rückstell- und Löschsignale. In der w
Rückstellogik 250 entsteht das Rückstellsignal entweder in Abhängigkeit von einem Stromzufuhrsignal des
Steuergerätes 136, von einem aus dem Steuergerät 136 aufgenommenen Hauptlöschsignal oder von einem
Taktsignal te des Taktgebers 244, von dem ein Lösch-Flipflop 263 rückgestellt wird, so daß es ein tiefes
Signalniveau abgibt. Zu Beginn jedes Wahrnehmungsvorganges wird es von einem Signal Tm aus dem
Taktgeber 244 gesetzt. Von dem Stromzufuhrsignal, dem Hauptlöschsignal und dem Taktsignal te wird vor so
der Einleitung des Wahrnehmungsvorganges sichergestellt, daß die der Wahrnehmung dienende Schaltung
zurückgestellt ist. Das Taktsignal fr entsteht im Taktgeber 244 (F i g. 2A) durch ein aus der Schaltung
nach F i g. 2B herangeführtes Inbetriebnahmesignal. t>5
In Fig. 3 ist die Codierung der Speichergeräte aus
F i g. 2A veranschaulich» um die erläuterte Arbeitsweise des Folgendetektor;, zu ermöglichen. In der ersten, mit
»empfangenes Zeichen« bezeichneten Spalte werden die Datenzeichen der vorgegebenen, von der Haupt- zur
Fernstation übermittelten Folge festgelegt, die zumindest fünf Synchronisationszeichen aufweist, denen
sechzehn der Identifizierung dienende Zeichen folgen. Die Codierung der Zeichen ist durch »Ausgangssignale
des 8-Bit-Registers 202« in der nächsten Spalte angegeben, da die Bits des jeweiligen Zeichens an den
Ausgangsklemmen A0 bis Ai erscheinen. Die vom
Speichergerät 204 für das empfangene Zeichen benutzte Codierung gibt die sich anschließende Spalte als
»Ausgangssignale des Speichergerätes 204« mit den Bits Qa bis Qd wieder, wobei die Bitfolge 0000 einen
Fehler bedeutet Die nächste Spalte für die »Zahl des Zeichenzählers 222« zeigt verschiedene durch den
Zeichenempfang erreichte Zählerstände und die folgende Spalte die zugehörigen Ausgangssignale an den
Klemmen A0 bis A4. Die beiden letzten Spalten
enthalten schließlich die vom Speichergerät 224 bzw. 225 für jedes empfangene Zeichen bewirkte Codierung
als Ausgangssignale an Klemmen Qa bis Qo.
Wie erinnert sei, wird das letzte Zeichen einer übertragenen Folge derart codiert, daß die Art des
Korrekturvorganges angezeigt wird, der an der Fernstation vorgenommen werden soll. Die Bits dieses
speziellen Zeicht is BR an den Ausgangsklemmen A0 bis
A3 sind mit X besetzt, um verschiedene Codierungen
anzudeuten, durch die die Art des vorzunehmenden Vorganges festgelegt wird.
In Fig.4 sind zeitliche Auftragungen der vom Taktgeber 244 (Fig.2A) hervorgerufenen Signale
wiedergegeben. Die periodischen Signale Ua und fa
werden vom Steuergerät 136 für die Übertragung eingeleitet, während die Signale Ub bis Ub nach dem
Empfang eines jeden von der Hauptstation übermittelten, der Zeitfestsetzung dienenden Signals auftreten.
Das Taktsignal ic wird schließlich nach einer gewissen Zeitspanne hervorgerufen, die seit der Erzeugung des
Inbetriebnahmesignals in der Schaltung nach F i g. 2B vergangen ist.
Somit ist ein sicheres und zuverlässiges Verfahren zur Signalgabe an eine Fernstation erläutert, um die letztere
in Gang oder einen bestimmten Zustand zu setzen. Der Folgendetektor 140 nimmt vorgegebene, von der
Hauptstation übermittelte Folgen wahr, um das Steuergerät in den passenden Zustand zu bringen, und
arbeitet unabhängig von diesem Steuergerät 136, wird also nicht von ihm gestört, wenn die bestimmten Folger
aus der Hauptstation übertragen und von ihrr wahrgenommen werden. Die Benutzung der nur derr
Auslesen dienenden Speichergeräte im Folgendetektoi 140 ermöglicht eine Wahl und Änderung der bei dei
Wahrnehmung benutzten, vorgegebenen Folgen, da be einer erwünschten Abänderung die Speichergeräte
einfach ausgetauscht werden können, damit du Ausgangssignale des 8-Bit-Registers 202 und de!
Zeichenzählers 222 entsprechend decodiert werden.
Weitere logische Schaltungen des Folgendetektor: brauchen nicht abgeändert zu werden.
Da außerdem der Folgendetektor 140 nach den Eingang einer bestimmten Anzahl Synchronisationszei
chen zum Leerlauf übergeht, können beliebig vieh zusätzliche Synchronisationszeichen aus der Hauptsta
tion gesendet werden, ohne die Arbeit des Folgendetek tors zu unterbrechen. Die Länge der vorgegebenei
Folge kann also mit Hilfe der Zahl angewendete Synchronisationszeichen verändert werden.
Zusammenfassend betrachtet, prüft also das Gerät Bi
für Sit die empfangenen Daten, um zu bestimmen, wann
ein Synchronisationszeichen angekommen ist Nach seiner Wahrnehmung prüft es auf der Basis von Zeichen
zu Zeichen auf die nachfolgenden Zeichen, um zu gewährleisten, ob die vorgegebene Zeichenfolge empfangen
wird. Mit jedem aufgenommenen Zeichen erzeugt ein programmierbarer, nur dem Auslesen
dienender Speicher Ausgangssignale, die mit von einem
anderen derartigen Speicher erzeugten Signalen verglichen werden, im Falle der Nichtübereinstimmung wird
das Gerät zurückgestellt, damit auf der Basis von Bit zu Bit die Daten wieder geprüft werden. Wenn die
restlichen Zeichen der Folge übereinstimmen, erhält die Fernstation Signale, die sie entsprechend den empfangenen
Synchronisationszeichen in Gang oder einen bestimmten Zustand setzen.
Hierzu 6 Blatt Zeichnungen
Claims (7)
1. Schaltungsanordnung zum Ansteuern von Datenstationen in Datenübertragungsanlagen, bei
denen während der Anrufung einer von mehreren Stationen unter Mitwirkung von Taktsignalen
zunächst mehrere einander identische Synchronisationszeichen und nachfolgend weitere Zeichen
bitseriell in ein Schieberegister eingegeben werden, an dessen Stufen parallel ein Speichergerät angeschlossen ist, dadurch gekennzeichnet,
daß der Inhalt des Schieberegisters (202) das Speichergerät (204) derart adressiert, daß seine
Ausgangssignale (Qa- Qd) einen Detektor (208) für die Synchronisationszeichen und über diesen einen
von den Taktsignalen weiterschaltbaren Bitzähler (256) einschalten, der einen ihm nachgeschalteten
Zeichenzähler (222) betätigt, und daß der Zeichenzähler (222) nach Zählung einer vorgegebenen
Anzahl (O 4) von Synchronisationszeichen über ein weiteres adressierbares Speichergerät (226) den
Detektor (208) für die Synchronisationszeichen abschaltet und nach Zählung einer vorgegebenen
Anzahl (20) von weiteren Zeichen ein Flipflop (295) zur Ausgabe eines Inbetriebnahmesignals an ein
Steuergerät (136) der angerufenen Station (112) einschaltet
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Detektor (208) für die
Synchronisationszeichen ein Synchronisationssignal (SYNC) an ein nachgeschaltetes Synchronisations-Flipflop (246) abgibt, das den Bitzähler (256) freigibt
3. Schaltung nach dem Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Bitzähler (256) mit dem
Erreichen eines durch die Anzahl Bits (8) je Wortzeichen festgelegten Zählerstandes ein Signal
zum Hinaufschalten des Zeichenzählers (222) um einen Schritt und ein Signal (RBC) zum Einblenden
eines !Comparators (210) erzeugt und daß der !Comparator (210) die Ausgangssignale (Qa-Qd)
des ersten Speichergerätes (204) und eines am Zeichenzähler (222) angeschlossenen adressierbaren
dritten Speichergerätes (224) miteinander vergleicht und im Falle der Erzeugung eines Nichtübereinstimmungssignals (MISMATCH) eine Rückstellogik
(250) einschaltet, deren Rückstellsignal (RESET) den Zeichenzähler (222), das Synchronisations-Flipflop
(246) und den Bitzähler (256) zurückstellt
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Signal (RBC) zur Einblendung des !Comparators (210) eine Vergleichseinschaltlogik (270) durchläuft, die ein Signal zur
Prüfung des Zeichenzählers (222) an logische Schaltungen (232) abgibt, über die im Falle einer vom
Komparator (210) wahrgenommenen Übereinstimmung das Inbetriebnahme-Flipflop (295) eingeschaltet wird.
5. Schaltungsanordnung nach dem Anspruch 3, dadurch gekennzeichnet, daß die Rückstellogik (250)
durch ein Fehler-FlipHop (287) erregbar ist, das vom
Nichtübereinstimmungssignal (MISMATCH) aus dem Komparator (210) setzbar ist
6. Schaltungsanordnung nach einem der Ansprüche 1, 4 oder 5, dadurch gekennzeichnet, daß der
Zeichenzähler (222) über das zweite Speichergerät (226) nach der Zählung der vorgegebenen Anzahl
(O 4) Synchronisationszeichen ein Leerlauf-Flipflop (290) setzt, von dem das Fehler-Flipflop (287) zur
Unterdrückung seines Rückstellsignals (RESET) in seinem RücksteUzustand festgehalten und die
Verbindung vom Bitzähler (256) zum Zeichenzähler (222) unterbrochen wird.
7. Schaltungsanordnung nach Anspruch 6, dadurch
gekennzeichnet daß bei der Übertragung eines der Identifizierung der Station (112) dienenden Zeichens
aus einer Hauptstation (104) über den Detektor (208) das Synchronisations-Flipfiop (246) und das Leer
lauf-Flipflop (29Ci) rückstellbar sind, wobei unter
Einblendung des !Comparators (210) die Verbindung vom Bitzähler (256) zum Zeichenzähler (222)
wiederhergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/874,377 US4181909A (en) | 1978-02-02 | 1978-02-02 | Method and appratus for initializing remote data communication equipment |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2903646A1 DE2903646A1 (de) | 1979-08-09 |
DE2903646B2 true DE2903646B2 (de) | 1981-07-30 |
DE2903646C3 DE2903646C3 (de) | 1982-03-25 |
Family
ID=25363602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2903646A Expired DE2903646C3 (de) | 1978-02-02 | 1979-01-31 | Schaltungsanordnung zum Ansteuern von Datenstationen in Datenübertragungsanlagen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4181909A (de) |
JP (1) | JPS54125515U (de) |
DE (1) | DE2903646C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3214557A1 (de) * | 1982-04-20 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum quittieren von anrufsignalen durch abgabe von anrufbestaetigungssignalen in einer vermittlungsanlage, insbesondere daten- und fernschreibvermittlungsanlage |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764397A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
JPS58147270A (ja) * | 1982-02-26 | 1983-09-02 | Ricoh Co Ltd | フアクシミリシステム |
US4630267A (en) * | 1983-12-23 | 1986-12-16 | International Business Machines Corporation | Programmable timing and synchronization circuit for a TDMA communications controller |
US4635275A (en) * | 1984-06-22 | 1987-01-06 | At&T Technologies, Inc. | Method and apparatus for detecting synchronous or asynchronous data transmission |
JPS62235849A (ja) * | 1986-04-07 | 1987-10-16 | Tamura Electric Works Ltd | ボタン電話装置のデ−タ伝送方式 |
JP2689423B2 (ja) * | 1987-03-31 | 1997-12-10 | 松下電器産業株式会社 | 消磁コイル・アース線取付装置 |
US5689535A (en) * | 1992-08-25 | 1997-11-18 | Dsc Communications Corporation | Method and apparatus for processing multiple facility datalinks |
US5619724A (en) * | 1994-08-10 | 1997-04-08 | Databook Incorporated | System for assigning a unique identifier to components by storing a bit sequence from a selected bit line after detecting a predetermined sequence of data |
DE69526953T2 (de) * | 1994-10-20 | 2003-01-23 | Advanced Micro Devices Inc | System und verfahren zum fernanrufwecken |
WO1999051018A1 (en) * | 1998-03-30 | 1999-10-07 | Micro Computer Technology, Inc. | System and method for remotely initializing, operating and monitoring a general-purpose computer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3453597A (en) * | 1965-07-06 | 1969-07-01 | Ibm | Multi-station digital communication system with each station address of specific length and combination of bits |
JPS5130409B1 (de) * | 1969-11-17 | 1976-09-01 | ||
FR2114328A5 (de) * | 1970-11-20 | 1972-06-30 | Siemens Spa Italiana | |
US3836726A (en) * | 1971-10-25 | 1974-09-17 | Martin Marietta Corp | Data transmission method and apparatus |
US3869577A (en) * | 1972-04-24 | 1975-03-04 | Gen Datacomm Ind Inc | Method and apparatus for control signaling in fdm system |
US3846783A (en) * | 1973-03-12 | 1974-11-05 | Eikonix Corp | Remote paging with message storage |
JPS5548500B2 (de) * | 1973-10-18 | 1980-12-06 | ||
SE384115B (sv) * | 1973-11-22 | 1976-04-12 | Ericsson Telefon Ab L M | Anordning for verifiering av att en mottagen signal innehaller ett visst pulsmonster |
JPS5169334A (en) * | 1974-12-13 | 1976-06-15 | Fujitsu Ltd | Inisharu puroguramu roodoseigyohoshiki |
IT1047329B (it) * | 1975-09-30 | 1980-09-10 | C Olivetto E C S P A Ing | Dispositivo di teleaccensione e di inizzializzazione di un terminale |
JPS593056B2 (ja) * | 1976-06-25 | 1984-01-21 | 三菱電機株式会社 | 同期方式 |
-
1978
- 1978-02-02 US US05/874,377 patent/US4181909A/en not_active Expired - Lifetime
-
1979
- 1979-01-31 DE DE2903646A patent/DE2903646C3/de not_active Expired
- 1979-02-02 JP JP1979013341U patent/JPS54125515U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3214557A1 (de) * | 1982-04-20 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum quittieren von anrufsignalen durch abgabe von anrufbestaetigungssignalen in einer vermittlungsanlage, insbesondere daten- und fernschreibvermittlungsanlage |
Also Published As
Publication number | Publication date |
---|---|
JPS54125515U (de) | 1979-09-01 |
US4181909A (en) | 1980-01-01 |
DE2903646C3 (de) | 1982-03-25 |
DE2903646A1 (de) | 1979-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2265652C2 (de) | Verfahren zum Schutz gegen die fehlerhafte Identifizierung von mit einem Anzeigebit versehenen Primärdatenzeichen als Sekundärdatenzeichen und Vorrichtung zur Durchführung des Verfahrens | |
DE2647241C2 (de) | Übertragungseinrichtung für die synchrone Datenübertragung | |
DE3127321C2 (de) | ||
DE3136128C2 (de) | ||
DE2337703C2 (de) | Verfahren zur Übertragung und Übertragungsfehler-Korrektur von aus Datenabschnitten bestehenden digitalen Informationen sowie Einrichtung zur Ausführung des Verfahrens | |
DE2606067A1 (de) | Digitales system zur steuerung einer asynchronen datenuebertragung | |
DE2612311A1 (de) | Datenschleifen-vielfachleitungs- verbindungssystem | |
DE2843235A1 (de) | Verfahren und vorrichtung zur seriellen uebertragung von informationen | |
DE2613428A1 (de) | Automatische einstellung der datenuebertragungs-folgegeschwindigkeit in datenempfaengern | |
DE1474094B (de) | Programmgesteuerte Datenverarbeitungs anlage | |
DE2903646C3 (de) | Schaltungsanordnung zum Ansteuern von Datenstationen in Datenübertragungsanlagen | |
DE3314875A1 (de) | Verfahren zum zeitlichen einfuegen der informationen aus stationen, teilen eines sternfoermigen ortsnetzes und sternfoermiges ortsnetz zur durchfuehrung des verfahrens zum zeitlichen einfuegen von informationen | |
DE2115971C3 (de) | Datenverarbeitungssystem | |
EP0023331B1 (de) | Schaltungsanordnung zur Synchronisierung einer untergeordneten Einrichtung, insbesondere einer digitalen Teilnehmerstation, durch eine übergeordnete Einrichtung, insbesondere eine digitale Vermittlungsstelle eines PCM-Fernmeldenetzes | |
DE1268181B (de) | Steuereinrichtung fuer Datenuebertragung zwischen mehreren identifizierbaren Fernstationen und einer Zentrale | |
DE2312461A1 (de) | Schaltungsanordnung zur verbindung einer datenverarbeitungseinheit mit einer vielzahl von uebertragungsleitungen | |
DE2351890A1 (de) | Multiplexereinrichtung | |
DE1278150B (de) | Datenverarbeitungsanordnung | |
DE2951426A1 (de) | Zeitteilmultiplexuebertragungsvorrichtung | |
DE2653502C2 (de) | ||
DE2551204B2 (de) | Schaltungsanordnung zur Herstellung von Datenverbindungen in Datenvermittlungsanlagen | |
DE2154488A1 (de) | Datenübertragungs-Unterkanal einer Datenverarbeitungsanlage | |
EP0009600B1 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
DE3421493C2 (de) | ||
DE2362916A1 (de) | Empfaengergesteuerte schnittstellenschaltung fuer datenuebertragungsanlagen mit uebertragungsschleifen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: UNISYS CORP. (N.D.GES.D.STAATES DELAWARE), BLUE BE |
|
8328 | Change in the person/name/address of the agent |
Free format text: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. RABUS, W., DR.-ING. BRUEGGE, J., DIPL.-ING., 2800 BREMEN MAIWALD, W., DIPL.-CHEM.DR., PAT.-ANWAELTE, 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |