DE3602508C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Einstellen eines den Amplitudengang in einem Digitalsignale über­ tragenden Übertragungskanal linearisierenden Entzerrers gemäß dem Oberbegriff des Anspruchs 1 sowie eine Schal­ tungsanordnung zur Durchführung des Verfahrens.

Über einen Kanal übertragene Informationssignale erfahren eine Verzerrung aufgrund der an sich bekannten nicht-kon­ stanten Amplitudencharakteristik und nicht-linearen Phasen­ charakteristik über der Frequenz, welche derartigen Kanälen eigen sind. Bei Übertragung einer digitalen Datenfolge kann diese aufgrund der vorstehend genannten nicht-gleich­ förmigen Frequenzcharakteristik derart verzerrt und ge­ dämpft werden, daß der ursprüngliche Informationsinhalt schwerwiegend beeinträchtigt wird oder sogar verloren geht.

Ein Beispiel für einen derartigen Signalübertragungskanal ist ein magnetisches Aufzeichnungs- und Wiedergabegerät, bei dem die Wiedergabe-Amplitudencharakteristik aufgrund der kombinierten Effekte des Abstandes zwischen Wandler und Aufzeichnungsmedium, der Dicke des Mediums, der Wandler­ spaltlängen-Verluste sowie anderer bekannter Faktoren bei höheren Frequenzen abfällt. Eine grundsätzliche An­ forderung an einen idealen magnetischen Aufzeichnungs- und Wiedergabekanal ist die Fähigkeit, Signale aller Frequenzen ohne Amplituden- oder Phasenänderungen in Abhängigkeit von der Frequenz zwecks Vermeidung einer Signalverzerrung zu übertragen. In der Praxis werden daher Wiedergabe- Amplituden-Entzerrer verwendet, welche eine Entzerrer­ charakteristik zur Kompensation der vorgenannten Amplitu­ dencharakteristik besitzen, so daß sich in einem gewünsch­ ten Frequenzbereich eine relativ gerade resultierende Charakteristik ergibt. Derartige Entzerrer können jedoch zusammen mit einem gewöhnlich in Wiedergabeschaltungen verwendeten Wiedergabekopf sowie einem ebenfalls verwen­ deten Vorverstärker eine Phasenverschiebung hervorrufen. Eine derartige Phasenverschiebung ist insbesondere in digitalen Aufzeichnungs- und Wiedergabesystemen uner­ wünscht, da sie eine genaue Feststellung von Signalsprüngen des wiedergegebenen Signals beeinträchtigt. Daher folgen auf Amplitudenentzerrer oft Phasenentzerrer, die eine die Phasenverschiebung kompensierende Entzerrercharakteristik besitzen.

In manchen Fällen kann es wünschenswert sein, die vorge­ nannte nicht-lineare Phasencharakteristik eines Kanals ohne die Verwendung von Amplitudenentzerrern durch Phasen­ entzerrer zu kompensieren.

Werden Digitalsignale hoher Dichte über einen im wesent­ lichen analogen Kommunikationskanal übertragen, wie dies hier der Fall sein kann, wenn sie von einem vorbestimmten magnetischen Medium wiedergegeben werden, so muß der Ent­ zerrer sorgfältig auf eine minimale Phasenstreuung einge­ stellt werden. Eine Phasenstreuung tritt auf, wenn die Verzögerung der übertragenen Datensignalfolge im Frequenz­ band nicht gleichförmig ist. Es treten dann einige Signal­ sprünge früher und einige andere Signalsprünge später in bezug auf die Signalsprünge eines Referenz-Taktsignals auf, das mit den ursprünglichen Daten synchron ist. Damit wird die Fähigkeit zur genauen Unherscheidung zwischen "Nullen" und "Einsen" des übertragenen Digitalsignals beeinträchtigt. Wenn beispielsweise selbsttaktende Digitalsignale übertragen oder aufgezeichnet werden, so beeinträchtigt die Phasenstreuung die Nulldurchgänge bei Empfang oder Wiedergabe, wodurch die Bitfehler­ rate des Signals erhöht wird.

Es ist bekannt, die Phasenstreuung auf einem Oszillo­ graphen durch Überwachen des Amplituden- und Phasen­ zusammenhangs des Ausgangssignals eines Wiedergabe­ entzerrers festzustellen. Der Oszillograph wird extern durch ein Taktsignal getriggert, das auf das Ausgangs­ signal des Entzerrers in der Phase festgelegt ist. Das so erhaltene Signal auf dem Schirm des Oszillographen wird generell als "Augenraster" bezeichnet, da seine Form dem menschlichen Auge entspricht. Der Entzerrer wird sodann auf eine minimale Phasenstreuung einge­ stellt, d. h., auf Nulldurchgänge des Augenrasters mit dem kleinsten Betrag an Zeitspreizung. Wenn das "schärfste" Bild des Augenrasters in den Nullgängen durch manuelle Einstellung realisiert ist, entspricht es einer minimalen Phasenstreuung.

Aus den vorstehenden Ausführungen folgt, daß das ge­ nannte Verfahren der Minimierung der Phasenstreuung un­ genau und Bedienungsfehlern unterworfen ist. Darüber hinaus eignet sich das vorgenannte Verfahren nicht für Systeme mit kleinem Signal-Rausch-Verhältnis, bei denen das Augenraster schwer vom Rauschen zu unterscheiden ist. Weiterhin eignet sich das Verfahren auch nicht für eine Phasenstreuungseinstellung durch automatische Steuerung.

In digitalen magnetischen Aufzeichnungs- und Wiedergabe­ systemen wird bekanntlich eine sogenannte Takt- oder Bit-Synchronisationsschaltung verwendet. Darin sind ein spannungsgesteuerter Oszillator und ein digitaler Pha­ sendetektor (digitaler Phasenvergleicher) vorgesehen, welche zur Bildung einer phasenstarren Schleife (Pha­ senregelkreis) zusammengeschaltet sind. Der Phasen­ detektor stellt eine Phasendifferenz zwischen einer entzerrten digitalen Datenfolge und dem Ausgangssignal des spannungsgesteuerten Oszillators fest. Der Oszilla­ tor wird durch das Ausgangssignal des Phasendetektors gesteuert und liefert ein mit der Datenfolge synchrones Taktsignal, wie dies beispielsweise in G. Söder, K. Tröndle "Digitale Übertragungssysteme", Springer-Verlag 1985, Seite 4 oder Roland Best "Theorie und Anwendung des phase-locked loops" Der Elektroniker, Nr. 6/1975 EL 9 bis EL 16, beschrieben ist.

Aus dem US-Patent 35 46 588 ist eine Überwachungsschal­ tung für einen im Sprachfrequenzbereich Datensignale übertragenden Übertragungskanal bekannt, mit der plötz­ liche, zu Störungen führende Phasenänderungen und Phasen-Jitter erkannt werden können. Die Überwachungs­ schaltung überträgt über einen gesonderten Kanal einen Testton, der über einen Phasenvergleicher eines phasen­ starren Regelkreises ein internes Referenzsignal phasen­ synchronisiert. Durch Vergleich des Testtons mit dem Referenzsignal wird ein den Betrag der Phasenänderung entsprechendes Signal erzeugt und angezeigt. An den Ausgang des Phasenkomparators des phasenstarren Regel­ kreises ist darüberhinaus ein Pulsbreitendemodulator angeschlossen, der ein den Phasen-Jitter repräsentieren­ des Signal liefert. Das US-Patent 35 46 588 befaßt sich jedoch nicht mit der Einstellung eines Entzerrers.

Aus der deutschen Offenlegungsschrift 31 24 329 ist ferner eine Anordnung zur Gewinnung eines einen Entzerrer steuernden Taktsignals bekannt, bei der ein vom Eingangs­ signal des Entzerrers abgeleitetes Signal mit einem im Entzerrer erzeugten Signal verknüpft und einer Takter­ zeugungseinrichtung zugeführt wird. Bei dem im Entzerrer erzeugten Signal handelt es sich nicht um dessen Ausgangs­ signal, und die Takterzeugungseinrichtung ist nicht als phasenstarrer Regelkreis ausgebildet.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, durch das ein die Linearisierung des Amplitudengangs eines Digitalsignale übertragenden Übertragungskanals bewirkender Entzerrer einfacher und genauer als bisher auf ein Minimum der Phasenstreuung der Digitalsignale eingestellt werden kann. Es ist ferner Aufgabe der Erfindung, eine Schaltungsanordnung zur Durchführung des Verfahrens zu schaffen.

Diese Aufgabe wird durch die im Kennzeichen der Ansprü­ che 1 bzw. 2 angegebenen Merkmale gelöst.

Der Erfindung zugrunde liegende Untersuchungen haben gezeigt, daß eine minimale Phasenstreuung des entzerr­ ten Signals erhalten wird, wenn die Schaltfrequenz des digitalen Phasenvergleichers ein Minimum ist. Durch Überwachen der Schaltfrequenz des digitalen Phasenver­ gleichers wird der Betrag der Phasenstreuung festge­ stellt und durch Einstellen des Entzerrers auf minimale Schaltfrequenz des Phasenvergleichers kann die Phasen­ streuung minimiert werden. Dies hat den Vorteil, daß das Feststellen des Ausmaßes der Phasenstreuung nicht mehr von der subjektiven Beurteilung einer Bedienungs­ person abhängig ist, wie dies beispielsweise bei der bekannten Methode durch Beobachten eines Augenmusters der Fall ist. Weiterhin läßt sich eine automatische Einstellung des Entzerrers im Sinne minimaler Phasen­ streuung erreichen.

Ein weiterer wesentlicher Vorteil besteht darin, daß eine wiederholbare Messung der Phasenstreuung möglich ist. Diese Messung kann zur Be­ urteilung der Qualität eines Kommunikationssignals oder von Teilen davon, beispielsweise eines Aufzeichnungs- und Wiedergabesystems, ausgenutzt werden.

Mit der erfindungsgemäßen Schaltungsanordnung durchgeführte Tests haben gezeigt, daß bei einer Datenwiedergabe von einem magnetischen Medium im Vergleich zu bekannten Schaltungs­ anordnungen eine zehnfache Reduzierung der Bitfehlerrate erreicht wird.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer bevorzugten Ausfüh­ rungsform einer erfindungsgemäßen Phasenstreuungs- Feststellungsschaltungsanordnung;

Fig. 2 ein detaillierteres Schaltbild eines Teils der Schaltungsanordnung nach Fig. 1;

Fig. 3 ein Blockschaltbild einer bevorzugten Ausfüh­ rungsform einer erfindungsgemäßen Phasenstreuungs- Reduzierungsschaltungsanordnung;

Fig. 4 eine weitere Ausführungsform entsprechend dem Teil nach Fig. 2;

Fig. 5A und 5B aufeinanderfolgende Teile eines detail­ lierten Schaltbildes entsprechend einem Schal­ tungsteil nach Fig. 1;

Fig. 6 ein Beispiel einer Ausgangssignalcharakteristik einer erfindungsgemäßen Phasenstreuungs- Feststellungsschaltungsanordnung in Abhängig­ keit von der Entzerrereinstellung; und

Fig. 7 ein Flußdiagramm der Funktionsweise eines Teils der Schaltungsanordnung nach Fig. 3.

Im folgenden werden für alle Figuren der Zeichnung zur Erleichterung eines Vergleichs für gleiche Teile gleiche Bezugszeichen verwendet.

Fig. 1 zeigt ein Beispiel eines Teils eines konventionel­ len magnetischen Aufzeichnungs- und Wiedergabekanals mit einem Wiedergabekopf 20 und einem Vorverstärker 22 unter Verwendung einer erfindungsgemäßen Phasenstreuungs-Fest­ stellungsschaltungsanordnung. Der Wiedergabekopf besitzt in an sich bekannter Weise eine an den Vorverstärker 22 gekoppelte Wiedergabewicklung 21. Der Wiedergabekopf 20 erfaßt auf einem magnetischen Medium (nicht dargestellt) beispielsweise einem Band, einer Scheibe oder einer Trommel aufgezeichnete magnetische Flußmuster. Im vorlie­ genden Beispiel ist das Signal in Form einer digitalen Datenfolge beispielsweise unter Ausnutzung eines quadra­ tischen Miller-Codes oder eines NRZ-Codes aufgezeichnet. Das Ausgangssignal des Wiedergabekopfes 20 wird durch den Vorverstärker 22 verstärkt.

Eine Amplituden- und Phasenentzerrerschaltung 24 ist an einen Ausgang 31 des Vorverstärkers 22 angekoppelt. Wie bereits ausgeführt, kompensiert die Schaltung 24 eine nicht-konstante Amplitudencharakteristik und/oder eine nicht-lineare Phasencharakteristik, wie sie einem Auf­ zeichnungs- und Wiedergabekanal eigen sind, derart, daß sich eine sich im wesentlichen mit der Frequenz nicht ändernde gewünschte Amplitudencharakteristik und eine sich im wesentlichen linear mit der Frequenz ändernde gewünschte Phasencharakteristik ergibt. Der Entzerrer 24 kann in an sich bekannter Weise ausgebildet sein. Vor­ zugsweise wird jedoch ein spannungsgesteuerter Amplituden­ entzerrer verwendet. Das bevorzugte Ausführungsbeispiel des Entzerrers 24 nach Fig. 1 wird im einzelnen anhand der Fig. 5A und 5B be­ schrieben.

Das am Ausgang des Entzerrers 24 erhaltene entzerrte Signal ist ein analoges Signal. Die Amplitude dieses Signals wird durch einen Begrenzer 26 begrenzt, um eine digitale Wiedergabedatenfolge entsprechend den aufgezeichneten Daten zu erhalten, wie dies an sich bekannt ist. Das Ausgangssignal des Begrenzers 26 wird über eine Leitung 34 in eine Bit-Synchronisationsschaltung 28 eingespeist. Diese Schaltung 28 ist konventionell ausgebildet und wird in an sich bekannter Weise in Verbindung mit Wiedergabe­ entzerrern verwendet, um ein internes System-Referenz- Taktsignal zu gewinnen, das mit der wiedergegebenen Daten­ folge synchronisiert ist. Speziell erzeugt die Bit-Synchro­ nisationsschaltung 28 ein Referenz-Taktsignal auf einer Leitung 36, das auf das Ausgangssignal des Begrenzers 26 in der Phase festgelegt ist und das generell als Wieder­ gabetaktsignal bezeichnet wird. An eine Ausgangsleitung 40 eines in der Bit-Synchronisations­ schaltung 28 enthaltenen Phasendetektors ist ein Frequenz­ detektor 44 angekoppelt, um die Folgefrequenz von binären Signalsprüngen, die auch als Schaltfrequenz bezeichnet wird, auf der Ausgangsleitung 40 zu überwachen. Wie be­ reits ausgeführt, entspricht die Folgefrequenz von binären Signalsprüngen auf der Ausgangsleitung 40 des Phasendetek­ tors dem Phasenstreuungsbetrag der entzerrten Wiedergabe­ daten auf der Leitung 34.

Der Entzerrer 24 kann über Steuereingänge 25, 27 so ein­ gestellt werden, daß eine minimale Folgefrequenz von Signalsprüngen auf der Leitung 40 erhalten wird, wie dies im folgenden noch genauer beschrieben wird.

Fig. 2 zeigt ein detaillierteres Schaltbild eines Bei­ spiels der Bit-Synchronisationsschaltung 28 und des Frequenzdetektors 44 nach Fig. 1. Die Bit-Synchronisations­ schaltung 28 enthält einen Referenz-Taktsignalgenerator, der vorzugsweise durch einen spannungsgesteuerten Oszil­ lator 30 gebildet ist, dessen Ausgang über die Leitung 36 mit einem digitalen Phasendetektor 32 gekoppelt ist. In der bevorzugten Ausführungsform wird ein D-Flip-Flop als digitaler Phasendetektor 32 verwendet.

Die Bit-Synchronisationsschaltung 28 arbeitet als an sich bekannte phasenstarre Schleife folgendermaßen. Das ent­ zerrte Digitalsignal vom Begrenzer 26 nach Fig. 1 wird auf der Leitung 34 aufgenommen und in den Takteingang des Flip-Flops 32 eingespeist. Ein D-Eingang des Flip-Flops 32 nimmt über die Leitung 36 ein Ausgangssignal des span­ nungsgesteuerten Oszillators 30 auf. Das Ausgangssignal am Ausgang des Flip-Flops 32 wird über eine Leitung 42 als Gleichspannungs-Rückkoppelsignal folgendermaßen in einen Steuereingang 41 des spannungsgesteuerten Oszilla­ tors 30 eingespeist. An jeder steigenden Flanke der Di­ gitaldaten auf der Leitung 34, welche mit einem Signal hohen Pegels auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 zusammenfällt, entsteht auf der vom Flip- Flop 32 abgehenden Leitung 42 ein Ausgangssignal mit hohem Pegel. Entsprechend entsteht bei jeder steigenden Flanke des Signals auf der Leitung 34, welche mit einem Signal tiefen Pegels auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 zusammenfällt, auf der Leitung 40 ein Aus­ gangssignal mit tiefem Pegel. Wenn das Rückkoppelsignal auf der Leitung 42 positiv ist, so wird die Frequenz des Ausgangssignal des spannungsgesteuerten Oszillators auf der Leitung 36 reduziert, wie dies aus der Wirkungsweise von Bit-Synchronisationsschaltungen an sich bekannt ist. Entsprechend nimmt die Frequenz des Signals auf der Lei­ tung 36 zu, wenn das Signal auf der Leitung 42 negativ ist.

Das resultierende Ausgangssignal auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 ist das vorstehend genannte Wiedergabe-Taktsignal, d. h., ein interner System- Referenztakt, der auf die entzerrte Wiedergabe-Datenfolge auf der Leitung 34 in der Phase festgelegt ist. In an sich bekannter Weise wird das Wiedergabe-Taktsignal in konventionellen Signalübertragungsschaltungen einschließ­ lich magnetischer Aufzeichnungs- und Wiedergabeschaltungen dazu verwendet, die wiedergegebenen Digitaldaten derart zurückzugewinnen und neu zu takten, daß sich ein wieder­ gegebenes Signal entspricht, das im wesentlichen ein Abbild der ursprünglich aufgezeichneten Signalform ist.

Der Erfindung zugrundeliegende Untersuchungen haben ge­ zeigt, daß die durch das Ausgangssignal des Phasendetek­ tors auf der Leitung 40 gegebene Schaltfrequenz proportio­ nal zum Phasenstreuungsbetrag des Digitalsignals auf der Leitung 34 ist. In der bevorzugten Ausführungsform ent­ spricht diese Schaltfrequenz der Folgefrequenz von Sig­ nalsprüngen des bistabilen Signals am Ausgang 40 des Flip-Flops 32. Es wird daher die Frequenz des Ausgangssignals auf der Leitung 40 überwacht, um den Phasenstreuungsbetrag in den Daten auf der Leitung 34 festzustellen. Weiterhin wird der Entzerrer 24 nach Fig. 1 im Sinne der Minimierung dieser überwachten Schaltfrequenz eingestellt, wodurch die Phasenstreuung minimiert wird.

In der bevorzugten Ausführungsform nach Fig. 2 wird ein analoger Frequenzdetektor 44 folgendermaßen zur Überwa­ chung der Schaltfrequenz verwendet. Dieser Frequenzdetek­ tor 44 ist vorzugsweise durch einen Impulsgenerator 48, welcher Impulse mit konstanter Fläche liefert und einen Integrator 50 gebildet. Ein Differentialvoltmeter ist an einen Ausgang des Integrators 50 angekoppelt. Der Impulsgenerator 48 enthält zwei Transistoren 52, 53, beispielsweise des Typs 2N2222, die derart zusammengeschaltet sind, daß sie wie folgt als Stromschalter wirken. Die Emitter der Transistoren 52, 53 sind über einen Widerstand 55 an eine negative Speisegleichspannung angeschlossen. Der Kollektor des Transistors 52 ist geerdet, während der Kollektor des anderen Transistors 53 an einen Anschluß einer Spule 54 angeschlossen ist, deren anderer Anschluß geerdet ist. Die Basis des Transistors 52 nimmt das oben genannte Aus­ gangssignal auf der Leitung 40 vom Flip-Flop 32 auf. Die Basis des Transistors 53 ist an eine Speisegleichspannung angekoppelt, die im bezug auf den Logikpegelbereich des Flip-Flops 32 auf einem Mittelpegel liegt. Dieser Mittel­ pegel steht am Verbindungspunkt zwischen zwei Serien­ widerständen 95, 96, die zwischen die Speisegleichspannung und Erde geschaltet sind. Ein Verbindungspunkt 58 zwischen dem Kollektor des Transistors 53 und der Spule 54 ist mit einem Eingang einer Diode 57 verbunden.

Der Impulsgenerator 48 nimmt die Ausgangs­ impulse des Flip-Flops 32 auf der Leitung 40 auf. Wenn die Spannung auf der Leitung 40 negativ ist, so ist der Transistor 52 gesperrt, während die Spule 54 durch einen über den Transistor 53 fließenden Strom aufgeladen wird. Ist die Spannung auf der Leitung 40 positiv, so leitet der Transistor 52, während der Transistor 53 gesperrt ist. Die in der Spule 54 gespeicherte Energie wird sodann auf­ grund eines Stromflußes über die Diode 57 in den Integrator 50 entladen. Jedesmal, wenn eine Spannungsänderung auf der Leitung 40 von einem negativen zu einem positiven Wert auftritt, entsteht daher eine positive Spannungsspitze am Verbindungspunkt 58 entsprechend der Entladung der Spule 54. Diese Spannungsspitzen stellen Konstantflächen­ impulse dar. Die Diode 57 richtet das Signal am Verbin­ dungspunkt 58 gleich, so daß lediglich die positiven Spannungsspitzen in den Integrator 50 eingespeist werden.

Der Integrator 50 besitzt einen Serienwiderstand 61, der zwischen einem Parallelwiderstand 60 und einem Parallel­ kondensator 62 liegt. Die anderen Anschlüsse des Wider­ standes 60 und des Kondensators 62 sind geerdet. Der Ver­ bindungspunkt zwischen den Widerständen 60 und 61 liegt an einem Ausgang der Diode 57. Der Integrator 50 nimmt die vorgenannten Konstantflächenimpulse über die Diode 57 auf und liefert auf einer Leitung 63 ein Gleichspannungs-Ausgangssignal, dessen Größe proportional zu einer Durchschnittsfläche dieser Konstantflächenimpulse pro Zeiteinheit ist. Da jeder Impuls eine konstante Fläche besitzt, ist die Amplitude des Ausgangssignals auf der Leitung 63 proportional zur Anzahl des Auftretens die­ ser Impulse pro Zeiteinheit, d. h., zur Frequenz dieser Impulse, wie dies an sich bekannt ist. Zur Feststellung der Größe des Ausgangssignals des Integrators 50 auf der Leitung 63 dient ein konventionelles Differentialvolt­ meter 46. Dieses Voltmeter zeigt eine Spannung entsprechend der Ampli­ tude des Signals auf der Leitung 63 an, die wiederum proportional zur Folgefrequenz der binären Signalsprünge bzw. der Schaltfrequenz am Ausgang 40 des Phasendetektors 32 ist.

In der bevorzugten Ausführungsform ist die Frequenz des Ausgangssignals auf der Leitung 36 des spannungsgesteuerten Oszillators 30, beispielsweise gleich 66 MHz und die Ausgangssignalfrequenz auf der Leitung 40 des Phasendetektors 32 typischerweise 1,3 MHz.

Gemäß der bevorzugten Ausführungsform nach den Fig. 1 und 2 wird das Ausgangssignal des Integrators 50, das der Folgefrequenz von Signalsprüngen des bistabilen Sig­ nals auf der Leitung 40 entspricht, durch das Differenz­ voltmeter 46 überwacht. Der Entzerrer 24 nach Fig. 1 kann über seine Steuereingänge 25 und 27 so eingestellt werden, daß das überwachte Signal minimiert wird. Wie bereits ausgeführt, entspricht ein Minimalwert des über­ wachten Signals einer minimalen Phasenstreuung und damit einer minimalen Bit-Fehlerrate der entzerrten Wiedergabe- Datenfolge auf der Leitung 34.

Die vorstehend erläuterte Funktion ist in Fig. 6 in Form eines Diagramms dargestellt, in dem eine Kurve 65 von durch das Differentialvoltmeter 46 nach Fig. 2 überwachten Signalwerten in Abhängigkeit von der Einstellung des Ent­ zerrers 24 nach Fig. 1 dargestellt ist. Ein Punkt A auf der Kurve 65 entspricht der auf dem Voltmeter 46 angezeigten Minimalspannung und damit einer minimalen Phasenstreuung des entzerrten Signals auf der Leitung 34.

Aus den vorstehenden Ausführungen folgt, daß die Bit-Fehler­ rate in der bevorzugten Ausführungsform nach den Fig. 1 und 2 durch Überwachung der Folgefrequenz von binären Signal­ sprüngen am Ausgang des Phasendetektors 32 durch den Frequenzdetektor 44 und durch entsprechende Einstellung des Entzerrers 24 im Sinne einer minimalen Folgefrequenz minimiert wird. Im bevorzugten Ausführungsbeispiel er­ gibt sich ein typischer Spannungsbereich zwischen einem Maximalspannungswert B und einem Minimalspannungswert C der Kurve 65 von 10 mV. Ein in den Fig. 5A und 5B dargestell­ tes detailliertes Schaltbild einer Ausführungsform des Entzerrers 24, des Begrenzers 26, der Bit-Synchronisations­ schaltung 28 und des Frequenzdetektors 44 wird im folgen­ den beschrieben. In dieser bevorzugten Ausführungsform nach den Fig. 5A und 5B enthält der Entzerrer 24 einen spannungsgesteuerten Kosinus-Amplitudenentzerrer 152 so­ wie einen einstellbaren Phasenentzerrer 171.

Die Schaltungsanordnung nach den Fig. 5A und 5B arbeitet wie folgt. Ein Eingang 31 nach Fig. 5A entsprechend der Leitung 31 nach Fig. 1 nimmt ein Ausgangssignal des Vor­ verstärkers 22 nach Fig. 1 in Form eines Wiedergabesignals eines magnetisch aufgezeichneten Digitalsignals im oben beschriebenen Sinne auf. Das Eingangssignal auf der Lei­ tung 31 wird durch einen konventionellen Pufferverstärker 155 mit Transistoren 156 und 157 gepuffert, um eine klei­ ne Treiberimpedanz für den folgenden Amplitudenentzerrer 152 zu realisieren.

Der spannungsgesteuerte Kosinus-Entzerrer 152 enthält eine Verzögerungsleitung 126 und einen durch Transistoren 136, 137 gebildeten Differenzverstärker 122, wobei die Kollektoren der Transistoren über entsprechende Wider­ stände 201 und 138 an eine positive Speisespannung ange­ koppelt sind. Die Kollektoren bilden Differenzausgänge 144, 244 des Entzerrers. Die Emitter der Transistoren 136, 137 sind jeweils über einen Serienwiderstand 139, 140 an einen Anschluß einer Stromquelle 142 angekoppelt. Der andere Anschluß der Stromquelle 142 ist an eine ne­ gative Speisegleichspannung angekoppelt. Die Basis des Transistors 136 bildet einen nicht-invertierenden Ein­ gang 124, während die Basis des Transistors 137 einen invertierenden Eingang 134 des Differenzverstärkers 122 bildet.

Die Stromquelle 142 wird in an sich bekannter Weise durch einen Transistor 160 gebildet, dessen Kollektor über die Widerstände 139, 140 mit den Emittern der Tran­ sistoren 136, 137 verbunden ist. Der Emitter des Transistors 160 ist über einen Serienwiderstand 163 mit einer negativen Speisegleichspannung verbunden. Die Basis des Transistors 160 ist über einen durch Serienwiderstände 161 und 162 mit geerdetem Widerstand 161 gebildeten Spannungsteiler mit der genannten Speisespannung verbunden.

Die Verzögerungsleitung 126 ist mit dem nicht-invertieren­ den Eingang 124 des Differenzverstärkers 122 verbunden. Ein Spannungsteiler, der einen Widerstand 200 in Serie mit einem Potentiometer 132 und einem Widerstand 153 ent­ hält, ist mit dem Eingang der Verzögerungsleitung 126 verbunden. Der invertierende Eingang 134 des Differenzver­ stärkers 122 ist mit einem einstellbaren Schieber des Potentiometers 132 verbunden.

Parallel zu dem durch den invertierenden Eingang 134 und den Ausgängen 144, 244 des Differenzverstärkers 122 gebil­ deten Signalweg liegt ein spannungsgesteuerter Verstärker 146. Dieser spannungsgesteuerte Verstärker enthält zwei Transistoren 148, 149, deren Emitter über einen Steuer­ transistor 150 zusammen an einer negativen Speisegleich­ spannung liegen. Die Basis des Transistors 149 ist mit dem Spannungsteiler 132, 153 verbunden. Die Basis des Transistors 148 ist geerdet. Der Kollektor des Transistors 148 ist mit dem Kollektor des Transistors 136 verbunden. Der Kollektor des Transistors 149 ist mit dem Kollektor des Transistors 137 verbunden. Die Kollektoren der Tran­ sistoren 136, 148 und 137, 149 stellen die vorgenannten Differenzausgänge 144 und 244 des Entzerrers 152 dar. Der Kollektor des Steuertransistors 150 ist mit dem mit­ einander verbundenen Emitter der Transistoren 148, 149 verbunden während sein Emitter über einen Stromeinstell­ widerstand 151 mit der negativen Speisegleichspannung verbunden ist.

Die Basis des Steuertransistors 150 bildet einen Steuerein­ gang 25 zur Aufnahme einer Steuerspannung Vc. Durch Ände­ rung dieser in den Steuereingang 25 eingespeisten Steuer­ spannung Vc ändert sich der Betrag des über die Transi­ storen 148 und 149 des spannungsgesteuerten Verstärkers 146 fließenden Stroms. Die Verstärkung des Verstärkers 146 wird damit durch die Steuerspannung gesteuert. Die entsprechenden Differenzausgangssignale des Differenz­ verstärkers 122 und des spannungsgesteuerten Verstärkers 146 werden an den Ausgängen 144, 244 des spannungsge­ steuerten Amplitudenentzerrers 152 summiert. Das so er­ haltene Ausgangssignal des Entzerrers 152 auf den Lei­ tungen 144, 244 besitzt eine variable Anhebung der Frequenzcharakteristik als Funktion der Steuerspannung am Eingang 25. Diese Steuerspannung am Eingang 25 kann von einer entfernten Stelle oder beispielsweise automatisch durch eine Computersteuerung geliefert werden, wie dies im folgenden noch weiter beschrieben wird. Die Transistoren 136, 137 und 148, 149 sind so gewählt, daß die Signalver­ zögerungen in den entsprechenden Signalwegen über die Tran­ sistoren 136, 137 im wesentlichen gleich den durch den Parallelweg über die Transistoren 148 und 149 realisierten Verzögerungen sind. Dadurch wird ein resultierender rich­ tiger Zeittakt der an den Ausgängen 144, 244 entsprechenden summierten Signale erreicht.

In der bevorzugten Ausführung nach Fig. 5A wird die Ver­ zögerungsleitung 126 durch eine Verzögerungsleitung des Typs MDO 15Z100 mit einer Verzögerungszeit von 15 ns ge­ bildet, während die Transistoren 136, 137, 148, 149, 150 und 160 vom Typ 2N4259 sind.

Der spannungssteuerbare Einstellbereich der Entzerrer­ schaltung nach Fig. 5A wird durch Wahl der Werte der Wider­ stände 200, 132, 151 und 153 eingestellt. Durch Verringe­ rung des Verhältnisses der Widerstandswerte R 2/R 1, worin R 1 den kombinierten Wert der Widerstände 132, 200 und R 2 den Wert des Widerstandes 153 bedeuten, oder anderer­ seits durch Verringerung des Wertes R 3 des Widerstandes 151 wird der spannungssteuerbare Bereich vergrößert. In den meisten Anwendungsfällen ist es jedoch wünschenswert, diesen Bereich zu begrenzen, um durch den spannungsge­ steuerten Verstärker 146 hervorgerufene Harmonischen- Verzerrungen zu vermeiden. Die Begrenzung des spannungs­ steuerbaren Bereiches verhindert auch eine nachteilige Einstellung des Systems, die zu weit von der richtigen Einstellung weg liegt.

Die durch den Kosinus-Entzerrer 152 realisierte Anhebung kann durch Änderung der Spannung Vc am Steuereingang 25 ferngesteuert werden. Zusätzlich zu dieser Fernsteuerung kann die Anhebung auch manuell durch das Potentiometer 132 gesteuert werden. Beispielsweise kann das Potentiome­ ter 132 im Sinne der Realisierung eines Grobwertes der gewünschten Anhebung eingestellt werden, wobei eine Fein­ anhebungseinstellung durch die Steuerspannung am Eingang 25 erfolgt. Der Grobbereich der Anhebungseinstellung kann um eine Größenordnung größer als derjenige der Fein­ einstellung gewählt werden. Aus den vorstehenden Ausfüh­ rungen folgt, daß die Verstärkung des spannungsgesteuerten Verstärkers 146 von dem durch den Transistor 150 gelie­ ferten Strom abhängt, der wiederum durch dessen Basis­ spannung Vc gesteuert wird.

Der vorgenannte Phasenentzerrer 171 ist mit dem Amplituden­ entzerrer 152 über die Leitungen 144, 244 verbunden, die jeweils an den Kollektor eines Transistors 136, 137 des spannungsgesteuerten Verstärkers 1152 angeschlossen sind, wie dies oben ausgeführt wurde. Der Phasenentzerrer 171 ist in an sich bekannter Weise ausgebildet. Die Phasen- Frequenzcharakteristik des Phasenentzerrers wird durch Änderung der Steuerspannung am Eingang 27 eingestellt, wodurch wiederum die Vorspannung und damit die Kapazität von Varaktordioden 204, 205 geändert wird.

Das resultierende hinsichtlich der Amplitude und der Phase entzerrte Ausgangssignal auf einer Leitung 182 des Ent­ zerrers 24 nach Fig. 5A wird in einen Pufferverstärker 183 eingespeist, der durch in Serie geschaltete Transistoren 184, 185 und 186 gebildet ist. Dieser Pufferverstärker 183 stellt eine stabile Impedanz für die Ansteuerung eines Tiefpaßfilters 188 dar.

Das Ausgangssignal des Pufferverstärkers 183 auf einer Leitung 187 wird in das konventionell ausgebildete Tief­ paßfilter 188 eingespeist, das durch eine Anzahl aufein­ anderfolgender Filterstufen zur Eliminierung von Frequen­ zen oberhalb des nutzbaren Signalbereiches aus dem ent­ zerrten Signal dient, wie dies an sich bekannt ist.

Gemäß Fig. 5B wird das so gefilterte Signal vom Tiefpaß­ filter 188 über eine Leitung 189 in den konventionell ausgebildeten Begrenzer 26 eingespeist. Dieser Begrenzer 26 enthält einen Differenzverstärker 190 mit einem Ein­ gang zur Aufnahme des entzerrten Signals 189 und einem weiteren an eine vorgegebene Referenzspannung angekop­ pelten Eingang. Das resultierende amplitudenbegrenzte Sig­ nal vom Begrenzer 26 auf der Leitung 34 wird in den Takt­ eingang des Flip-Flops 32 eingespeist, wie dies oben anhand von Fig. 2 beschrieben wurde.

Fig. 5B zeigt weiterhin den spannungsgesteuerten Oszil­ lator 30 nach Fig. 2 im einzelnen. Dieser spannungsge­ steuerte Oszillator ist Teil der in den Fig. 2 und 4 dar­ gestellten phasenstarren Schleife 28.

Fig. 3 zeigt ein Beispiel einer erfindungsgemäßen Phasen­ streuungs-Reduzierungsschaltungsanordnung, in der eine Steuerschaltung 70 zur optimalen Einstellung des Entzer­ rers zwecks Realisierung einer minimalen Phasenstreuung verwendet wird. Diese Steuerschaltung 70 wird vorzugsweise durch eine Mikroprozessor-Speicherschaltung gebildet. Sie besitzt einen Eingang, welche über eine Leitung 74 ein Ausgangssignal des Frequenzdetektors 44 aufnimmt. Dieser Frequenzdetektor kann durch eine Analogschaltung, bei­ spielsweise entsprechend der Schaltung 44 nach Fig. 2 gebildet werden. Andererseits kann es sich auch um eine Digitalschaltung nach Art einer Schaltung 71 nach Fig. 4 handeln, die im folgenden noch beschrieben wird. Der digi­ tale Frequenzdetektor 71 nach Fig. 4 nimmt ein Ausgangs­ signal des vorbeschriebenen Phasendetektors 32 auf der Leitung 40 auf, dessen Schaltfrequenz festzustellen ist. Dieses Signal auf der Leitung 40 wird in einen Eingang eines UND-Gatters 75 eingespeist. Der andere Eingang die­ ses UND-Gatters 75 nimmt ein Steuersignal auf einer Lei­ tung 76 auf. Das Steuersignal schaltet das Gatter 75 für ein vorgegebenes Zeitintervall, beispielsweise für 100 ms durch. Während dieses Intervalls laufen die Signalsprünge des bistabilen Signals auf der Leitung 40 zum Ausgang 78 des UND-Gatters 75. Das Signal auf der Leitung 78 wird in einen Digitalzähler 72 eingespeist, der einen Zählwert entsprechend der Gesamtzahl von während des vorgegebenen Zeitintervalls erhaltenen Signalsprüngen entspricht.

Das Ausgangssignal auf parallelen Ausgangsleitungen 74 des Zählers 72 entspricht der Schaltfrequenz des digitalen Phasendetektors 32. Damit entspricht das Signal auf den Leitungen 74 dem Phasenstreuungsbetrag des entzerrten Sig­ nals.

Gemäß Fig. 3 wird das Ausgangssignal des Zählers 72 auf den Leitungen 74 in die Mikroprozessor- und Speicher­ schaltung 70 eingespeist. Der Zähler 72 wird dann über eine Leitung 80 gemäß Fig. 4 rückgesetzt und kann damit als Funktion eines Steuersignals auf der Leitung 76 für ein weiteres vorgegebenes Intervall eingeschaltet werden. Der vorgenannte Funktionszyklus kann kontinuier­ lich sein oder sich intermittierend wiederholen.

Wird ein analoger Frequenzdetektor 44 verwendet, so kann die Schaltung 70 andererseits bekannte (nicht dargestellte) Analog-Digital-Umsetzer zur an sich bekannten Umsetzung des Analogsignals auf der Leitung 74 in ein Digitalsignal enthalten.

Da die Charakteristik der Ausgangssignalfrequenz des Phasendetektors 32 von der Entzerrereinstellung keine monotone Funktion ist, wie dies in Fig. 6 dargestellt ist, ist es notwendig, eine Anzahl von Probeneinstellwerten so vorzusehen, daß ein optimaler Einstellwert festgelegt werden kann, der einer minimalen Phasenstreuung entspricht. Dies kann dadurch erreicht werden, das eine Anzahl von diskreten Einstellsignalwerten in Folge in die Steuereingän­ ge 25, 27 des Entzerrers 24 in einem vorgegebenen Bereich von Einstellwerten so eingespeist wird, daß eine gewünsch­ te optimale Einstellung festgelegt werden kann. Dieser optimale Einstellwert entspricht dem Punkt A der Kurve nach Fig. 6, wie dies oben bereits beschrieben wurde.

Ein Beispiel der Funktion der Schaltung nach Fig. 3 wird im folgenden anhand des Flußdiagramms nach Fig. 7 be­ schrieben. Gemäß einem Block 220 nach Fig. 7 werden vor­ gegebene Versuchseinstell-Steuerspannungswerte in einem vorgegebenen Steuerspannungsbereich in der Schaltung 70 gespeichert und aus dieser über die Leitung 25 in den Entzerrer 24 eingespeist. Die Spannung auf der Leitung 25 wird durch einen Steuereingang eines spannungsgesteuerten Amplitudenentzerrers, beispielsweise des Entzerrers 152 nach Fig. 5A, eingespeist. Das entsprechende Ausgangssignal des Frequenzdetektors 44 bzw. 71 für jeden Steuerspannungs­ wert auf der Leitung 25 wird festgestellt und der festge­ stellte Wert über die Leitung 74 geführt und in einem Speicher der Mikroprozessor- und Speicherschaltung 70 ge­ speichert. Gemäß einem Block 221 des Flußdiagramms werden die gespeicherten Ausgangssignalwerte mit jedem anderem Wert verglichen und es wird ein minimaler gespeicherter Wert gefunden. Wird entsprechend dem Punkt A der Kurve 65 nach Fig. 6 ein gültiger minimaler gespeicherter Wert ge­ mäß einem Block 222 des Flußdiagramms gefunden, so wird dann ein dem gültigen minimalen gespeicherten Wert ent­ sprechender optimaler Steuerspannungswert über die Lei­ tung 25 zur Einstellung in den Entzerrer 24 eingespeist. Wird ein derartiger gültiger Minimalwert nicht gefunden, so wird die vorgenannte Funktion für einen anderen Satz von Steuerspannungswerten Vc in einem anderen Bereich ge­ mäß einem Block 223 wiederholt, bis der gültige Minimal­ wert bestimmt ist.

Der Mikroprozessor ist in an sich bekannter Weise vorzugs­ weise so programmiert, daß die vorstehend beschriebene Funktion durchgeführt wird. Nach Festlegung eines optimalen Wertes für die Entzerrereinstellung setzt der Mikroprozes­ sor den Entzerrer 24 über den Steuereingang 25 gemäß einem Block 224 nach Fig. 7 auf diesen Optimalwert.

Für den Fall, daß der Entzerrer mehr als einen Steuerein­ gang, beispielsweise auch den Steuereingang 27 nach Fig. 3 entsprechend dem Steuereingang des Phasenentzerrers 171 be­ sitzt, wird die vorgenannte Funktion für jeden zusätzlichen Steuereingang gemäß einem Block 225 wiederholt.

Aus den vorstehenden Ausführungen folgt, daß der Mikro­ prozessor bei der Ausführungsform nach Fig. 3 so program­ miert ist, daß ein optimaler Steuersignalwert zur Ein­ stellung des Entzerrers zwecks Realisierung eines mini­ malen Phasenstreuungswertes festgestellt wird. Der Ent­ zerrer wird durch den Mikroprozessor sodann automatisch auf diesen festgestellten Wert eingestellt.

Die Steuerschaltung 70 nach Fig. 3 kann auch entfallen, wie dies bei den Ausführungsformen nach Fig. 1 oder 2 der Fall ist, wobei das Ausgangssignal des digitalen Frequenzdetektors 71 mittels einer visuellen oder hör­ baren Anzeige überwacht werden kann. Der Entzerrer 24 kann dann über die Eingänge 25, 27 manuell eingestellt werden, wie dies oben anhand von Fig. 1 beschrieben wurde.

Claims (5)

1. Verfahren zum Einstellen eines den Amplitudengang in einem Digitalsignale übertragenden Übertragungskanal linearisieren­ den Entzerrers, dem in dem Übertragungskanal eine Takt­ synchronisierungsschaltung nachgeschaltet ist, welche einen Taktsignalgenerator und einen das Taktsignal phasenstarr mit dem Digitalsignal synchronisierenden Phasenregelkreis mit digitalem Phasenvergleicher aufweist, dadurch gekennzeichnet, daß die Schaltfrequenz des Phasenvergleichers erfaßt und der Entzerrer so eingestellt wird, daß sich ein Minimum der Schaltfrequenz ergibt.
2. 2. Schaltungsanordung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß an den Phasenvergleicher (32) ein Frequenzdetektor (44; 71) angeschlossen ist, welcher ein der Schaltfrequenz entsprechendes Signal liefert,
   daß eine auf das Signal des Frequenzdetektors (44; 71) ansprechende, den Entzerrer (24) steuerende Optimierungs­ steuerung (70) die Übertragungscharakteristik des Entzerrers (24) schrittweise variiert und die sich ergebenden Signale des Frequenzdetektors (44; 71) speichert
   und daß die Optimierungssteuerung (70) die Signale des Frequenzdetektors (44; 71) miteinander vergleicht und den Entzerrer (24) auf die Übertragungscharakteristik einstellt, für die sich die kleinste Schaltfrequenz ergeben hat.
3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Optimierungssteuerung (70) als programmierbare Mikroprozessor- und Speicheranordnung ausgebildet ist.
4. 4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Frequenzdetektor (44) einen an den Phasenvergleicher (32) angekoppelten, auf Schalt­ sprünge des Phasenvergleichers (32) hin Impulse mit konstanter Impulsfläche erzeugenden Impulsgenerator (48) und einen die Impulse integrierenden Integrator (50) aufweist, welcher das der Schaltfrequenz entsprechende Signal liefert.
5. 5. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Frequenzdetektor (71) einen Zähler (72) aufweist, der während eines vorgegebenen Zeit­ intervalls auftretende Schaltsprünge des Phasenvergleichers (32) zählt.