DE3602508A1

DE3602508A1 - Verfahren und schaltungsanordnung zur feststellung einer phasenstreuung in einem digitalsignal

Info

Publication number: DE3602508A1
Application number: DE19863602508
Authority: DE
Inventors: Alan J. Palo Alto Calif. Adler
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1985-01-29
Filing date: 1986-01-28
Publication date: 1986-07-31
Also published as: JPS61176216A; JPH0556692B2; US4615037A; FR2576731A1; FR2576731B1; GB2170679A; GB8601633D0; DE3602508C2; GB2170679B

Description

Z-

Beschreibunq

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Feststellung einer Phasenstreuung in einem Digitalsignal, das über einen Kanal mit einer nicht-konstanten Amplitudencharakteristik und/oder einer nicht-linearen Phasencharakteristik übertragen wird.

Bei den Digitalsignalen kann es sich um auf einem magnetisehen Aufzeichnungsmedium aufgezeichnete und von diesem wiedergegebene Signale handeln.

Über einen Kanal übertragene Informationssignale erfahren eine Verzerrung aufgrund der an sich bekannten nicht-konstanten Amplitudencharakteristik und nicht-linearen Phasencharakteristik über der Frequenz, welche derartigen Kanälen eigen sind. Bei Übertragung einer digitalen Datenfolge kann diese aufgrund der vorstehend genannten nicht-gleichförmigen Frequenzcharakteristik derart verzerrt und gedämpft werden, daß der ursprüngliche Informationsinhalt schwerwiegend beeinträchtigt wird oder sogar verloren geht.

Ein Beispiel für einen derartigen Signalübertragungskanal ist ein magnetisches Aufzeichnungs- und Wiedergabegerät, bei dem die Wiedergabe-Amplitudencharakteristik aufgrund der kombinierten Effekte des Abstandes zwischen Wandler und Aufzeichnungsmedium, der Dicke des Mediums der Wandlerspaltlängen-Verluste sowie anderer bekannter Faktoren bei höheren Frequenzen abfällt. Eine grundsätzliche Anforderung an einen idealen magnetischen Aufzeichnungs- und Wiedergabekanal ist die Fähigkeit, Signale aller Frequenzen ohne Amplituden- oder Phasenänderungen in Abhängigkeit von der Frequenz zwecks Vermeidung einer Signalverzerrung zu übertragen. In der Praxis werden daher Wiedergabe-Amplituden-Entzerrer verwendet, welche eine Entzerrer-

ORIGSMAl- INSPECTED

J ü υ / j G

X charakteristik zur Kompensation der vorgenannten Amplitudencharakteristik besitzen, so daß sich in einem gewünschten Frequenzbereich eine relativ gerade resultierende Charakteristik ergibt. Derartige Entzerrer können jedoch zusammen mit einem gewöhnlich in Wiedergabeschaltungen verwendeten Wiedergabekopf sowie einem ebenfalls verwendeten Vorverstärker eine Phasenverschiebung hervorrufen. Eine derartige Phasenverschiebung ist insbesondere in digitalen Aufzeichnungs- und Wiedergabesystemen unerwünscht, da sie eine genaue Feststellung von Signalsprüngen des wiedergegebenen Signals beeinträchtigt. Daher folgen auf Amplitudenentzerrer oft Phasenentzerrer, die eine die Phasenverschiebung kompensierende Entzerrercharakteristik

t
besitzen.

In manchen Fällen kann es wünschenswert sein, die vorgenannte nicht-lineare Phasencharakteristik eines Kanals ohne die Verwendung von Amplitudenentzerrern durch Phasenentzerrer zu kompensieren.

Werden Digitalsignale hoher Dichte über einen im wesentlichen analogen Kommunikationskanal übertragen, wie dies hier der Fall sein kann, wenn sie von einem vorbestimmten magnetischen Medium wiedergegeben werden, so muß der Entzerrer sorgfältig auf eine minimale Phasenstreuung eingestellt werden. Eine Phasenstreuung tritt auf, wenn die Verzögerung der übertragenen Datensignalfolge im Frequenzband nicht gleichförmig ist. Es treten dann einige Signalsprünge früher und einige andere Signalsprünge später in bezug auf die Signalsprünge eines Referenz-Taktsignals auf, das mit den ursprünglichen Daten synchron ist. Damit wird die Fähigkeit zur genauen Unterscheidung zwischen "Nullen" und "Einsen" des übertragenen Digitalsignals beeinträchtigt. Wenn beispielsweise selbsttaktende Digitalsignale übertragen oder aufgezeichnet werden, so beeinträchtigt die Phasenstreuung die Nulldurchgänge

bei Empfang oder Wiedergabe, wodurch die Bitfehlerrate des Signals erhöht wird.

Es ist bekannt, die Phasenstreuung auf einem Oszillographen durch Überwachen des Amplituden- und Phasenzusammenhangs des Ausgangssignals eines Wiedergabeentzerrers festzustellen. Der Oszillograph wird extern durch ein Taktsignal getriggert, das auf das Ausgangssignal des Entzerrers in der Phase festgelegt ist. Das so erhaltene Signal auf dem Schirm des Oszillographen wird generell als "Augenraster" bezeichnet, da seine Form dem menschlichen Auge entspricht. Der Entzerrer wird sodann auf eine minimale Phasenstreuung eingestellt, d.h., auf Nulldurchgänge des Augenrasters mit dem kleinsten Betrag an Zeitspreizung.

Wenn das "schärfste" Bild des Augenrasters in den Nullgängen durch manuelle Einstellung realisiert ist, entspricht es einer minimalen Phasenstreuung.

Aus den vorstehenden Ausführungen folgt, daß das genannte Verfahren der Minimierung der Phasenstreuung ungenau und Bedienungsfehlern unterworfen ist. Darüber hinaus eignet sich das vorgenannte Verfahren nicht für Systeme mit kleinem Signal-Rausch-Verhältnis, bei denen das Augenraster schwer vom Rauschen zu unterscheiden ist. Weiterhin eignet sich das Verfahren auch nicht für eine Phasenstreuungseinstellung durch automatische Steuerung.

In digitalen magnetischen Aufzeichnungs- und Wiedergabesystemen wird bekanntlich eine sog. Bitsynchronisationsschaltung verwendet. Darin sind ein spannungsgesteuerter Oszillator und ein digitaler Phasendetektor vorgesehen, welche zur Bildung einer phasenstarren Schleife zusammengeschaltet sind. Der Phasendetektor nimmt eine entzerrte Datenfolge von einem Wiedergabeentzerrer und ein Ausgangssignal vom Oszillator auf und liefert ein mit der Datenfolge synchrones Taktsignal.

3 3GÜ2508

--τι Der Erfindung zugrundeliegende Untersuchungen haben gezeigt, daß eine minimale Phasensteuerung des entzerrten Signals erhalten wird, wenn die Ausgangssignalfrequenz des digitalen Phasendetektors ein Minimum ist. 5

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung der in Rede stehenden Art auf der Basis des vorgenannten Sachverhaltes anzugeben.

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Eine Schaltungsanordnung zur Durchführung eines derartigen erfindungsgemäßen Verfahrens ist durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 5 gekennzeichnet.

Weiterbildungen sowohl hinsichtlich des erfindungsgemäßen Verfahrens als auch hinsichtlich der erfindungsgemäßen Schaltungsanordnung sind Gegenstand entsprechender Unteransprüche.

Erfindungsgemäß wird also der Phasenstreuungsbetrag durch Überwachung der Schaltfrequenz am Ausgang eines digitalen Phasendetektors festgestellt. Durch Einstellung des Entzerrers zwecks Realisierung einer minimalen Ausgangssignalfrequenz des Phasendetektors wird die Phasenstreuung minimiert.
30

Erfindungsgemäß ergibt sich daraus der spezielle Vorteil, daß die Phasenstreuungsfeststellung nicht von der subjektiven Beurteilung durch eine Bedienungsperson, beispiels-, weise durch die bekannte Beobachtung eines Augenrasters abhängig ist. Weiterhin ist eine automatische Einstellung des Entzerrers hinsichtlich einer minimalen Phasenstreuung möglich.

-X-

36u25

Ein weiterer wesentlicher Vorteil wird erfindungsgemäß dadurch erreicht, daß eine wiederholbare Messung der Phasenstreuung möglich ist. Diese Messung kann zur Beurteilung der Qualität eines Kommunikationssignals oder von Teilen davon, beispielsweise eines Aufzeichnungsund Wiedergabesystems, ausgenutzt werden.

Mit der erfindungsgemäßen Schaltung durchgeführte Tests haben gezeigt, daß bei einer Datenwiedergabe von einem magnetischen Medium im Vergleich zu bekannten Schaltungsanordnungen eine zehnfache Reduzierung der Bitfehlerrate erreicht wird.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßeri Phasenstreuungs-Feststellungsschaltungsanordnung;

Fig. 2 ein detaillierteres Schaltbild eines Teils der Schaltungsanordnung nach Fig. 1;

Fig. 3 ein Blockschaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen Phasenstreuungs-Reduzierungsschaltungsanordnung;

Fig. 4 eine weitere Ausführungsform entsprechend dem Teil nach Fig. 2;

Fig. 5A und 5B aufeinanderfolgende Teile eines detaillierten Schaltbildes entsprechend einem Schaltungsteil nach Fig. 1;
35

ORiGSNAL INSPECTED

44 36Ü2538

^ Pig. 6 ein Beispiel einer Ausgangssignalcharakteristik einer erfindungsgemäßen Phasenstreuungs-Feststellungsschaltungsanordnung in Abhängigkeit von der Entzerrereinstellung; und

Fig. 7 ein Flußdiagramm der Funktionsweise eines Teils

der Schaltungsanordnung nach Fig. 3.

Im folgenden werden für alle Figuren der Zeichnung zur -,Q Erleichterung eines Vergleichs für gleiche Teile gleiche Bezugszeichen verwendet.

Fig. 1 zeigt ein Beispiel eines Teils eines konventionellen magnetischen Aufzeichnungs- und Wiedergabekanals mit einem Wiedergabekopf 20 und einem Vorverstärker 22 unter Verwendung einer erfindungsgemäßen Phasenstreuungs-Feststellungsschaltungsanordnung. Der Wiedergabekopf besitzt in an sich bekannter Weise eine an den Vorverstärker 22 gekoppelte Wiedergabewicklung 21. Der Wiedergabekopf 20

_on erfaßt auf einem magnetischen Medium (nicht dargestellt)

beispielsweise einem Band, einer Scheibe oder einer Trommel aufgezeichnete magnetische Flußmuster. Im vorliegenden Beispiel ist das Signal in Form einer digitalen Datenfolge beispielsweise unter Ausnutzung eines quadra-2j= tischen Miller-Codes oder eines NRZ-Codes aufgezeichnet. Das Ausgangssignal des Wiedergabekopfes 20 wird durch den Vorverstärker 22 verstärkt.

Eine Amplituden- und Phasenentzerrerschaltung 2 4 ist an OQ einen Ausgang 31 des Vorverstärkers 22 angekoppelt. Wie bereits ausgeführt, kompensiert die Schaltung 24 eine nicht-konstante Amplitudencharakteristik und/oder eine nicht-lineare Phasencharakteristik, wie sie einem Aufzeichnungs- und Wiedergabekanal eigen sind, derart, daß q,- sich eine sich im wesentlichen mit der Frequenz nicht ändernde gewünschte Amplitudencharakteristik und eine

;ve ~ - " —τ

vf-

sich im wesentlichen linear mit der Frequenz ändernde gewünschte Phasencharakteristik ergibt. Der Entzerrer 2 kann in an sich bekannter Weise ausgebildet sein. Vorzugsweise wird jedoch ein spannungsgesteuerter Amplitudenentzerrer neuer Ausgestaltung verwendet, welcher beispielsweise in einer gleichzeitig mit der vorliegenden Anmeldung eingereichten Anmeldung der Anmelderin beschrieben ist. Das bevorzugte Ausführungsbeispiel des Entzerrers 24 nach Fig. 1 wird im einzelnen anhand der Fig. 5A und 5B beschrieben.

Das am Ausgang des Entzerrers 24 erhaltene entzerrte Signal ist ein analoges Signal. Die Amplitude dieses Signals wird durch einen Begrenzer 26 begrenzt, um eine digitale Wiedergabedatenfolge entsprechend den aufgezeichneten Daten zu erhalten, wie dies an sich bekannt ist. Das Ausgangssignal des Begrenzers 26 wird über eine Leitung 34 in eine Bit-Synchronisationsschaltung 28 eingespeist. Diese Schaltung 28 ist konventionell ausgebildet und wird in an sich bekannter Weise in Verbindung mit Wiedergabeentzerrern verwendet, um ein internes System-Referenz-Taktsignal zu gewinnen, das mit der wiedergegebenen Datenfolge synchronisiert ist. Speziell erzeugt die Bit-Synchronisationsschaltung 28 ein Referenz-Taktsignal auf einer Leitung 36, das auf das Ausgangssignal des Begrenzers in der Phase festgelegt ist und das generell als Wiedergabetaktsignal bezeichnet wird. Erfindungsgemäß ist an eine Ausgangsleitung 40 eines in der Bit-Synchronisationsschaltung 28 enthaltenen Phasendetektors ein Frequenzdetektor 44 angekoppelt, um die Folgefrequenz von binären Signalsprüngen, die auch als Schaltfrequenz bezeichnet wird, auf der Ausgangsleitung 40 zu überwachen. Wie bereits ausgeführt, entspricht die Folgefrequenz von binären Signalsprüngen auf der Ausgangsleitung 40 des Phasendetektors dem Phasenstreuungsbetrag der entzerrten Wiedergabe" daten auf der Leitung 34.

IS 3cO2üO8

Der Entzerrer 24 kann über Steuereingänge 25, 27 so eingestellt werden, daß eine minimale Folgefrequenz von Signalsprüngen auf der Leitung 40 erhalten wird, wie dies im folgenden noch genauer beschrieben wird. 5

Fig. 2 zeigt ein detaillierteres Schaltbild eines Beispiels der Bit-Synchronisationsschaltung 28 und des Frequenzdetektors 44 nach Fig. 1. Die Bit-Synchronisationsschaltung 28 enthält einen Referenz-Taktsignalgenerator, der vorzugsweise durch einen spannungsgesteuerten Oszillator 30 gebildet ist, dessen Ausgang über die Leitung 36 mit einem digitalen Phasendetektor 32 gekoppelt ist. In der bevorzugten Ausführugnsform wird ein D-Flip-Flop als digitaler Phasendetektor 32 verwendet.

Die Bit-Synchronisationsschaltung 28 arbeitet als an sich bekannte phasenstarre Schleife folgendermaßen. Das entzerrte Digitalsignal vom Begrenzer 26 nach Fig. 1 wird auf der Leitung 34 aufgenommen und in den Takteingang des Flip-Flops 32 eingespeist. Ein D-Eingang des Flip-Flops 32 nimmt über die Leitung 36 ein Ausgangssignal des spannungsgesteuerten Oszillators 30 auf. Das Ausgangssignal am Ausgang des Flip-Flops 32 wird über eine Leitung 42 als Gleichspannungs-Rückkoppelsignal folgendermaßen in einen Steuereingang 41 des spannungsgesteuerten Oszillators 30 eingespeist. An jeder steigenden Flanke der Digitaldaten auf der Leitung 34, welche mit einem Signal hohen Pegels auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 zusammenfällt, entsteht auf der vom Flip-Flop 32 abgehenden Leitung 42 ein Ausgangssignal mit hohem Pegel. Entsprechend entsteht bei jeder steigenden Flanke des Signals auf der Leitung 34, welche mit einem Signal tiefen Pegels auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 zusammenfällt, auf der Leitung 40 ein Ausgangssignal mit tiefem Pegel. Wenn das Rückkoppelsignal auf der Leitung 42 positiv ist, so wird die Frequenz des

OFHGINAL. !N"ΓΖΖΤΠ3

Af 36Ü2508

-rf.

Ausgangssignal des spannungsgesteuerten Oszillators auf der Leitung 36 reduziert, wie dies aus der Wirkungsweise von Bit-Synchronisationsschaltungen an sich bekannt ist. Entsprechend nimmt die Frequenz des Signals auf der Leitung 36 zu, wenn das Signal auf der Leitung 42 negativ ist.

Das resultierende Ausgangssignal auf der Leitung 36 vom spannungsgesteuerten Oszillator 30 ist das vorstehend genannte Wiedergabe-Taktsignal, d.h., ein interner System-Referenztakt, der auf die entzerrte Wiedergabe-Datenfolge auf der Leitung 34 in der "Phase festgelegt ist. In an sich bekannter Weise wird das Wiedergabe-Taktsignal in konventionellen Signalübertragungsschaltungen einschließlieh magnetischer Aufzeichnungs- und Wiedergabeschaltungen dazu verwendet, die wiedergegebenen Digitaldaten derart zurückzugewinnen und neu zu takten, daß sich ein wiedergegebenes Signal entspricht, das im wesentlichen ein Abbild der ursprünglich aufgezeichneten Signalform ist.

Der Erfindung zugrundeliegende Untersuchungen haben gezeigt, daß die durch das Ausgangssignal des Phasendetektors auf der Leitung 40 gegebene Schaltfrequenz proportional zum Phasenstreuungsbetrag des Digitalsignals auf der Leitung 34 ist. In der bevorzugten Ausführungsform entspricht diese Schaltfrequenz der Folgefrequenz von Signalsprüngen des bistabilen Signals am Ausgang 40 des Flip-Flops 32. Gemäß einem Merkmal der Erfindung wird daher die Frequenz des Ausgangssignals auf der Leitung überwacht, um den Phasenstreuungsbetrag in den Daten auf der Leitung 34 festzustellen. Gemäß einem weiteren Merkmal der Erfindung wird der Entzerrer 24 nach Fig. 1 im Sinne der Minimierung dieser überwachten Schaltfrequenz eingestellt, wodurch die Phasenstreuung minimiert wird.

' 3SJ2^:jü8 -yj-

In der bevorzugten Ausführungsform nach Fig. 2 wird ein analoger Frequenzdetektor 44 folgendermaßen zur Überwachung der Schaltfrequenz verwendet. Dieser Frequenzdetektor 44 ist vorzugsweise durch einen Konstantbereichs-Impulsgenerator 48 und einen Integrator 50 gebildet. Ein Differentialvoltmeter ist an einen Ausgang des Integrators 50 angekoppelt. Der Konstantbereichs-Impulsgenerator 48 enthält zwei Transistoren 52, 53, beispielsweise des Typs 2N2222, die derart zusammengeschaltet sind, daß sie wie folgt als Stromschalter wirken. Die Emitter der Transistoren 52, 53 sind über einen Widerstand 55 an eine negative Speisegleichspannung angeschlossen. Der Kollektor des Transistors 52 ist geerdet, während der Kollektor des anderen Transistors 53 an einen Anschluß einer Spule 54 angeschlossen ist, deren anderer Anschluß geerdet ist. Die Basis des Transistors 52 nimmt das oben genannte Ausgangssignal auf der Leitung 40 vom Flip-Flop 32 auf. Die Basis des Transistors 53 ist an eine Speisegleichspannung angekoppelt, die im bezug auf den Logikpegelbereich des Flip-Flops 32 auf einem Mittelpegel liegt. Dieser Mittelpegel steht am Verbindungspunkt zwischen zwei Serienwiderständen 95, 96, die zwischen die Speisegleichspannung und Erde geschaltet sind. Ein Verbindungspunkt 58 zwischen dem Kollektor des Transistors 53 und der Spule 54 ist mit einem Eingang einer Diode 57 verbunden.

Der Konstantbereichs-Impulsgenerator 48 nimmt die Ausgangsimpulse des Flip-Flops 32 auf der Leitung 40 auf. Wenn die Spannung auf der Leitung 40 negativ ist, so ist der Transistor 52 gesperrt, während die Spule 54 durch einen über den Transistor 53 fließenden Strom aufgeladen wird. Ist die Spannung auf der Leitung 40 positiv, so leitet der Transistor 52, während der Transistor 53 gesperrt ist. Die in der Spule 54 gespeicherte Energie wird sodann aufgrund eines Stromflußes über die Diode 57 in den Integrator 50 entladen. Jedesmal, wenn eine Spannungsänderung auf der

46 -■ '36ίΙ2οΌ8

-yf-

Leitung 40 von einem negativen zu einem positiven Wert auftritt, entsteht daher eine positive Spannungsspitze am Verbindungspunkt 58 entsprechend der Entladung der Spule 54. Diese Spannungsspitzen stellen Konstantbereichsimpulse dar. Die Diode 57 richtet das Signal am Verbindungspunkt 58 gleich, so daß lediglich die positiven Spannungsspitzen in den Integrator 50 eingespeist werden.

Der Integrator 50 besitzt einen Serienwiderstand 61, der zwischen einem Parallelwiderstand 60 und einem Parallelkondensator 62 liegt. Die anderen Anschlüsse des Widerstandes 60 und des Kondensators 62 sind geerdet. Der Verbindungspunkt zwischen den Widerständen 60 und 61 liegt an einem Ausgang der Diode 57. Der Integrator 50 nimmt die vorgenannten Konstantbereichs-Ausgangsimpulse über die Diode 57 auf und liefert auf einer Leitung 63 ein Gleichspannungs-Ausgangssignal,dessen Größe proportional zu einem mittleren Bereich dieser Konstantbereichs-Impulse pro Zeiteinheit ist. Da jeder Impuls einen konstanten Bereich besitzt, ist die Amplitude des Ausgangssignals auf der Leitung 63 proportional zur Anzahl des Auftretens dieser Impulse pro Zeiteinheit, d.h., zur Frequenz dieser Impulse, wie dies an sich bekannt ist. Zur Feststellung der Größe des Ausgangssignals des Integrators 50 auf der Leitung 63 dient ein konventionelles Differentialvoltmeter 46, beispielsweise des Typs 825A, der durch die Firma Fluke Manufacturing Company, hergestellt wird. Dieses Voltmeter zeigt eine Spannung entsprechend der Amplitude des Signals auf der Leitung 63 an, die wiederum proportional zur Folgefrequenz der binären Signalsprünge bzw. der Schaltfrequenz am Ausgang 40 des Phasendetektors 32 ist.

In der bevorzugten erfindungsgemäßen Ausführungsform ist die Frequenz des Ausgangssignals auf der Leitung 36 des

OR53SHAL

rf ■ 33ü"2o08

-Yi-

spannungsgesteuerten Oszillators 30, beispielsweise gleich 66 MHz und die Ausgangssignalfreguenz auf der Leitung 40 des Phasendetektors 32 typischerweise 1,3 MHz.

Gemäß der bevorzugten Ausführungsform nach den Fig. 1 und 2 wird das Ausgangssignal des Integrators 50, das der Folgefreguenz von Signalsprüngen des bistabilen Signals auf der Leitung 40 entspricht, durch das Differenzvoltmeter 46 überwacht. Der Entzerrer 24 nach Fig. 1 kann über seine Steuereingänge 25 und 27 so eingestellt werden, daß das überwachte Signal minimiert wird. Wie bereits ausgeführt, entspricht ein Minimalwert des überwachten Signals einer minimalen Phasenstreuung und damit einer minimalen Bit-Fehlerrate der entzerrten Wiedergabe-Datenfolge auf der Leitung 34.

Die vorstehend erläuterte Funktion ist in Fig. 6 in Form eines Diagramms dargestellt, in dem eine Kurve 65 von durch das Differentialvoltmeter 46 nach Fig. 2 überwachten Signalwerten in Abhängigkeit von der Einstellung des Entzerrers 24 nach Fig. 1 dargestellt ist. Ein Punkt A auf der Kurve 65 entspricht der auf dem Voltmeter 46 angezeigten Minimalspannung und damit einer minimalen Phasenstreuung des entzerrten Signals auf der Leitung 34.

Aus den vorstehenden Ausführungen folgt, daß die Bit-Fehlerrate in der bevorzugten Ausführungsform nach den Fig. 1 und 2 durch überwachung der Folgefrequenz von binären Signalsprüngen am Ausgang des Phasendetektors 32 durch den Frequenzdetektor 4 4 und durch entsprechende Einstellung des Entzerrers 24 im Sinne einer minimalen Folgefrequenz minimiert wird. Im bevorzugten Ausführungsbeispiel ergibt sich ein typischer Spannungsbereich zwischen einem Maximalspannungswert B und einem Minimalspannungswert C der Kurve 65 von 10 mV. Ein in den Fig. 5A und 5B dargestell-

ORIGfNAL INSPECTED

4t

tes detailliertes Schaltbild einer Ausführungsform des Entzerrers 24, des Begrenzers 26, der Bit-Synchronisations schaltung 28 und des Frequenzdetektors 44 wird im folgenden beschrieben. In dieser bevorzugten Ausführungsform nach den Fig. 5A und 5B enthält der Entzerrer 24 einen spannungsgesteuerten Kosinus-Amplitudenentzerrer 152 sowie einen einstellbaren Phasenentzerrer 171. Der spannungs gesteuerte Amplitudenentzerrer ist Gegenstand der oben bereits genannten gleichzeitig eingreichten Patentanmeldung der Anmelderin.

Die Schaltungsanordnung nach den Fig. 5A und 5B arbeitet wie folgt. Ein Eingang 31 nach Fig. 5A entsprechend der Leitung 31 nach Fig. 1 nimmt ein Ausgangssignal des Vor-Verstärkers 22 nach Fig. 1 in Form eines Wiedergabesignals eines magnetisch aufgezeichneten Digitalsignals im oben beschriebenen Sinne auf. Das Eingangssignal auf der Leitung 31 wird durch einen konventionellen Pufferverstärker

151 mit Transistoren 156 und 157 gepuffert, um eine kleine Treiberimpedanz für den folgenden Amplitudenentzerrer

152 zu realisieren.

Der spannungsgesteuerte Kosinus-Entzerrer 152 enthält eine Verzögerungsleitung 126 und einen durch Transistoren 136, 137 gebildeten Differenzverstärker 122, wobei die Kollektoren der Transistoren über entsprechende Widerstände 201 und 138 an eine positive Speisespannung angekoppelt sind. Die Kollektoren bilden Differenzausgänge 144, 244 des Entzerrers. Die Emitter der Transistoren 136, 137 sind jeweils über einen Serienwiderstand 139, 140 an einen Anschluß einer Stromquelle 142 angekoppelt. Der andere Anschluß der Stromquelle 142 ist an eine negative Speisegleichspannung angekoppelt. Die Basis des Transistors 136 bildet einen nicht-invertierenden Eingang 124, während die Basis des Transistors 137 einen invertierenden Eingang 134 des Differenzverstärkers 22 bildet.

ORIGINAL INSPECTED

43 " 33J2008 -yl-

Die Stromquelle 1 42 wird in an sich bekannter Weise durch einen Transistor 160 gebildet, dessen Kollektor über entsprechende Widerstände 139, 140 mit den Emittern der Transistoren 136, 137 verbunden ist. Der Emitter des Transistors 160 ist über einen Serienwiderstand 163 mit einer negativen Speisegleichspannung verbunden. Die Basis des Transistors 160 ist über einen durch Serienwiderstände 161 und 162 mit geerdetem Widerstand 161 gebildeten Spannungsteiler mit der genannten Speisespannung verbunden.

Die Verzögerungsleitung 126 ist mit dem nicht-invertierenden Eingang 124 des Differenzverstärkers 122 verbunden. Ein Spannungsteiler, der einen Widerstand 200 in Serie mit einem Potentiometer 132 und einem Widerstand 153 enthält, ist mit dem Eingang der Verzögerungsleitung 126 verbunden. Der invertierende Eingang 134 des Differenzverstärkers 122 ist mit einem einstellbaren Schieber des Potentiometers 132 verbunden.

Parallel zu dem durch den invertierenden Eingang 134 und den Ausgang 144, 244 des Differenzverstärkers 122 gebildeten Signalweg liegt ein spannungsgesteuerter Verstärker 146. Dieser spannungsgesteuerte Verstärker enthält zwei Transistoren 148, 149, deren Emitter über einen Steuertransistor 150 zusammen an einer negativen Speisegleichspannung liegen. Die Basis des Transistors 149 ist mit dem Spannungsteiler 132, 153 verbunden. Die Basis des Transistors 148 ist geerdet. Der Kollektor des Transistors 148 ist mit dem Kollektor des Transistors 136 verbunden.

Der Kollektor des Transistors 149 ist mit dem Kollektor des Transistors 137 verbunden. Die Kollektoren der Transistoren 136, 148 und 137, 149 stellen die vorgenannten Differenzausgänge 144 und 244 des Entzerrers 152 dar. Der Kollektor des Steuertransistors 150 ist mit dem miteinander verbundenen Emitter der Transistoren 148, 149 verbunden während sein Emitter über einen Stromeinsteil-

"' 36Ü2o08

-4-5-

widerstand 151 mit der negativen Speisegleichspannung verbunden ist.

Die Basis des Steuertransistofs 150 bildet einen Steuereingang 25 zur Aufnahme einer Steuerspannung Vc. Durch Änderung dieser in den Steuereingang 25 eingespeisten Steuerspannung Vc ändert sich der Betrag des über die Transistoren 148 und 149 des spannungsgesteuerten Verstärkers 146 fließenden Stroms. Die Verstärkung des Verstärkers 146 wird damit durch die Steuerspannung gesteuert. Die entsprechenden Differenzausgangssignale des Differenz-Verstärkers 122 und des spannungsgesteuerten Verstärkers 146 werden an den Ausgängen 144, 244 des spannungsgesteuerten Amplitudenentzerrers 152 summiert. Das so erhaltene Ausgangssignal des Entzerrers 152 auf den Leitungen 144, 244 besitzt eine variable Anhebung der Frequenzcharakteristik als Funktion der Steuerspannung am Eingang 25. Diese Steuerspannung am Eingang 25 kann von einer entfernten Stelle oder beispielsweise automatisch durch eine Computersteuerung geliefert werden, wie dies im folgenden noch weiter beschrieben wird. Die Transistoren 136, 137 und 148, 149 sind so gewählt, daß die Signalverzögerungen in den entsprechenden Signalwegen über die Transistoren 136, 137 im wesentlichen gleich den durch den Parallelweg über die Transistoren 148 und 149 realisierten Verzögerungen sind. Dadurch wird ein resultierender richtiger Zeittakt der an den Ausgängen 144, 244 entsprechenden summierten Signale erreicht.

in der bevorzugten Ausführung nach Fig. 5A wird die Verzögerungsleitung 126 durch eine Verzögerungsleitung des Typs MDO15Z1OO mit einer Verzögerungszeit von 15 ns gebildet, während die Transistoren 136, 137, 148, 149, 1.50 und 160 vom Typ 2N4259 sind.

OBIQiMAL INSPECTED

i ' 3GC2Ü08 -ye-

Der spannungssteuerbare Einstellbereich der Entzerrerschaltung nach Fig. 5A wird durch Wahl der Werte der Widerstände 200, 132, 151 und 153 eingestellt. Durch Verringerung des Verhältnisses der Widerstandswerte R2/R1, worin R1 den kombinierten Wert der Widerstände 132, 200 und R2 den Wert des Widerstandes 153 bedeuten, oder andererseits durch Verringerung des Wertes R3 des Widerstandes 151 wird der spannungssteuerbare Bereich vergrößert. In den meisten Anwendungsfällen ist es jedoch wünschenswert, diesen Bereich zu begrenzen, um durch den spannungsgesteuerten Verstärker 146 hervorgerufene Harmonischen-Verzerrungen zu vermeiden. Die Begrenzung des spannungssteuerbaren Bereiches verhindert auch eine nachteilige Einstellung des Systems, die zu weit von der richtigen Einstellung weg liegt.

Die durch den Kosinus-Entzerrer 152 realisierte Anhebung kann durch Änderung der Spannung Vc am Steuereingang 25 ferngesteuert werden. Zusätzlich zu dieser Fernsteuerung kann die Anhebung auch manuell durch das Potentiometer 132 gesteuert werden. Beispielsweise kann das Potentiometer 132 im Sinne der Realisierung eines Grobwertes der gewünschten Anhebung eingestellt werden, wobei eine Feinanhebungseinsteilung durch die Steuerspannung am Eingang 25 erfolgt. Der Grobbereich der Anhebungseinstellung kann um eine Größenordnung größer als derjenige der Feineinstellung gewählt werden. Aus den vorstehenden Ausführungen folgt, daß die Verstärkung des spannungsgesteuerten Verstärkers 146 von dem durch den Transistor 150 gelieferten Strom abhängt, der wiederum durch dessen Basisspannung Vc gesteuert wird.

Der vorgenannte Phasenentzerrer 171 ist mit dem Amplitudenentzerrer 152 über die Leitungen 144, 244 verbunden, die jeweils an den Kollektor eines Transistors 136, 137 des

"" " " "'36.0'2GO8

-Γ7-

spannungsgesteuerten Verstärkers 1152 angeschlossen sind, wie dies oben ausgeführt wurde. Der Phasenentzerrer 171 ist an sich bekannter Weise ausgebildet. Die Phasen-Frequenzcharakteristik des Phasenentzerrers wird durch Änderung der Steuerspannung am Eingang 27 eingestellt, wodurch wiederum die Vorspannung und damit die Kapazität von Varaktordioden 204, 205 geändert wird.

Das resultierende hinsichtlich der Amplitude und der Phase entzerrte Ausgangssignal auf einer Leitung 182 des Entzerrers 24 nach Fig. 5A wird in einen Pufferverstärker eingespeist, der durch in Serie geschaltete Transistoren 184, 185 und 186 gebildet ist. Dieser Pufferverstärker stellt eine stabile Impedanz für die Ansteuerung eines Tiefpaßfilters 188 dar.

Das Ausgangssignal des Pufferverstärkers 183 auf einer Leitung 187 wird in das konventionell ausgebildete Tiefpaßfilter 188 eingespeist, das durch eine Anzahl aufeinanderfolgender Filterstufen zur Eliminierung von Frequenzen oberhalb des nutzbaren Signalbereiches aus dem entzerrten Signal dient, wie dies an sich bekannt ist.

Gemäß Fig. 5B wird das so gefilterte Signal vom Tiefpaßfilter 188 über eine Leitung 189 in den konventionell ausgebildeten Begrenzer 26 eingespeist. Dieser Begrenzer 26 enthält einen Differenzverstärker 190 mit einem Eingang zur Aufnahme des entzerrten Signals 189 und einem weiteren an eine vorgegebene Referenzspannung angekoppelten Eingang. Das resultierende amplitudenbegrenzte Signal vom Begrenzer 26 auf der Leitung 3 4 wird in den Takteingang des Flip-Flops 32 eingespeist, wie dies oben anhand von Fig. 2 beschrieben wurde.

Fig. 5B zeigt weiterhin den spannungsgesteuerten Oszillator 30 nach Fig. 2 im einzelnen. Dieser spannungsge-

steuerte Oszillator ist Teil der in den Fig. 2 und 4 dargestellten phasenstarren Schleife 28.

Fig. 3 zeigt ein Beispiel einer erfindungsgemäßen Phasenstreuungs-Reduzierungsschaltungsanordnung, in der eine Steuerschaltung 70 zur optimalen Einstellung des Entzerrers zwecks Realisierung einer minimalen Phasenstreuung verwendet wird. Diese Steuerschaltung 70 wird vorzugsweise durch eine Mikroprozessor-Speicherschaltung gebildet. Sie besitzt einen Eingang, welche über eine Leitung 74 ein Ausgangssignal des Frequenzdetektors 44 aufnimmt. Dieser Frequenzdetektor kann durch eine Analogschaltung, beispielsweise entsprechend der Schaltung 44 nach Fig. 2 gebildet werden. Andererseits kann es sich auch um eine Digitalschaltung nach Art einer Schaltung 71 nach Fig. 4 handeln, die im folgenden noch beschrieben wird. Der digitale Frequenzdetektor 71 nach Fig. 4 nimmt ein Ausgangssignal des vorbeschriebenen Phasendetektors 32 auf der Leitung 40 auf, dessen Schaltfrequenz festzustellen ist.

Dieses Signal auf der Leitung 40 wird in einen Eingang eines UND-Gatters 75 eingespeist. Der andere Eingang dieses UND-Gatters 75 nimmt ein Steuersignal auf einer Leitung 76 auf. Das Steuersignal schaltet das Gatter 75 für ein vorgegebenes Zeitintervall, beispielsweise für 100 ms durch. Während dieses Intervalls laufen die Signalsprünge des bistabilen Signals auf der Leitung 40 zum Ausgang 78 des UND-Gatters 75. Das Signal auf der Leitung 78 wird in einen Digitalzähler 72 eingespeist, der einen Zählwert entsprechend der Gesamtzahl von während des vorgegebenen Zeitintervalls erhaltenen Signalsprüngen entspricht.

Das Ausgangssignal auf parallelen Ausgangsleitungen 74 des Zählers 72 entspricht der Schaltfrequenz des digitalen Phasendetektors 32. Damit entspricht das Signal auf den Leitungen 74 dem Phasenstreuungsbetrag des entzerrten Signals.

36023Ό8

Gemäß Fig. 3 wird das Ausgangssignal des Zählers 72 auf den Leitungen 74 in die Mikroprozessor- und Speicherschaltung 70 eingespeist. Der Zähler 72 wird dann über eine Leitung 80 gemäß Fig. 4 rückgesetzt und kann damit als Funktion eines Steuersignals auf der Leitung 76 für ein weiteres vorgegebenes Intervall eingeschaltet werden. Der vorgenannte Funktionszyklus kann kontinuierlich sein oder sich intermittierend wiederholen.

wird ein analoger Frequenzdetektor 44 verwendet, so kann die Schaltung 70 andererseits bekannte (nicht dargestellte) Analog-Digital-Umsetzer zur an sich bekannten Umsetzung des Analogsignals auf der Leitung 74 in ein Digitalsignal enthalten.

, Da die Charakteristik der Ausgangssignalfrequenz des Phasendetektors 32 von der Entzerrereinstellung keine monotone Funktion ist, wie dies in Fig. 6 dargestellt ist, ist es notwendig, eine Anzahl von Probeneinstellwerten so vorzusehen, daß ein optimaler Einstellwert festgelegt werden kann, der einer minimalen Phasenstreuung entspricht. Dies kann dadurch erreicht werden, das eine Anzahl von diskreten Einstellsignalwerten in Folge in die Steuereingänge 25, 27 des Entzerrers 24 in einem vorgegebenen Bereich von Einstellwerten so eingespeist wird, daß eine gewünschte optimale Einstellung festgelegt werden kann. Dieser optimale Einstellwert entspricht dem Punkt A der Kurve nach Fig. 6, wie dies oben bereits beschrieben wurde.

Ein Beispiel der Funktion der Schaltung nach Fig. 3 wird im folgenden anhand des Flußdiagramms nach Fig. 7 beschrieben. Gemäß einem Block 220 nach Fig. 7 werden vorgegebene Versuchseinstell-Steuerspannungswerte in einem vorgegebenen SteuerSpannungsbereich in der Schaltung gespeichert und aus dieser über die Leitung 25 in den Entzerrer 24 eingespeist. Die Spannung auf der Leitung

ORIGINAL !WSFECTED

3602Ϊ08

wird durch einen Steuereingang eines spannungsgesteuerten Amplitudenentzerrers, beispielsweise des Entzerrers 152 nach Fig. 5A, eingespeist. Das entsprechende Ausgangssignal des Freguenzdetektors 44 bzw. 71 für jeden Steuerspannungswert auf der Leitung 25 wird festgestellt und der festgestellte Wert über die Leitung 74 geführt und in einem Speicher der Mikroprozessor- und Speicherschaltung 70 gespeichert. Gemäß einem Block 221 des Flußdiagramms werden die gespeicherten Ausgangssignalwerte mit jedem anderem Wert verglichen und es wird ein minimaler gespeicherter Wert gefunden. Wird entsprechend dem Punkt A der Kurve 65 nach Fig. 6 ein gültiger minimaler gespeicherter Wert gemäß einem Block 222 des Flußdiagramms gefunden, so wird dann ein dem gültigen minimalen gespeicherten Wert entsprechender optimaler Steuerspannungswert über die Leitung 25 zur Einstellung in den Entzerrer 24 eingespeist. Wird ein derartiger gültiger Minimalwert nicht gefunden, so wird die vorgenannte Funktionn für einen anderen Satz von Steuerspannungswerten Vc in einem anderen Bereich gemaß einem Block 223 wiederholt, bis der gültige Minimalwert bestimmt ist.

Der Mikroprozessor ist in an sich bekannter Weise vorzugsweise so programmiert, daß die vorstehend beschriebene Funktion durchgeführt wird. Nach Festlegung eines optimalen Wertes für die Entzerrereinstellung setzt der Mikroprozessor den Entzerrer 24 über den Steuereingang 25 gemäß einem Block 224 nach Fig. 7 auf diesen Optimalwert.

Für den Fall, daß der Entzerrer mehr als einen Steuereingang, beispielsweise auch den Steuereingang 27 nach Fig. entsprechend dem Steuereingang des Phasenentzerrers 171 besitzt, wird die vorgenannte Funktion für jeden zusätzlichen Steuereingang gemäß einem Block 225 wiederholt.

'ßl!J

-M-

Aus den vorstehenden Ausführungen folgt, daß der Mikroprozessor bei der Ausführungsform nach Fig. 3 so programmiert ist, daß ein optimaler Steuersignalwert zur Einstellung des Entzerrers zwecks Realisierung eines minimalen Phasenstreuungswertes festgestellt wird. Der Entzerrer wird durch den Mikroprozessor sodann automatisch auf diesen festgestellten Wert eingestellt.

Die Steuerschaltung 70 nach Fig. 3 kann auch entfallen, wie dies bei den Ausführungsformen nach Fig. 1 oder 2 der Fall ist, wobei das Ausgangssignal des digitalen Frequenzdetektors 71 mittels einer visuellen oder hörbaren Anzeige überwacht werden kann. Der Entzerrer 24 kann dann über die Eingänge 25, 27 manuell eingestellt werden, wie dies oben anhand von Fig. 1 beschrieben wurde.

JNSPECTEiJ

Claims

Verfahren und Schaltungsanordnung zur Feststellung einer Phasenstreuung in einem Digitalsignal

Patentansprüche

Verfahren zur Feststellung einer Phasenstreuung in einem Digitalsignal, das über einen Kanal mit einer nichtkonstanten Amplitudencharakteristik und/oder einer nichtlinearen Phasencharakteristik übertragen wird, dadurch gekennzeichnet , daß das übertragene Signal zur Kompensation der Charakteristik des Kanals entzerrt wird,

eine Phasendifferenz zwischen einem mit dem entzerrten Signal synchronisierten Referenz-Taktsignal und dem entzerrten Signal festgestellt, ein bistabiles Steuersignal entsprechend einer Polarität der Phasendifferenz erzeugt und dieses bistabile Steuersignal als Gleichspannungssignal zur Steuerung der Frequenz des Referenz-Taktsignals verwendet wird

und die Signalsprung-Folgefrequenz des bistabilen Signals zwecks Überwachung des Phasenstreuungsbetrages überwacht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

daß zur Änderung einer der Kompensation der Charakteristik des Kanals dienenden Entzerrercharakteristik zwecks Minimierung der Signalsprung-Folgefrequenz des bistabilen Signals ein variables Steuersignal verwendet wird.
3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß zur Änderung der Entzerrercharakteristik variable Steuersignalwerte verwendet werden und die als Funktion der Steuersignalwerte erhaltene Signalsprung-Folgefrequenz überwacht wird, und daß ein optimaler Steuersignalwert ausgewählt wird, der einer minimalen überwachten Signalsprung-Folgefrequenz entspricht, und der optimale Steuersignalwert zur Einstellung der Entzerrercharakteristik verwendet wird.

_t
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch

gekennzeichnet, daß für die Anwendung der Steuersignalwerte diese sowie die als Funktion dieser Werte erhaltenen Signalsprung-Folgefrequenzen gespeichert werden, und daß für die Auswahl eines optimalen Steuersignalwertes die gespeicherten Signalsprung-Folgefrequenzen verglichen werden und der optimale Steuersignalwert entsprechend einer minimalen gespeicherten Signalsprung-Folgefrequenz ausgewählt wird.
5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch

eine Entzerrerschaltung (24) mit einem ein übertragenes Signal aufnehmenden Eingang, die eine der Kanalcharakteristik korrespondierende Charakteristik zur Erzeugung eines entzerrten Signals besitzt, eine phasenstarre Schleife zur Erzeugung eines mit dem entzerrten Signal synchronen Referenzsignals, welche

ORIGINAL INSPECTED

3 3 Γ 2 5 O 8 '<

einen an einem Ausgang ein Referenz-Taktsignal liefernden Taktsignalgenerator (30) und einen Phasendetektor (32) mit einem das Referenz-Taktsignal aufnehmenden ersten Eingang und einem das entzerrte Signal aufnehmenden zweiten Eingang, der an einem Ausgang ein bistabiles Ausgangssignal entsprechend einer Phasendifferenz zwischen seinen Eingangssignalen liefert und mit dem Ausgang zur Regelung der Frequenz des Referenz-Taktsignals an einen Steuereingang des Taktsignalgenerators (30) angekoppelt ist, und einen an den Ausgang des Phasendetektors (32) angekoppelten Frequenzdetektor (44; 71) zur Überwachung einer Signalsprung-Folgefrequenz des bistabilen Ausgangssignals .
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Entzerrerschaltung (24) zur Einstel- .* lung ihrer Amplituden- oder Phasencharakteristik _t

einen ein Steuersignal aufnehmenden Steuereingang aufweist, und daß eine Steueranordnung (70) vorgesehen ist, die·einen ein Ausgangssignal des Frequenzdetektors (44; 71) aufnehmenden Eingang und einen an den Steuereingang der Entzerrerschaltung (24) angekoppelten Ausgang aufweist und die einen optimalen Steuersignalwert entsprechend, einen minimalen Eingangssignalwert des Frequenzdetektors (44; 71) feststellt und den optimalen Wert in den Steuereingang der Entzerrerschaltung (24) einspeist.
7. Schaltungsanordnung nach Anspruch 5 und 6, dadurch gekennzeichnet, daß die Steueranordnung (70) eine programmierbare Mikroprozessor- und Speicheranordnung ist.
8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Frequenzdetektor (44)

ORIGINAL JKSPHCt=D "

-A-

^ einen Konstantbereichs-Impulsgenerator (48) mit einem an den Ausgang des Phasendetektors (32) angekoppelten Eingang zur Erzeugung von Konstantbereichsimpulsen entsprechend den Signalsprüngen am Phasendetektor (32) und einen die Konstantbereichsimpulse an einem Eingang aufnehmenden Integrator (50) aufweist, der ein zur Frequenz der Konstantbereichsimpulse proportionales Ausgangssignal liefert.

ig
9. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Frequenzdetektor (71) ein Gatter (75) und einen Zähler (72) enthält, daß das Gatter (75) einen das bistabile Signal des Phasendetektors (32) aufnehmenden ersten Eingang, einen ein

,c Steuersignal aufnehmenden zweiten Eingang und einen an einen Eingang des Zählers (72) angekoppelten Ausgang aufweist, und daß das Gatter (75) das bistabile Ausgangssignal als Funktion eines in den Steuereingang eingespeisten Steuersignals in den Zähler (72 eingibt.
10. Schaltungsanordnung nach einem der Ansprüche 5 bis 9,

dadurch gekennzeichnet, daß das in den Steuereingang der Entzerrerschaltung (24) eingespeiste Steuersignal zur Einstellung der Amplituden- oder Phasencharakteristik der Realisierung einer minimalen Signalsprung-Folgefrequenz des durch den Frequenzdetektor (44; 71) überwachten bistabilen Signals dient.
11. Schaltungsanordnung nach einem der Ansprüche 5 bis 10, oQ dadurch gekennzeichnet, daß die Entzerrerschaltung

(24) einen den Steuereingang aufweisenden spannungsgesteuerten Verstärker (152) enthält, und daß das Steuersignal zur Einstellung einer Verstärkung des spannungsgesteuerten Verstärkers (152) zwecks Eingc stellung der durch die Entzerrerschaltung (24) realisierten Amplitudencharakteristik dient.

3802508
12. Schaltungsanordnung nach einem der Ansprüche 5 bis 11, dadurch geknenzeichnet, daß die Steueranordnung (70) zur Feststellung des optimalen Steuersignalwertes entsprechend dem Minimalsignalwert vom Frequenzdetektor (44; 71) Steuersignalwerte in den Steuereingang der Entzerrerschaltung (24) einspeist.
13. Schaltungsanordnung nach einem der Ansprüche 5 bis 12, dadurch gekennzeichnet, daß die Steueranordnung (70) Steuersignalwerte in den Steuereingang der Entzerrerschaltung (24) einspeist und entsprechende vom Frequenzdetektor (44; 71) als Funktion der Steuersignalwerte aufgenommene Ausgangsignalwerte feststellt und speichert und daß die Steueranordnung (70) einen optimalen Steuersignalwert entsprechend einem minimalen Ausgangssignalwert des Frequenzdetektors (44; 71) feststellt und diesen optimalen Steuersignalwert in den Steuereingang der Entzerrerschaltung (24) einspeist.
14. Anordnung nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, daß die Steueranordnung (70) eine programmierbare Mikroprozessor- und Speicherschaltung ist.