DE3587765T2 - Einrichtung zum Speichern von multi-bit Bildelementdaten. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich generell auf eine Einrichtung zum Speichern von Multibit-Bildelementdaten, insbesondere auf Digitalschaltungen zur Steuerung von Kathodenstrahlröhren (CRT)-Anzeigen und Schaltungen für Bitabbildungs-Multibit-Bitelementanzeigen.
• In einem typischen Bitabbildungs-Schwarz/Weiß-CRT-Steuersystem ist die CRT-Anzeige in eine Matrix von Bildelementen unterteilt, wobei jedes Bildelement nach Bedarf zur Erzeugung des gewünschten Bildes auf dem CRT-Schirm beleuchtet werden kann. Jedes Bildelement entspricht einem an einer speziellen Adresse in einem Speicher mit wahlfreiem Zugriff gespeicherten speziellen Bit, wobei das Bildelement in Abhängigkeit davon beleuchtet wird, ob das zugeordnete Bit hoch oder tief liegt. In einem Wörter mit 16 Bit aufweisenden Speicher kann in jedem Speicherplatz sich auf den Zustand von bis zu 16 Bildelementen beziehende Information gespeichert werden.
• In einem Bitabbildungs-Farbanzeigesystem kann jedes Bild mehrere gewöhnlich schwarz und weiß einschließende Farben annehmen, wozu zur Beschreibung des Farbzustandes jedes Bildelementes mehr als ein Bit erforderlich ist. Beispielsweise kann in einem Abbildungssystem mit vier Bit jedes Bildelement in bis zu 16 unterschiedlichen Farben angezeigt werden, da 16 mögliche Kombination der das Bildelement beschreibenden vier Bit vorhanden sind. Es sind zwei Verfahren zur Speicherung von Multibit-Bildelementdaten verwendet worden. In einem ersten Verfahren werden alle Bildelementbits im gleichen Speicherwort gespeichert, so daß beispielsweise ein Wort mit 16 Bit an einem speziellen Speicherplatz die zur Beschreibung von vier Bildelementen mit vier Bit erforderlichen Bits speichern kann. Im Gegensatz zu sechzehn Bildelementen in einem einzigen Bit pro Bildelementsystem kann daher in einem einzigen Lese- oder Schreibzyklus auf vier Bildelemente mit vier Bit zugegriffen werden oder es können die vier Bildelemente mit vier Bit geändert werden.
• In einem zweiten Verfahren wird jedes Bit eines Multibit- Bildelementes in einem gesonderten Speicherfeld (bzw. einer Speicher-"Ebene") gespeichert, so daß in einem System mit n Bit pro Bitelement n "übereinanderliegende" Speicherfelder ("Ebenen") vorhanden sind, die jeweils mit einem einzigen Bit pro Bildelement/Speicherfeld identisch sind. Bei dieser Ausgestaltung werden bei Annahme von Wörtern mit 16 Bit und Bildelementen mit vier Bit die Daten für ein einziges Bildelement in vier gesonderten Speicherplätzen gespeichert, wobei zur Festlegung oder Änderung der Farbe jedes Bildelementes vier Lese- oder Schreibzyklen erforderlich sind, obwohl während der vier Zyklen auf sechzehn Bildelemente zugegriffen wird.
• Diese Multibitabbildungs-Anzeigeverfahren bringen generell größere Anzeigeaktualisierungszeiten mit sich und erfordern längere Verarbeitungszeiten als Anzeigesysteme mit einem einzigen Bit pro Bildelement, was durch die größere Zahl von Bits pro Bildelement bedingt ist, die zwischen einem Prozessor und einem Speicherfeld geführt und während logischer Operationen durch den Prozessor verarbeitet werden müssen. Bei Verwendung dieser Verfahren dauert die Aktualisierung einer Anzeige mit vier Bit pro Bildelement etwa viermal länger als die Aktualisierung einer Anzeige mit einem einzigen Bit pro Bildelement. Die Anzeige wird typischerweise durch sukzessives Einschreiben der Bildelementdaten in jede Ebene aktualisiert, so daß sich der Schirm während jeder Aktualisierung mehrmals ändert. Die Zwischenschritte können den Aktualisierungszyklus für einen Betrachter länger als eine Aktualisierung in einem einzigen Schritt erscheinen lassen, selbst wenn die Aktualisierung in einem einzigen Schritt so lange dauert wie eine Aktualisierung in vier Schritten. Auch muß der steuernde Prozessor die Farben aller anderen Bildelemente mit sich das gleiche Wort im Speicher teilenden Daten immer dann feststellen, wenn der Zustand jedes Bildelementes geändert werden soll. Der Prozessor muß weiterhin auch alle gespeicherten Bildelementdaten lesen und eine Folge von logischen Operationen durchführen, um festzulegen, welche Bildelemente ein spezielles Bildmuster besitzen, was beispielsweise der Fall ist, wenn Bildelemente einer speziellen Farbe in einer Bitabbildungs-Farbanzeige gesucht werden.
• Aus der EP-A-106 121 ist eine Video-RAM-Schreibsteuereinrichtung zur Verwendung in einer Graphikanzeige bekannt. Die Einrichtung umfaßt eine Video-RAM-Speicherung von Daten mit einem Bit pro Bildelement eines Bildelementrasters. Die Daten mit einem Bit von acht Bildelementen, welche in Rasterabtastrichtung kontinuierlich sind, entsprechen einem Speicherplatz des RAM für gleichzeitigen Zugriff. Um einen Zugriff auf ein einziges Bildelement zu ermöglichen, sind zusätzliche Bit-maskierte Musterdaten vorgesehen, welche jedem dem Speicherplatz zugeordneten Bildelement zugeordnete Bits besitzen. Den Speicherplatz festlegende Adreßsignale und ein Bildelementdatenmuster der den Speicherplatz zugeordneten Bildelemente festlegende Bit-maskierte Daten ermöglichen das selektive Einschreiben von Daten in willkürliche Bits durch die Einrichtung.
• Es ist Aufgabe der vorliegenden Erfindung, eine Einrichtung zur Speicherung von Multibit-Bildelementdaten zu schaffen, die eine schnelle Aktualisierung von Multibit-Bildelementdaten ermöglicht.
• Die Erfindung ist durch eine Einrichtung zur Speicherung von Multibit-Bildelementdaten gemäß den Merkmalen des Anspruchs 1 gekennzeichnet.
• Gemäß einem Aspekt der Erfindung erfolgt eine Bildelementabbildung beispielsweise einer Anzeige von Bildelementen mit vier Bit auf ein Speicherfeld, das Wörter mit 64 Bit an jeder Speicheradresse besitzt, wobei die Ausgestaltung so getroffen ist, daß jedem Speicherwort sechzehn Bildelemente mit vier Bit zugeordnet sind und das Feld einen Dateneingang, einen Schreibfreigabeeingang sowie einen Datenausgang für jedes Bit eines gegenwärtig adressierten Speicherwortes mit 64 Bit besitzt. Um ein Bit in das Speicherfeld einzuschreiben, wird es auf eine entsprechende Dateneingangsleitung gegeben, ein entsprechender Schreibfreigabeeingang durch eine zugeordnete Schreibfreigabeleitung erregt und das Speicherfeld schließlich durch ein Schreibsignal von einer selektiv adressierten Speichersteuerung getastet.
• Gemäß einem weiteren Aspekt der Erfindung ist ein Datendehnungsmechanismus vorgesehen, wodurch jede Leitung in einem Datenbus mit beispielsweise 16 Bit von einem Prozessor parallel zu entsprechenden Schreibfreigabeeingängen der 16 Bildelemente mit vier Bit geführt ist. Jeder Ausgang eines Registers mit vier Bit, des "Schreib"-Registers, ist parallel mit allen sechzehn Dateneingangsanschlüssen verbunden, welche entsprechenden Bits jedes Bildelementes eines gegenwärtig adressierten Wortes zugeordnet sind. Damit werden während eines Schreibzyklus die Daten mit vier Bit im Schreibregister auf jedes Bildelement an der gegenwärtigen Speicheradresse geschrieben, deren entsprechende Schreibfreigaben durch ein Bit auf den Datenbus erregt worden sind.
• Bezeichnet ein Bildelementcode mit vier Bit eine auf einer Kathodenstrahlröhre anzuzeigende Farbe, so kann jeweils eine Farbe der Anzeige aktualisiert werden. Der Prozessor speichert einen die ausgewählte Farbe repräsentierenden Code mit vier Bit im Schreibregister und bringt dann ein Wort mit 16 Bit auf den Datenbus, wobei jedes hochliegende Bit im Datenwort ein in die ausgewählte Farbe zu änderndes Bildelement und jedes tiefliegende Bit im Datenwort ein unverändert bleibendes Bildelement repräsentiert. Sodann wird die passende Speicheradresse auf den Adreßbus gebracht und der Speicher getastet, wodurch der Code mit vier Bit im Schreibregister in die ausgewählten Bildelemente an der ausgewählten Adresse eingeschrieben wird. Somit können in einem einzigen Schreibzyklus bis zu sechzehn Bildelemente geschrieben werden, wobei der Prozessor zur Steuerung des Zustandes jedes Bildelementes lediglich ein Datenbit ausnutzt. Da ein tiefliegendes Bit auf der Datenleitung während der Schreibtastung ein entsprechendes Bildelement unverändert läßt, ist es weiterhin nicht notwendig, daß der Prozessor die ungeänderten Bildelementdaten liest und sodann neu schreibt, wenn der Wert anderer Bildelemente an der gleichen Speicheradresse geändert wird.
• Gemäß einem weitergehenden Aspekt der Erfindung ist ein Datenverdichtungsmechanismus vorgesehen, wodurch die beispielsweise 64 Datenausgangsleitungen des Speicherfeldes in sechzehn Sätze von vier Leitungen gruppiert werden, so daß jede Leitung eines Satzes eines der vier Bits eines gegebenen Bildelementes führt. Jeder Satz von vier Datenleitungen ist an eine zugehörige Auswerteschaltung geführt, welche festlegt, ob der Bildelementwert in durch den Prozessor gesetzte Grenzen fällt und ein einziges Ausgangsbit erzeugt, das die Ergebnisse der Auswertung anzeigt. Die sechzehn Ausgangssignale mit einem einzigen Bit der sechzehn Auswerteschaltungen werden über den Datenbus mit 16 Bit auf den Prozessor übertragen.
• Diese Aspekte der Erfindung sind insbesondere in Verbindung mit einer Software zweckmäßig, die zur Farbanzeigesteuerung eine Überlagerungslösung ausnutzt, wobei lediglich jeweils eine Farbe verarbeitet und die Anzeige mit jeweils einer Farbe aktualisiert wird. Die Erfindung erlaubt Speicherlese- und Schreib- und Verarbeitungsoperationen unter Verwendung lediglich eines Bits pro Bildelement, wobei eine Farbauflösung mit vier Bit erhalten bleibt, so daß Speicheraktualisierungen und Geschwindigkeiten möglich werden, die denjenigen von Bitabbildungs-Schwarz/Weiß-Anzeigesystemen nahekommen.
• Gemäß einem weiteren Aspekt der Erfindung können die Bildelementbits vor der Auswertung maskiert werden, wodurch die Auswerteschaltung so ausgebildet werden kann, daß beim Auftreten jedes Satzes von Bildelementwerten ein Ausgangsbit erzeugt wird. Die Schreibfreigaben können ebenfalls maskiert werden, so daß ausgewählte Bits eines derartigen Bildelementes unabhängig von den Daten auf den Datenbus nicht überschrieben zu werden brauchen. Dieser Aspekt der Erfindung ist insbesondere in Anwendungsfällen zweckmäßig, in denen die Anzeige als durch sich überlagernde "Flächen" gebildet gedacht werden kann, wobei jedes Bit eines Bildelementes mit vier Bit ein "Bildelement" einer Fläche repräsentiert, da damit ein schnelles Lesen und Abwandeln der Anzeige auf Flächenbasis durch den Prozessor möglich ist.
• Gemäß einer weiteren Ausgestaltung der Erfindung können Mittel vorgesehen werden, um ein direktes Lesen und Schreiben von Multibit-Bildelementdaten durch den Prozessor zu ermöglichen, wobei der Verdichtungs- und Dehnungsmechanismus umgangen wird, wenn der Prozessor einen Zugriff auf Multibit-Bitelementinformation fordert. Dieser Umgehungsmechanismus bricht die Multibit-Bildelementinformation nach bedarf auf, wie dies zur Anpassung an die Anzahl der Bits im Mikroprozessorbus erforderlich ist.
• Die Erfindung sieht also eine neue und verbesserte Einrichtung zur Speicherung von Multibit-Bildelementdaten vor, in der die Bildelementdaten schnell gelesen und überschrieben werden können.
• Die Erfindung sieht weiterhin eine neue und verbesserte Einrichtung zur Speicherung von Multibit-Bildelementdaten mit einem Datenverdichtungsmechanismus vor, so daß ein Prozessor unabhängig von der Anzahl von Bits pro im Speicher gespeicherten Bildelementen lediglich mit einem Bit arbeiten und darüber hinaus einen Multibit-Bildelementwert im Speicher ablegen kann, während lediglich ein einziges Bit pro Bildelement über den Datenbus gegeben wird. Die Erfindung sieht Mittel zur Umgehung der Datendehnungs- und Verdichtungsmechanismen vor, so daß der Prozessor datenwortweise schreiben und lesen und Mittel umfassen kann, um immer dann ein Ausgangsbit zu erzeugen, wenn gespeicherte Bildelementdaten ausgewählte Kriterien erfüllen.
• Der Gegenstand vorliegender Erfindung ist am Schluß dieser Patentschrift speziell herausgestellt und eigens beansprucht. Sowohl der Aufbau als auch die Wirkungsweise werden zusammen mit weiteren Vorteilen und Merkmalen am besten aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlich, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen.
• In den Zeichnungen ist:
• Fig. 1 ein Blockschaltbild einer Einrichtung gemäß der Erfindung,
• Fig. 2 ein die Datenauswerteschaltung nach Fig. 1 im einzelnen zeigendes Blockschaltbild,
• Fig. 3 ein die Maskierungsschaltung nach Fig. 1 im einzelnen zeigendes Blockschaltbild, und
• Fig. 4 eine Darstellung einer Decodierungsschaltung.
• Eine in Fig. 1 als Blockschaltbild dargestellte Einrichtung zur Speicherung von Multibit-Bildelementdaten dient zur Speicherung von 16 Bildelementen mit vier Bit in einem Wort mit 64 Bit an einem Speicherplatz eines Speicherfeldes 10, das einen Dateneingang, einen Schreibfreigabe (WE)-Eingang und einen Datenausgang für jedes Bit eines gegenwärtig durch eine Speichersteuerung 12 adressierten Speicherwortes mit 64 Bit besitzt. Um ein Bit in das Speicherfeld 10 einzuschreiben, wird es auf eine entsprechende Dateneingangsleitung 16 gegeben, ein entsprechender Schreibfreigabeeingang 16 durch eine zugehörige Schreibfreigabeleitung 17 erregt, die Speicheradresse auf einen Adreßbus 18 gegeben, passende Adreßsignale durch die Speichersteuerung 12 auf Speichersteuerleitungen 20 gegeben und schließlich das Speicherfeld 10 durch ein Schreibsignal von der Speichersteuerung 12 über eine Schreibtastleitung 22 getastet.
• Das Bitabbildungssystem gemäß vorliegender Erfindung ermöglicht das Auslesen und Einschreiben von Bildelementdaten in ein bzw. aus einem Speicherfeld 10 durch einen Prozessor (nicht dargestellt) in zwei Betriebsarten: einer "Bildelement"-Betriebsart oder einer "Daten"-Betriebsart. In der Datenbetriebsart kann der Prozessor während eines Schreib- (oder Lese)-Zyklus vier ausgewählte Bildelemente aus jedem (oder in jeden) adressierten Speicherplatz auslesen (oder einschreiben). Im Bildelementbetrieb kann der Prozessor während jedes Lesezyklus festlegen, welches der sechzehn Bildelemente in jeder Speicheradresse mit ausgewählten Bitmustern übereinstimmt, und während jedes Schreibzyklus ausgewählte Bildelemente zur Anpassung an ein ausgewähltes Bitmuster an einer ausgewählten Speicheradresse einschreiben.
• Zur Realisierung des Schreibmerkmals des Bildelementbetriebs ist ein Datendehnungsmechanismus vorgesehen, wodurch jede Leitung in einen Datenbus 24 mit sechzehn Bit über eine Maskierungsschaltung 27 und einen Schreibfreigabemultiplexer 26 parallel auf Schreibfreigabeeingänge WE des Speicherfeldes 10 geführt wird, wenn durch ein Signal auf einer Betriebsartsteuerleitung 32 auf einen Bildelementbetriebzustand geschaltet wird. Die Maskierungsschaltung 27 wird nachfolgend genauer beschrieben. Jede Ausgangsleitung eines Schreib"-Registers 28 mit vier Bit ist parallel mit den entsprechenden Dateneingangsanschlüssen der gegenwärtig durch Dateneingangsmultiplexmittel 30 adressierten Bildelemente verbunden, wenn auch durch ein Signal auf der Betriebsartsteuerleitung 32 auf einen Bildelementbetriebszustand geschaltet wird (Die Steuerleitung 32 kann einen Teil von nicht anderweitig zur Adressierung des Speicherfeldes 10 verwendeten Adreßleitungen 18 umfassen). Somit werden während eines Bildelementbetrieb-Schreibzyklus die vier Datenbits im Schreibregister 28 an der gegenwärtigen Speicheradresse, deren entsprechender Schreibfreigabeeingang durch ein Bit auf den Datenbus 24 erregt worden ist, auf jedes Bildelement geschrieben.
• Unter der Annahme, daß Bildelementdaten die Farbe eines Bildelementes repräsentieren, kann die Anzeige in Form jeweils einer Farbe aktualisiert werden. Der Prozessor speichert im Schreibregister 28 einen die ausgewählte Farbe repräsentierenden Code mit vier Bit und gibt sodann mit jedem hochliegenden Bit im Datenwort, das ein auf die ausgewählte Farbe zu änderndes Bildelement repräsentiert, und mit jedem tiefliegenden Bit in dem ein nicht zu veränderndes Bildelement repräsentierenden Datenwort ein Wort mit sechzehn Bit auf den Datenbus 24. Sodann wird die geeignete Speicheradresse auf den Adreßbus 18 gegeben und der Speicher durch die Speichersteuerung 12 getastet, wodurch der Code mit vier Bit im Schreibregister 28 die den ausgewählten Bildelementen an der ausgewählten Adresse entsprechenden Bildelementdaten ersetzt. Somit können bis zu 16 Bildelemente mit vier Bit in einem einzigen Schreibzyklus geändert werden, wobei der Prozessor zur Steuerung des Zustandes jedes Bildelementes lediglich ein Datenbit ausnutzt. Da ein tiefliegendes Bit auf der Datenleitung bewirkt, daß ein entsprechendes Bildelement während einer Schreibtastung unverändert bleibt, ist es darüber hinaus nicht erforderlich, daß der Prozessor bei Änderung des Wertes von anderen Bildelementen an der gleichen Speicheradresse die unveränderten Bilddaten liest und sodann neu schreibt.
• Um das Lesemerkmal des Bildelementbetriebs zu realisieren, ist ein Datendehnungsmechanismus vorgesehen, in dem die 64 Datenausgangsleitungen 34 des Speicherfeldes in sechzehn Sätze von vier Leitung gruppiert werden, so daß jede Leitung eines Satzes eines der vier Bit eines Bildelementes an der gegenwärtigen Speicheradresse führt. Jeder Satz von vier Datenleitungen ist auf eine zugeordnete Maskierungsschaltung 36 geführt, welche so ausgebildet sein kann, daß die vier Datenbits zu einer zugehörigen Auswerteschaltung 38 übertragen werden. Der Zweck der Maskierungsschaltung 36 wird nachfolgend ebenfalls noch genauer beschrieben.
• Jede der sechzehn Auswerteschaltungen 38 legt fest, ob der Wert der eingegebenen Bildelementdaten in durch den Prozessor gesetzte Grenzen fällt. Die obere Grenze (mit der Variablen H bezeichnet) wird in einem H-Grenzregister 42 gespeichert, während die untere Grenze (L) in einem L-Grenzregister 44 gespeichert wird. Jede Auswerteschaltung erzeugt ein einziges Ausgangsbit, das die Ergebnisse der Auswertung anzeigt. Die sechzehn Einzelausgangsbits der sechzehn Auswerteschaltungen werden über einen Betriebsartmultiplexer 46 auf einen Datenpuffer 48 übertragen, wenn durch ein Signal auf der Steuerleitung 32 eine Schaltung auf die Bildelementbetriebsart erfolgt. Der Puffer 48 bringt die Auswertedaten auf den Datenbus 24, wenn er während eines Lesezyklus durch die Speichersteuerung 12 freigegeben wird.
• Die in Fig. 2 im einzelnen dargestellte Auswerteschaltung 38 enthält ein Paar von Komparatoren 62 und 64 mit vier Bit, die jeweils Eingänge A und B für vier Bit besitzen und jeweils ein Ausgangssignal mit einem einzigen Bit erzeugen, wenn der Wert des A-Eingangssignals den Wert des B-Eingangssignals übersteigt. Die Daten im H-Grenzregister 42 werden auf den A-Eingang des Komparators 62 gegeben, während die Daten im L-Grenzregister 44 auf den B-Eingang des Registers 64 gegeben werden. Die Bildelementdaten von der Maskierungsschaltung 36 werden auf den A-Eingang des Komparators 62 und den B-Eingang des Komparators 64 gegeben. Die Ausgangssignale der Komparatoren 62 und 64 werden durch ein UND-Gatter 66 zur Erzeugung einer verdichteten Darstellung mit einem einzigen Bit des Bildelementes summiert, wenn der Wert der eingegebenen Bildelementdaten zwischen den Werten der im Register 42 und 44 gespeicherten Daten liegt.
• Die Maskierungsschaltungen 27 und 36 sind identisch und im einzelnen im Blockschaltbild nach Fig. 3 dargestellt. Jede Maskierungsschaltung umfaßt sechzehn Gruppen von vier UND- Gattern (54, 56, 58 und 60), wobei jede Gruppe von UND- Gatter einem Bildelement eines gegenwärtig adressierten Wortes mit sechzehn Bildelementen entspricht. Ein jedem Bit eines Bildelementes zugeordnetes Datenbit wird in einen Eingang eines entsprechenden UND-Gatters eingegeben. Die Maskierungsschaltung 40 speichert einen Code mit vier Bit, der vorher durch einen Steuerprozessor geladen wird, und besitzt eine jedem der vier gespeicherten Datenbits zugeordnete Datenausgangsleitung. Jede Datenausgangsleitung des Registers 40 ist parallel mit einem UND-Gatter jeder Gruppe von vier UND-Gattern in jeder der sechzehn Maskierungsschaltungen 27 und mit einem UND-Gatter jeder Gruppe von sechzehn Maskierungsschaltungen 36 verbunden. Wenn jedes der vier Bit im Register 40 sich im logischen Zustand "1" befindet, so sind die Ausgangsdaten der UND-Gatter 54, 56, 80 und 60 gleich ihren entsprechenden Bildelement-Eingangsdaten. Ist eines der im Register 40 gespeicherten Bits gleich einer logischen "0", so ist das Ausgangssignal des entsprechenden UND-Gatters unabhängig vom entsprechenden Bildelement-Dateneingangssignal gleich 0.
• Durch selektives Laden von 0'en in eine oder mehrere der vier Bitspeicherstellen der Maskierungsschaltungen 40 mit in die verbleibenden Bits geladenen 1en können entsprechende Bits jedes gegenwärtig adressierten Bildelementes "maskiert" werden, so daß diese Bits während einer Speicherschreiboperation unabhängig von den Daten auf den Datenbus 24 ungeändert bleiben, weil entsprechende Schreibfreigabeeingänge nicht aktiviert sind. Durch selektives Laden von 0en in eine oder mehrere der vier Zellen des Registers 40 können in gleichartiger Weise entsprechende Bits jedes gegenwärtig adressierten Bildelementes während einer Leseoperation maskiert werden, so daß diese Bits unabhängig vom Zustand der durch die Maskierungsschaltung 36 vom Speicherfeld 10 während eines Lesezyklus empfangenen Bildelement-Bitdaten als 0en auf die Auswerteschaltung 38 gegeben werden.
• Beispielsweise unter der Annahme, daß die Bildelementdaten der Farbe jedes Bildelementes entsprechen und daß der Prozessor festzulegen wünscht, welche Bildelemente in einem bestimmten Farbbereich liegende Farben besitzen, lädt der Prozessor geeignete Maskierungsdaten in das Register 40 und geeignete Grenzdaten in die Register 42 und 44, so daß jede Auswerteschaltung 38 ein hochliegendes Ausgangsdatenbit erzeugt, wenn die zugehörige Bildelementfarbe im ausgewählten Bereich liegt. Die Bildelementbetriebsart des Speicherzugriffs erleichtert dem Prozessor die Durchführung logischer Operationen mit den Bildelementdaten zur Festlegung der Farbe der Bildelemente und ermöglicht es dem Prozessor, die Anzeige unter Verwendung lediglich eines Bits pro Bildelement zu verarbeiten.
• Wird gemäß einem zweiten Beispiel angenommen, daß die Anzeige als Satz von überlagerten "Flächen" ausgebildet ist, wobei jede Fläche eine einzige Bitabbildung auf eine von vier Speicher-"Ebenen" darstellt und jede Ebene ein Bildelement jedes Speicherwortes mit 64 Bit umfaßt, und daß der Prozessor festzulegen wünscht, welche Bildelemente eine spezielle Oberfläche oder einen Satz von Oberflächen beleuchtende Bits enthalten, so kann der Prozessor die in den Registern 40, 42 und 44 gespeicherten Daten so formen, daß jede Auswerteschaltung 38 ein hochliegendes Ausgangsdatenbit erzeugt, wenn das zugehörige Bildelement ein hochliegendes (oder tiefliegendes) Bit (oder Bits) in der interessierenden Speicherebene (oder Ebenen) enthält. Die Maskierungsschaltungen erleichtern dem Prozessor die Durchführung logischer Operationen für Bildelementdaten zur Festlegung des Zustandes einer bestimmten Anzeigefläche und ermöglichen dem Prozessor die Verarbeitung von Daten hinsichtlich jeder Fläche unter Ausnutzung lediglich eines Bits pro Bildelement.
• In der Datenbetriebsart werden die in der Bildelementbetriebsart verwendeten Datenverdichtungs- und Dehnungsmechanismen umgangen, wobei der Prozessor Daten wortweise in das Speicherfeld 10 einschreibt und ausliest. Während eines Datenbetriebsart-Schreibzyklus wird die Dateneingangsmultiplexerschaltung 30 durch die Steuerleitung 32 auf einen Datenbetriebszustand geschaltet, um jede Leitung des Datenbus 24 parallel auf vier entsprechende Dateneingangsleitungen 16 des Speicherfeldes 10 zu schalten. Bei Schalten auf die Datenbetriebsart durch die Steuerleitung 32 steuert die Schreibfreigabemultiplexerschaltung 26 die 64 Schreibfreigabeeingänge des Speicherfeldes 10 so, daß alle Schreibfreigabeeingänge einer ausgewählten Untergruppe von vier Bildelementen in einer gegenwärtig adressierten Gruppe von sechzehn Bildelementen aktiviert werden, während die Schreibfreigabeeingänge der anderen zwölf Bildelemente nicht aktiviert werden.
• Die für das Schreiben freizugebende Untergruppe wird durch einen geeigneten Code mit 2 Bit auf dem Steuerbus 50 freigegeben, welcher ein Teil des nicht anderweitig zur Adressierung des Speicherfeldes 10 verwendeten Adreßbus 18 sein kann. Der Steuerbus 50 ist auf eine Decoderschaltung 52 geführt, welche in Abhängigkeit davon, auf welcher der vier möglichen Eingangssignalkombinationen eine der beiden Leitungen der Steuerleitungen 50 erscheint, ein Ausgangssignal auf einer von vier Ausgangsleitungen 53 erzeugt. Die in Fig. 4 im einzelnen dargestellte Decoderschaltung 52 umfaßt einen Satz von vier UND-Gattern 72, 74, 76 und 78, wobei die beiden Leitungen des Steuerbus 50 parallel auf die beiden Eingänge jedes UND-Gatters geführt sind. Entgegengesetzte Eingangssignale der UND-Gatter 74 und 76 werden invertiert, während beide Eingangssignale der UND-Gatter 78 invertiert und kein Eingangssignal des UND-Gatters 72 invertiert werden. Das Ausgangssignal jedes UND-Gatters wird durch eine eindeutige Kombination von Zuständen auf den Leitungen des Steuerbus 50 umfassend die vier Ausgangssignale der Decoderschaltung in einen hochliegenden Zustand gebracht, wobei jeder UND-Gatterausgang parallel auf sechzehn Eingänge des Schreibfreigabemultiplexers 24 geführt ist.
• Um die ausgewählte Gruppe von vier Bildelementen in der Datenbetriebsart zu schreiben, werden der geeignete Maskierungscode in das Register 40, die Daten mit 16 Bit auf den Datenbus 24, das geeignete Datenbetriebsartbit auf die Steuerleitung 32 (zum Schalten der Schaltungen 26 und 30 in die Datenbetriebsart) gegeben und das Feld 10 durch die Steuerschaltung 22 mit der richtigen Adresse auf dem Adreßbus 18 schreibgetastet.
• Während eines Datenbetriebsart-Lesezyklus überträgt eine Wortauswahl-Multiplexerschaltung 55 ein ausgewähltes Wort mit 16 Bit der vier auf den 64 Datenausgangsleitungen 34 erscheinenden Datenwörter mit 16 Bit auf die Datenausgangs- Multiplexerschaltung 46, wobei die Auswahl durch auf den Leitungen 50 vom Mikroprozessor erscheinende Daten gesteuert wird. Wird der Multiplexer 46 durch die Steuerleitung 32 in die Datenbetriebsart geschaltet, so wird das ausgewählte Datenwort von der Schaltung 52 auf den Puffer 48 gegeben, um bei Freigabe durch die Speichersteuerschaltung 12 das ausgewählte Datenwort auf den Datenbus 24 zu geben.
• Für den Fachmann ist klar, daß ohne Abweichung von der Erfindung in ihren breiteren Aspekten Änderungen und Abwandlungen des dargestellten und beschriebenen bevorzugten Ausführungsbeispiels der Erfindung möglich sind. Beispielsweise können an Stelle der Verwendung von vier Bit pro Bildelement, einem Speicherwortfeld mit sechzehn Bildelementen und Abbildung von vier Bit pro Bildelementanzeige in der bevorzugten Ausführungsform für eine gleichartige Bitabbildung Speicherfelder mit anderen Abmessungen verwendet werden, wobei die Anzeigen andere Anzahlen von Bits pro Bildelement besitzen. Weiterhin sind zahlreiche Realisierungen der verschiedenen Schaltungskomponenten im Stand der Technik bekannt. Die nachfolgenden Ansprüche dienen daher zur Erfassung von allen derartigen Abänderungen und Modifikationen.

Claims (4)

1. Einrichtung zum Speichern von Multibit-Bildelementdaten gekennzeichnet durch

- einen Speicher (10) mit wahlfreiem Zugriff mit adressierbaren Speicherplätzen, in denen jeweils eine Vielzahl von Bildelementen repräsentierende Daten speicherbar sind, und mit einem Schreibfreigabeeingang und einem Dateneingang, die jeweils eine der Anzahl von Bits eines adressierbaren Speicherplatzes gleiche Anzahl von Bits besitzen;

- einen Datenbus (24);

- erste Mittel (26) zur selektiven Kopplung des Datenbus (24) an den Schreibfreigabeeingang des Speichers (10) mit wahlfreiem Zugriff in einer ersten Betriebsart, so daß jedes Bit auf dem Datenbus (24) die Auswahl eines Bildelementes an einem gegenwärtig adressierten Speicherplatz festlegt, sowie zur Kopplung eines Schreibfreigabewortes an den Schreibfreigabeeingang des Speichers (10) mit wahlfreiem Zugriff in einer zweiten Betriebsart, so daß jedes Bit des Schreibfreigabewortes die Auswahl einer Gruppe von Bildelementen an dem gegenwärtig adressierten Speicherplatz festlegt;

- Registermittel (28) zur Speicherung von Daten, welche einen an ausgewählten Bildelementen an dem gegenwärtig adressierten Speicherplatz in der ersten Betriebsart zu speichernden Multibit-Bildelementwert repräsentieren; und

- zweite Mittel (30) zur selektiven Kopplung der Daten von den Registermitteln (28) an den Dateneingang des Speichers (10) mit wahlfreiem Zugriff in der ersten Betriebsart, und Kopplung der Daten vom Datenbus (24) an den Dateneingang des Speichers (10) mit wahlfreiem Zugriff in der zweiten Betriebsart, so daß die Bildelemente in der ausgewählten Gruppe an dem gegenwärtig adressierten Speicherplatz in einer einzigen Schreiboperation aktualisiert werden.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Mittel (28) in der ersten Betriebsart auf ein Eingangsdatenwort auf dem Datenbus (24) ansprechen, um ausgewählte Bildelemente der Vielzahl von Bildelementen am gegenwärtig adressierten Speicherplatz, die in den in den Speichermitteln (28) gespeicherten Multibit-Bildelementwert geändert werden sollen, zu ändern, wobei die ausgewählten Bildelemente durch entsprechende in einem vorgegebenen Zustand befindliche Bits des Eingangsdatenwortes festgelegt sind und in Abhängigkeit von einem Impuls auf einer dem ausgewählten Bildelement zugeordneten Leitung des Schreibfreigabeeingangs geändert werden.

3. Einrichtung nach Anspruch 1 oder 2, gekennzeichnet durch an den Speicher (10) mit wahlfreiem Zugriff gekoppelte Mittel (38-44) zur Verdichtung von Sätzen von am gegenwärtig adressierten Speicherplatz gespeicherten Multibit-Bildelementdaten auf ein einziges Bit zur Bildung eines verdichteten Ausgangsdatenwortes, wobei die einzelnen Bits sich für diejenigen des Satzes, welche Multibit-Bildelementwerte in vorgegebenen Grenzen besitzen, in einem vorgegebenen Zustand befinden.

4. Einrichtung nach Anspruch 3, in der die Verdichtungsmittel (38-44) durch

Mittel (42) zur Speicherung eines Obergrenzen-Multibit- Bildelementwertes;

Mittel (44) zur Speicherung eines Untergrenzen-Multibit-Bildelementwertes;

wobei der Obergrenzen- und Untergrenzen-Multibit-Bildelementwert die vorgegebenen Grenzen sind; sowie

an die Obergrenzen- und Untergrenzenspeichermittel (42, 44) und den Speicher (10) mit wahlfreiem Zugriff gekoppelte Mittel (38) zum Vergleich jedes der Sätze vom gegenwärtig adressierten Speicherplatz mit den vorgegebenen Grenzen zwecks Erzeugung des verdichteten Ausgangsdatenwortes

gekennzeichnet sind.