DE3430145A1 - Halbleiter-speichereinrichtung - Google Patents
Halbleiter-speichereinrichtungInfo
- Publication number
- DE3430145A1 DE3430145A1 DE19843430145 DE3430145A DE3430145A1 DE 3430145 A1 DE3430145 A1 DE 3430145A1 DE 19843430145 DE19843430145 DE 19843430145 DE 3430145 A DE3430145 A DE 3430145A DE 3430145 A1 DE3430145 A1 DE 3430145A1
- Authority
- DE
- Germany
- Prior art keywords
- mosfets
- information
- write
- memory cell
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
TER MEER ■ MÜLLER ■ STEINMEISTKR : " '~- Mitsubishi Denki K. K.
BESCHREIBUNG
Die Erfindung betrifft eine Halbleiter-Speichereinrichtung gemäß dem Oberbegriff des Patentanspruchs
1.
Eine zum Stand der Technik gehörende Halbleiter-Speichereinrichtung
der genannten Art ist beispielsweise in Figur 1 dargestellt- Sie umfaßt MOS-FeIdeffekttransistoren
1, 2, 3 und 4 vom Anreicherungstyp, die nachstehend als MOSFETs bezeichnet werden.
Die Drain-Anschlüsse des P-Kanal MOSFET 1 und des
N-Kanal MOSFET 2 sind miteinander verbunden, ebenso wie ihre Gate-Anschlüsse. Der Source-Anschluß des
MOSFET 1 ist mit einer Stromversorgungsklemme 5 verbunden, während der Source-Anschluß des MOSFET
an Erde liegt, so daß dadurch ein komplementärer MOS-Inverter 30a, im folgenden als CMOS-Inverter
bezeichnet, gebildet wird. In entsprechender Weise wird durch den P-Kanal MOSFET 3 und den N-Kanal
MOSFET 4 ein CMOS-Inverter 30b geschaffen.
20
Durch diese beiden Inverter 30a und 30b wird eine bistabile Schaltung, also ein Flip-Flop erhalten.
Dazu ist jeweils der Ausgang eines Inverters 30a, 30b mit dem Eingang des jeweils anderen Inverters
30b, 30a verbunden. Mit anderen Worten sind die Drain-Anschlüsse des P-Kanal MOSFETs 1 und des
N-Kanal MOSFETs 2 mit den Gate-Anschlüssen des N-Kanal MOSFETs 4 und des P-Kanal MOSFETs 3 verbunden,
während die Drain-Anschlüsse des P-Kanal MOSFETs 3 und des N-Kanal MOSFETs 4 mit den Gate-Anschlüssen des
P-Kanal MOSFETs 1 und des N-Kanal MOSFETs 2 verbunden sind. Auf diese Weise wird eine Ein-Bit
Speicherzelle 30 gebildet.
TER MEER -MÜLLER ■ STEINMEIgT^- ' ^Mitsubishi Denki K. K.
-4- 3430H5
Die N-Kanal MOSFETs 6 und 7, die als Übertragungstore zur Steuerung von Einschreib- und Ausleseoperationen
verwendet werden, sind jeweils mit ihren Drain-Anschlüssen (oder Source-Anschlüssen)
mit den Drain-Anschlüssen der MOSFETs 1 und 2 bzw. der MOSFETs 3 und 4 verbunden, während die
entsprechenden Source-Anschlüsse der MOSFETs 6 und (oder ihre Drain-Anschlüsse) jeweils mit Bit-Leitungen
8 und 9 verbunden sind, die als Informationsleitungen sowohl zum Einschreiben als
auch zum Auslesen dienen. Die Gate-Anschlüsse der N-Kanal MOSFETs 6 und 7 sind ferner mit einer Wort-Leitung
10 verbunden, die als Steuerleitung bzw. Wählleitung für das Einschreiben als auch für das
Auslesen dient.
Mit einer Stromversorgungsklemme 5 sind jeweils die Source- und Gate-Anschlüsse von
N-Kanal MOSFETs 11 und 12 verbunden, während ihre Drain-Anschlüsse jeweils mit den Bit-Leitungen
8 und 9 verschaltet sind. Eine Informations-Eingangssignalleitung 13 ist mit dem Gate-Anschluß
eines P-Kanal MOSFET 14 und dem Gate-Anschluß eines N-Kanal MOSFET 15 verbunden, welche eine Einschreibschaltung
40 bilden. Die Informations-Eingangssignalleitung 13 liegt zusätzlich am Drain-Anschluß
(oder Source-Anschluß) eines N-Kanal MOSFET 16, der als Tor zur Steuerung der einzuschreibenden
Information dient. Der Source-Anschluß (oder Drain-Anschluß) des MOSFET 16 ist mit der Bit-Leitung
verbunden, während sein Gate-Anschluß mit einer Einschreib-Steuersignalleitung 17 verbunden ist,
welche zur Steuerung der Schreib- bzw. Speicheroperation der Speicherzelle 30 dient. Die Drain-Anschlüsse
der MOSFETs 14 und 15 führen zum Drain-Anschluß (oder Source-Anschluß) eines N-Kanal
MOSFET 18, der ebenfalls als Tor zur Steuerung
TER MEER · MÖLLER · STEINMEISTER: ; Mitsubishi Denki K. K.
von einzuschreibenden Daten dient. Der Source-Anschluß (oder Drain-Anschluß) des N-Kanal MOSFET
ist mit der Bit-Leitung 8 und sein Gate-Anschluß mit der Einschreib-Steuersignalleitung 17 verbunden.
Auf diese Weise können die MOSFETs 16 und 18 über ihre jeweiligen Drain- und Source-Anschlüsse die
Ausgangssignale der Einschreibschaltung 4 0 zu den Bit-Leitungen 8 und 9 übertragen. Beispielsweise
liegt der Source-Anschluß des N-Kanal MOSFET 15 an Erde, während der Source-Anschluß des P-Kanal
MOSFET 14 mit der Stromversorgungsklemme 5 verbunden ist.
Zur Speicherung von Information sind eine Vielzahl von Speicherzellen 30 und MOSFETs 6, 7 matrixförmig
angeordnet. Dabei kann eine gewünschte Speicherzelle 30 zum Einschreiben von Information
bzw. zum Auslesen direkt und wahlfrei angesteuert werden. Während in der Speicherzelle 30 Daten gespeichert
sind, wird die Wortleitung 10 bei nahezu einer Nullspannung gehalten, so daß die MOSFETs 6
und 7 abgeschaltet bzw. unterbrochen sind. Die Speicherzelle 30, die durch die MOSFETs 1, 2, 3
und 4 gebildet ist, ist dann elektrisch von den Bit-Leitungen 8 und 9 getrennt. Sie befindet sich
in einem von zwei stabilen Zuständen, wenn die Gate-Anschlüsse der MOSFETs 1 und 2 auf L-Pegel
(Low-Pegel) gehalten werden. Zu dieser Zeit befindet sich der MOSFET 1 in seinem eingeschalteten
3Q Zustand, wobei sein Drain-Anschluß auf H-Pegel
(High-Pegel) liegt. Dementsprechend liegen die
Gate-Anschlüsse der MOSFETs 3 und 4 ebenfalls auf Η-Pegel, wodurch der MOSFET 4 eingeschaltet wird und
sein Drain-Anschluß den L-Pegel annimmt.
35
Befindet sich die Speicherzelle 30 in diesem stabilen Zustand, so kann in sie Information dadurch einge-
TER MEER - MÜLLER ■ STEINMEIÖTCR- ' ; ; ^i^bisn* Denki K.K.
schrieben werden, daß eine der Information entsprechende Spannung an die Bit-Leitungen 8 und
angelegt wird, und daß die Wort-Leitung 10 mit einer Spannung mit Η-Pegel zur Adressierung der
Speicherzelle 30 beaufschlagt wird.
Im folgenden sei angenommen, daß der logische Wert "1" in die Speicherzelle 30 eingeschrieben werden
soll. Dazu wird an die Einschreib-Steuersignalleitung 17 die Spannung "H" (Η-Pegel) angelegt,
wodurch die MOSFETs 16 und 18 eingeschaltet werden. Darüberhinaus wird eine Spannung "H", die dem
logischen Wert "1" entspricht, an die Informations-Eingangssignalleitung
13 angelegt. Hierdurch wird die Bit-Leitung 9 über den MOSFET 16 auf H-Pegel
gelegt. Zusätzlich werden die Gate-Anschlüsse der MOSFETs 14 und 15 auf Η-Pegel gehalten, wodurch
der MOSFET 14 aus- und der MOSFET 15 eingeschaltet werden. Dadurch wird den Drain-Anschlüssen der MOSFETs
14 und 15 der L-Pegel zugeführt, der dann über' den MOSFET 18 auch an der Bit-Leitung 8 anliegt.
Nimmt in diesem Zustand die Wort-Leitung 10 den Η-Pegel an, so werden die MOSFETs 6 und 7 eingeschaltet.
Hierdurch gelangen die Potentiale der Bit-Leitungen 8 und 9 an die Speicherzelle 30. Als
Folge davon wird der MOSFET 1 ausgeschaltet, während der MOSFET 2 eingeschaltet wird, so daß
sich die Zustände der MOSFETs 1,2, 3 und 4 umkehren.
Die Speicherzelle 30 geht in ihren anderen stabilen Zustand über, was gleichbedeutend mit der Speicherung
der Information "1" ist. Anschließend werden an die Wort-Leitung 10 und an die Einschreib-Steuersignalleitung
17 Spannungen mit L-Pegel gelegt. Die Schreib- bzw. Speicheroperation ist damit beendet.
TER MEER - MÜLLER · STEINMEiSTER : Mitsubishi Denki K. K.
3430U5
Soll Information aus der Speicherzelle 30 ausgelesen werden, so wird eine Spannung mit derselben Amplitude
wie beim Einschreibvorgang an die Wort-Leitung 10 gelegt, wodurch die MOSFETs 6 und 7 wiederum eingeschaltet
werden. Dies bietet eine Gewähr dafür, daß die elektrischen Ladungen, die über die MOSFETs
11 und 12 in den Bit-Leitungen 8 und 9 gespeichert sind, durch die in der Speicherzelle 30 gespeicherte
Information absorbiert werden, wodurch eine Potentialdifferenz zwischen den Bit-Leitungen 8 und
9 in Übereinstimmung mit der gespeicherten Information in der Speicherzelle 30 entsteht. Auf diese Weise
wird die gespeicherte Information zu den Bit-Leitungen 8 und 9 übertragen, die anschließend durch einen
Lesesignal-Verstärker verstärkt und ausgegeben wird.
Zur Durchführung der genannten Leseoperation ist es üblich, die Bit-Leitungen 8 und 9 vorher soweit
über die MOSFETs 11 und 12 aufzuladen, bis sie auf einer Spannung mit Η-Pegel liegen. Dies ist wichtig,
um beim Einschreibvorgang eine fehlerhafte Übertragung der Information von den Bit-Leitungen 8
und 9 in die Speicherzelle 30 zu verhindern. Diese fehlerhafte Übertragung könnte dann auftreten,
wenn die MOSFETs 6 und 7 zu einem Zeitpunkt eingeschaltet werden, zu dem die Bit-Leitungen 8 und 9,
die eine große parasitäre Kapazität besitzen, mit Information beaufschlagt sind, die der in der
Speicherzelle 30 gespeicherten Information entgegengesetzt ist.
Bei der oben beschriebenen Halbleiter-Speichereinrichtung nach dem Stand der Technik werden die Bit-Leitungen
8 und 9 permanent geladen, ungeachtet der Tatsache, daß eine Aufladung nur erforderlich ist,
wenn eine Ausleseoperation durchgeführt werden soll.
3430H5
-8-
Beim Einschreib- bzw. Speicherprozess überlagern sich daher die elektrischen Ladungen sowie die
einzuschreibende Information. Hierdurch ergeben sich ein Mehrverbrauch an elektrischer Leistung
sowie eine Herabsetzung der Arbeitsgeschwindikeit der Halbleiter-Speichereinrichtung.
In dem Aufsatz "A 4K Static 5V RAM" von Jeffrey M. Schlageter et al, erschienen zur International
Solid-state Circuit Conference, 1976, ist eine derartige konventionelle Methode zur Steuerung des
Einschreib- bzw. Leseprozesses bei den genannten Halbleiter-Speichereinrichtungen beschrieben.
Dort wird ausgeführt, daß nach Löschung eines Arbeitssignals die Bit- und Daten-Leitungen mit
einer Zwischenspannung in Bezug auf die Netz-Spannung beaufschlagt werden.
20
-9-
TER MEER · MÜLLER · STEINMEISTKR: -Mitsubishi: Dsnki K.K.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiter-Speichereinrichtung der genannten Art
so weiterzubilden, daß sie eine erhöhte Arbeitsgeschwindigkeit bei gleichzeitiger Verringerung
der Leistungsaufnahme besitzt.
Die Lösung dieser Aufgabe ist im Anspruch 1 angegeben.
Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.
Die Halbleiter-Speichereinrichtung nach der Erfindung
umfaßt im wesentlichen wenigstens eine aus MOSFETs bestehende Speicherzelle, eine Bitleitung
zur Übertragung von in die Speicherzelle einzuschreibender und aus ihr ausgelesener Information,
eine Einschreib-Steuersignalleitung zur Steuerung des Einschreibens von Information in die Speicherzelle,
einen MOSFET von einem ersten Leitfähigkeitstyp zur Aufladung der Bitleitung, wenn keine
Information in die Speicherzelle eingeschrieben wird, dessen Source-Anschluß mit einer Stromversorgungsklemme,
dessen Gate-Anschluß mit der Einschreib-Steuersignalleitung
und dessen Drain-Anschluß mit der Bitleitung verbunden sind, und einen MOSFET von einem zweiten Leitfähigkeitstyp, dessen
Drain-Anschluß (oder Source-Anschluß) mit der Bitleitung, dessen Gate-Anschluß mit der Einschreib-Steuersignalleitung
und dessen Source-Anschluß (oder Drain-Anschluß) mit dem Ausgang einer Schreibschaltung
zum Einschreiben von Information in die Speicherzelle verbunden sind, wobei der MOSFET vom
zweiten Leitfähigkeitstyp zur Übertragung eines Ausgangssignals
der Schreibschaltung zu der Bitleitung dient.
TER MEER -MÜLLER ■ 8TBNMB^R; ' : M,i^nbjghi,.t)anki K. K.
Bei der erfindungsgemäßen Halbleiter-Speichereinrichtung
wird eine Bitleitung über einen MOSFET aufgeladen, der über die Einschreib-Steuersignalleitung
unmittelbar angesteuert wird, wenn keine Information in die Speicherzelle eingeschrieben werden soll. Soll
dagegen Information in die Speicherzelle eingeschrieben werden, so wird der MOSFET so angesteuert,
daß keine Aufladung der Bitleitung erfolgt, so daß eine Überlagerung von einzuschreibender Information
■iQ und Ladespannung in einer Bitleitung vermieden wird.
Nach einer vorteilhaften Weiterbildung der Erfindung sind für eine Speicherzelle zwei Bitleitungen
vorgesehen, wobei jeweils zwei MOSFETs vom ersten und zweiten Leitfähigkeitstyp entsprechend vorhanden
sind. Die Schreibschaltung besitzt einen Inverter, der an seinem Eingang die von außen ankommende
Schreibinformation empfängt und diese Schreibinformation bzw. die invertierte Schreibinformation
jeweils an unterschiedliche Bitleitungen über die genannten MOSFETs vom zweiten Leitfähigkeitstyp
abgibt.
Beispielsweise können die MOSFETs vom ersten Leitfähigkeitstyp
P-Kanal MOSFETs und die MOSFETs vom zweiten Leitfähigkeitstyp N-Kanal MOSFETs sein.
Die Zeichnung stellt ein Ausführungsbeispiel der Erfindung dar. Es zeigen:
30
Figur 1 eine Schaltungsanordnung des Hauptteils einer
Halbleiter-Speichereinrichtung nach dem Stand der Technik, und
Figur 2 eine Schaltungsanordnung desjenigen Teils einer Halbleiter-Speichereinrichtung nach
der Erfindung, der dem in Figur 1 genannten
TER MEER -MÖLLER · STEINMEISTER !Mitsubishi: Dwiiki K. K-
-ii- 3430H5
Teil entspricht.
In der Figur 2 sind gleiche Elemente wie in Figur 1 mit gleichen Bezugszeichen versehen. Die Bitleitungen
8 und 9 sind mit P-Kanal MOSFETs 19 und 20 (MOSFETs vom ersten Leitfähigkeitstyp) verbunden, durch die
sie aufgeladen werden. Jeder Source-Anschluß der MOSFETs 19 und 20 ist mit einer Stromversorgungsklemme 5 verbunden, während die entsprechenden
Drain-Anschlüsse jeweils mit den Bitleitungen 8 und 9 verschaltet sind. Ihre Gate-Anschlüsse sind gemeinsam
mit der Einschreib-Steuersignalleitung 17 verbunden. Die MOSFETs 19 und 20 werden durch ein
geeignetes Signalpotential auf der Einschreib-Steuersignalleitung 17 nur dann eingeschaltet, wenn
keine Information in die Speicherzelle 30 eingeschrieben werden soll, wodurch die Bitleitungen 8
und 9 über die entsprechenden Source- bzw. Drain-Anschlüsse der MOSFETs 19 und 20 aufgeladen werden.
20
Es sind weiterhin N-Kanal MOSFETs 16 und 18 (MOSFETs vom zweiten Leitfähigkeitstyp) vorhanden,
die dazu dienen, die von einer Schreibschaltung 40 ausgegebene Schreibinformation bzw. die dazu
invertierte Schreibinformation an jeweils unterschiedliche Bitleitungen 9 und 8 zu übertragen, wie
bereits unter Figur 1 erläutert.
Zur Erläuterung der Betriebsweise des erfindungsgemäßen Halbleiterspeichers sei angenommen, daß
die Spannung auf der Wortleitung 10 den L-Pegel
(Low-Pegel) einnimmt, wodurch die MOSFETs 6 und 7 ausgeschaltet werden, derart, daß die MOSFETs 1, 2,
3 und 4 von den Bitleitungen 8 und 9 elektrisch getrennt sind. Die Speicherzelle 30 befindet sich
dann in einem stabilen Zustand, wobei die Drain-Anschlüsse der MOSFETs 1 und 2 auf Η-Pegel und die-
TER MEER . MÜLLER · STEINMEIgTTKR; I ^l tsuhqsili ; Denki K. K.
jenigen der MOSFETs 3 und 4 auf L-Pegel liegen.
Soll in diesem Zustand die Information "1" in die Speicherzelle 30 eingeschrieben werden, so wird die
der Information "1" entsprechende Spannung "H" (High-Pegel)
an ^e Informations-Eingangssignalleitung
13 angelegt, während die Einschreib-Steuersignalleitung
17 auf Η-Pegel liegt. Zu diesem Zeitpunkt sind die MOSFETs 19 und 20 ausgeschaltet, während
die MOSFETs 16 und 18 eingeschaltet sind. Da der MOSFET 14 ausgeschaltet und der MOSFET 15 durch die
an der Informations-Eingangssignalleitung 13 anliegende Spannung auf Η-Pegel eingeschaltet ist,
wird eine Spannung mit L-Pegel an die Bitleitung 8 übertragen. Dagegen wird die Spannung an der
Informations-Eingangssignalleitung 13 direkt über
den MOSFET 16 auf die Bitleitung 9 übertragen, die den Η-Pegel annimmt.
Um die Einschaltoperation zum Abschluß zu bringen, wird eine Spannung mit Η-Pegel an die Wortleitung
10 gelegt, wodurch die MOSFETs 6 und 7 eingeschaltet werden. Daraufhin nehmen die Gate-Anschlüsse der
MOSFETs 1 und 2 den Η-Pegel ein, während die Gate-Anschlüsse
der MOSFETs 3 und 4 auf L-Pegel gezogen werden. Danach ist das Einschreiben der Information
"1" in die Speicherzelle 30 beendet. Die Einschreiboperation wird abgeschlossen, indem sowohl die
Wortleitung 10 als auch die Einschreib-Steuersignalleitung 17 wieder auf L-Pegel gelegt werden.
Soll die gespeicherte Information aus der Speicherzelle 30 ausgelesen werden, so werden an die Wortleitung
10 und die Einschreib-Steuersignalleitung 17 wiederum Spannungen mit L-Pegel angelegt. Dies hat
zur Folge, daß die MOSFETs 19 und 20 eingeschaltet
TER meer - möller ■ steinmeister: - : j^tsubishi Denki K. K.
werden, so daß die Bitleitungen 8 und 9 mit Hilfe der Netzspannung aufgeladen werden. Sodann wird
die Wortleitung 10 auf Η-Pegel gelegt, wodurch die MOSFETs 6 und 7 eingeschaltet werden und die
elektrischen Ladungen auf den Bitleitungen 8 und 9 in Übereinstimmung mit der in der Speicherzelle
gespeicherten Information absorbiert werden. Auf diese Weise wird zwischen den Bitleitungen 8 und 9
eine Potentialdifferenz in Übereinstimmung mit der in der Speicherzelle 30 gespeicherten Information
erzeugt. Die zu den Bitleitungen 8 und 9 übertragene Information wird mit Hilfe eines Lesesignalverstärkers
verstärkt und dann einem Ausgang bzw. einer Ausgangskiemme zugeführt.
15
Im vorhergehenden wurde die Erfindung im Zusammenhang mit einem Schreib/Lesespeicher mit wahlfreiem
Zugriff beschrieben. Sie ist auf derartige Speicher jedoch nicht beschränkt.
20
Darüberhinaus können eine Vielzahl von Halbleiter-Speichereinrichtungen
vom CMOS-Typ mit Hilfe der Großtxntegrationstechnik matrixförmig angeordnet
sein, wobei in jeder Spalte eine Schreibschaltung und ein Lesesignalverstärker vorhanden sind. In
diesem Fall ergibt sich eine besonders hohe Arbeitsgeschwindigkeit bei gleichzeitiger weiterer Reduzierung
der elektrischen Leistungsaufnahme.
Nach der Erfindung werden die Bitleitungen 8 und 9 mit Hilfe von MOSFETs 19, 20 aufgeladen, die direkt
durch die Einschreib-Steuersignalleitung 17 angesteuert werden, derart, daß die Aufladung der Bitleitungen
8 und 9 nur vorgenommen wird, wenn keine Information in die Speicherzelle 30 eingeschrieben
wird. Hieraus ergibt sich der Vorteil, daß keine
TER MEER. MÜLLER ■ STEINMEISTF-R ; ' :Mj.tsubi.Shi Denki K.K.
-14- 3430H5
Kollision zwischen der Ladespannung zum Aufladen der Bitleitungen 8 und 9 und der Schreibinformation
bzw. der einzuschreibenden Information entstehen kann, was zu einer erhöhten Arbeitsgeschwindigkeit
und zu einer Verringerung der elektrischen Leistungsaufnahme der Halbleiter-Speichereinrichtung führt.
- Leerseite -
Claims (3)
1. Halbleiter-Speichereinrichtung,
gekennzeichnet durch wenigstens
- eine aus MOSFETs bestehende Speicherzelle (30),
- eine Bitleitung (8, 9) zur Übertragung von in die Speicherzelle einzuschreibender und aus ihr ausgelesener
Information,
- eine Einschreib-Steuersignalleitung (17) zur Steuerung des Einschreibens von Information in die
Speicherzelle,
- einen MOSFET (19, 20) von einem ersten Leitfähigkeitstyp zur Aufladung der Bitleitung (8, 9), wenn
keine Information in die Speicherzelle (30) einge-
TER MEER -MÜLLER · STEINMEIOTtZR- " '- ; ;Ml:tsub>sh--i: Denki K. K.
3430U5
schrieben wird, dessen Source-Anschluß mit einer Stromversorgungsklemme (5), dessen Gate-Anschluß mit
der Einschreib-Steuersignalleitung (17) und dessen Drain-Anschluß mit der Bitleitung (8, 9) verbunden
sind, und
- einen MOSFET (18, 16) von einem zweiten Leitfähigkeitstyp,
dessen Drain-Anschluß (oder Source-Anschluß) mit der Bitleitung (8, 9), dessen Gate-Anschluß
mit der Einschreib-Steuersignalleitung (17) und dessen Source-Anschluß (oder Drain-Anschluß)
mit dem Ausgang einer Schreibschaltung (40) zum Einschreiben von Information in die Speicherzelle
(30) verbunden sind, wobei der MOSFET (18, 16) vom zweiten Leitfähigkeitstyp zur Übertragung eines Ausgangssignals
der Schreibschaltung zu der Bitleitung (8, 9) dient.
2. Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet,
- daß für eine Speicherzelle (30) zwei Bitleitungen (8, 9) vorgesehen sind,
- daß jeweils zwei MOSFETs vom ersten und zweiten Leitfähigkeitstyp entsprechend vorhanden sind, und
- daß die Schreibschaltung (40) einen Inverter umfaßt, der an seinem Eingang die von außen ankommende
Schreibinformation empfängt und diese.
Schreibinformation bzw. die invertierte Schreibinformation jeweils an unterschiedliche Bitleitungen
(9, 8) über die MOSFETs (16, 18) vom zweiten Leitfähigkeitstyp
abgibt.
3. Halbleiter-Speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
die MOSFETs (19, 20) vom ersten Leitfähigkeitstyp P-Kanal MOSFETs und die MOSFETs (18, 19) vom zweiten
Leitfähigkeitstyp N-Kanal MOSFETs sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151262A JPS6043295A (ja) | 1983-08-17 | 1983-08-17 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3430145A1 true DE3430145A1 (de) | 1985-03-07 |
| DE3430145C2 DE3430145C2 (de) | 1993-12-09 |
Family
ID=15514814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3430145A Expired - Fee Related DE3430145C2 (de) | 1983-08-17 | 1984-08-16 | Halbleiter-Speichereinrichtung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4644500A (de) |
| JP (1) | JPS6043295A (de) |
| DE (1) | DE3430145C2 (de) |
| NL (1) | NL192588C (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0259861A1 (de) * | 1986-09-09 | 1988-03-16 | Nec Corporation | Mit verringertem Energieverbrauch arbeitende Pufferschaltung |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221357A (ja) * | 1985-07-22 | 1987-01-29 | Toshiba Corp | メモリシステム |
| US4764899A (en) * | 1986-02-07 | 1988-08-16 | Advanced Micro Devices, Inc. | Writing speed in multi-port static rams |
| US4689771A (en) * | 1986-03-03 | 1987-08-25 | Motorola, Inc. | Memory with improved write mode to read mode transition |
| US4794570A (en) * | 1986-07-02 | 1988-12-27 | Digital Equipment Corporation | Self-timed programmable logic array with pre-charge circuit |
| US4914633A (en) * | 1986-07-02 | 1990-04-03 | Digital Equipment Corporation | Self-timed programmable logic array with pre-charge circuit |
| US4995001A (en) * | 1988-10-31 | 1991-02-19 | International Business Machines Corporation | Memory cell and read circuit |
| US5022010A (en) * | 1989-10-30 | 1991-06-04 | International Business Machines Corporation | Word decoder for a memory array |
| EP0426597B1 (de) * | 1989-10-30 | 1995-11-08 | International Business Machines Corporation | Bitdekodierungsschema für Speichermatrizen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4386419A (en) * | 1979-02-26 | 1983-05-31 | Nippon Electric Co., Ltd. | Memory device with variable load |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588848A (en) * | 1969-08-04 | 1971-06-28 | Us Army | Input-output control circuit for memory circuit |
| US3879621A (en) * | 1973-04-18 | 1975-04-22 | Ibm | Sense amplifier |
| JPS5570993A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Memory circuit |
| GB2070372B (en) * | 1980-01-31 | 1983-09-28 | Tokyo Shibaura Electric Co | Semiconductor memory device |
| JPS592997B2 (ja) * | 1980-05-22 | 1984-01-21 | 富士通株式会社 | スタテイツクメモリ |
| JPS6027114B2 (ja) * | 1980-07-24 | 1985-06-27 | 日本電気株式会社 | メモリ装置 |
| JPS581883A (ja) * | 1981-06-25 | 1983-01-07 | Fujitsu Ltd | 低電力スタチツクｒａｍ |
-
1983
- 1983-08-17 JP JP58151262A patent/JPS6043295A/ja active Pending
-
1984
- 1984-08-08 US US06/638,677 patent/US4644500A/en not_active Expired - Fee Related
- 1984-08-13 NL NL8402489A patent/NL192588C/nl not_active IP Right Cessation
- 1984-08-16 DE DE3430145A patent/DE3430145C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4386419A (en) * | 1979-02-26 | 1983-05-31 | Nippon Electric Co., Ltd. | Memory device with variable load |
Non-Patent Citations (1)
| Title |
|---|
| JP-OS 57-27 489 mit Abstract IEEE International Solid-State Circuits Conference1976, S. 136, 137 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0259861A1 (de) * | 1986-09-09 | 1988-03-16 | Nec Corporation | Mit verringertem Energieverbrauch arbeitende Pufferschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8402489A (nl) | 1985-03-18 |
| DE3430145C2 (de) | 1993-12-09 |
| NL192588C (nl) | 1997-10-03 |
| US4644500A (en) | 1987-02-17 |
| JPS6043295A (ja) | 1985-03-07 |
| NL192588B (nl) | 1997-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3740361C2 (de) | ||
| DE2601622C3 (de) | wertspeicheranordnung | |
| DE69129138T2 (de) | DRAM mit einem Wortleitungsbetriebsschaltungssystem | |
| DE2650479C2 (de) | Speicheranordnung mit Ladungsspeicherzellen | |
| DE3424765C2 (de) | Mikrocomputer | |
| DE69621165T2 (de) | Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung | |
| DE69921215T2 (de) | Ferroelektrische Speicheranordnung | |
| DE3102799A1 (de) | Halbleiter-speichervorrichtung | |
| DE69516761T2 (de) | Programmierbare hoch-geschwindigkeits schaltungsarchitektur mit geringem leistungs verbrauch | |
| EP0393435A2 (de) | Statische Speicherzelle | |
| DE2740700A1 (de) | Speicher | |
| DE3820800A1 (de) | Datenuebertragungsschaltung | |
| EP0056433B1 (de) | Leseschaltung für einen monolithisch integrierten Halbleiterspeicher | |
| EP0995197B1 (de) | Halbleiterspeicher mit nicht-flüchtigen zwei-transistor-speicherzellen | |
| DE2528066A1 (de) | Digitale datenverarbeitungsschaltung | |
| DE2646653C3 (de) | ||
| DE3050253C2 (de) | Verfahren zum Schreiben und lesen von Daten in bzw. aus Speicherzellen | |
| DE3430145A1 (de) | Halbleiter-speichereinrichtung | |
| DE2845100A1 (de) | Speicherschaltung | |
| DE3430144A1 (de) | Halbleiter-speichereinrichtung | |
| DE19602291A1 (de) | Speicherschaltung und Verfahren zum Speichern von Daten | |
| DE68924843T2 (de) | Transistordurchbruchs-schutzschaltung. | |
| DE3329096C2 (de) | ||
| DE60020624T2 (de) | Ferroelektrischer Speicher | |
| DE3888294T2 (de) | Eingangsschaltung, die in eine Halbleiteranlage eingegliedert ist. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |