NL8402489A - Halfgeleider geheugenelement. - Google Patents

Description

——--- - ** ¥ - DHO/SE/Mitsu-, 3 NL “Halfgeleider geheugenelement" -1-

De uitvinding betreft een halfgeleider geheugenelement, dat de schrijfverrichting kan versnellen en het gebruik van elektrisch vermogen minimaliseert.

Voor de verduidelijking van de achtergrond van 5 de onderhavige uitvinding wordt verwezen naar figuur 1, die een schakelschema toont van een bekend halfgeleidergeheugen-element. Gebruik wordt gemaakt van een verbeterd type MOS veldeffekt transistoren 1,2,3 en 4, in het volgende genoemd MOSFETs. De afvoerelektrode van de P-kanaal 10 MOSFET 1 en het N-kanaal MOSFET 2 zijn met elkaar verbonden en de poortelektrode ervan zijn eveneens gekoppeld. De toevoerelektrode van de MOSFET 1 is gekoppeld met de voe-dingsklem 5 en die van de MOSFET 2 ligt aan aarde, waardoor een complementaire MOS wordt gevormd (hierna genoemd 15 CMOS) inverter 30a. Op soortgelijke wijze vormen de P-ka-naal MOSFET 3 en het N-kanaal MOSFET-4 een CMOS inverter 30b. Met behulp van deze beide invertoren 30a en 30b wordt een bistabiele schakeling, een flip-flop, gevormd.

Meer in het bijzonder zijn de uitgangen van de beide 20 invertoren 30a en 30b verbonden met de ingangen van de samenwerkende invertoren 30b en 30a.

M.a.w. de afvoerelektrodaivan de P-kanaal MOSFETs 1 en 3 en van de N-kanaal MOSFETs 2 en 4 zijn verbonden met de poortelektroden van de N-kanaal MOSFETs 4 en 2 en van de 25 P-kanaal MOSFETs 3 en 1. Op deze wijze is een één bits geheugencel 30 verkregen.

De N-kanaal MOSFETs 6 en 7 die worden gebruikt voor overdrachtspoortelektroden voor het regelen van het schrijven en uitlezen, zijn met de afvoer (of toevoer) 30 verbonden met de afvoer van de MOSFETs 1 en 2 resp. van de 8402489 ί * r * .-2- MOSFETsS en 4 en zijn met toevoerelektroden (of afvoer-elektroden) verbonde met de bitlijnen 8 en 9, welke funk-tioneren als informatielijnen voor het inschrijven en uitlezen. De poortelektroden van de N-kanaal MOSFETs 6 en 5 7 zijn met een woordlijn 10 verbonden, welke fungeert als een kieslijn voor het schrijven en uitlezen.

De toevoerelektroden en afvoerelektroden van de N-kanaal MOSFETs 11 en 12 zijn verbonden met de voedings-klem 5 en de afvoerelektroden ervan zijn verbonden met de 10 bitlijnen 8 en 9. Een informatie-ingangssignaallijn 13 is verbonden met de poortelektroden van de P-kanaal MOSFET 14 en de N-kanaal MOSFET 15, die een schrijfschakeling 40 vormen. Bovendien is de informatie-ingangssignaallijn 13 verbonden met de afvoer(of toevoer) van de N-kanaal MOSFET 5 16, welke wordt gebruikt voor een poort om de informatie die ingeschreven moet worden te sturen. De toevoer(of afvoer) van de MOSFET 16 is gekoppeld met de bitlijn 9 en deze poortelektrode is met de schrijfbesturingssignaal-lijn 17 verbonden, die is bedoeld om het schrijven in de 20 geheugencel 30 te regelen. De afvoeren van de MOSFETs 14 en 15 zijn verbonden met de afvoer(of toevoer)van de N-kanaal MOSFET 18, die gebruikt wordt als poortelektrode om de te schrijven informatie te besturen. De toevoer (of afvoer) van de N-kanaal MOSFET 18 is gekoppeld met de 25 bitlijn 8 en de poortelektrode ligt aan de schrijfbestu-ringssignaallijn 17.

Op deze wijze kunnen de MOSFETS 16 en 18 de uitgang van de schrijfschakeing 40 overdragen naar de bitlijnen 8 en 9 tussen de afvoer en toevoer daarvan.

30 Tijdens bedrijf zijn de geheugencellen 30 en de MOSFETs 6 en 7 opgesteld in een matrix. Een gewenste geheugencel wordt,direkt geselekteerd door de random access methode teneinde informatie te kunnen schrijven of lezen. Wanneer de geheugencel informatie bevat, wordt de woordlijn 35 10 op ongeveer 0 volt gehouden, waardoor de MOSFETs 6 en 7 zijn uitgeschakeld, De geheugencel 30 gevormd door de MOS- 8402489 -3- - s FETs 1,2,3 en 4 is elektrisch gescheiden van de bitlijnen 8 en 9. De geheugencel 30 is' in één van twee stabiele toestanden wanneer de poortelektroden van de MOSFETs 1 en 2 laag "L" worden gehouden. Qp dit tijdstip verkeert de 5 M0SFET1 in de AAN toestand, waarbij cfe afvoer hoog "H" wordt gehouden. De poorten van de MOSFETs 3 en 4 worden dienovereenkomstig "H" , waarbij de MOSFET 4 ingeschakeld wordt en de af voer "L" wordt.

Wanneer de geheugencel 30 in deze stabiele toe-10 stand verkeert, kan informatie ingeschreven worden door een spanning aan te leggen, die korrespondeert met de informatie op de bitlijnen 8 en 9, en de spanning ’Ή" aan te leggen op de woordlijn 10 teneinde de geheugencel 30 te adresseren.

15 Veronderstel dat de logische "1w ingeschreven moet worden in de cel 30. De spanning "H" wordt geleid naar de schrijfbesturingssignaallijn 17 waardoor de MOSFETs 16 en 18 ingeschakeld worden en de spanning ,rH" korrespondeert met de logische "1" wordt aangelegd op de informatie-20 ingangssignaallijn 13. Op deze wijze wordt de bitlijn 9 "H” gehouden via de MOSFET 16. Bovendien worden de poortelektroden vande MOSFETs 14 en 15 ”H" gehouden waardoor de MOSFET 14 af en de MOSFET 15 aan geschakeld wordt.

De afvoer van de MOSFETs 14 en 15 worden dus "L" waardoor Σ de bitlijn 8 via MOSFET 18 "L" worden.

Op dit tijdstip, wanneer de woordlijn 10 "H" is en de MOSFETs 6 en 7 ingeschakeld zijn, worden de potentialen hide bitlijnen 8 en 9 ingebracht inds cpheugen-cel 30. Dientengevolge wordt de MOSFET 1 afgeschakeld ter 30 wijl de MOSFET 2 aan gaat, waardoor de toestanden van de MOSFETs 1,2,3 en 4 omkeren. Op deze wijze gaat de geheugencel 30 over in de andere stabiele toestand, hetgeen betekent, dat informatie "1" wordt opgeslagen. De woord lijn 10 en de schrijfbesturingssignaallijn 17 worden vervolgens 35 "L”. Hiermede eindigt de schrijfverrichting.

8402489 -4- ,/

Wanneer informatie uitgelezen moet worden uit de geheugencel 30, wordt een spanning van dezelfde grootte als welke wordt gebruikt tijdens het schrijven, aangelegd op de woordlijn 10·, waardoor de MOSFETs 6 en 7 ingeschakeld 5 worden. Dit waarborgt dat de elektrische ladingen in de bitlijnen 8 én 9 via de MOSFETs11 en 12 worden opgenomen door de informatie die opgeslagen ligt in de geheugencel 30, waardoor een potentiaalverschil ontstaat tussen de bitlijnen 8 en 9 in overeenstemming met informatie die 10 in de geheugencel 30 opgeslagen was. Op deze wijze wordt de opgeslagen informatie overgedragen naar de bitlijnen 8 en 9 en daarna versterkt en verschijnt het als een uitgangssignaal aan de uitgangsklem.

Wanneer de leesverrichting moet worden uitge-15 voerd, worcten meestal de bitlijnen 8 en 9 opgeladen tot de spanning "H" door middel van de MOSFETs 11 en 12.

Dit is van belang voor het voorkomen van een foutieve inschrijving van informatie in de bitlijnen op de geheugencel, hetgeen gemakkelijk kan gebeuren wanneer de 20 MOSFETs 6 en 7 ingeschakeld worden in een situatie waarin de bitlijnen een grote parasitaire kapaciteit hebben en informatie vertegenwoordigen tegengesteld aan die in de geheugencel.

Bij het in het voorgaande genoemde halfgeleider-25 geheugenelement volgens de stand van de techniek, zijn de bitlijnen konstant geladen in weerwil van het feit, dat het opladen alleen nodig is wanneer een leesverrichting uitgevoerd moet worden. Dientengevolge komen de schrijfinformatie en de elektrische ladingen in de bit-30 lijnen in collisie wanneer informatie ingeschreven moet worden. Dit vergroot het gebruik van elektriciteit en verlaagt de werksnelheden.

Een van de bekende methoden om het schrijven en lezen te besturen is een techniek die is beschreven in 35 het artikel getiteld "A 4K Static 5V RAM" van de hand 84 0 2 48 9 / ** -5- van Jeffrey M.Schlageter, Nagab Jayakumar, Joseph H.Kroeger en Vahe Sarkissian, dat was geschreven voor de 1976 International Solid-State Circuit Conference. Het artikel beschrijft dat door het blokkeren van het Chip Enable 5 signaal/ de bit-en informatielijnen vereffend worden tot een tussenspanning van de voedingsspanning.

De uitvinding heeft betrekking op het oplossen van de problemen/ die beschreven zijn aan de hand van de stand van de techniek en hebben als doel het verschaf-10 fen van een verbeterd halfgeleider geheugenelement/ dat de bitlijnen kan opladen door een MOSPET , die onder direk-te besturing staat van een schrijfbesturingssignaallijn wanneer niet in de geheugencel geschreven wordt, waarbij het opladen van de bitlijnen en het uitvoeren van de 15 geschreven informatie naar de bitlijnen zodanig worden gestuurd, dat zij niet tegelijkertijd of overlappend plaatsvinden, waardoor wordt gewaarborgd, dat geen collisie optreedt op het schrijftijdstip tussen de schrijfinformatie en de laadspanning.

20 De werksnelheid wordt dus vergroot en het gebruik van elektriciteit verminderd.

Andere doeleinden en voordelen van de onderhavige uitvinding zullen naar voren treden uit de gedetailleerde beschrijving. De aandacht wordt erop gevestigd, echter, 25 dat de gedetailleerde beschrijving en uitvoeringsvoorbeel-den alleen gegeven zijn bij wijze van verduidelijking , aangezien verschillende veranderingen en modifikaties binnen het raam van de uitvinding duidelijk zullen zijn voor deskundigen, 30 Volgens één aspekt van de onderhavige uitvinding wordt een halfgeleider geheugenelement verschaft omvattende: een geheugencel gevormd door MOSFETs, een bitlijn voor het overdragen van een schrijf- en leesinformatie naar of vanuit de. geheugencel, een schrijfbesturingssignaallijn 35 voor het besturen van de schrijfverrichting in de geheugen- 8402*89 -6- cel, een MOSFET. van het eerste geleidbaarheidstype waarvan de toevoerelektrode verbonden is met een voedingsklem, waarbij de poortelektrode verbonden is met de. schrijfbe-sturingssignaallijn en waarvan de afvoerelektrode verbon-5 den is met de bitlijn, waarbij de MOSFET van heteerste geleidbaarheidstype de bitlijn kan opladen. wanneer niet in de geheugencel geschreven wordt, en een MOSFET. van het tweede geleidbaarheidstype, waarvan de afvoer (of toevoer) verbonden is met de bitlijn, waarbij de poortelektrode 10 verbonden is met de schrijfbesturingssignaallijn en waarbij de toevoer(of afvoer) gekoppeld is met de uitgang van de schrijfschakeling en waarbij de MOSFET van het tweede geleidbaarheidstype ingericht is om over te dragen naar de bitlijn een uitgangssignaal uit de schrijfschakeling.

15 In de tekeningen is :

Figuur 1 een schakelschema van een belangrijk deel van het halfgeleider geheugenelement volgens de stand van de techniek,en

Figuur 2 een schema van dat deel van het halfge-20 leidergeheugenelement van de uitvinding korresponderend met het deel uit figuur 1.

In figuur 2 waarin dezelfde verwijzingscijfers gebruikt worden als in figuur 1 voor dezelfde en korrespon-derende elementen, zijn de bitlijnen 8 en 9 verbonden met 25 de P-kanaal MOSFETs 19 en 20 (van een eerste geleidbaarheidstype) , waarbij de bitlijnen opgeladen worden. Elke toevoerelektrode van de MOSFETs 19 en 20 is verbonden met de voedingsklem 5 en de afvoerelektroden ervan zijn respek-tievelijk verbonden met de bitlijnen 8 en 9. De poorten 30 ervan zijn gemeenschappelijk verbonden met een schrijfbesturingssignaallijn 17. De MOSFETs 19 en 20 worden ingeschakeld door een signaalpotentiaal in de schrijfbesturingssignaallijn 17 alleen wanneer niet wordt geschreven in ... de geheugencel 30, waardoor de bitlijnen 8 en 9 tussen 35 hun toevoer en afvoer worden opgeladen.

840 2 48 9 -½ f -7-

In dit geval zijn er N-kanaal MOSFETs 16 en 18 (tweede geleidbaarheidstypej verschaft, die de schrijf-informatie en het geïnverteerde signaal ervan uit de schrijfschakeling 40 overdragen naar de hitlijnen resp.

5 9 en 8 op dezelfde wijze als in figuur 1.

Tijdens bedrijf wordt aangenomen dat de spanning van de woordlijn 10 "L" is, waardoor de MOSFETs 6 en 7 afgeschakeld worden en de MOSFETs 1,2,3, en 4 elektrisch worden gescheiden van de bitlijnen 8 en 9, terwijl 10 voorts wordt aangenomen, dat de geheugencel 30 verkeert in een stabiele toestand, waarin de afvoeren, van de MOSFETs 1 en 2 "H" zijn, terwijl die van de MOSFETs 3 en 4 nL" zijn.

Op dit tijdstip, wanneer de informatie Ί" in's geschreven moet worden in de geheugencel 30, wordt de spanning "H" die korrespondeert met'de "1” geleid naar de informatie-ingangssignaallijn 13 en wordt de schrijfbesturingssignaallijn 17 "H". Op dit tijdstip worden de MOSFETs 19 en 20 afgeschakeld en de MOSFETs 16 en 20 18 gaan aan. Aangezien de MOSFET 14 is afgeschakeld en de MOSFET 15 ingeschakeld door de spanning "H" op de informatie-ingangssignaallijn 13, wordt de spanning "L" geleid naar de bitlijn 8. De spanning van de informatie-ingangssignaallijn 13 wordt geleid naar de bitlijn 9, 2 die ”H" wordt.

Teneinde de schrijf verrichting te. voltooien wordt de spanning "H" opgedrukt op de woordlijn 10 waardoor de MOSFETs 6 en 7 ingeschakeld worden. Dientengevolge worden de poortelektroden van de MOSFETs 1 en 2 "H" en 30 worden de poortelektroden van de MOSFETs 3 en 4 "L", hetgeen leidt tot de voltooiing van de inschrijving scan de informatie"1"in de geheugencel 30.

Het schrijven eindigt met het terugbrengen, van de woordlijn 10 in de toestand "L” en van de besturingssignaallijn 17 35 in de toestand "L”.

8402489 ; -c.

-8-

Wanneer de opgeslagen informatie uitgelezen moet worden, worden de spanningen "L" en "L" opgedrukt op de schrijfbesturingssignaallijn 17 respektievelijk de woordlijn TO. Dientengevolge worden de MOSFETs 19 en 20 ingeschakeld en worden de bitlijnen 8 en 9 opgeladen ^ met de voedingsspanning. Op dit tijdstip wordt de woordlijn 10 "H" waardoor de MOSFETs 6 en 7 ingeschakeld worden en worden de elektrische ladingen van de bitlijnen 8 en 9 geabsorbeerd korresponderend met de informatie in de geheugencel 30. Op deze wijze hebben de lijnen 8 en 9 een potentiaalverschil daartussen overeenkomstig de informatie opgeslagen in de geheugencel 30. De informatie, die overgedragen wordt naar de bitlijnen 8 en 9 wordt versterkt door een versterker en geleverd aan de uitgang.

In de voorgaande beschrijving is een random 15.. lees/schrijf geheugenelement voor algemene doeleinden als voorbeeld genoemd maar daar is de uitvinding niet toe beperkt. De onderhavige uitvinding kan gemakkelijk worden geïmplementeerd in een large-scale integratie van een CMOS type stelsel, voorzien van een versterker en een 2o schrijfschakeling in elke kolom met een vast patroon.

In dit geval wordt het versnellen van de werking en het beperken van de elektriciteitsconsumptie bijzonder groot.

Volgens de onderhavige uitvinding worden de bitlijnen opgeladen door de MOSFET, die onder direkte 25 besturing staat van de schrijfbesturingssignaallijn, waarin het opladen alleen plaatsvindt wanneer in het geheugen niet geschreven wordt. Een verder voordeel van de uitvinding is, dat geen overlapping plaatsvindt tussen het opladen van de bitlijnen en het uitvoeren van de 30 geschreven informatie naar de bitlijnen, hetgeen betekent, dat geen collisie plaatsvindt tussen de laadspanning en de schrijfinformatie. Dit waarborgt, dat het schrijven wordt versneld en de consumptie van elektriciteit wordt verlaagd.

84 0 2-r 8 9

Claims (2)

1. Halfgeleider geheugenelement omvattende ï een geheugencel gevormd door MOSFETs? een bitlijn voor de overdracht van schrijf- en 5 leesinformatie naar of vanuit de geheugencel; een schrijfbesturingssignaallijn voor het besturen van het schrijven in de geheugencel; een MOSFET van heteerste geleidbaarheidstype waarvan de toevoerelektrode verbonden is met een voedïngs-10 klem, waarvan de poortelektrode verbonden is met de schrijfbesturingssignaallijn en waarvan de afvoerelektrode gekoppeld is met de bitlijn; waarbij de MOSFET van het eerste geleidbaarheidstype de bitlijn kan opladen wanneer niet in het geheugen 15 wordt geschreven, een MOSFET van het tweede geleidbaarheidstype, waarvan de afvoer(of toevoer) elektrode verbonden is met de bitlijn, waarvan de poortelektrode verbonden is met de schrijfbesturingssignaallijn en waarvan de 20 toevoerelektrode (of afvoerelektrode) verbonden is met de uitgang van de schrijfschakeling voor het schrijven van informatie in de geheugencel; en waarbij de MOSFET van het tweede geleidbaarheidstype over de bitlijn een uitgangssignaal uit de schrijf-5 schakeling kan overdragen.

2. Halfgeleider geheugenelement volgens conclusie 1, met het kenmerk, dat de bitlijn als paar voor de geheugencel is verschaft, waarbij de MOSFETs van het eerste en tweede geleidbaarheidstype op overeenkomstige wijze in 30 paren zijn aangebracht en waarbij de schrijfschakeling een inverter omvat, die een schrijfinformatieingangssignaal ontvangt aan zijn ingang en de schrijfinformatie en het geïnverteerde signaal uitvoert naar de respektievelijke bitlijn via de respektievelijke MOSFET van het tweede ge-35 leidbaarheidstype. 8402489