DE3336570A1

DE3336570A1 - Anzeigesystem fuer einen digitalen oszillographen

Info

Publication number: DE3336570A1
Application number: DE19833336570
Authority: DE
Inventors: Bruce W. 97005 Beaverton Oreg. Blair; Luis J. 97005 Beaverton Oreg. Navarro; Joseph R. 97007 Beaverton Oreg. Peter
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1982-10-15
Filing date: 1983-10-07
Publication date: 1984-04-19
Also published as: FR2534690B1; JPS6257223B2; GB2133956A; US4536760A; DE3336570C2; GB8325815D0; GB2133956B; FR2534690A1; NL189685B; CA1213086A; JPS59135371A; NL8303526A; NL189685C

Description

Beschreibung

Die vorliegende Erfindung betrifft ein Anzeigesystem für einen digitalen Oszillographen und insbesondere ein derartiges System zur Wiedergabe der Hüllkurve von komplexen Signalen, wie beispielsweise Trägersignale.

Echtzeit-Oszillographen erzeugen eine kontinuierliche Anzeige auf Zeitbasis der Augenblicks-Amplitudenwerte elektrischer Phänomene und vermögen daher die Signalverläufe von komplexen Signalen, wie beispielsweise von hochfrequenten Trägersignalen mit niederfrequenten Hüllkurven genau anzuzeigen. Diese Arten von Signalverläufen sowie andere Arten von Signalverläufen sind auch durch Echtzeit-Oszillographen anzeigbar, die mit bistabilen Direktsicht-Speicherröhren ausgerüstet sind, da die Signalverarbeitungsschaltungen und das Aufzeichnungsmedium kontinuierlich arbeiten. Andererseits zerhacken digitale Oszillographen Eingangssignale in durch einen internen Takt festgelegte Zeitpunkte, quantisieren die Augenblicks-Amplitudenwerte in diesen Punkten und speichern die resultierenden digitalen Darstellungen in einem Digitalspeicher. Die Anzeige wird mit einer vorgegebenen Taktfolgefrequenz aus dem Speicher ausgelesen und manifestiert sich entweder in einer Folge von Punkten oder in miteinander verbundenen Punkten. Da die Eingangssignale nicht funktional auf den internen Takt des digitalen Oszillographen bezogen sind, wird derjenige Augenblickswert des Eingangssignals gespeichert, wenn die Taktflanke auftritt. Die Information zwischen derartigen Punkten geht

OQ natürlich verloren, so daß bei komplexen Signalen ein definierter Signalverlauf, wenn überhaupt, nur schwierig rückzubilden ist.

In der US-PS 4 251 815 ist ein Hüllkurven-Anzeigesystem zur Beobachtung derartiger komplexer Signale beschrieben. Bei diesem System werden die Maximal- und Minimal-Amplituden-

werte eines sich wiederholenden Signalverlaufs durch eine Maximum-Minimum-Detektorschaltung festgelegt, wie sie beispielsweise in der ÜS-PS 4 271 486 beschrieben ist. Diese Maximal- und Minimalwerte (M bzw. m) werden anstelle der tatsächlich in diesen Punkten auftretenden Augenblickswerte als erfaßte Datenpunkte längs des Signalverlaufs gespeichert. Die Maximal- und Minimaldaten werden in einem Digitalspeicher verschachtelt gespeichert (M, m, M, m ...), d.h., die Maximal- und Minimaldaten werden in geraden und

^q ungeraden Adressen des Speichers gelesen, so daß die die Maximal- und Minimal-Signalwerte repräsentierenden Auslesedaten abwechselnd unter Verwendung eines zugehörigen Vektorgenerators auf einer Anzeigeeinrichtung angezeigt werden. Die lediglich in den geraden Adressen des Speichers ge-

•jc speicherten Daten werden ausgelesen, so daß die Maximalwerte auf der Anzeigeeinrichtung in einem zweiten Zyklus angezeigt werden, während die lediglich in den ungeraden Adressen gespeicherten Daten zur Anzeige der Minimalwerte in einem dritten Zyklus ausgelesen werden. Die drei resul-

2Q tierenden Anzeigen werden auf der Anzeigeeinrichtung überlagert, so daß sich für einen Beobachter eine einzige Anzeige der aufgefüllten Hüllkurve des komplexen Signalverlaufs ergibt.

„c Da bei einem derartigen bekannten System drei Speicherzyklen zur Anzeige des Hüllkurven-Signalverlaufes erforderlich sind, ist sowohl ein komplexer Schaltungsaufwand als auch ein komplexer Programmaufwand erforderlich, wobei auch der Zeitaufwand groß ist. Darüber hinaus benötigt _n das bekannte System auch ein komplexes mittelndes Filter,

um halbwegs gerade Vektoren zwischen den Maximal- und Minimalpunkten zu zeichnen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde,

__ ein verbessertes Signalhüllkurven-Anzeigesystem für einen 35

digitalen Oszillographen zu schaffen, das einfach und

damit billig im Aufbau ist und bei dem zur Hüllkurvenanzeige lediglich zwei Zyklen erforderlich sind.

Darüber hinaus soll ein derartiges Anzeigesystem mit einem c geringeren Programmaufwand auskommen.

Diese Aufgabe wird bei einem Anzeigesystem der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Das erfindungsgemäße System stellt ein einfaches Signalhüllkurven-Anzeigesystem für einen digitalen Oszillographen dar, bei dem zur Erfassung der in kurzen Zeitinkrementen auftretenden Maximal- und Minimal-Signalamplituden und zu deren verschachtelter Speicherung in einem Digitalspeicher die gleiche Technik wie bei dem oben beschriebenen bekannten System zur Anwendung kommt. An dem Speicher ist zur sequentiellen Adressierung jedes Speicherplatzes als Funktion eines Anzeigetaktsignals ein binärer Adresszähler angekop-

pelt, wobei zwischen dem Adresszähler und dem Speicher 20

zur Steuerung des geringstwertigen Bits des Adresszählsignals eine Steuerschaltung vorgesehen ist, wodurch zwei Adresszyklen erzeugt werden. Im ersten Speicherzyklus steuert die Steuerschaltung das geringstwertige Bit des

Adressignals vom Adresszähler nicht, so daß das Adress-25

signal ohne Verarbeitung in die Adressanschlüsse des Speichers eingespeist wird. Dieser Zyklus erzeugt die Daten an den Datenausgangsanschlüssen des Speichers in der Folge der Maximal- und Minimal-Daten (M, m, M, m ...) unter der Annahme, daß die Maximal- und Minimal-Daten in 30

den geraden bzw. ungeraden Adressplätzen gespeichert wir«/ ■und das Adressignal von "0000 0000" beginnt (in diesem Fall besteht das Adressignal aus acht Bit). Im zweiten Speicherzyklus invertiert die Steuerschaltung lediglich das geringstwertige Bit des Adressignals, so daß dieser Zyklus die 35

Daten aus dem Speicher in der Folge der Minimal- und Maxi-

-X- b

mal-Daten (m, M, m, M ...) erzeugt. Ein abwechselnder Durchlauf dieser beiden Sequenzen durch einen Digital-Analog-Wandler, ein Tiefpassfilter und einen Anzeigeverstärker führt zur Erzeugung einer symmetrischen Hüllkurvenanzeige mit intensiveren oberen und unteren Grenzen und einem voll geschriebenen Mittelteil. Da die beiden überlagerten Signalverläufe räumlich eng aufeinander bezogen sind, können sie in einer Mehrfach-Signalverlaufanzeige ohne Beeinflussung des Anzeigeleuchtens ver- IQ schachtelt werden. Im erfindungsgemäßen System ist lediglich ein einfaches Tiefpassfilter anstelle eines komplexen mittelnden Filters erforderlich.

Weitere Ausgestaltungen des Erfindungsgedankens sind in !5 UnteranSprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer ersten Ausführungsform

eines erfindungsgemäßen Signalhüllkurven-Anzeigesystems;

Fig. 2A bis 2E jeweils einen dem Blockschaltbild nach Fig. 1 zugeordneten Signalverlauf;

Fig. 3 ein Blockschaltbild eines Teils einer zweiten

Ausführungsform des erfindungsgemäßen Anzeige-₃Q systems; und

Fig. 4 ein Blockschaltbild eines Teils einer dritten Ausführungsform des erfindungsgemäßen Anzeigesystems.

g₅ Fig. 1 zeigt ein Blockschaltbild eines Anzeigesystems für einen digitalen Oszillographen, bei dem Analogsignale

über einen Eingangsanschluß 10 in eine Signalzug-Erfassungsschaltung 12 eingespeist werden, welche in an sich bekannter Weise Tast/Halte- und Analog-Digital-Wandlerschaltungen enthält, wie sie in konventionellen digitalen Oszillographen verwendet werden. Da die Anzahl von längs des Signalzuges eines Eingangssignals erfaßten Punkten durch den verfügbaren Speicherraum begrenzt ist, arbeitet die Signalzug-Erfassungsschaltung 12 zweckmäßigerweise so, wie dies in der oben genannten US-PS 4 271 486 beschrieben

•j^q ist, wobei ein sehr schnelles Tastsystem Signalzugdaten mit der höchsten Folgefrequenz erfaßt, mit welcher der Analog-Digital-Wandler arbeitet. Die so erfaßten Signalzug-Daten werden in einen Minimum-Maximum-Detektor 14 eingespeist, welcher die kleinsten und höchsten Signalwerte

₁g erfaßt und hält, die in dem Zeitintervall zwischen Datenpunkten entsprechenden Zeitinkrementen auftreten. Die Anzahl dieser Werte ist dabei durch den verfügbaren Speicherraum festgelegt. Die gespeicherten Datenpunkte bilden daher die Maximal- und Minimal-Signalamplituden, welche

_« zwischen den festgelegten Datenpunkten auftreten, nicht aber die in diesen Punkten auftretenden tatsächlichen Werte. Da ein Anzeigespeicher 16 als Funktion eines Schreibbefehlsignals von einem Steuersystem (nicht dargestellt) im Schreibbetrieb arbeitet und dieser Speicher 16 an Adressanschlüssen AO bis A7 (die Schreibadressleitungen sind nicht dargestellt) ein Sehreibadressignal aufnimmt, werden die Maximal- und Minimalwerte vom Mindmum-Maximum-Detektor 14 in benachbarten Speicherplätzen im Speicher 16 gespeichert. Mit anderen Worten ausgedrückt, werden die

_ Maximal- und Minimalwerte beispielsweise in den geraden

bzw. ungeraden Adressplätzen des Speichers 16 gespeichert. Dieser Speicher 16 kann zweckmäßigerweise ein Speicher mit wahlfreiem Zugriff (RAM) sein.

Zahlausgangsanschlüsse QO bis Q7 eines binären Adress-Zählers 18 sind mit den Adressanschlüssen AO bis A7 des

-ff- $

Speichers 16 gekoppelt, um jeden Speicherplatz als Funktion eines AnzeigetaktsignaIs von einem Anzeigetaktgenerator 20 sequentiell zu adressieren. In konventioneller Weise besitzt der binäre Adresszähler 18 eine Ausgangsleitung für jedes binäre Zählbit, die in absteigender Ordnung vom höchstwertigen Bit (Q7) bis zum geringstwertigen Bit (QO) geordnet sind. Die Adressanschlüsse A7 und AO entsprechen dem höchstwertigen Bit bzw. dem geringstwertigen Bit. Ein Schalter 22 sowie eine Steuerschaltung 30 liegen in der Leitung für das geringstwertige Bit zwischen dem Zähler 18 und dem Speicher 16, um das tatsächlich in den Speicher 16 eingespeiste geringstwertige Bit auszuwählen. Der Schalter ist dabei zur Realisierung von drei Anzeigebetriebsarten zwischen Masse, einer Vorspannung oder der Steuerschaltung 30 umschaltbar. Die Steuerschaltung 30 enthält ein T-Flip-Flop 32 sowie drei logische Gatter 34, 36 und 38, wobei ein Anschluß T des Flip-Flops 32 ein Überlaufsignal vom Zähler 18 aufnimmt und ein Ausgang Q an einen Eingangsanschluß eines NOR-Gatters 34 sowie eines UND-Gatters 36 angekoppelt ist. Der jeweils weitere Eingang der Gatter 34 und 36 nimmt das geringstwertige Bit vom Zähler 18 auf, wobei deren Ausgangssignale in ein ODER-Gatter 38 eingespeist werden, dessen Ausgangsanschluß mit einem Kontakt 22C des Schalters 22 verbunden ist.

Im Anzeigebetrieb nimmt der Speicher 16 ein Lesebefehlssignal vom Steuersystem auf. Für die erste Anzeigebetriebsart ist die Eingangsleitung AO für das geringstwertige Bit des Speichers 16 über den Schalter 22 und einen Kontakt 22A mit Masse verbunden. In dieser Betriebsart wird jeder zweite Speicherplatz, beispielsweise jeder gerade Speicherplatz, in denen lediglich die Maximalwerte gespeichert werden, sequentiell adressiert, so daß alle Maximalwerte in Folge aus dem Speicher getaktet werden. Ein Digital-Analog-Wandler 24 sowie ein Tiefpassfilter 26 erzeugen ein Anzeigesignal in Form von miteinander verbundenen Punkten der

Maximalwerte, wie dies in Fig. 2A dargestellt ist. Dieses Signal wird in einer Anzeigeeinrichtung 28 eingespeist, die zweckmäßigerweise durch eine Kathodenstrahlröhre gebildet wird. Das Tiefpassfilter 26 enthält einen Operationsverstärker 26A, einen Eingangswiderstand 26B sowie einen durch einen Kondensator 26C und einen Widerstand 26D gebildeten Rückkopplungskreis.

Für die zweite Anzeigebetriebsart wird die Eingangsleitung -^q AO für das geringstwertige Bit des Speichers 16 über den Schalter 22 und einen Kontakt 22B mit der Vorspannung von beispielsweise +5V verbunden. In dieser Betriebsart wird jeder zweite Speicherplatz, beispielsweise jeder ungerade Speicherplatz, in dem lediglich Minimalwerte gespeichert 2g werden, sequentiell adressiert, so daß alle Minimalwerte in Folge aus dem Speicher 16 getaktet werden. Der Digital-Analog-Wandler 24 sowie das Tiefpassfilter erzeugen ein Anzeigesignal in Form von miteinander verbundenen Punkten der Minimalwerte, wie dies in Fig. 2B dargestellt ist.

Die erste und die zweite Betriebsart sind in der oben genannten US-PS 4 251 815 beschrieben,welche weiterhin auch die Erzeugung des punktweise verbundenen Maximum-Minimum-Signalzuges gemäß Fig. 2C beschreibt, was dadurch möglich

₂g ist, daß der Ausgang QO für das geringstwertige Bit des Zählers 18 mit dem Adressanschluß AC des Speichers 16 zur sequentiellen Adressierung jedes Speicherplatzes verbunden ist. Es ist darauf hinzuweisen, daß zur Realisierung des punktweise miteinander verbundenen Maximum-Mini_n mum-Signalzuges anstelle des Tiefpassfilters 26 ein komplexer Vektorgenerator erforderlich ist. Gemäß diesem konventionellen System werden die drei resultierenden Anzeige-Signalzüge (Fig. 2A, 2B und 2C) auf dem Anzeigeschirm der Anzeigeeinrichtung 28 überlagert, wodurch für einen Betrachter eine einzige Anzeige der aufgefüllten Hüllkurve eines komplexen Signalzugeis gemäß Fig. 2D ent-

steht. Das konventionelle System besitzt die oben beschriebenen Nachteile.

Gemäß der dritten erfindungsgemäßen Anzeigebetriebsart wird der Schalter 22 auf einen Kontakt 22C geschaltet. Im ersten Zyklus ist das Ausgangssignal am Ausgang Q des Flip-Flops 22 "0" (tiefer Pegel), da das Überlaufsignal noch nicht durch den Adresszähler 18 erzeugt wird. Das Ausgangssignal des UND-Gatters 36 ist unabhängig vom geringstwertigen Bit vom Zähler 18 "0", wobei das geringstwertige Bit (Ausgang QO) vom Zähler 18 durch die Steuerschaltung 30 invertiert wird, bevor es in den Eingang AO für das geringstwertige Bit des Speichers 16 eingespeist wird. Mit anderen Worten ausgedrückt, wird das Adresssignal in der Folge "0000 0001", "0000 0000", "0000 0011", "0000 0010" ... "1111 1111", "1111 1110" in den Speicher 16 eingespeist. Dieser Zyklus erzeugt die Ausgangssequenz (m, M, m, M...), worin "m" und "M" das Minimum bzw.das Maximum repräsentieren. Wenn der Adresszähler 18 am Ende des ersten Zyklus das Überlaufsignal erzeugt, d.h., das Ausgangssignal des Zählers 18 ist "1111 1111", so ändert sich das Signal am Ausgang Q des Flip-Flops 32 auf "1" (hoher Pegel), so daß das Ausgangssignal des NOR-Gatters 34 unabhängig vom geringstwertigen Bit vom Zähler 18 "0" ist. Im zweiten Zyklus ermöglicht somit die Steuerschaltung 30, daß das geringstwertige Bit vom Zähler 18 zum Speicher 16 gelangen kann, wobei das Signal am Anschluß AO für das geringstwertige Bit des Speichers 16 identisch mit dem Signal air Anschluß QO für das geringstwertige

gO Bit des Zählers 18 ist. Jeder Speicherplatz des Speichers 16 wird sequentiell adressiert, so daß der zweite Zyklus die Sequenz (M, m, M, m ...) erzeugt. Wenn der Zähler 18 am Ende des zweiten Zyklus das überlaufsignal erzeugt, so kehrt die Steuerschaltung 3 0 in den ersten Zyklus zu-

gc rück. Diese beide;n Zyklen werden wiederholt. Ein abwechselnder Durchlauf dieser beiden Sequenzen durch den Digital-

! Analog-Wandler 24 und das Tiefpassfilter 26 erzeugt auf der Anzeigeeinrichtung 28 eine symmetrische Hüllkurvendarstellung mit intensiveren oberen und unteren Grenzen und einem voll ausgeschriebenen Mittenbereich gemäß Fig. 2E. Es ist darauf hinzuweisen, daß erfindungsgemäß für die Signalhüllkurven-Anzeige lediglich zwei Zyklen erforderlich ist. Da die beiden überlagerten Signalzüge räumlich eng aufeinander bezogen sind, können sie auch ohne Beeinflussung des Anzeigeleuchtens in einem Mehrfach-Signalzug verschachtelt werden.

Fig. 3 zeigt ein Blockschaltbild eines Details einer zweiten Ausführungsform der Erfindung, wobei diese Ausführungsform der Ausführungsform nach Fig. 1 ähnlich ist, so daß

,._ gleiche Bezugszeichen für gleiche Teile verwendet und ledig-

lieh Unterschiede erläutert werden. Anstelle eines Zählers mit acht Bit wird als Adresszähler 18 ein Zähler mit neun Bit verwendet, wobei ein Eingangsanschluß der Gatter 34 und 36 nicht.mit dem Ausgang Q des Flip-Flops 32 sondern mit einem Anschluß Q8 für das höchstwertige Bit des Zählers verbunden ist. Da das Signal am Anschluß Q8 für das höchstwertige Bit des Zählers 18 während der Hälfte des Zählzyklus "0" und während der anderen Hälfte des Zählzyklus "1" ist, arbeitet die Steuerschaltung 30 entsprechend der Ausführungsform nach Fig. 1. Ein digitaler Multiplexer arbeitet ebenso wie der Schalter 22 und wird von einem Steuersignal gesteuert. Es ist nicht erforderlich, die Verbindung zwischen dem Eingang und dem Ausgang des Multiplexers 23 für jede Anzeigebetriebsart umzuschalten, so daß der Multiplexer 23 eine langsam arbeitende Stufe sein kann.

Fig. 4 zeigt ein Blockschaltbild einer weiteren Ausführungsform der Steuerschaltung 30 gemäß der Erfindung. Ein Inverter 40 nimmt das geringstwertige Bit an einem Anschluß 35

42 vom Adresszähler auf. Ein Multiplexer 44 wählt den Aus-

gang des Inverters 40 oder den Anschluß 42 als Funktion eines Steuersignals an einem Anschluß 46 aus, wobei es sich um das Ausgangssignal am Ausgang Q des Flip-Flops 32 nach Fig. 1 oder um das geringstwertige Bit des Zählers 18 nach Fig. 3 handeln kann. Das ausgewählte Ausgangssignal des Multiplexers 44 wird über einen Anschluß 48 in den Kontakt 22C nach Fig. 1 oder den Multiplexer 23 nach Fig. 3 eingespeist.

Im Rahmen der Erfindung sind weitere Abwandlungen der vorstehend erläuterten Ausführungsformen möglich. Beispielsweise kann das geringstwertige Bit des Adresszählers für einen Anzeigetaktzyklus abwechselnd invertiert und nichtinvertiert sein, was dadurch erfolgt, daß das Taktsignal in den Anschluß T des Flip-Flops 32 in Fig. 1 in die weiteren Eingangsanschlüsse der NOR- und UND-Gatter 34 und 36 in Fig. 3 und den Anschluß 4 6 in Fig. 4 eingespeist wird. Das Tiefpassfilter kann ein passives Filter sein.

Leerseite

Claims

Patentanwälte Dip^-Ing. H. "Wejckmaj^K3- Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A.Weickmann, Dipl.-Chem'. B. Huber Dr.-Ing. H. Liska, Dipl.-Phys. Dr. J. Prechtel 8000 MÜNCHEN 86 Γ f. QKt. 1983 POSTFACH 860820 MOHLSTRASSE 22 TELEFON (089) 980352 ^v χ TELEX 522621 DX111A TELEGRAMM PATENTWEICKMANN MÜNCHEN Tektronix Inc. S.W. Griffith Drive, P.O. Box 500, Beaverton, Oregon 97077, U.S.A. Anzeigesystem für einen digitalen Oszillographen > Patentansprüche

1. Anzeigesystem für einen digitalen Oszillographen, gekennzeichnet durch

einen Speicher (16) zur Speicherung von Maximal- und Minimal-Signalamplitudenwerten in benachbarten adressierbaren Speicherplätzen,

einen Adresszähler (18) zur Erzeugung eines binären Adresszählsignals für die Adressierung des Speichers (16) zwecks selektiver Auslesung der Maximal- und Minimalwerte, eine Steuerschaltung (30)zur selektiven Invertierung des geringstwertigen Bits des Adresszählsignals zwecks Steuerung der Adressauswahl der Speicherplätze und eine von den ausgelesenen Werten angesteuerte Schaltung (24, 26) zur Erzeugung eines Anzeigesignals.

2. Anzeigesystem nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (30) NOR- sowie UND-Gatter (34, 36) mit jeweils einem das geringstwertige Bit des Adress-.zählsignals vom Adresszähler (18) aufnehmenden Eingang sowie ein die Ausgangssignale von den NOR- sowie UND-Gattern (34 j 36) aufnehmendes ODER-Gatter (38) aufweist, das je-

weils ein weiterer Eingang der NOR- sowie UND-Gatter (3 4, 36) ein Steuersignal aufnimmt und daß das Ausgangssignal des ODER-Gatters (38) als geringstwertiges Bit des Adresszählsignals in den Speicher (16) eingegeben wird.

3. Anzeigesystem nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Steuersignal für den jeweils weiteren Eingang der NOR- sowie UND-Gatter (34, 36) eines der folgenden Signale ist: Ein Ausgangssignal eines durch ein überlaufsignal des Adresszählers (18) getakteten Flip-Flops (32) , das höchstwertige Bit des Adresszählsignals und ein in den Adresszähler (18) einzuspeisendes Taktsignal.

4. Anzeigesystem nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (30) einen das geringstwertige Bit des Adresszählsignals aufnehmenden Inverter (40) und einen eines der folgenden Signale auswählenden Multiplexer (44) aufweist: Als Funktion eines der Überlaufsignale des Adresszählers (18) das Ausgangssignal des Inverters (40) und das geringstwertige Bit des Adresszählsignals, das höchstwertige Bit des Adresszählsignals und ein in den Adresszähler (18) einzuspeisendes Taktsignal.

5. Anzeigesystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die das Anzeigesignal erzeugende Schaltung (24, 26) einen Digital-Analog-Wandler (24) und

3Q ein Tiefpassfilter (26) aufweist.