DE3305662A1 - Schaltungsanordnung zur verstaerkungsregelung - Google Patents

Schaltungsanordnung zur verstaerkungsregelung

Info

Publication number
DE3305662A1
DE3305662A1 DE19833305662 DE3305662A DE3305662A1 DE 3305662 A1 DE3305662 A1 DE 3305662A1 DE 19833305662 DE19833305662 DE 19833305662 DE 3305662 A DE3305662 A DE 3305662A DE 3305662 A1 DE3305662 A1 DE 3305662A1
Authority
DE
Germany
Prior art keywords
signal
digital signal
digital
gain control
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833305662
Other languages
English (en)
Other versions
DE3305662C2 (de
Inventor
Tsuneo Tokyo Furuya
Hirohito Chofu Tokyo Kawada
Katsuaki Kawasaki Kanagawa Tsurushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3305662A1 publication Critical patent/DE3305662A1/de
Application granted granted Critical
Publication of DE3305662C2 publication Critical patent/DE3305662C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

Be s chreibung
. Schaltungsanordnung zur Verstärkungsregelung
^q Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Verstärkungsregelung und insbesondere auf eine Verstärkungsregelungsanordnung, die für die Wiedergabe eines digitalen Signals geeignet sein soll bzw. ist, welches durch eine Analog/Digital-Umsetzung eines analogen Audiosignals erhalten wird.
Eine digitale Audio- bzw. Schallplatte ist als eine von mehreren digitalen Audioquellen bekannt. Eine digitale Tonplatte weist einen niedrigen Rauschabstand und einen weiten Dynamikbereich im Vergleich zu konventionellen analogen Audio- bzw. Schallplatten, wie einer Langspielplatte, auf.
Wenn ein Vergleich erfolgt zwischen einer konventionellen Langspielplatte und einer digitalen Schallplatte, dann zeigt eine Langspielplatte einen maximalen Dynamikbereich von etwa 70 dB, wie dies durch die gestrichelte Linie in Fig. 1 angedeutet ist, wobei dieser maximale Dynamikbereich lediglich im mittleren Frequenzbereich von etwa 1 kHz erreicht werden kann. Der Dynamikbereich der Langspielplatte nimmt im hohen Frequenzbereich und im niedrigen Frequenzbereich auf 40 dB ab. Im Gegensatz dazu weist eine digitale Schallplatte einen weiten Dynamikbereich von etwa 90 dB über nahezu den gesamten Frequenzbereich auf,wie dies durch eine Strichpunktlinie in Fig. 1 angedeutet ist.
Venn jedoch Signale von einer digitalen Schallplatte mit einem derart weiten Dynamikbereich wiedergegeben und in einem konventionellen Audiosystem für die Wiedergabe in einem Lautsprecher verstärkt werden, dann wird an den Lautsprecher Extraleistung abgegeben, was zum Ausfall des Lautsprechers führt. Insbesondere dann, wenn Signale mit höheren Spitzenpegeln als solche, die in herkömmlichen Fällen auftreten, einem Leistungsverstärker zugeführt werden, und dann, wenn der Lautstärkeregler in die selbe Pegeleinstellung wie in den herkömmlichen Fällen eingestellt ist, werden die Eingangssignalverlaufe geschnitten, was eine Wiedergabeverzerrung hervorruft. Die beschnittenen Signalverläufe bzw. Signalwellen umfassen starke hochfrequente Komponenten und können eine Beschädigung des Lautsprechers und insbesondere eines HochtonlautSprechers hervorrufen.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Verstärkungsregelungs-SchaltungsanOrdnung zu schaffen, die imstande ist, eine Wiedergabeverzerrung zu vermeiden, die auf eine unerwünschte Beschneidung zurückgeht, und die außerdem eine Beschädigung des Lautsprechers ver hindert .
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.
Gemäß einem Aspekt der vorliegenden Erfindung wird bei einer Verstärkungsregelungsanordnung ein digitales Signal, welches durch eine Analog/Digital-Umsetzung eines analogen Audiosignals erhalten worden ist, verzögert, wobei jene Komponenten eines analogen Signals, welches . durch eine Digital/Analog-Umsetzung des digitalen Signals erhalten wird, die einen bestimmten Pegel übersteigen, unterdrückt werden können, und zwar unter Ausnutzung der Verzögerungszeit,
• β V id W β
ir O _
Gemäß der Verstärkungsregelungs-Schaltungsanordnung nach der Erfindung wird ein Eingangssignal in Form eines digitalen Signals einer Verzögerungszeit unterworfen, und diejenigen Komponenten des wieder umgesetzten analogen Signals, die einen bestimmten Pegel übersteigen, werden unterdrückt. Aus diesem Grunde können die wiedergegebenen Signale nicht verzerrt sein, und die Ermittlung derartiger Komponenten kann zuverlässig durchgeführt werden. Die Verzerrung der wiedergegebenen Signale aufgrund eines unerwünschten Beschneidens, die Beschädigung des Lautsprechers und dergl. können vermieden werden.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 veranschaulicht die Unterschiede im Dynamikbereich bei einer digitalen Schallplatte und bei einer Langspielplatte.
Fig. 2 zeigt in einem Blockdiagramm eine VerstärkungsregelnBgsanordnung gemäß einer ersten Ausführungsform der Erfindung.
Fig. 3-A- und 3B zeigen Signalverläufe eines wiedergegebenen Signals, in welchem Komponenten, die einen bestimmten Pegel überschreiten, nicht unterdrückt sind bzw. in welchem derartige Komponenten unterdrückt sind.
Fig. 4 zeigt in einem Blockdiagramm eine Verstärkungsregelungs-Anordnung gemäß einer zweiten Ausführungsform der Erfindung.
Fig. 5 zeigt Einzelheiten des Aufbaus eines Spitzendetektors gemäß der zweiten Ausführungsform der Erfindung .
Fig. 6 zeigt in einem Blockdiagramm eine Verstärkungsregelungs-Anordnung gemäß einer dritten Ausführungsform der Erfindung.
Fig. 7 zeigt Einzelheiten einer Verzögerungsleitung und einer digitalen Verstärkungsregelungsschaltung gemäß, der dritten Ausführungsform.
ΟΟΌΌΌΌΔ
te · · β ·
Fig. 8 zeigt in einem Schaltplan eine Modifikation der digitalen Verstärkungsregelungsschaltung gemäß der dritten Ausführungsform der Erfindung.
Nunmehr werden die bevorzugten Ausführungsformen der Erfindung im einzelnen unter Bezugnahme auf die Zeichnungen erläutert.
Fig. 2 zeigt in einem Blockdiagramm eine Verstärkungsregelungs-Anordnung gemäß der ersten Ausführungsform der Erfindung.
Gemäß Fig. 2 werden digitale Signale, die durch Analog/ Digital-Umsetzung von analogen Audiosignalen erhalten werden, in Übereinstimmung mit dem NRZ-I-Verfahren (das ist das sogenannte Non-Return-to-Zero-1-Verfahren) moduliert und auf einer digitalen Schallplatte 1 aufgezeichnet. Derartige digitale Signale können dadurch erhalten werden, daß analoge Audiosignale mit einer bestimmten Frequenz abgetastet werden, um quantisiert zu werden und um 16-Bit-Datenwörter zu erhalten, und sodann werden die Datenwörter in Übereinstimmung mit dem CIRC-Verfahren (Cross Interleave Read Solomon Code) und dem EFM-Verfahren (8-zu-14-Modulation) codiert.
Die Codierung nach dem CIRC-Verfahren wird vorgenommen, um das meiste eines Fehlers hoher Dichte, wie ein Kratzen, auf einer Platte zu korrigieren.
Unterdessen ist das EFM-Verf ahren ein Modulati ons verfahren, bei dem 16 Bits in bedeutsamere bzw. in weniger bedeutsame 8-Bit-Gruppen unterteilt werden, wobei jede 8-Bit-Gruppe in ein 14-Bit-Zeichen bzw. -Muster umgesetzt wird. Die Modulation gemäß dem EFM-Verfahren wird derart durchgeführt, daß digitale Signale mit dem minimalen Betrag an Signalverzerrung aufgezeichnet wei-den
-δι können, so daß Gleichstromkomponenten in den aufgezeichneten Signalen nicht enthalten sein können.
Die auf der digitalen Schallplatte 1 aufgezeichneten digitalen Signale werden mittels eines optischen Abtasters oder dergl. gelesen und einem EFM-Demodulator 2 zugeführt. Unter Ausnutzung der Takt- und Synchronsignale, die aus dem Eingangssignal gewonnen bzw. von diesem abgetrennt sind, führt der EFM-Demodulator 2 eine EFM-Demodulation durch, indem jedes 14-Bit-Muster wieder in die ursprüngliche 8-Bit-Gruppe umgesetzt wird und indem die bedeutsameren und die weniger bedeutsamen 8-Bit-Gruppen wieder kombiniert werden, um das ursprüngliche 16-Bit-Datenwort zu erhalten. Ein so erhaltenes digitales Signal S^1 wird einer Speicher/Operationsschaltung 3 zugeführt, die einen Schreib/Lese-Speicher RAM (das ist ein Speicher mit wahlfreiem Zugriff) und dergl. aufweist.
Die Speicher/Operationsschaltung 3 führt die folgenden Operationen aus:
a) Einschreiben und Speichern des digitalen Signals S^1 in den Schreib/Lese-Speicher oder Auslesen des digitalen Signals aus dem Schreib/Lese-Speicher und Steuern des Schreib/Lese-Speichers.
b) Ermitteln und Korrigieren von Fehlern in l6-Bit-Wörtern gemäß dem CIRC-Verfahren.
c) Interpolieren eines '•schlechten" Datenwortes, welches nicht gemäß dem CIRC-Verfahren korrigiert worden ist, mit einem weiteren korrekten "guten11 Datenwort. (Die Zeitpunkte der Lese/Schreiboperationen des digitalen Signals Sni in bzw. aus dem Schreib/Lese-Speicher werden in Übereinstimmung mit den Taktimpulsen von einem Taktgenerator 5 her gesteuert.)
Ein digitales Signal S^2 wird dann von der Speicher/Operationsschaltung 3 her erhalten. Das digitale Signal
ist ein 16-Bit-Datenwort, welches bezüglich Fehler korrigiert und welches intex-poliert worden ist. Das so erhaltene digitale Signal S„2 wird an eine Verzögerungsleitung 4 abgegeben. Die Verzögerungsleitung 4 verzögert das eingangsseitige digitale Signal S^2 bis zu einem Zeitpunkt nach der Ermittlung des Spitzenwerts bei einem Spitzendetektor 6. Während der auf diese Art und Weise erzielten Verzögerungszeitspanne kann ein Verstärker 8 als analoge Verstärkungsregelungseinrichtung bzw. als analoge Verstärkungssteuereinrichtung die Verstärkung in Übereinstimmung mit dem Spitzendetektorergebnis durch den Spitzendetektor 6 regeln bzw. steuern.
Auf die Taktimpulse von dem Taktgenerator 5 hin verschiebt die Verzögerungdeitung 4 das 16-Bit-Datenwort oder das digitale Signal SD2 sequentiell in einer Reihenschaltung aus Zwischen- bzw. Latch-Registern. Alternativ dazu kann das verzögerte Auslesen aus dem Schreib/ Lesespeicher RAM mit Hilfe eines Modulo-M-Adressenzählers vorgenommen werden, der in Übereinstimmung mit den Taktimpulsen von dem Taktgenerator 5 her arbeitet.
Die Verzögerungszeit des Eingangssignals, die keinerlei Verzerrung im Ausgangssignal hervorrufen mag, kann ausgeführt werden, falls die Freqxxenz der Taktimpulse, die der Verzögerungsleitung 4 von dem Taktgenerator 5 her zugeführt werden, ein ganzzahliges Vielfaches der Abtastfrequenz ist.
3Q Eine digitales Signal SD„ von der Verzögerungsleitung 4 her wird einem Digital/Analog-Wandler 7 zugeführt, um in das analoge Audiosignal wieder umgesetzt zu werden. Ein so erhaltenes analoges Audiosignal S. wird von einem Ausgangsanschluß 9 über den Verstärker 8 erzeugt. Ein Lautsprecher ist an dem Ausgangsanschluß 9 über einen Vorverstärker und einen Leistungsverstärker des
-ιοί Benutzers angeschlossen.
Unterdessen wird das digitale Signal S02 von der Speicher/Operationsschaltung 3 her ebenfalls an den Spitzendetektor 6 abgegeben.
Der Spitzendetektor 6 ermittelt den Spitzenwert des digitalen Signals S^2, um festzustellen, ob der Spitzenwert einen vorbestimmten Pegel überschreitet, um ein
IQ unerwünschtes Abschneiden hervorzurufen. Auf der Grundlage der Daten des digitalen Signals SD2 ermittelt der Spitzendetektor 6 die Steilheit des Audiosignals oder dergl., um dadurch den Spitzenwert der den betreffenden bestimmten Pegel übersteigenden Komponente zu ermitteln.
Ein Detektor- bzw. Feststellsignal S von dem Spitzendetektor 6 her wird an den Verstärker 8 abgegeben, um die Verstärkung des Verstärkers 8 herabzusetzen. Demgemaß wird die Spitzenkomponente eines analogen Audiosignals S. von dem Digital/Analog-Wandler 7 her unterdrückt .
Wenn die Datenabtastfrequenz bei 44,1 kHz festgelegt wird und wenn die Verzögerungszeit der Verzögerungsleitung 4 mit 1/44,1 kHz χ 4 = 90 /us festgelegt ist, wird die Verstärkung des Verstärkers 8 so gesteuert, daß die Spitzenkomponente unterdrückt ist, bevor die Audiosignalkomponenten in dem hochfrequenten Bereich von etwa 10 kHz abrupt im Pegel ansteigen. Da die Impulsbreite eines Impulses mit einer hohen Frequenz von 10 kHz einen ¥ert von 100 us hat, wird der Spitzenwert ermittelt, bevor dieser Impuls den Verstärker 8 erreicht. Die Spitzenkomponente des Impulses wird durch das Detektorsignal S von dem Spitzendetektor 6 her unterdrückt. Das Detektorsignal S kann beispielsweise einer elektronischen
Lautstärkeregelung oder dergl. mit einer guten Ansprechzeitcharakteristik zugeführt werden, um die Verstärkungsregelung des Audiosignals auszuführen. Die elektronische Lautstärkeregelung kann den Rückkopplungswert des Verstärkers 8 oder dergl. steuern. Ein mechanischer Lautstärkeregler kann ebenfalls verwendet werden, wo dies möglich ist.
Die oben beschriebenen Vorgänge werden nunmehr unter Bezugnahme auf die in Fig. 3A und JB gezeigten Signalverläufe erläutert; Fig. 3A zeigt den Signalverlauf des Signals, in welchem die Spitzenkomponente nicht unterdrückt ist, und Fig. JB zeigt den Verlauf des Signals, bei dem die Spitzenkomponente von einem Zeitpunkt eines schwachen Signals unterdrückt ist, bevor die Spitzenkomponente aufgenommen bzw. empfangen ist. Auf diese Art und Weise ist das Auftreten einer abrupten Pegeländerung vermieden, wodurch eine gleichmäßige Pegelkomponentenunterdrückung erzielt ist. Dies ermöglicht die Wiedergabe von Schall bzw. Tönen guter Qualität.
Die Verstärkung des Verstärkers 8, die in dieser Art und Weise durch eine elektronische oder mechanische Lautstärkeregelung gesteuert bzw. geregelt worden ist, kann eatweder allmählich auf den ursprünglichen Wert wieder hergestellt oder unverändert belassen werden. Der zuletzt genannte Zustand wird jedoch unter Berücksichtigung der Verzerrung längs der Zeitbasis bevorzugt.
Fig. k veranschaulicht in einem Blockdiagramm eine Verstärkungsregelungsanordnung gemäß der zweiten Ausführungsform der Erfindung. Dabei sind in Fig. 2 durch dieselben Bezugszeichen auch dieselben Teile bezeichnet wie in Fig. 1, weshalb eine detaillierte Beschreibung hier weggelassen wird.
Gemäß der zweiten Ausführungsform der Erfindung wird ein digitales Signal S1^2 vor einer Interpolation in einem Interpolator 10 einer Speicheroperationsschaltung 31 einem Spitzendetektor 61 zur Spitzenwertermittlung zugeführt. Der Interpolator 10 dient dazu, das Datenwort, welches nicht in Übereinstimraung mit dem CIRC-Verfahren korrigiert worden ist, zu interpolieren. Das digitale Signal S' _ ist ein digitales Signal, welches ein nGutn-Kennzeichen für das Datenwort enthält, welches korrigiert worden ist, und welches ein "Schlecht11-Kennzeichen für das Datenwort enthält, welches nicht korrigiert worden ist. Das digitale Signal S'D2 wird mit einem derartigen Kennzeichen an den Interpolator 10 abgegeben. Der Interpolator 10 unterscheidet zwischen den "Gut"- und "Schlecht"· Kennzeichen und interpoliert die Daten mit dem " S chi echt-1*- Kennzeichen mit Hilfe der Daten, die mit dem wGutM-Kennzeichen auftreten.
Unterdessen ermittelt der Spitzendetektor 6' den Spitzenwert des Audiosignals auf der Grundlage des Datenwortes, welches ein "Gut"-Kennzeichen des digitalen Signals S1^2 aufweist. Der Spitzendetektor 6' wählt dabei speziell die Daten mit dem "Gut"-Kennzeichen aus und erzeugt ein Detektorsignal S ähnlich jenem Signal, welches bei der oben beschriebenen ersten Ausführungsform erhalten wird. Bei dieser Ausführungsform wird der Spitzenwert des digitalen Signals ermittelt, bevor das digitale Signal interpoliert wird. Während der Interpolator 10 die Interpolation durchführt, wird daher eine gewünschte Verzögerungszeit von dem Zeitpunkt der Spitzenwertermittlung aus erzielt. Demgemäß dient der Interpolator 10 auch als Verzögerungsleitung, und die zweite Ausführungsform der Erfindung benötigt keine Verzögerungsleitung wie die erste Ausführungsform.
Ein Ausgangssignal S' .von dem Interpolator 10 her wird
O O U Q O O L
-Οι an einen Digital/Analog-Wandler 7 abgegeben, und ein analoges Audio-Signal S von diesem Wandler wird an einen Verstärker 8 abgegeben.
Bei einem digitalen Signal entspricht ein bestimmtes bzw. gewisses Bit dem Spitzenwert des analogen Audiosignals, und ein einen bestimmten Pegel überschreitender Pegel tritt in dem digitalen Signal nicht auf. Wenn der Lautstärkepegel unverändert belassen wird, der in Überein-Stimmung mit der Verstärkungsregelung bei der ersten und zweiten Ausführungsform herabgesetzt worden ist, dann verhindert somit eine Einstelloperation des Lautstärkepegels gegenüber dem Spitzenwert ein nachfolgendes Beschneiden. In diesem Sinne dient die Verstärkungsregelungsanordnung gemäß der vorliegenden Erfindung auch als automatische Lautstärkepegel-Einstelleinrichtung.
Fig. 6 zeigt in einem Blockdiagramm eine Verstärkungsregelungsschaltungsanordnung gemäß der dritten Ausführungsform der vorliegenden Erfindung. Dabei bezeichnen dieselben Bezugszeichen, wie sie in Fig. 2 verwendet sind, dieselben einzelnen Teile, weshalb eine detaillierte Beschreibung dieser Teile bzw. Elemente weggelassen wird.
Gemäß der dritten Ausführungsform wird die Verstärkungsregelung bzw. Verstärkungssteuerung in einer digitalen Weise durchgeführt. Ein digitales Signal SD„, welches mittels einer Verzögerungsleitung 4 verzögert worden ist, wird an eine Verstärkungsregelungsschaltung 11 abgegeben. Die digitale Verstärkungsregelungsschaltung 11 führt eine Verstärkungsregelung bzw. Verstärkungssteuerung in Übereinstimmung mit einem Detektorsignal S von einem Spitzendetektor 6 her aus. Ein digitales Signal, dessen Verstärkung durch die digitale Verstärkungsregelungsschaltung 11 gesteuert bzw. geregelt worden ist,
- 14 wird einem Digital/Analog-Wandler 7 (D/A) zugeführt.
Fig. 7 zeigt ein Ausführungsbeispiel für einen Schaltungsaufbau der Verzögerungsleitung 4 und der digitalen Verstärkungsregelungsschaltung 11. Die Verzögerungsleitung 4 besteht aus η Stufen von Schieberegistern R1 bis Rn. Den betreffenden Schieberegistern Rl bis Rn werden .Schiebetakte der Datenabtastfrequenz von beispielsweise 44,1 kHz zugeführt, so daß das 16-Bit-Datenwort oder das digitale Signal S^2 in einer parallelen Weise aufgenommen und erzeugt wird. Die Verzögerungszeit der Verzögerungsleitung 4 ist durch die Anzahl η der Schieberegister bestimmt; diese Anzahl ist beispielsweise auf 100 festgelegt. Ein digitales Signal SD„ von der Verzögerungsleitung 4 her wird an die digitale Verstärkungsregelungsschaltung 11 abgegeben,die eine Logikschaltung A umfaßt.
Die Logik- bzw. Verknüpfungsschaltung A kann zwischen einer Betriebsart, in der das Signal SD„ von der Verzögerungsleitung 4 her an den Verstärker 8 ohne eine Modifikation abgegeben wird, und einer anderen Betriebsart umgeschaltet werden, in der das Signal SD_ um ein Bit zu der Bitstelle niedrigster Wertigkeit hin verschoben wird, um das das höchstwertige Bit "0" hinzuzuaddieren, und sodann wird das betreffende Signal an den Verstärker 8 abgegeben. Ein Detektorsignal S von dem Spitzendetektor 6 her wird über einen Anschluß 12 an die Logikschaltung A abgegeben. ¥enn der Spitzenwert des Audiosignals als einen vorbestimmten Pegel überschreitend ermittelt bzw. diskriminiert wird, und zwar in Übereinstimmung mit dem Detektorsignal S , dann verschiebt die Logikschaltung A das Signal SD„ von der Verzögerungsschaltung 4 um ein Bit zu der Bitstelle niedrigster Wertigkeit hin, um das höchstwertige Bit M0M hinzuzuaddieren. Das Ausgangssignal von der Logik-
Schaltung A her wird über einen Digital/Analog-(D/a)- ¥andler 7 an einen Verstärker 8' abgegeben. In diesem Falle ist der Pegel des Signals SD„ auf die Hälfte reduziert. Allgemein ausgedrückt heißt dies, daß eine Verschiebung um m Bits zu einer Herabsetzung im Pegel um i/2m führt.
Alternati-χ dazu kann die Logikschaltung A weggelassen werden. In diesem Falle ist das End-Schieberegister Rn in der Verzögerungsleitung 4 so gesteuert, daß der darin enthaltene Speicherinhalt zu der Bitstelle niedrigster Wertigkeit um m Bits verschoben wird, um eine Pegelherabsetzung um 1/2 zu ermöglichen.
In Fig. 8 ist ein weiteres Ausführungsbeispiel der digitalen Verstärkungsregelungsschaltung 11 gezeigt, die einen Festwertspeicher I3 (ROM) aufweist. Der ROM-Speicher 13 speichert eine Vielzahl von Arten von Datenumsetztabellen für die Bedämpfung des Pegels des digitalen Signals SD_ (16-Bit-Datenwort). Das Signal SD_ von der Verzögerungsleitung h her wird als ein Adressensignal an den ROM-Speicher I3 abgegeben, während eine Adresse zur Auswahl der Datenumsetztabelle an den ROM-Speicher 13 von einer Logikschaltung B her abgegeben wird, die mit 14 bezeichnet ist.
Die Logikschaltung B nimmt ein Detektorsignal S von einem Spitzendetektor 6 her sowie ein Detektorsignal auf, welches kennzeichnend ist für die maximale Leistung, und ein Detektorsignal, welches eine Lautstärkeeinstellung von einem Leistungsverstärker her kennzeichnet, und zwar an Anschlüssen I5 bzw. i6. Da der Begrenzerpegel der wiedergegebenen Signale bzw. Signalwellen sich in Abhängigkeit von der maximalen Leistung und der Lautstärkeeinstellung des verwendeten Leistungsverstärkers ändert, wird das Ausmaß der Pegelbedämpfung
oder Verstärkungsregelung in Übereinstimmung mit diesen Begrenzerpegel eingestellt. Das für die maximale Leistung kennzeichnende Detektorsignal wird von einem Generator her abgegeben, der ein Signal eines Pegels entsprechend der maximalen Leistung des Leisfcungsverstärkers erzeugt. Das für die Lautstärkeeinstellung kennzeichnende Detektorsignal wird von einem Potentiometer her abgegeben, welches zu dem Lautstärkepegel synchron ist. In Übereinstimmung mit den so erhaltenen Daten bezüglich der maximalen Leistung und der Lautstärkeeinstellung des Leistungsverstärkers bestimmt die Logikschaltung B eine zu verwendende Datenumsetztabelle. Wenn der Spitzenwert des Audiosignals durch den Spitzendetektor 6 ermittelt wird, wird das Signal Sn im Pegel bedämpft, und zwar in Übereinstimmung mit einem bestimmten Verhältnis, und sodann wird das betreffende Signal über einen Multiplexer 17 an den Digital/Analog-Wandler 7 abgegeben.
Wenn das Signal S-.^ nicht den bestimmten Pegel überschreitet, wird es jedoch ohne Modifikation von dem ROM-Speicher 13 her über den Multiplexer 17 an den Digital/Analog-Wandler 7 abgegeben. Wenn der Spitzenwert des Audiosignals nicht ermittelt wird, braucht das Signal nicht an den ROM-Speicher 13 abgegeben zu werden. Demgemäß ist der Multiplexer 17 einbezogen, um eine Auswahl zwischen dem Signal Sn2 von der Verzögerungsleitung k her unddem Signal SD2 zu ermöglichen, welches im Pegel bedämpft wird und welches aus dem ROM-Speicher 13 ausgelesen wird bzw. ist. Der MuI-tiplexer 17 wird durch ein Signal von dem Spitzendetektor 6 her gesteuert, welches über die Logikschaltung B abgegeben wird.
Obwohl die vorliegende Erfindung unter Bezugnahme auf ein Wiedergabesystem einer digitalen Schallplatte erläutert worden ist, seil darauf hingewiesen, daß die
1 vorliegende Erfindung in entsprechender ¥eise bei verschiedenen Arten von digitalen Signalübertragungssystem men anwendbar ist.
Der
ntanwalt
Leerseite

Claims (6)

  1. Patentansprüche
    Ii.j Schaltungsanordnung zur Verstärkungsregelung, dadurch gekennzeichnet, a) daß eine Detektoreinrichtung (6, 6') vorgesehen ist, die einen bestimmten Wert aus den Daten eines digitalen Signals ermittelt, welches durch Umsetzung eines analogen Signals erhalten worden ist,
    b) daß eine Verzögerungseinrichtung (4, 1θ) vorgesehen ist, die das digitale Signal verzögert,
    c) daß eine Umsetzeinrichtung (7) vorgesehen ist, die das digitale Signal von der Verzögerungseinrichtung her in ein analoges Signal umsetzt,
    d) und daß eine Verstärkungsregeleinrichtung (8, 11, 11·) vorgesehen ist, die zur Regelung bzw. Steuerung einer Verstärkung des analogen Signals von der Urasetzeinrichtung (7) her dient, und zwar in Übereinstimmung mit einem Detektorsignal von der Detektoreinrichtung (6, 61).
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Verstärkungsregeleinrichtung (11, 11') eine digitale Verstärkungsregeleinrichtung für die Steuerung des digitalen Signals von der Verzögerungseinrichtung (4, 10) her umfaßt.
  3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Verstärkungsregeleinrichtung (8) eine analoge Verstärkungsregeleinrichtung für die Steuerung des analogen Signals von der Umsetzeinrichtung (7) her umfaßt.
  4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß eine Fehlerdetektor/ Korrektureinrichtung (3, 31) vorgesehen ist, mit deren Hilfe ein Fehler des digitalen Signals aus demjenigen digitalen Signal ermittelt und korrigiert wird, welches durch Umsetzung eines analogen Signals erhalten wird.
  5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet , daß die Verzögerungseinrichtung (1O) ferner als Interpolationseinrichtung dient, mit deren Hilfe das digitale Signal, welches durch die Fehlerdetektor/Korrektureinrichtung (3!) unkorrigiert geblieben ist, mit einem korrekten digitalen Signal interpoliert.
  6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß das digitale Signal von dem Fehlerdetektor/Korrektursignal (31) ei·11 eine (Jutanzeige lieferndes Kennzeichen in dem Fall enthält, daß das digitale Signal korrigiert ist, und ein für einen Schiechtzustand kennzeichnendes Kennzeichen in dem Fall aufweist, daß das digitale Signal nicht korrigiert ist, und daß das Detektorsignal von der Detektoreinrichtung (6·) auf der Basis des digitalen Si-
    β β β C
    1 gnals erhalten vdrd, welches das die Gutanzeige umfassen de Kennzeichen enthält.
DE3305662A 1982-02-18 1983-02-18 Schaltungsanordnung zur Verstärkungsregelung Expired - Lifetime DE3305662C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57024830A JPS58142614A (ja) 1982-02-18 1982-02-18 利得制御装置

Publications (2)

Publication Number Publication Date
DE3305662A1 true DE3305662A1 (de) 1983-09-08
DE3305662C2 DE3305662C2 (de) 1995-05-24

Family

ID=12149105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3305662A Expired - Lifetime DE3305662C2 (de) 1982-02-18 1983-02-18 Schaltungsanordnung zur Verstärkungsregelung

Country Status (7)

Country Link
JP (1) JPS58142614A (de)
KR (1) KR910002980B1 (de)
CA (1) CA1214998A (de)
DE (1) DE3305662C2 (de)
FR (1) FR2521758A1 (de)
GB (1) GB2119189B (de)
NL (1) NL8300618A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700362A (en) * 1983-10-07 1987-10-13 Dolby Laboratories Licensing Corporation A-D encoder and D-A decoder system
JPH0772971B2 (ja) * 1988-10-05 1995-08-02 パイオニア株式会社 ディスクプレーヤの再生レベル設定方法
EP0911713B1 (de) * 1997-10-21 2004-09-22 Deutsche Thomson-Brandt Gmbh Korrigiertes Steuersignal in Servo-Regelkreis
EP0911712A1 (de) * 1997-10-21 1999-04-28 Deutsche Thomson-Brandt Gmbh Korrigiertes Steuersignal in einem Servosteuersystem
GB2378064A (en) * 2001-03-12 2003-01-29 Simoco Int Ltd A feed-forward signal level control arrangement with a delay in the signal path
EP2569771A1 (de) * 2010-05-10 2013-03-20 Marvell World Trade Ltd. Verfahren und vorrichtung für offset- und verstärkungskorrektur
WO2013036401A1 (en) 2011-09-08 2013-03-14 Marvell World Trade, Ltd. Method and apparatus for offset and gain correction
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442436A1 (de) * 1973-09-07 1975-03-13 Ncr Co Schaltung zur automatischen verstaerkungsregelung
DE2612969A1 (de) * 1975-04-18 1976-10-28 Siemens Ag Einrichtung zur automatischen lautstaerkeregelung
GB1599401A (en) * 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948447B2 (ja) * 1977-07-20 1984-11-27 ソニー株式会社 信号再生装置の利得補償回路
US4233566A (en) * 1978-10-23 1980-11-11 Technical Audio Products Corporation Distortion free power limiting and clipping prevention circuit
JPS56111311A (en) * 1980-02-07 1981-09-03 Nec Corp Intermediate-frequency amplifying device with function of limiting input amplitude

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442436A1 (de) * 1973-09-07 1975-03-13 Ncr Co Schaltung zur automatischen verstaerkungsregelung
DE2612969A1 (de) * 1975-04-18 1976-10-28 Siemens Ag Einrichtung zur automatischen lautstaerkeregelung
GB1599401A (en) * 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.F. FARLEY, "Digital approach provides precise, programable AGC" in US-Z.: Elektronics, 30.Aug. 1971, S.52-56 *

Also Published As

Publication number Publication date
FR2521758B1 (de) 1985-02-08
FR2521758A1 (fr) 1983-08-19
GB8304397D0 (en) 1983-03-23
CA1214998A (en) 1986-12-09
KR840003937A (ko) 1984-10-04
GB2119189A (en) 1983-11-09
DE3305662C2 (de) 1995-05-24
KR910002980B1 (ko) 1991-05-11
JPS58142614A (ja) 1983-08-24
NL8300618A (nl) 1983-09-16
GB2119189B (en) 1985-08-14

Similar Documents

Publication Publication Date Title
DE3305662A1 (de) Schaltungsanordnung zur verstaerkungsregelung
DE2726842C2 (de)
DE3418863C2 (de)
DE2938503C2 (de) Vorrichtung zur Aufzeichnung und Wiedergabe einer Folge von digitalen Datenwörtern
DE3137906C2 (de)
DE3143184A1 (de) Verfahren und vorrichtung zur signalaufzeichnung und/oder -wiedergabe
DE69907380T2 (de) Dekodierungsapparat
EP0044963B1 (de) Schaltungsanordnung zur Korrektur gestörter Abtastwerte bei einer PCM Übertragungseinrichtung, insbesondere einer Digital-Tonplatte
DE2903998A1 (de) Anordnung zur digitalen nf-signalaufzeichnung
DE3430850C2 (de)
DE3207111C2 (de) Farbvideosignal-Aufzeichnungs- und/oder -Wiedergabevorrichtung
DE19546951A1 (de) Wiedergabeschaltung für ein optisches Informationsaufzeichnungs- und Informationswiedergabegerät
DE3126232C2 (de) Schaltungsanordnung zur Einstellung der Frequenzcharakteristik in einem Gerät zur Wiedergabe von auf einem drehbaren Aufzeichnungsträger aufgezeichneten digitalen Signalen
DE3916592A1 (de) Pcm-signal erzeugungs/wiedergabe-vorrichtung
DE3827299C2 (de)
DE3140683C2 (de) Zeitdehnungsschaltkreis für Wiedergabesysteme
DE68926423T2 (de) Aufzeichnungs- und Wiedergabegerät für PCM-Tonsignale
DE2850311C2 (de) Einrichtung zur Erzeugung von korrigierbaren digitalen Informationssignalen
DE3028334A1 (de) Verfahren zum beseitigen von akustischen stoersignalen bei fuer den wiedergabevorgang aufzubereitenden audioprogrammen
DE69123901T2 (de) Vorrichtungen zur Wiedergabe von digitalen Signalen
DE3346745A1 (de) Geraet zum wiedergeben eines aufgezeichneten digitalen unipolaren signals
DE69923911T2 (de) Vorrichtung zur Übertragung und Wiedergabe eines digitalen Audiosignales
DE60037785T2 (de) Wellenformentzerrer
DE2910398A1 (de) Schaltung zum magnetischen aufzeichnen von daten mit hoher dichte
DE19742944A1 (de) Verfahren zum Aufzeichnen eines digitalisierten Audiosignals und Telefonanrufbeantworter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition