DE3226033A1 - Speicherkorrektursystem - Google Patents

Speicherkorrektursystem

Info

Publication number
DE3226033A1
DE3226033A1 DE19823226033 DE3226033A DE3226033A1 DE 3226033 A1 DE3226033 A1 DE 3226033A1 DE 19823226033 DE19823226033 DE 19823226033 DE 3226033 A DE3226033 A DE 3226033A DE 3226033 A1 DE3226033 A1 DE 3226033A1
Authority
DE
Germany
Prior art keywords
memory
information
correction
read
correction system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823226033
Other languages
English (en)
Other versions
DE3226033C2 (de
Inventor
Robert S. 03766 Lebanon N.H. Francis
Bruce C. 97123 Hillsboro Oreg. Stofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE3226033A1 publication Critical patent/DE3226033A1/de
Application granted granted Critical
Publication of DE3226033C2 publication Critical patent/DE3226033C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/66Updates of program code stored in read-only memory [ROM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Patentanwälte DiPL.-Ιϊίβ..Η» WsifciSMAi^i/Eii.PL.-PHYs. Dr. K. Fincke
Dipl.-Ing. F. A-Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska
8000 MÜNCHEN 86 POSTFACH 860 820
■ MDHLSTRASSE 22
' TELEFON (089) 98 03 52
ΦρΙγτπτιιυ Tnr» telex52262i
χ SiU υιιΧΛ, j.in_ . TELEGRAMM PATENTWEICKMANN MÜNCHEN
Speicherkorrektursystem
Beschreibung
Die vorliegende Erfindung "bezieht sich auf ein Speicherkorrektursystem zur Änderung von Informationen, die in Pestwertspeichern gespeichert sind, wie sie in elektrisehen Computern und Prozessoren verwendet werden.
Nicht änderbare Festwertspeicher, wie sie in Computern, Prozessoren und anderen Einrichtungen verwendet werden, ermöglichen die Speicherung von Informationen permanenter Art. Diese Pestwertspeicher sind leistungsfähige Speicherienrichtungen zur Speicherung nicht änderbarer Informationen; es ist aber problematisch, wenn es
erforderlich wird, die gespeicherten Informationen zu ändem, beispielsweise wegen fehlerhafter Informationen oder um die Informationen auf den neuesten Stand zu "bringen. Dieses Problem könnte gelöst werden, indem man einen speziellen Festwertspeicher durch einen neuen !Festwertspeicher ersetzt, der die korrigierte und auf den neuesten Stand gebrachten Informationen enthält. Diese Losund ist jedoch nicht ökonomisch.
Die USA Patente Nr. 3 588 83o und 3 755 791 offenbaren fehlerkorrigierende Schaltungsanordnungen für Speichersysteme und sie bezwecken fehlerhafte Datenbits zu korrigieren, die Betriebssicherheit zu verbessern, aber sie bezwecken nicht die Information, insbesondere die der Maschine gemäßen kodierten Datenworte zu ändern. Das USA Patent 4 o32 765 offenbart ein Verfahren zur Korrektur der Ausgangssignale eines Festwertspeichers durch Änderung individueller Bits der Ausgangssignale mit Hilfe einer Steuerung von UND/OR Toren am Ausgang des Festwertspeichers und ein "Korrekturpaket" wird verwendet, um die Daten zu ändern. Diese Technik ist zugeschnitten auf die Erzeugung von Festwertspeichern, ermöglicht aber nur die Korrektur einer einzigen Festwertspeicheradresse. Das USA Patent 4 o47 163 offenbart eine Schaltungsanordnung mit fehlertoleranten Zellen innerhalb adressierbarer Matrizen für Halbleiterspeicher, bezweckt aber nur eine größere Verläßlichkeit und erfordert eine Erhöhung von Speicherbauteilen. Die US BS 4 o51 46o bezieht sich ebenfalls auf die Fehlerkorrektur innerhalb Halbleiterbauteile von Speichern, aber bezieht sich nicht auf die Änderung der im Maschinencode codierten Daten. Das USA Patent Nr. 4 o7o 651 offenbart die Verwendung eines programmierbaren Festwertspeichers und eines Zählers, um Fehler in einen magnetischen Blasenspeichersystem zu
korrigieren, wobei "bei Bedarf ein fehlerhaftes Ausgangssignal durch ein anderes ersetzt wird. Das USA Patent 3 331 o58 bezieht sich auf die Korrektur von Fehlern in magnetischen Dünnfilmspeicherno Es zielt darauf ab, die Betriebssicherheit zu erhöhen, erfordert einen größeren technischen Aufwand, aber bewirkt im Betrieb keine Datenänderung. Das USA Patent Nr. 4 o28 678 offenbart eine Schaltungsanordnung zur Unterdrückung einer Prozessor-Adresse und ermöglicht bei Bedarf eine Änderung der Daten. Diese Schaltungsanordnung bezweckt die Korrektür, falscher in einem Festwertspeicher gespeicherten Daten, ist aber hinsichtlich der Anzahl der zu korrigierenden Speicherplätze (maximal 8) sehr beschränkt. Außerdem können nur die Daten eines einzigen Speicherplatzes zu einer gegebenen Zeit geändert werden. Das USA Patent Nr. 4 o28 679 ist eine Erweiterung des ^genannten USA Patentes Nr. 4 o28 678, wonach die Anzahl der zu korrigierenden Speicherplätze durch Hinzufügung von Adressenbits eines zusätzlichen Speichers erhöht wird. Trotzdem die Anzahl der zu korrigierenden Speicherplätze erhöht ist, bleibt diese Anzahl begrenzt. Das USA Patent Nr. 4 o28 683 ist eine Weiterbildung des bereits genannten USA Patentes Nr. 4 o28 679, wobei ein Zähler hinzugefügt ist, um noch mehr Adressenbits für den zusätzlichen Speicher zur Verfügung zu haben; trotzdem ist die Anzahl der zu korrigierenden Speicherplätze nicht genug. Das USA Patent Nr. 4 o28 684 offenbart eine Speicherkorrektur-
3ο schaltung, welche die Fähigkeit hat, Fehler von bereits ■ vorhandenen Daten zu korrigieren.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein neues Speicherkorrektursystem anzugeben, welches keine physische Änderung von Vorrichtungen erfordert, wenn die in einem Festwertspeicher gespeicherte Information
Λ
geändert wird.
Die der Erfindung zugrunde liegende Aufgabe wird durch die im Kennzeichen des Patentanspruches 1 angegebenen Merkmale gelöst.
Gemäß einer eingeschränkten Aufgabenstellung bezweckt die Erfindung ein Speicherkorrektursystem, welches hinsichtlich der zu korrigierenden Speicherplätze nicht beschränkt ist. Außerdem soll das Speicherkorrektursystem eine Korrektur der Daten zu jeder Zeit ermöglichen. Die Lösungen dieser eingeschränkten Aufgabenstellungen sind den Unteransprüchen zu entnehmen.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung anhand der Figur besehrieben. Der Mikroprozessor 1o, die Anschlußeinheit 12, der Speicher 14, der Puffer und Decodierer 16 sind miteinander über den Adressenbus 18, den Datenbus 2o und den Steuerbus 22 verbunden. Der Mikroprozessor 1o empfängt Taktimpulse über die leitung 24 und die Anschlußeinheit 12 ist in zwei Richtungen über den Bus 26 mit dem Endgerät 9 verbunden.
Die Anschlußeinheit 12 kann auch in nicht dargestellter Weise an periphere Geräte angeschlossen sein. Als Speicher 14 ist ein Speicher mit wahlfreiem Zugriff des vorliegenden Systems vorgesehen. Der Puffer und der Decodierer 16 sperren den Speicher 14 über die Leitung 28 und steuern das Register 3o über die Steuerleitung 32 und über die Datenleitung 34. Das Register 3o wählt aus der Vielzahl der Festwertspeicher einen der Speicher 36-1, 36-2 .... 36-N aus, wobei die Zahl N und damit die Anzahl der Festwertspeicher, beispielsweise 3o betragen kann. Diese Festwertspeicher 36 speichern Maschinen Codeworte, die ihrem Charakter nach pernamente Daten
darstellen. Diese Maschinen Codeworte steuern die Anschlußeinheit 12, das Endgerät 9 oder Systeme, die am die Anschlußeinheit 12 angeschlossen sind. Einer der Pestwertspeicher 36 speichert Maschninen Codeworte zur Korrektur. Der Puffer und Decoder 16, die Pestwertspeicher 36 und der Puffer 38 sind miteinander über den Datenbus 4o und den Adressenbus 42 verbunden. Der Puffer 38 wird gesteuert in Abhängigkeit von einem Puffersteuersignal des Programmschalters 44, der ein Netzsteuersignal an das Netzgerät 46 liefert. Der Speicher 48"- beispielsweise ein elektrisch änderbarer und programmierbarer Pestwertspeicher (EEPROM) empfängt eine variierbare Netzspannung vom Netzgerät 46, um den Schreib- und Lesebetrieb zu steuern. Der Puffer 38 ist über die Leitung 5o und über die Datenleitung 52 mit dem Speicher 48 verbunden. Das Festwertspeicher-Auswahl-Register 3ο liefert ein Auswahlsignal an den Programmschalter 44 und an den Speicher 48. Die Steuer- und Statusleitung 54 verbindet den Decodierer 16 und den Programmschalter 44.
Zur Ausführung eines Befehls des Endgerätes 9 - das mit der Anschlußeinheit 12 verbunden ist - wird der Befehl der Anschlußeinheit 12 über den Adressenbus 18, über den Datenbus 2o und über den Steuerbus 22 an den Pufferteil des Blockes 16 gegeben und wird decodiert mit Hilfe des Decodierteiles des Blockes 16, um die Steuer- und Datensignale zu erzeugen, die über die Leitungen 32 bzw. 34 abgegeben werden. Das Register 3o speichert das über die Leitung 34 zugeführte Datensignal in Abhängigkeit vom Steuersignal der Leitung 32, so daß über nur eine der Ausgangsleitungen einer der Pestwertspeicher freigegeben wird. Der Mikroprozessor 1o erzeugt das Adressensignal, das sich zeitlich ändert unc1 über den Adressenbus 18, über den Pufferteil des Blockes 16 und über den
Adressenbus 42 zum Pestwertspeicher 36 gelangt. Der Block 16 sperrt nicht den Speicher 14. Die im adressierten Festwertspeicher gespeicherten Maschinen Codeworte werden in Abhängigkeit vom Adressensignal ausgelesen und dam Speicher 14 über den Datenbus 4o, über den Pufferteil des Blockes 16 und über den Datenbus 2o zugeführt. Mit anderen Worten, die adressierten Maschinen Codeworte werden in den Speicher 14 übernommen. Der Mikroprozessor 1o führt den Befehl aus in Abhängigkeit von den im Speicher· 14 gespeicherten Maschinen Codeworten.
Wenn eine Änderung der Maschinen Codeworte der Festwertspeicher 36 erforderlich ist - beispielsweise wegen aufgetretener Fehler oder um die Worte auf den neuesten Stand zu bringen - dann kann die folgende Korrektur durchgeführt werden. Mit Hilfe des Endgerätes 9 "wird ein Korrekturbetrieb eingeleitet und über die Anschlußeinheit 12 erkennt der Block 16 den Korrekturbetrieb und sperrt den Speicher 14 und schaltet den Programmschalter 44 um auf Korrekturbetrieb. Außerdem liefert der Block 16 Steuersignale und Datensignale an das Register 3o, welches das Auswahlsignal an den Programmschalter 44 und an den Speicher 48 abgibt. Der Programmschalter 44 steuert das Netzgerät 46 derart, daß eine Schreibspannung an den Speicher 48 geliefert wird. Neue Maschinen Codeworte und Adresseninformationen (welche die Adresse des Festwertspeichers beschreiben) werden vom Endgerät 9 über die Anschlußeinheit 12, über die Busse 18 und 2o, über den Pufferteil des Blockes 16, über die Busse 4o und 42, über den Puffer 38 und über die Leitungen 5o und 52 an den Speicher 48 gegeben. Diese neuen Maschinen Codeworte und Adresseninformationen haben den Charakter von Datensignalen und Adressensignalen für den Speicher 48. Der Puffer 38 puffert diese Daten und Adressensignale und steuert den
Programmschalter 44 um zu gewährleisten, daß der Speicher 48 das Datensignal unter der aufgerufenen Adresse speichert.
Zur Ausführung des Befehls durch Steuerung mit den korrigierten Maschinen Codeworten werden die entsprechenden im Festwertspeicher 36 gespeicherten Maschinen Codeworte in den Speicher 14 übernommen, wie bereits beschrieben wurde. Nach dieser Übertragung wählt der Mikroprozessor 1o den Speicher 48 über den Block 16 und über das Register 3o. Außerdem signalisiert der Block 16 den Programmschalter 44 den Lesebetrieb und der Programmschalter 44 steuert das Netzgerät 46, um eine Lesespannung an den Speicher 48 zu geben. Der Mikroprozessor 1o liefert das Adressensignal an den Speicher 48 über den Bus 18, über den Pufferteil des Blockes 16, über den Bus 42, über den Puffer 38 und über die Leitung 5o, um die im Speicher gespeicherten Daten zu lesen. Die vom Speicher 48 abgegebenen Daten werden über die Leitung 52, über den Puffer 38, über den Bus 4o, über den Pufferteil des Blockes 16 und über den Bus 2o zum Mikroprozessor 1o übertragen, um festzulegen, welche Speicherplätze des Speichers 14 den aufgerufenen Speicherplätzen des Pestwertspeichers entsprechen sollen. Es sollte bemerkt werden, daß der Puffer 38 bei Lesebetrieb nur als Signalpfad wirkt und keine Speicherfunktionen erfüllt. Die adressierten Maschinen Codeworte des Speichers 14, werden mit dem neuen im 48 gespeicherten Maschinen Codeworten geändert, wobei die neuen Codeworte vom Speicher 48 in den Speicher 14 übernommen werden, über die Leitung 52, über den Puffer 38, über den Bus 4o, über den Pufferteil des Blockes 16 und über den Bus 2o. Diese Korrektur wird gesteuert in Abhängigkeit von den Maschinen Codeworten, die im Festwertspeicher 36 gespeichert sind. Nach beendeter Korrektur
JB-
führt der Mikroprozessor 1o den Befehl aus in Abhängigkeit von dem geänderten Maschinen Codewort des Speichers
14. Auch wenn die Kapazität der neuen Maschinen Codeworte größer ist, als diejenige der früheren Codeworte, ergibt sich kein Problem, weil der Speicher 14 genügend zusätzlichen Speicherraum besitzt. Selbstverständlich können zusätzliche Maschinen Codeworte zu den vorher vorhandenen und im Pestwertspeicher 36 gespeicherten Codeworten mit Hilfe des Speichers 48 hinzugefügt werden.
Aus dieser Beschreibung sollte hervorgehen, daß die Korrekturen rückgängig gemacht werden können und geändert werden können, ohne physische Änderungen der Vorrichtungen. Änderungsinformationen können an Kunden schriftlich verteilt werden und können von den Kunden selbst durchgeführt werden. Viele Maschinen Codeworte der Festwertspeicher 36 können geändert werden.
Zusammenfassendbesteht die vorliegende Erfindung aus einer Kombination von Bauteilen, welche ein Programmierverfahren ermöglichen. Insbesondere verwendet die vorliegende Erfindung einen änderbaren, programmierbaren Pestwertspeicher, um die in einem Pestwertspeieher gespeicherten Maschinen Codeworte zu ändern. Die Informationen für eine zu korrigierende Pestwertspeicheradresse und neue Maschinen Codeworte sind im änderbaren und programmierbaren Pestwertspeicher gespeichert. Zur Steuerung eines belie-
3ο bigen Systems in Abhängigkeit von den im Pestwertspeicher und im änderbaren und programmierbaren Pestwertspeicher gespeicherten Maschinen Codeworten werden die im Pestwertspeicher gespeicherten Maschinen Codeworte zu einem Speicher mit wahlfreiem Zugriff übertragen. Mit Hilfe eines Mikroprozessors und mit den im änderbaren und programmierbaren Pestwertspeicher gespeicherten Maschinen
Codeworten wird ein gewünschter Teil der übertragenen Maschinen Codeworte geändert. Diese Korrekturen werden mit Hilfe der im Festwertspeicher gespeicherten Maschinen Codeworte durchgeführt. Nach väLtendeter Korrektur wird das System in Abhängigkeit von den im Speicher mit wahlfreiem Zugriff gespeicherten Maschinen Codeworten gesteuert. Auch wenn die Kapazität der neuen Maschinen Codeworte größer ist als diejenige der alten Maschinen Codeworte, ergeben sich keine Probleme, weil der Speicher mit wahlfreiem Zugriff 14 genug Speicherkapazität zur Korrektur besitzt.
Nachdem ein bevorzugtes Ausführungsbespiel der vorliegenden Erfindung beschrieben wurde, wird es für die auf diesem Gebiet tätigen Fachleute erkennbar sein, daß viele Änderungen und Modifikationen gemacht werden können, ohne von der durch die Erfindung gegebenen Lehre abzuweichen.
Bespielsweise kann der Speicher 48 als Blasenspeicher ausgebildet sein anstelle des in der Figtir dargestellten Speichers EEPROM. Der Speicher EEPROM ist jedoch vorteilhaft, weil er kompakt und billig ist. Außerdem kann ein direktes Speicherzugriffsystem zum Mikroprozessor 1o hinzugefügt werden, um die Arbeitsgeschwindigkeit zu erhöhen.

Claims (9)

  1. Patentansprüche
    1o
    15
    Speicherkorrektursystem, gekennzeichnet durch einen ersten Speicher (36) enthaltend Informationen permanenter Art; durch
    einen zweiten Speicher (48) enthaltend Korrekturinf ormati onen; durch
    einen dritten Speicher (14); und durch eine Steuereinrichtung (1o, 16, 44) zur Übertragung der Inhalte des ersten Speichers (36) zum dritten Speicher (14) und zur Modifikation der Inhalte des dritten Speichers (14) in Abhängigkeit von den Inhalten des zweiten Speichers (48).
  2. 2. Speicherkorrektursystem nach Anspruch 1, dadurch gekennzeichnet, daß als erster Speicher (36) ein Festwertspeicher (ROM) vorgesehen ist.
  3. 3. Speicherkorrektursystem nach Anspruch 1, dadurch gekennzeichnet, daß als zweiter Speicher (48) ein änderbarer programmierbarer Festwertspeicher (EPROM) vorgesehen ist.
  4. 4. Speicherkorrektursystem nach Anspruch 3, dadurch, gekennzeichnet, daß als änderbarer programmierbarer Festwertspeicher (EPROM) ein elektrisch änderbarer programmierbarer Festwertspeicher vorgesehen ist.
  5. 5. Speicherkorrektursystem nach Anspruch 1, dadurch gekennzeichnet, daß als dritter Speicher ein Speicher mit wahlfreiem Zugriff (RAM) vorgesehen ist.
  6. 6. Speicherkorrektursystem nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung einen Mikroprozessor (1o) enthält.
  7. 7. Speicherkorrektursystem nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (1o, 16, 44) die Speicherung der Korrekturinformation im zweiten Speicher (48) steuert.
  8. 8. Speicherkorrektursystem nach Anspruch 1, gekennzeichnet durch
    einen nicht änderbaren Festwertspeicher, zur Speicherung von Informationen permanenter Art; durch einen änderbaren programmierbaren Festwertspeicher; durch einen Speicher mit wahlfreiem Zugriff; und durch eine Steuereinrichtung zur Speicherung der
    Korrekturinformationen im änderbaren programmierbaren Festwertspeicher, zur Übertragung der Informationen permanenter Art des nicht änderbaren Festwertspeichers zum Speicher mit wahlfreiem Zugriff und zur Modifikation der übertragenen Informationen im Speicher mit wahlfreiem Zugriff in Abhängigkeit von den Korrekturinformationen im änderbaren programmierbaren Festwertspeicher.
  9. 9. Speicherkorrektursystem nach Anspruch 8, dadurch gekennzeichnet, daß die Korrekturinformationen Dateninformationen und Adresseninformationen enthalten entsprechend den zu ändernden Informationen permanenter Art.
DE3226033A 1981-07-13 1982-07-12 Anordnung zur Korrektur von Maschinencodeworten Expired DE3226033C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/282,367 US4400798A (en) 1981-07-13 1981-07-13 Memory patching system

Publications (2)

Publication Number Publication Date
DE3226033A1 true DE3226033A1 (de) 1983-02-03
DE3226033C2 DE3226033C2 (de) 1985-01-10

Family

ID=23081195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3226033A Expired DE3226033C2 (de) 1981-07-13 1982-07-12 Anordnung zur Korrektur von Maschinencodeworten

Country Status (4)

Country Link
US (1) US4400798A (de)
JP (1) JPS5817596A (de)
DE (1) DE3226033C2 (de)
NL (1) NL8202765A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
US4603399A (en) * 1983-12-27 1986-07-29 International Business Machines Corporation Data processing apparatus for address substitution
US4769767A (en) * 1984-01-03 1988-09-06 Ncr Corporation Memory patching system
DE68928112T2 (de) * 1988-03-18 1997-11-20 Toshiba Kawasaki Kk Masken-rom mit Ersatzspeicherzellen
JPH0682324B2 (ja) * 1988-05-23 1994-10-19 三菱電機株式会社 半導体集積回路装置
US5357627A (en) * 1989-03-28 1994-10-18 Olympus Optical Co., Ltd. Microcomputer having a program correction function
US5109504A (en) * 1989-12-29 1992-04-28 Texas Instruments Incorporated Graphics program adaptor
JPH04346127A (ja) 1991-05-23 1992-12-02 Sony Corp 電子装置
EP0535265B1 (de) * 1991-09-30 1998-03-18 Siemens Aktiengesellschaft Verfahren zur Erstellung einer ablauffähigen Konfiguration eines in einen Systemspeicherbereich eines Prozessorsystems ladbaren Systemprogramms
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
JP3810805B2 (ja) * 1992-09-19 2006-08-16 ソニー株式会社 情報修正システム
JP3284614B2 (ja) * 1992-09-19 2002-05-20 ソニー株式会社 電子装置
US5802268A (en) * 1994-11-22 1998-09-01 Lucent Technologies Inc. Digital processor with embedded eeprom memory
US5813043A (en) * 1996-07-12 1998-09-22 Motorola, Inc. Method and system including memory patching utilizing a transmission control signal and circuit
US6141740A (en) * 1997-03-03 2000-10-31 Advanced Micro Devices, Inc. Apparatus and method for microcode patching for generating a next address
US5757690A (en) * 1997-04-23 1998-05-26 Exponential Technology, Inc. Embedded ROM with RAM valid bits for fetching ROM-code updates from external memory
US5983337A (en) * 1997-06-12 1999-11-09 Advanced Micro Devices, Inc. Apparatus and method for patching an instruction by providing a substitute instruction or instructions from an external memory responsive to detecting an opcode of the instruction
US6073252A (en) * 1997-09-25 2000-06-06 Motorola, Inc. Data processing system with memory patching and method thereof
JPH11143704A (ja) * 1997-11-12 1999-05-28 Nec Software Hokkaido Ltd 圧縮データパッチ修正方式
US6260157B1 (en) 1999-02-16 2001-07-10 Kurt Schurecht Patching of a read only memory
US6438664B1 (en) 1999-10-27 2002-08-20 Advanced Micro Devices, Inc. Microcode patch device and method for patching microcode using match registers and patch routines
JP2003044305A (ja) * 2001-07-26 2003-02-14 Sony Corp 電子装置および修正方法
US6925521B2 (en) * 2001-09-10 2005-08-02 Texas Instruments Incorporated Scheme for implementing breakpoints for on-chip ROM code patching
JP2007528521A (ja) * 2003-06-16 2007-10-11 アイオセル コーポレーション 情報処理装置およびその制御方法
US7464248B2 (en) * 2005-04-25 2008-12-09 Mediatek Incorporation Microprocessor systems and bus address translation methods
WO2006121251A1 (en) * 2005-05-06 2006-11-16 Iocell Co., Ltd. Data structure of flash memory having system area with variable size in which data can be updated, usb memory device having the flash memory, and method of controlling the system area
DE102006002181A1 (de) * 2006-01-17 2007-07-19 Giesecke & Devrient Gmbh Ausführung von Patches mittels eines Caches
KR100800589B1 (ko) * 2006-12-20 2008-02-04 엘지전자 주식회사 정보 처리 장치 및 그 운용방법
US7769943B2 (en) * 2007-04-04 2010-08-03 Atmel Corporation Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
EP2778905A1 (de) * 2013-03-15 2014-09-17 Dialog Semiconductor B.V. Integrierte Schaltung mit Patchfunktion
EP4158471A4 (de) * 2020-05-29 2024-02-14 Hewlett-Packard Development Company, L.P. Bios-konfigurationen über bereitstellungsvorrichtungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588830A (en) * 1968-01-17 1971-06-28 Ibm System for using a memory having irremediable bad bits
US4028684A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with repatching capability
DE2808580A1 (de) * 1978-02-28 1979-08-30 Siemens Ag Emulations- und test-adapter zum entwickeln und testen eines fuer eine computersteuerung des funktionsablaufs eines geraetes vorgesehenen benutzerprogramms

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588830A (en) * 1968-01-17 1971-06-28 Ibm System for using a memory having irremediable bad bits
US4028684A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with repatching capability
DE2808580A1 (de) * 1978-02-28 1979-08-30 Siemens Ag Emulations- und test-adapter zum entwickeln und testen eines fuer eine computersteuerung des funktionsablaufs eines geraetes vorgesehenen benutzerprogramms

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion
EP0239196B1 (de) * 1986-01-28 1990-04-11 Fujitsu Limited Halbleiterspeichereinrichtung mit Redundanzschaltungsteil

Also Published As

Publication number Publication date
DE3226033C2 (de) 1985-01-10
JPS5817596A (ja) 1983-02-01
NL8202765A (nl) 1983-02-01
US4400798A (en) 1983-08-23

Similar Documents

Publication Publication Date Title
DE3226033A1 (de) Speicherkorrektursystem
DE2619159C2 (de) Fehlererkennungs- und Korrektureinrichtung
DE2646163C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE1549468C3 (de) Speicheranordnung für eine programmgesteuerte Datenverarbeitungsanlage
DE1901228B2 (de) Datenverarbeitungsanlage mit einrichtungen zur wiederholung von operationen beim auftreten eines fehlers
DE2646162A1 (de) Speicherersatzschaltung
DE2523414B2 (de) Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen
DE69031782T2 (de) Verfahren zum Ersetzen von Speichermodulen in einem Computersystem und Computersystem zur Durchführung des Verfahrens
DE1499200B2 (de) Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE1524239A1 (de) Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten
DE2905675A1 (de) Schaltungsanordnung zur sperrung des zugangs zu einem speicher
DE2727876B2 (de) Steuereinrichtung mit einem Mikroprozessor
DE2355993B2 (de) Programmierbare datenverarbeitungsanlage
DE2416609A1 (de) Einrichtung zum vereinfachten speicherschutz und zur adressuebersetzung
DE2132565A1 (de) Umsetzer
DE2400064A1 (de) Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem
DE2317576A1 (de) Einrichtung zur ausfallbedingten umordnung von speichermoduln in einer datenverarbeitungsanlage
DE2744359C2 (de)
EP0282877B1 (de) Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten
DE2551741A1 (de) Datenverarbeitungseinrichtung
DE1524788B2 (de) Schaltungsanordnung zum erkennen und zum automatischen ersetzen von schadhaften speicherstellen in datenspeichern
DE69927571T2 (de) Datenprozessor und Verfahren zum Verarbeiten von Daten
DE2000066A1 (de) Datenverarbeitungsanordnung
DE2108157A1 (de) Datenverarbeitungsanlage mit über lagertem Speicherverkehr
DE1935945C3 (de) Taktsteuereinrichtung für mehrere Speicher und eine ihnen gemeinsame Fehlerkorrektureinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee