JP2003044305A - 電子装置および修正方法 - Google Patents
電子装置および修正方法Info
- Publication number
- JP2003044305A JP2003044305A JP2001226063A JP2001226063A JP2003044305A JP 2003044305 A JP2003044305 A JP 2003044305A JP 2001226063 A JP2001226063 A JP 2001226063A JP 2001226063 A JP2001226063 A JP 2001226063A JP 2003044305 A JP2003044305 A JP 2003044305A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- correction data
- data
- program
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 量産後に不具合が発生した電子機器に対し
て、部品に直接手を加えずに、固定データのダウンロー
ドプログラムを修正するようにする。 【解決手段】 マスタチップ１１は、外部バス３を介し
て外部通信コントローラ２から入力される修正データ２
１をEEPROM１２に書き込ませ、システムリセット後、EE
PROM１２に書き込まれた修正データ２１を読み込む。マ
スタチップ１１は、EEPROM１２から読み込んだデータが
修正データ２１であると判断した場合、既存プログラム
２２の修正箇所を、読み込んだ修正データ２１に挿げ替
えて、修正プログラム２３をスレーブチップ１３にダウ
ンロード（アップロード）する。
て、部品に直接手を加えずに、固定データのダウンロー
ドプログラムを修正するようにする。 【解決手段】 マスタチップ１１は、外部バス３を介し
て外部通信コントローラ２から入力される修正データ２
１をEEPROM１２に書き込ませ、システムリセット後、EE
PROM１２に書き込まれた修正データ２１を読み込む。マ
スタチップ１１は、EEPROM１２から読み込んだデータが
修正データ２１であると判断した場合、既存プログラム
２２の修正箇所を、読み込んだ修正データ２１に挿げ替
えて、修正プログラム２３をスレーブチップ１３にダウ
ンロード（アップロード）する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置および修
正方法に関し、特に、例えば、量産後に不具合が発生し
た電子機器に対して、部品に直接手を加えずに修正する
ようにした電子装置および修正方法に関する。
正方法に関し、特に、例えば、量産後に不具合が発生し
た電子機器に対して、部品に直接手を加えずに修正する
ようにした電子装置および修正方法に関する。
【０００２】
【従来の技術】従来の電子機器において、機器内部に設
けられているマスターチップのROM（Read Only Memor
y）上のダウンロードプログラムは固定データであり、
量産後に発生した不具合は、マスターチップであるマイ
クロコンピュータを再度量産して交換するなどの方法で
修正されている。
けられているマスターチップのROM（Read Only Memor
y）上のダウンロードプログラムは固定データであり、
量産後に発生した不具合は、マスターチップであるマイ
クロコンピュータを再度量産して交換するなどの方法で
修正されている。
【０００３】
【発明が解決しようとする課題】このように、部品に直
接修正をかける場合、人件費がかかり、コスト高となる
だけでなく、不具合の発生した電子機器を修理メーカが
回収し、部品交換した後、その電子機器をユーザに発送
するため、多くの時間を必要とする課題があった。
接修正をかける場合、人件費がかかり、コスト高となる
だけでなく、不具合の発生した電子機器を修理メーカが
回収し、部品交換した後、その電子機器をユーザに発送
するため、多くの時間を必要とする課題があった。
【０００４】また、カムコーダなどのように、部品の実
装密度の高い電子機器の場合、機器内部の修正が困難で
あった。
装密度の高い電子機器の場合、機器内部の修正が困難で
あった。
【０００５】本発明はこのような状況に鑑みてなされた
ものであり、量産後に不具合が発生した電子機器に対し
て、部品に直接手を加えずに、固定データのダウンロー
ドプログラムを修正することができるようにするもので
ある。
ものであり、量産後に不具合が発生した電子機器に対し
て、部品に直接手を加えずに、固定データのダウンロー
ドプログラムを修正することができるようにするもので
ある。
【０００６】
【課題を解決するための手段】本発明の電子装置は、固
定プログラムを記憶する第１の記憶手段と、外部から供
給される修正データを記憶する第２の記憶手段と、シス
テムリセット後に、第２の記憶手段に記憶されている修
正データを読み込む読み込み手段と、読み込み手段によ
り読み込まれた修正データに基づいて、第１の記憶手段
に記憶されている固定プログラムを修正する修正手段と
を備えることを特徴とする。
定プログラムを記憶する第１の記憶手段と、外部から供
給される修正データを記憶する第２の記憶手段と、シス
テムリセット後に、第２の記憶手段に記憶されている修
正データを読み込む読み込み手段と、読み込み手段によ
り読み込まれた修正データに基づいて、第１の記憶手段
に記憶されている固定プログラムを修正する修正手段と
を備えることを特徴とする。
【０００７】修正手段には、固定プログラムの修正箇所
を修正データに置換して修正させることができる。
を修正データに置換して修正させることができる。
【０００８】修正手段には、固定プログラムの修正箇所
を、修正データをジャンプ先とするブランチに置換させ
ることができる。
を、修正データをジャンプ先とするブランチに置換させ
ることができる。
【０００９】第２の記憶手段は、ＥＥＰＲＯＭであるも
のとすることができる。
のとすることができる。
【００１０】本発明の修正方法は、固定プログラムの記
憶を制御する第１の記憶制御ステップと、外部から供給
される修正データの記憶を制御する第２の記憶制御ステ
ップと、システムリセット後に、第２の記憶制御ステッ
プの処理により記憶が制御されている修正データを読み
込む読み込みステップと、読み込みステップの処理によ
り読み込まれた修正データに基づいて、第１の記憶制御
ステップの処理により記憶が制御されている固定プログ
ラムを修正する修正ステップとを含むことを特徴とす
る。
憶を制御する第１の記憶制御ステップと、外部から供給
される修正データの記憶を制御する第２の記憶制御ステ
ップと、システムリセット後に、第２の記憶制御ステッ
プの処理により記憶が制御されている修正データを読み
込む読み込みステップと、読み込みステップの処理によ
り読み込まれた修正データに基づいて、第１の記憶制御
ステップの処理により記憶が制御されている固定プログ
ラムを修正する修正ステップとを含むことを特徴とす
る。
【００１１】本発明の電子装置および方法においては、
固定プログラムが記憶され、外部から供給される修正デ
ータが記憶され、システムリセット後に、記憶されてい
る修正データが読み込まれ、読み込まれた修正データに
基づいて固定プログラムが修正される。
固定プログラムが記憶され、外部から供給される修正デ
ータが記憶され、システムリセット後に、記憶されてい
る修正データが読み込まれ、読み込まれた修正データに
基づいて固定プログラムが修正される。
【００１２】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。
施の形態について説明する。
【００１３】図１は、本発明を適用した電子機器の内部
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【００１４】同図に示されるように、電子機器１は、マ
スタチップ１１、EEPROM（Electrically Erasable Prog
rammable ROM）１２、およびスレーブチップ１３で構成
されている。電子機器１には、外部バス３を介して外部
通信コントローラ２が接続されている。
スタチップ１１、EEPROM（Electrically Erasable Prog
rammable ROM）１２、およびスレーブチップ１３で構成
されている。電子機器１には、外部バス３を介して外部
通信コントローラ２が接続されている。
【００１５】マスタチップ１１は、スレーブチップ１３
に記憶されているプログラムを読み出して実行し、内部
処理を行う。読み出されたプログラムは、電子機器１が
電源オフされるまで、既存プログラム２２としてマスタ
チップ１１に格納される。
に記憶されているプログラムを読み出して実行し、内部
処理を行う。読み出されたプログラムは、電子機器１が
電源オフされるまで、既存プログラム２２としてマスタ
チップ１１に格納される。
【００１６】外部通信コントローラ２は、例えば、調整
／検査用の治具、もしくは、リモートコントロール用の
コマンダなどで構成される。外部バス３は、無線もしく
は有線のいずれでもよい。外部バス３上の通信プロトコ
ルとしては、電子機器１の通常動作に関するものの他
に、電子機器１内部のマスタチップ１１の内部処理を修
正するプロトコルが用意されている。
／検査用の治具、もしくは、リモートコントロール用の
コマンダなどで構成される。外部バス３は、無線もしく
は有線のいずれでもよい。外部バス３上の通信プロトコ
ルとしては、電子機器１の通常動作に関するものの他
に、電子機器１内部のマスタチップ１１の内部処理を修
正するプロトコルが用意されている。
【００１７】EEPROM１２は、電子機器１の内部処理を修
正するためのデータ（修正データ２１）を保存しておく
ためのものであり、電源オフ後もそのデータを記憶し続
ける。なお、EEPROM１２に修正データ２１が書き込まれ
た時点では、また内部処理への修正は行われない。
正するためのデータ（修正データ２１）を保存しておく
ためのものであり、電源オフ後もそのデータを記憶し続
ける。なお、EEPROM１２に修正データ２１が書き込まれ
た時点では、また内部処理への修正は行われない。
【００１８】スレーブチップ１３は、例えば、SOC（Sys
tem On Chip）もしくはDSP（Digital Signal Processo
r)などで構成される。スレーブチップには、例えば、４
バイト毎のパリティチェックにより転送時のエラーをチ
ェックするスレーブチップＡ、１バイト毎のデータ一致
により転送時のエラーをチェックするスレーブチップ
Ｂ、総転送バイトのCRC（Cyclic Redundancy Check）に
より転送時のエラーをチェックするスレーブチップＣな
どがある。
tem On Chip）もしくはDSP（Digital Signal Processo
r)などで構成される。スレーブチップには、例えば、４
バイト毎のパリティチェックにより転送時のエラーをチ
ェックするスレーブチップＡ、１バイト毎のデータ一致
により転送時のエラーをチェックするスレーブチップ
Ｂ、総転送バイトのCRC（Cyclic Redundancy Check）に
より転送時のエラーをチェックするスレーブチップＣな
どがある。
【００１９】マスタチップ１１は、外部バス３を介して
外部通信コントローラ２から入力される修正データ２１
（プログラム上のアドレス、修正バイトおよびパッチデ
ータなど）をEEPROM１２に書き込ませ、システムリセッ
ト後（一度電源が切られ再び電源オンされたとき）、EE
PROM１２に書き込まれた修正データ２１を読み込む。
外部通信コントローラ２から入力される修正データ２１
（プログラム上のアドレス、修正バイトおよびパッチデ
ータなど）をEEPROM１２に書き込ませ、システムリセッ
ト後（一度電源が切られ再び電源オンされたとき）、EE
PROM１２に書き込まれた修正データ２１を読み込む。
【００２０】マスタチップ１１は、EEPROM１２から読み
込んだデータが修正データ２１であると判断した場合、
既存プログラム２２の修正箇所（不具合箇所）を、読み
込んだ修正データ２１に挿げ替える。マスタチップ１１
は、修正箇所が挿げ替えられた修正プログラム２３を、
スレーブチップ１３にダウンロード（アップロード）す
る。
込んだデータが修正データ２１であると判断した場合、
既存プログラム２２の修正箇所（不具合箇所）を、読み
込んだ修正データ２１に挿げ替える。マスタチップ１１
は、修正箇所が挿げ替えられた修正プログラム２３を、
スレーブチップ１３にダウンロード（アップロード）す
る。
【００２１】図２は、マスタチップ１１に書き込まれて
いる既存プログラム２２を、修正データ２１で修正する
方法を説明する図である。
いる既存プログラム２２を、修正データ２１で修正する
方法を説明する図である。
【００２２】図２（Ａ）は、既存プログラム２２の修正
箇所を、読み込んだ修正データ２１に挿げ替えることに
より、既存プログラム２２を修正することができる。す
なわち、この方法は、置換タイプのデータによる修正と
される。
箇所を、読み込んだ修正データ２１に挿げ替えることに
より、既存プログラム２２を修正することができる。す
なわち、この方法は、置換タイプのデータによる修正と
される。
【００２３】図２（Ｂ）は、既存プログラム２２の修正
箇所の先頭点のコードを、修正データのジャンプ先が指
定されたブランチに挿げ替え、空き領域に修正データを
格納（アップロード）し、その修正データの最後に既存
プログラム２２の戻り箇所を指定することにより、既存
プログラム２２を修正することができる。すなわち、こ
の方法は、分岐タイプのデータによる修正とされる。
箇所の先頭点のコードを、修正データのジャンプ先が指
定されたブランチに挿げ替え、空き領域に修正データを
格納（アップロード）し、その修正データの最後に既存
プログラム２２の戻り箇所を指定することにより、既存
プログラム２２を修正することができる。すなわち、こ
の方法は、分岐タイプのデータによる修正とされる。
【００２４】図３は、EERPROM１３上に書き込まれる修
正データの記述フォーマットの例を示している。
正データの記述フォーマットの例を示している。
【００２５】同図に示されるように、修正データのパケ
ットの総バイト数が１バイト（byte）で表わされ、この
パケットがどのIC（チップ）用のデータかを判別するた
めのICナンバが１バイトで表わされ、パッチ（PATCH）
データ（修正データ２１）本体が１乃至２５０バイトで
表わされ、下位のチェックサムおよび上位のチェックサ
ムが２バイトで表わされる。
ットの総バイト数が１バイト（byte）で表わされ、この
パケットがどのIC（チップ）用のデータかを判別するた
めのICナンバが１バイトで表わされ、パッチ（PATCH）
データ（修正データ２１）本体が１乃至２５０バイトで
表わされ、下位のチェックサムおよび上位のチェックサ
ムが２バイトで表わされる。
【００２６】総バイト数データは、自分自身からチェッ
クサムまでの範囲のデータである。
クサムまでの範囲のデータである。
【００２７】チェックサムは、（総バイト数データから
チェックサムの直前までの１バイト単位の和）＋（オフ
セットデータ２バイト）＋（チェックサム２バイト）＝
００００ｈ（＝２バイト）である。ここでオフセットデ
ータとは、上位８ビットがROMバージョンデータを表わ
しており、下位８ビットがROMバージョンデータを反転
したものを表わしており、これらが２バイトのデータを
構成している。
チェックサムの直前までの１バイト単位の和）＋（オフ
セットデータ２バイト）＋（チェックサム２バイト）＝
００００ｈ（＝２バイト）である。ここでオフセットデ
ータとは、上位８ビットがROMバージョンデータを表わ
しており、下位８ビットがROMバージョンデータを反転
したものを表わしており、これらが２バイトのデータを
構成している。
【００２８】図４は、EEPROM１２上でのデータ格納形式
の例を示している。
の例を示している。
【００２９】図４（Ａ）は、分岐タイプの修正データが
EEPROM１２に格納される例を示している。同図に示され
るように、EEPROM１２のアドレスがFFの領域（１バイ
ト）に、パッチプログラムのタイプが分岐型であるか置
換型であるかが指定されるとともに、使用チャンネルが
０乃至３チャンネルのいずれであるかが指定される。パ
ッチプログラムのタイプが分岐型である場合「０」が指
定され、置換型である場合「１」が指定され、いまの場
合、「０」が指定されている。
EEPROM１２に格納される例を示している。同図に示され
るように、EEPROM１２のアドレスがFFの領域（１バイ
ト）に、パッチプログラムのタイプが分岐型であるか置
換型であるかが指定されるとともに、使用チャンネルが
０乃至３チャンネルのいずれであるかが指定される。パ
ッチプログラムのタイプが分岐型である場合「０」が指
定され、置換型である場合「１」が指定され、いまの場
合、「０」が指定されている。
【００３０】またEEPROM１２のアドレスがFE,FDの領域
（２バイト）に、修正箇所のデータのアドレス（修正ア
ドレス）が指定され、アドレスがFCの領域（１バイト）
に、ジャンパバイト数が指定され、アドレスがFB乃至05
の領域（１乃至２４６バイト）に、ソフトジャンパが指
定される。
（２バイト）に、修正箇所のデータのアドレス（修正ア
ドレス）が指定され、アドレスがFCの領域（１バイト）
に、ジャンパバイト数が指定され、アドレスがFB乃至05
の領域（１乃至２４６バイト）に、ソフトジャンパが指
定される。
【００３１】図４（Ｂ）は、置換タイプの修正データが
EEPROM１２に格納される例を示している。同図に示され
るように、EEPROM１２のアドレスがFFの領域（１バイ
ト）に、パッチプログラムのタイプが分岐型であるか置
換型であるかが指定され、（いまの場合、「１」が指定
され）、使用チャンネルが０乃至３チャンネルのいずれ
であるかが指定される。さらに、スレーブチップＣ（総
転送バイトのCRCにより転送時のエラーをチェックする
タイプのスレーブチップ）に修正データがアップロード
される場合に限り、アドレスオフセットであるかノーマ
ルであるかが最下位ビットに指定される。それ以外のス
レーブチップの場合には、無効ビット「ｘ」が指定され
る。アドレスオフセットである場合、「１」が指定さ
れ、ノーマルである場合、「０」が指定される。
EEPROM１２に格納される例を示している。同図に示され
るように、EEPROM１２のアドレスがFFの領域（１バイ
ト）に、パッチプログラムのタイプが分岐型であるか置
換型であるかが指定され、（いまの場合、「１」が指定
され）、使用チャンネルが０乃至３チャンネルのいずれ
であるかが指定される。さらに、スレーブチップＣ（総
転送バイトのCRCにより転送時のエラーをチェックする
タイプのスレーブチップ）に修正データがアップロード
される場合に限り、アドレスオフセットであるかノーマ
ルであるかが最下位ビットに指定される。それ以外のス
レーブチップの場合には、無効ビット「ｘ」が指定され
る。アドレスオフセットである場合、「１」が指定さ
れ、ノーマルである場合、「０」が指定される。
【００３２】またEEPROM１２のアドレスがFE,FDの領域
（２バイト）に、修正箇所のデータのアドレス（修正ア
ドレス）が指定され、アドレスがFC乃至F9の領域（１乃
至４バイト）に、置換データが指定される。置換データ
は、置換する数だけMSB（Most Significant Bit）側か
ら順にデータが羅列される。
（２バイト）に、修正箇所のデータのアドレス（修正ア
ドレス）が指定され、アドレスがFC乃至F9の領域（１乃
至４バイト）に、置換データが指定される。置換データ
は、置換する数だけMSB（Most Significant Bit）側か
ら順にデータが羅列される。
【００３３】図５は、EEPROM１２に記録された修正デー
タ２１が、マスタチップ１１に展開されたときのプログ
ラムコードを示す図である。
タ２１が、マスタチップ１１に展開されたときのプログ
ラムコードを示す図である。
【００３４】同図に示されるように、「gul_ICPDdata」
は、４バイトの置換型データを示すプログラムコードで
あり、「gus_ICPDadrs」は、２バイトの置換型アドレス
を示すプログラムコードであり、「gus_ICPJadrs」は、
２バイトの分岐アドレスを示すプログラムコードであ
り、「guc_ICPJofst」は、分岐型データのEEPROM１２上
の開始オフセットを示すプログラムコードであり、「gu
c_ICPJbyte」は、分岐型データのバイト数を示すプログ
ラムコードであり、「guc_ICPstate」は、それぞれのス
レーブチップの修正データ２１のエネイブル（enable）
またはチャンネルなどを示すプログラムコードであり、
「guc_ICPLadrs」は、スレーブチップＣに修正データが
アップロードされる場合に限って用いられるアドレス拡
張情報を示すプログラムコードである。
は、４バイトの置換型データを示すプログラムコードで
あり、「gus_ICPDadrs」は、２バイトの置換型アドレス
を示すプログラムコードであり、「gus_ICPJadrs」は、
２バイトの分岐アドレスを示すプログラムコードであ
り、「guc_ICPJofst」は、分岐型データのEEPROM１２上
の開始オフセットを示すプログラムコードであり、「gu
c_ICPJbyte」は、分岐型データのバイト数を示すプログ
ラムコードであり、「guc_ICPstate」は、それぞれのス
レーブチップの修正データ２１のエネイブル（enable）
またはチャンネルなどを示すプログラムコードであり、
「guc_ICPLadrs」は、スレーブチップＣに修正データが
アップロードされる場合に限って用いられるアドレス拡
張情報を示すプログラムコードである。
【００３５】これらのプログラムコードにより、マスタ
チップ１１は、修正データ２１が分岐型または置換型の
タイプのいずれかであるか、その修正データ２１が何バ
イトであるか、もしくは、既存プログラム２２のどのア
ドレスを修正するかといった内部処理を行うことができ
る。
チップ１１は、修正データ２１が分岐型または置換型の
タイプのいずれかであるか、その修正データ２１が何バ
イトであるか、もしくは、既存プログラム２２のどのア
ドレスを修正するかといった内部処理を行うことができ
る。
【００３６】図６は、マスタチップ１１の内部処理にお
いて使用されるステートの例を示している。同図に示さ
れるように、８ビットで、どのスレーブチップ１３にど
のチャンネルを使って修正をかけるかが表わされる。す
なわち、マスタチップ１１は、ステートに「１」が設定
されているか否かで修正をかけるか否かを判断してお
り、上位４ビットのいずれかに「１」が設定された場
合、パッチプログラム（修正プログラム２１）のタイプ
が分岐型であると判断し、下位４ビットのいずれかに
「１」が設定された場合、パッチプログラムのタイプが
置換型であると判断する。
いて使用されるステートの例を示している。同図に示さ
れるように、８ビットで、どのスレーブチップ１３にど
のチャンネルを使って修正をかけるかが表わされる。す
なわち、マスタチップ１１は、ステートに「１」が設定
されているか否かで修正をかけるか否かを判断してお
り、上位４ビットのいずれかに「１」が設定された場
合、パッチプログラム（修正プログラム２１）のタイプ
が分岐型であると判断し、下位４ビットのいずれかに
「１」が設定された場合、パッチプログラムのタイプが
置換型であると判断する。
【００３７】図７は、マスタチップ１１の内部処理にお
いて使用されるエラーコードの例を示している。エラー
コードとは、マスタチップ１１がスレーブチップ１３を
動作させるか否かの判断、および、修正データ２１がマ
スタチップ１１内部でどのような状態であるかを示して
いる。同図に示されるように、上位４ビットのいずれか
に「１」が設定された場合、パッチプログラム（修正プ
ログラム）のタイプが分岐型であることを示し、下位４
ビットのいずれかに「１」が設定された場合、パッチプ
ログラムのタイプが置換型であることを示している。
いて使用されるエラーコードの例を示している。エラー
コードとは、マスタチップ１１がスレーブチップ１３を
動作させるか否かの判断、および、修正データ２１がマ
スタチップ１１内部でどのような状態であるかを示して
いる。同図に示されるように、上位４ビットのいずれか
に「１」が設定された場合、パッチプログラム（修正プ
ログラム）のタイプが分岐型であることを示し、下位４
ビットのいずれかに「１」が設定された場合、パッチプ
ログラムのタイプが置換型であることを示している。
【００３８】例えば、「0100 0100」のエラーコードの
場合、修正データがスレーブチップ１３にアップロード
する条件を満たしていないと判断され、「1000 1000」
のエラーコードの場合、修正データがスレーブチップ１
３にアップロードする条件を満たしており、かつ、修正
データがマスタチップ１１に正常に読み込まれたと判断
され、「x0xx x0xx」のエラーコードの場合、修正デー
タがスレーブチップ１３にアップロードする条件を満た
しているが、マスタチップ１１での展開途中に何らかの
不具合があり、修正データが正しく読み込まれなかった
と判断される。
場合、修正データがスレーブチップ１３にアップロード
する条件を満たしていないと判断され、「1000 1000」
のエラーコードの場合、修正データがスレーブチップ１
３にアップロードする条件を満たしており、かつ、修正
データがマスタチップ１１に正常に読み込まれたと判断
され、「x0xx x0xx」のエラーコードの場合、修正デー
タがスレーブチップ１３にアップロードする条件を満た
しているが、マスタチップ１１での展開途中に何らかの
不具合があり、修正データが正しく読み込まれなかった
と判断される。
【００３９】次に図８のフローチャートを参照して、修
正プログラム２１のアップロード処理について説明す
る。なお、EEPROM１２には、既に修正データ２１が書き
込まれている状態であるとする。
正プログラム２１のアップロード処理について説明す
る。なお、EEPROM１２には、既に修正データ２１が書き
込まれている状態であるとする。
【００４０】ステップＳ１において、マスタチップ１１
は、電子機器１のシステムがリセットされたか否かを判
定し、システムがリセットされるまで判定処理を繰り返
し実行する。そして、ステップＳ１において、電子機器
１のシステムがリセットされたと判定された場合、ステ
ップＳ２に進み、マスタチップ１１は、EEPROM１２から
データを読み込む。
は、電子機器１のシステムがリセットされたか否かを判
定し、システムがリセットされるまで判定処理を繰り返
し実行する。そして、ステップＳ１において、電子機器
１のシステムがリセットされたと判定された場合、ステ
ップＳ２に進み、マスタチップ１１は、EEPROM１２から
データを読み込む。
【００４１】ステップＳ３において、マスタチップ１１
は、ROM（すなわち、スレーブチップ１３）上の修正前
のデータをアップロードする。ステップＳ４において、
マスタチップ１１は、修正プログラムアップロード処理
を開始する。
は、ROM（すなわち、スレーブチップ１３）上の修正前
のデータをアップロードする。ステップＳ４において、
マスタチップ１１は、修正プログラムアップロード処理
を開始する。
【００４２】ステップＳ５において、マスタチップ１１
は、ステップＳ２の処理で読み込んだデータが修正デー
タであるか否かを判定し、修正データではないと判定し
た場合、ステップＳ６およびＳ７の処理はスキップさ
れ、ステップＳ８に進む。
は、ステップＳ２の処理で読み込んだデータが修正デー
タであるか否かを判定し、修正データではないと判定し
た場合、ステップＳ６およびＳ７の処理はスキップさ
れ、ステップＳ８に進む。
【００４３】ステップＳ５において、ステップＳ２の処
理で読み込んだデータが修正データであると判定された
場合、ステップＳ６に進み、マスタチップ１１は、既存
プログラム２２の修正箇所を修正データ２１に挿げ替え
る。
理で読み込んだデータが修正データであると判定された
場合、ステップＳ６に進み、マスタチップ１１は、既存
プログラム２２の修正箇所を修正データ２１に挿げ替え
る。
【００４４】例えば、マスタチップ１１は、EEPROM１２
から読み込んだ修正データ２１のプログラムコードか
ら、修正データ２１が置換タイプであると判断した場
合、既存プログラム２２の修正箇所を修正データ２１に
挿げ替える（図２（Ａ））。
から読み込んだ修正データ２１のプログラムコードか
ら、修正データ２１が置換タイプであると判断した場
合、既存プログラム２２の修正箇所を修正データ２１に
挿げ替える（図２（Ａ））。
【００４５】また例えば、マスタチップ１１は、EEPROM
１２から読み込んだ修正データ２１のプログラムコード
から、修正データ２１が分岐タイプであると判断した場
合、既存プログラム２２の修正箇所の先頭点のコード
を、修正データのジャンプ先が指定されたブランチに挿
げ替えて、空き領域に修正データ２１を格納し、その修
正データ２１の最後に既存プログラム２２の戻り箇所を
指定する（図２（Ｂ））。
１２から読み込んだ修正データ２１のプログラムコード
から、修正データ２１が分岐タイプであると判断した場
合、既存プログラム２２の修正箇所の先頭点のコード
を、修正データのジャンプ先が指定されたブランチに挿
げ替えて、空き領域に修正データ２１を格納し、その修
正データ２１の最後に既存プログラム２２の戻り箇所を
指定する（図２（Ｂ））。
【００４６】ステップＳ７において、マスタチップ１１
は、ステップＳ６の処理で修正された修正プログラム２
３（既存プログラム２２が修正データ２１によって修正
されたプログラム）をスレーブチップ１３にアップロー
ドする。
は、ステップＳ６の処理で修正された修正プログラム２
３（既存プログラム２２が修正データ２１によって修正
されたプログラム）をスレーブチップ１３にアップロー
ドする。
【００４７】ステップＳ８において、マスタチップ１１
は、電子機器１の通常処理を開始し、処理は終了され
る。
は、電子機器１の通常処理を開始し、処理は終了され
る。
【００４８】このように、電子機器１内部に、外部より
アクセス可能なEEPROM１２を設けることにより、電子機
器に手を加えずに、既存の実行プログラム（既存プログ
ラム２２）の修正を行うことができる。
アクセス可能なEEPROM１２を設けることにより、電子機
器に手を加えずに、既存の実行プログラム（既存プログ
ラム２２）の修正を行うことができる。
【００４９】また、マスタチップ２１を交換する必要が
ないため、低コストで、既存プログラム２２の修正を実
現することができる。
ないため、低コストで、既存プログラム２２の修正を実
現することができる。
【００５０】さらにまた、既存プログラム２２をプログ
ラムコード単位で修正することが可能であるため、EEPR
OM１２のメモリの使用量を最小限に抑えることができ
る。
ラムコード単位で修正することが可能であるため、EEPR
OM１２のメモリの使用量を最小限に抑えることができ
る。
【００５１】
【発明の効果】本発明の電子装置および方法によれば、
固定プログラムを記憶し、外部から供給される修正デー
タを記憶し、システムリセット後に、記憶されている修
正データを読み込み、読み込まれた修正データに基づい
て固定プログラムを修正するようにしたので、量産後に
不具合が発生した電子機器に対して、部品に直接手を加
えずに、固定データのダウンロードプログラムを修正す
ることができる。
固定プログラムを記憶し、外部から供給される修正デー
タを記憶し、システムリセット後に、記憶されている修
正データを読み込み、読み込まれた修正データに基づい
て固定プログラムを修正するようにしたので、量産後に
不具合が発生した電子機器に対して、部品に直接手を加
えずに、固定データのダウンロードプログラムを修正す
ることができる。
【図１】本発明を適用した電子機器の内部の構成例を示
すブロック図である。
すブロック図である。
【図２】既存プログラムの修正方法を説明する図であ
る。
る。
【図３】修正データの記述フォーマットの例を示す図で
ある。
ある。
【図４】EEPROM上でのデータ格納形式の例を示してい
る。
る。
【図５】プログラムコードを示す図である。
【図６】ステートの例を示す図である。
【図７】エラーコードの例を示す図である。
【図８】修正プログラムアップロード処理を説明するフ
ローチャートである。
ローチャートである。
１ 電子機器， ２ 外部通信コントローラ， １１
マスタチップ， １２EEPROM， １３ スレーブチッ
プ， ２１ 修正データ， ２２ 既存プログラム，
２３ 修正プログラム
マスタチップ， １２EEPROM， １３ スレーブチッ
プ， ２１ 修正データ， ２２ 既存プログラム，
２３ 修正プログラム
Claims (5)
- 【請求項１】 固定プログラムを記憶する第１の記憶手
段と、 外部から供給される修正データを記憶する第２の記憶手
段と、 システムリセット後に、前記第２の記憶手段に記憶され
ている前記修正データを読み込む読み込み手段と、 前記読み込み手段により読み込まれた前記修正データに
基づいて、前記第１の記憶手段に記憶されている前記固
定プログラムを修正する修正手段とを備えることを特徴
とする電子装置。 - 【請求項２】 前記修正手段は、前記固定プログラムの
前記修正箇所を前記修正データに置換して修正すること
を特徴とする請求項１に記載の電子装置。 - 【請求項３】 前記修正手段は、前記固定プログラムの
前記修正箇所を、前記修正データをジャンプ先とするブ
ランチに置換することを特徴とする請求項１に記載の電
子装置。 - 【請求項４】 前記第２の記憶手段は、ＥＥＰＲＯＭで
あることを特徴とする請求項１に記載の電子装置。 - 【請求項５】 固定プログラムの記憶を制御する第１の
記憶制御ステップと、 外部から供給される修正データの記憶を制御する第２の
記憶制御ステップと、システムリセット後に、前記第２
の記憶制御ステップの処理により記憶が制御されている
前記修正データを読み込む読み込みステップと、 前記読み込みステップの処理により読み込まれた前記修
正データに基づいて、前記第１の記憶制御ステップの処
理により記憶が制御されている前記固定プログラムを修
正する修正ステップとを含むことを特徴とする修正方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226063A JP2003044305A (ja) | 2001-07-26 | 2001-07-26 | 電子装置および修正方法 |
| KR1020020042522A KR20030011553A (ko) | 2001-07-26 | 2002-07-19 | 전자장치 및 수정방법 |
| US10/202,112 US6961869B2 (en) | 2001-07-26 | 2002-07-25 | Electronic apparatus and correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226063A JP2003044305A (ja) | 2001-07-26 | 2001-07-26 | 電子装置および修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003044305A true JP2003044305A (ja) | 2003-02-14 |
Family
ID=19058950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001226063A Pending JP2003044305A (ja) | 2001-07-26 | 2001-07-26 | 電子装置および修正方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6961869B2 (ja) |
| JP (1) | JP2003044305A (ja) |
| KR (1) | KR20030011553A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327275A (ja) * | 2004-05-11 | 2005-11-24 | Microsoft Corp | 効率的なパッチ当て |
| JP2007164242A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | プログラム書換データ生成装置、プログラム及びプログラム書換データ生成方法 |
| US8539469B2 (en) | 2004-05-11 | 2013-09-17 | Microsoft Corporation | Efficient patching |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7716528B2 (en) * | 2004-09-07 | 2010-05-11 | Broadcom Corporation | Method and system for configurable trigger logic for hardware bug workaround in integrated circuits |
| CN100456183C (zh) * | 2005-10-24 | 2009-01-28 | 广东科龙电器股份有限公司 | 一种零部件的可编程试验控制器用户编程方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400798A (en) * | 1981-07-13 | 1983-08-23 | Tektronix, Inc. | Memory patching system |
| US4802119A (en) * | 1987-03-17 | 1989-01-31 | Motorola, Inc. | Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH04346127A (ja) * | 1991-05-23 | 1992-12-02 | Sony Corp | 電子装置 |
| US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
| JPH11272498A (ja) * | 1998-03-25 | 1999-10-08 | Denso Corp | 電子制御装置 |
| JP2000215044A (ja) * | 1999-01-27 | 2000-08-04 | Nec Home Electronics Ltd | ディスプレイ装置 |
| JP3750494B2 (ja) * | 1999-08-31 | 2006-03-01 | 松下電器産業株式会社 | 半導体装置 |
-
2001
- 2001-07-26 JP JP2001226063A patent/JP2003044305A/ja active Pending
-
2002
- 2002-07-19 KR KR1020020042522A patent/KR20030011553A/ko not_active Application Discontinuation
- 2002-07-25 US US10/202,112 patent/US6961869B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327275A (ja) * | 2004-05-11 | 2005-11-24 | Microsoft Corp | 効率的なパッチ当て |
| US8539469B2 (en) | 2004-05-11 | 2013-09-17 | Microsoft Corporation | Efficient patching |
| US9092301B2 (en) | 2004-05-11 | 2015-07-28 | Microsoft Technology Licensing, Llc | Efficient patching |
| JP2007164242A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | プログラム書換データ生成装置、プログラム及びプログラム書換データ生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030041282A1 (en) | 2003-02-27 |
| US6961869B2 (en) | 2005-11-01 |
| KR20030011553A (ko) | 2003-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7774382B2 (en) | Method and apparatus for configuring a control device, and corresponding control device | |
| US7412575B2 (en) | Data management technique for improving data reliability | |
| JP6225431B2 (ja) | マイクロプログラムを更新可能な光トランシーバ | |
| US20080140869A1 (en) | Circuits and Methods for Correcting Errors in Downloading Firmware | |
| CN114443175B (zh) | 一种用于弹载fpga在线升级的启动配置方法 | |
| US7716555B2 (en) | Data backup method and memory device | |
| JP2003044305A (ja) | 電子装置および修正方法 | |
| CN112181444B (zh) | 一种基于1553b总线的dsp多核数据烧写方法 | |
| US7492650B2 (en) | Semiconductor storage device having a user region and a redundancy region | |
| JP2007257271A (ja) | メモリ診断方法、マイクロコンピュータシステム及びプログラム | |
| CN113676795B (zh) | 基于gpon路由器的bosa自动校准及数据存储系统 | |
| EP0482928B1 (en) | Semiconductor memory | |
| CN118394393B (zh) | 一种基于EtherCat耦合器的IO模块固件更新方法 | |
| JP3358214B2 (ja) | 電子装置 | |
| JPH09265391A (ja) | プログラムｒｏｍ訂正機能付き制御装置及び同制御装置を有する電子機器並びにプログラムの訂正方法 | |
| JP2010140469A (ja) | 修正記憶部を有するプログラム更新システム及びその方法 | |
| JP4239657B2 (ja) | 電子機器 | |
| WO2018131065A1 (ja) | 再構成可能デバイスおよびそれを用いた電子装置 | |
| CN111352025B (zh) | 一种fpga中配置控制器验证方法、系统及设备 | |
| JP2002342100A (ja) | ファームウェアの書き換え方法 | |
| JP3114907B2 (ja) | プログラマブルコントローラのシーケンスプログラムの変更方法 | |
| JPH01131927A (ja) | プログラム修正方法 | |
| JPS6142304B2 (ja) | ||
| JP4592280B2 (ja) | データ記憶装置 | |
| JP5552930B2 (ja) | 情報処理装置及び書換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060410 |