DE3221499C2 - Verfahren und Schaltungsanordnung zur automatischen Erfassung der Spitzenwerte eines unbekannten elektrischen Signals - Google Patents
Verfahren und Schaltungsanordnung zur automatischen Erfassung der Spitzenwerte eines unbekannten elektrischen SignalsInfo
- Publication number
- DE3221499C2 DE3221499C2 DE3221499A DE3221499A DE3221499C2 DE 3221499 C2 DE3221499 C2 DE 3221499C2 DE 3221499 A DE3221499 A DE 3221499A DE 3221499 A DE3221499 A DE 3221499A DE 3221499 C2 DE3221499 C2 DE 3221499C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- signals
- reference voltage
- detection
- unknown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Bei einem Verfahren und einer Schaltungsanordnung zur automatischen Erfassung von Spitzenwerten eines unbekannten elektrischen Signals erfolgt eine binäre Suchtechnik, bei der ein Digitalsignal in analoge Referenz-Spannungspegel mit jeweils einem Bit in jeweils einem Zeitpunkt vom höchstwertigen Bit bis zum geringstwertigen Bit überführt wird, um mit dem unbekannten Signal verglichen zu werden, bis schließlich ein Digitalsignal erzeugt wird, das einem Spitzenwert entspricht. Durch Wahl und Steuerung des Vergleichsverlaufs können sowohl positive als auch negative Spitzen erfaßt werden. Der Suchvorgang für positive und negative Spitzen von in wenigstens einem Signalkanal auftretenden Signalen kann zur Verringerung der Gesamterfassungszeit verschachtelt werden. Aus den erfaßten Werten kann ein Triggerspannungspegel arithmetisch berechnet werden.
Description
Fig. 4 ein Signaldiagramm zur Erläuterung einer verschachtelten binären Suchtechnik sowohl für positive
als auch negative Spitzen eines unbekannten, sich zeitlich ändernden Signals.
Fig. 1 zeigt ein generelles Blockschaltbild einer automatischen
Signalpegel-Erfassungsschaltungsanordnung gemäß der Erfindung. Eine unbekannte Gleichspannung
bzw. ein sich zeitlich änderndes Signal wird über eine Eingangsklemme 10 in einen Eingang einer Vergleichsstufe 12 eingespeist, In der es mit einer von einem Dlgl-
lal-Analog-Wandler 14 in den anderen Eingang eingespeisten
Referenzspannung verglichen wird. Das Ausgangssignal der Vergleichsstufe 12 wird In eine Übergangserfassungsstufe
bzw. ein Erfassungsregister, wie beispielsweise ein durch Flanken getriggertes Flip-Flop
16 eingespeist. Eine logische Steuereinheit 18 erzeugt n-Bit-Digltalsignale
in einer Sequenz durch einen binären Suchzyklus, wobei in jeweils einem Zeitpunkt ein Bit
vom höchstwertigen Bit bis zum geringstwertlgen Bit geändert wird, bis endlich eine /i-Bit-Digitalzahl erreicht
wird. Die dieser Zahl äquivalente, durch den Digltal-Analog-Wandier
14 erzeugte Analog-Spannung entspricht entweder einer Gleichspannung oder einer vorgegebenen Spitze eines sich zeitlich ändernden
Signals, welche in die Eingangsklemme 10 eingespeist werden. Ein Speicher 20 dient zur Speicherung wenigstens
einer «-Bit-Digitalzahl einschließlich der dem erfaßten Eingangswert äquivalenten Zahl. Eine archimedische
Einheit 22 ist an die logische Steuereinheit 18 angekoppelt, um mathematische Funktionen, wie
beispielsweise die Berechnung von Anstiegszeit oder Abfallzeit von Impulsflanken durchzuführen. Die erfaßten
Signalpegel oder die mathematischen Ergebnisse können auf einer Anzeigeeinheit 24 angezeigt werden.
Es wird eine binäre Suchtechnik verwendet zur automalischen und genauen Erfassung von Spannungspegeln
eines unbekannten Signals bzw. einer Gleichspannung in einem vorgegebenen dynamischen Bereich bzw. einem
Triggerfenster. Das unbekannte Signal bzw. die Gleichspannung wird in einen Eingang einer Spannungsvergleichsschaltung
eingespeist. Ein durch eine logische Steuereinheit erzeugtes «-Bit-Digitalsignal wird in eine
analoge Referenz-Spannung überführt und in den anderen
Eingang der Spannungsvergleichsschaltung eingespeist. Das Ausgangssignal dieser Spannungsvergleichsschaltung
wird in einen als Erfassungsregister eingespeisten, durch Flanken getriggerten Kreis eingespeist, bei
dem es sich beispielsweise um ein Flip-Flop oder einen Zähler handelt, dessen Schallzustand seinerseits durch
die logische Steuereinheit überwacht wird. Ein Speicher und eine arithmetische Einheit vervollständigen die
grundsätzliche Erfassungs-Schaltungsanordnung. Bei der binären Suchtechnik handelt es sich um einen Testzyklus,
in dem «-Bit-Digital-Testpegelzahlen durch die
logische Steuereinheit in der Weise ausgewählt werden, daß die Vergleichs-Referenzspannungs-Testpegel im
Triggerfenster mit den Spitzenwerten der Signale konvergieren. Sind die positiven und negativen Spitzenwerte
bekannt, so kann ein mittlerer Wert berechnet werden, um zur Selbsttriggerung einen Triggerpegel festzulegen.
Anstiegszeit- und Abfallzeitmessungen von Impulsflanken können durch Berechnung der 10%- und 90%-Punkte
für eine dazwischenliegende Zeitmessung durchgeführt werden. Jeder Testpegel kann im Bedarfsfall für eine
gegebene Zeit gehalten werden, um Niederfrequenzsignale oder Signale mit kleinem Tastverhältnis zu erfassen.
Ein Zustand ohne Signal bzw. ein außerhalb eines Signalbereiches liegender Zustand kann ebenfalls erfaßt
werden. Die Suchschritte von positiven und negativen Spitzentestperioden können so miteinander verschachtelt
werden, daß die beiden Zyklen parallel durchgeführt werden.
Die binäre Suchtechnik, welche einen Aspekt der durch die Schaltungsanordnung nach Flg. 1 realisierten
Erfindung bildet, kann anhand des Beispiels nach Flg. 2 erläutert werden. Fig. 2 zeigt dabei ein Triggerfenster
mit einer unteren Spannungsgrenze Lmi„ und einer oberen
Spannungsgrenze Lmax. Dieses Triggerfenster bildet den
dynamischen Bereich, in dem Eingangssignale erfaßt werden können. Es wird durch das Ausgangssignal des
Analog-Digital-Wandlers 14 festgelegt, welcher eine Referenzspannung EREF für die Vergleichsstufe 12
erzeugt. In diesem Beispiel soll die positive Spitze eines unbekannten Signals bestimmt werden, das willkürlich
als sich wiederholendes Signal mit kleinem Pegel dargestellt 1st, welches in der unteren Hälfte des Triggerfensters
auftritt. Im Zusammenhang mit diesem Beispiel vermag die logische Steuereinheit 18 Digitalzahlen mit
5 Bit im Bereich von 00000 bei L„„„ bis 11111 bei Lmoy zu
erzeugen, wobei die speziellen Digitalzahlen mit 5 Bit im logischen Diagramm auf der linken Seite von Fig. 2
dargestellt sind, in dem schwarze Bereiche logische Einsen und weiße Bereiche logische Nullen repräsentieren.
Am Beginn eines binären Suchzyklus Ist weder über das Eingangssignal etwas bekannt, noch ist bekannt, ob
ein Eingangssignal vorhanden Ist. Die logische Steuereinheit setzt daher die Digitalzahl mit 5 Bit im gezeigten
Beispiel insgesamt auf logische Einsen, wodurch die Referenzspannung EREF bei Lmax wie dargestellt erzeugt
wird. Der erste Schritt besteht darin, das höchstwertige Bit der Digitalzahl mit 5 Bit festzulegen, das der positiven
Spitze des Eingangssignals entspricht. Dies erfolgt dadurch, daß ein Wert 01111 (oder 10000) in den Digital-Analog-Wandler
14 eingespeist wird, wodurch der Wert EPEf exakt auf die Mitte zwischen Lmax und Lmin eingestellt
wird, um einen ersten Testschritt r,, auszulösen. Nach der Einstellung des ersten Referenzpegels prüft die
logische Steuereinheit 18 den Zustand des Flip-Flops 16, um festzulegen, ob wenigstens ein Signalübergang aufgetreten
ist, wodurch angezeigt wird, daß ein Signa! erfaßt wurde, da der Durchlauf des Wertes ERIF durch die
Signalspannung eine positive Triggerflanke zur Ansteuerung des Flip-Flops erzeugt. Im dargestellten Beispiel
wird kein Signal erfaßt; der Wert EHEF bleibt jedoch auf
dem durch die Digitalzahl Olli! eingestellten Pegel bis zu einem Zeitpunkt T als Funktion einer Zeittaktschaltung
oder eines Taktes, welche beziehungsweise welcher in der logischen Steuereinheit 18 vorhanden Ist. Der
Zeitpunkt T kann vorher festgelegt werden und beispielsweise gleich der Zeitperiode für eine Periode des
Eingangssignals bei einem vorgegebenen niederfrequenten Grenzwert sein. Dies bedeutet mit anderen Worten,
daß die positive Spitze in der Zeitperiode T durch den Referenzpegel EREf laufen muß, wenn sie überhaupt
vorhanden ist. Am Ende der Zeitperiode T ist der erste Testschritt rs2 abgeschlossen, wobei der Wert £KiT durch
Änderung der Digitalzahl mit 5 Bit von 01111 auf 11111
auf Lmax rückgesetzt wird. Ist der Zustand des Flip-Flops
16 am Ende des Testschrittes /v, unverändert, so ist
bekannt, daß in der oberen Hälfte des Triggerfensiers nichts vorhanden ist. Das höchstwertige Bit jedes zu
erfassenden Wertes muß daher notwendigerweise eine logische Null sein. Diese Null wird als höchstwertiges Bit
in den Speicher eingegeben, wobei die verbleibenden vier Bits noch zu bestimmen sind.
Ein folgender Tcstschrllt il2 erfolgt, um das zweite
höchstwertige Bit durch Setzen der Digitalzahl mit 5 Bit auf 00111 zu bestimmen, wonach die logische Steuereinheit
18 den Zustand des Flip-Flops 16 prüft. Da im Beispiel nach Fig. 2 der Wert EREF das Signal zur Erreichung
des Testpegels durchlief, erzeugte die Vergleichsstufe 12 einen Signalübergang, welcher das Flip-Flop 16
kippte. Somit ist es bekannt, daß ein Signal oder eine Gleichspannung irgendwo zwischen einem Viertel und
der Hälfte zwischen L1111,, und L1110x liegt, so daß es nicht
notwendig ist, den Testpegel für die gesamte Zeilperiode T auf dem Wert 00111 zu halten. Der Testschritt /j2 wird
somit beendet, wobei der Wert EREF auf Lmax rückgesetzt
wird und die erfaßte logische Eins als zweites höchstwertiges Bit gespeichert wird.
In gleicher Welse werden die drei Bits als 0, 1 und 1
durch Testschritte is3, iA und fl5 bestimmt. Das endgültig
erfaßte Signal 01011 kann gemäß Fi g. 2 durch Vergleich
des positiven Spitzenwertes mit dem logischen Diagramm auf der linken Seite der Darstellung ermittelt
werden.
1st kein Signal Im Triggerfenster vorhanden, so wird
ein binärer Suchvorgang durchgeführt, bei dem die in den Digital-Analog-Wandler 14 eingespeiste «-Bit-Digitalzahl
In umgekehrter Folge vom höchstwertigen Bit zum geringstwertigen Bit in jeweils einem Bit in einem
Zeitpunkt geändert wird, so daß die in die Vergleichsstufe 12 eingespeiste Referenzspannung EREF gemäß
gestrichelten Linien ro, rs4 und 7"s5 das Triggerfenster
ausgehe-id vom Wert L11111x zum Wert Lml„ durchläuft.
Damit kann ein Zustand fehlenden Signair und ein Bereichsgrenzenzustand erfaßt und angezeigt werden.
Auch wenn das unbekannte Signal weit kleiner als das im Beispiel nach Fig. 2 dargestellte Signal ist oder tatsächlich
lediglich ein Gleichspannungspegel ist, wird der genaue Pegel richtig bestimmt. Dies beruht darauf, daß
in der erfindungsgemäßen Schaltungsanordnung lediglich ein einziger Signalübergang im Flip-Flop 16 erfaßt
werden muß und daß weiterhin der Verlauf in richtiger Weise so gewählt ist, daß ein zählbarer Signalübergang
auftritt, wenn der Wert EREF das in negativer Richtung
verlaufende Signal kreuzt (oder wenn das unbekannte Signal den in positiver Richtung verlaufenden Wert EREF
kreuzt).
Fig. 2 zeigt eine binäre Suchtechnik zur Erfassung positiver Spitzen eines Signals. Es ist jedoch darauf
hinzuweisen, daß die Suchtechnik für negative Spitzen in entsprechender Weise mit einer gegensinnigen Verlaufseinstellung beginnend bei L„„„ und einem Hochlauf in
das Triggerfenster erfolgt. Um die richtige Polarität für den Betrieb des durch Flanken gesteuerten Flip-Flops 16
zu erfassen, muß eine Verlaufssteuerung durchgeführt werden, um sicherzustellen, daß eine ins Positive verlaufende
Referenzspannung EREF für den Suchvorgang der
negativen Spitze die gleiche Triggerpolarität erzeugt, wie dies bei einem negativ verlaufenden Wert EREF beim
Suchen der positiven Spitze der Fall ist. Derartige Verlaufssteuerungen sind an sich bekannt und können
dadurch erfolgen, daß entweder die +- und —Eingänge der Vergleichsstufe 12 umgeschaltet werden oder daß
das Ausgangssignal der Vergleichsstufe wählend des Suchvorgangs für negative Spitzen invertiert wird. Es ist
jedoch darauf hinzuweisen, daß die Einfügung einer derartigen Verlaufssteuerung in Kombination mit der
Erfassung von positiven und negativen Spitzen ein wesentliches Merkmal der Erfindung ist.
Wie oben ausgeführt, werden die erfaßten Werte sowohl für positive als auch für negative Spitzen eines
Signals im Speicher 20 gespeichert. Diese Werte können durch die logische Steuereinheit 18 In die arithmetische
Einheit 22 übertragen werden, wobei beispielsweise der 50vPunkt zwischen den Spitzen berechnet werden kann,
um einen Triggerpegel für eine stabile Triggerung eines Eingangssignals zu erzeugen. Bilden die Vergleichsstufe
12 und das Erfassungsregister 16 einen Teil der Eingangsstufe eines digitalen Zählers, so ist es Im
Rahmen der Erfindung wesentlich, daß die für die Erfassung von Signalpegeln verwendeten Komponenten die
gleichen sind, die für die tatsächliche Signalverarbeitung verwendet werden. Eine derartige Doppelfunktion eliminiert
die Probleme der Anpassung von Komponenten sowie die Kompensation von Drifterscheinungen.
Darüber hinaus werden auch Kosten und Leistungsverbrauch reduziert. Die arithmetische Einheit 22 kann
weiterhin die 10%- und 90%-Punkte zwischen den Signalspitzen berechnen, um Messungen der Anstiegszeit und
der Abfallzeit von Impulsen zu erleichtern. Die arithmetische Einheit ist auch zweckmäßig zur Verifizierung der
Erkennung von Gleichspannungspegeln, da in einem derartigen Fall die erfaßten positiven und negativen Spitzen
einander gleich sind.
Flg. 3 zeigt ein Blockschaltbild einer zweikanaligen universellen Zählereingangsstufe unter Verwendung der
automatischen Signal-Erfassungsschaltungsanordnung gemäß der Erfindung. Ein Kanal A umfaßt eine
Vergleichsstufe 50, deren Eingänge an einer Eingangsklemme 42 bzw. an eine Triggerspannungsquelle 44
angekoppelt sind, eine Verlaufsauswahlschaltung 46 zur selektiven Invertierung des Ausgangssignals der
Vergleichsstufe 40 sowie eine konventionelle, durch Flanken getriggerte Zählkette 48. Entsprechend umfaßt
ein Kanal B eine Vergleichsstufe 40, deren Eingänge an eine Eingangsklemme 52 und eine Triggerspannungsquelie
54 angekoppelt sind, eine Verlaufsauswahlschaltung 56 zur selektiven Invertierung des Ausgangssignals
der Vergleichsstufe 50 sowie eine konventionelle durch Flanken getriggerte Zählkette 58. Die Triggerspannungsquellen
44 und 54 können zweckmäßigerweise durch konventionelle Digital-Analog-Wandler gebildet werden,
welche als programmierbare Spannungsquellen betrieben werden. Ein Mikrocomputer 60, welcher ein konventioneller,
einen Prozessor und einen Speicher enthaltender Mikrocomputer sein kann, steuert die binären Suchoperationen
sowohl für die positiven und die negativen Spitzen von Eingangssignalen für die beiden Kanäle A und B. Die
Wirkungsweise der Kanäle A und B ist identisch, wobei der Mikrocomputer 60 die Polarität (Verlauf) des
Vergleichsstufen-Ausgangssignals auswählt, um die richtige Triggerflanke für die Zählketten, die Einstellung der
Vergleichsstufen-Referenzspannungen und die Überwachung der Zähler in den Zählketten zu gewährleisten, um
festzulegen, ob eine Änderung in der Zählung aufgetreten ist. Der Zustand jeder Zählkette kann entweder
durch deren Rücksetzung für jeden Testschritt des binären Suchzyklus oder andererseits durch Gleichlauf des
Zählketteninhalts durch Auslesen und Speichern von auf den neuesten Stand gebrachten Daten festgelegt werden.
Fig. 4 zeigt ein Signaldiagramm eines verschachtelten
binären Suchvorgangs sowohl für positive als auch negative Spitzen, welche im folgenden aus Zweckmäßigkeitsgründen als Spitzen und Täler eines unbekannten, sich
zeitlich ändernden Signais bezeichnet werden. Der binäre Suchzyklus wird anhand von /-Schritten beschrieben,
wobei 1 s / ί η gut und / = 1 für das höchstwertige Bit,
/ = 2 für das nächste höchstwertige Bit usw. bis i=n für das geringstwertige Bit einer vom Mikrocomputer 60 zu
den Triggerspannungsquellen 44 und 54 gelieferten n-Bit-Digitalzahl
ist. Jeder Testschritt ist in einen Spltzensuchvorgang ispi und einen Talsuchvorgang t5 ,., unterteilt.
Der Suchzyklus wird für jeden Kanal durch Einstellung der Ausgangssignale der Triggerspannungsquellen
44 und 54 auf Lmax und durch Einstellung der Verlaufsauswahlschaltungen
46 und 56 ausgelöst, so daß eine positive Impulsflanke erzeugt wird, wenn das Eingangssignal
die Trigger-Referenzspannung übersteigt. Sodann werden die Trigger-Referenzspannungen, welche aufeinanderfolgend
unabhängig gesteuert werden, auf Lx = (Lmax+Lmi„)/2 eingestellt. Der Mikrocomputer 60 liest
den Inhalt der Zählketten 48 und 58 aus, wobei der Testschritt /5/,i beendet wird, wenn entweder eine das
Vorhandensein eines Signals anzeigende Zählung aufgetreten ist, oder eine Zeitperiode T abgelaufen ist, welche
das Fehlen eines Signals in der oberen Hälfte des Triggerfensters anzeigt. Danach werden der Triggerpegel L„„„
und der Verlauf negativ eingestellt, um den Tal-Suchschrltt ts ,) zu beginnen. Für / = 1 wird der Triggerpegel
auf (Lmax + Lml„)l2 eingestellt, um festzulegen, ob überhaupt
ein Signal im Triggerfenster vorhanden ist, da bereits festgelegt wurde, daß, wenn ein Signal vorhanden
ist, sich dieses Signal in der unteren Hälfte des Triggerfensters befindet. Hier wird das Signal zwischen Lmi„ und
i., erfaßt und daher das höchstwertige Bit sowohl für eine Signalspitze Vmax und ein Signaltal (oder eine negative
Spitze (Vmi„ festgelegt. Der Vorgang wiederholt sich für
/= 2 mit der Festlegung des nächsten höchstwertigen Bits sowohl des Spitzen- als auch des Talwertes, bis schließlich
die Werte für i = n festgelegt werden.
Da ein Tal immer zwischen aufeinanderfolgenden Spitzen auftritt, kann die Computerzeit effektiv dadurch
ausgenutzt werden, daß binäre Suchvorgänge für Spitzen- und Talwerte in den beiden Kanälen A und B verschachtelt
werden. Dies trifft insbesondere für niederfrequente Eingangssignale zu, bei denen eine Wartezeit nach der
Einstellung eines neuen Triggerpegels erforderlich sein kann. Während der Wartezeit, beispielsweise der vorgenannten
Perlode T kann der Computer 60 andere Funktionen durchführen. Dabei kann es sich beispielsweise
um die Einstellung eines Trigger-Referenzpegels in einem anderen Kanal oder die Auslesung einer der Zählketten
handeln. Beispielsweise kann der erste Testschritt tspi für die Kanäle A und B gleichzeitig durchgeführt
werden, da die Zählketten 48 und 58 gleichzeitig oder nacheinander wirksam geschaltet werden können, wobei
die Änderung der Triggerpegelspannung auf Lmj„ beim
Abschluß des Testschrittes typX durchgeführt wird. Es ist
darauf hinzuweisen, daß der binäre Suchvorgang für Spitzen und Täler in exakt der gleichen Anzahl von Schritten
für die beiden Kanäle A und B durchgeführt wird, da, wie bereits erläutert wurde, durch den binären Suchvorgang
tatsächlich die Werte von binären Bits von n-Bit-Digitalzahlen
entsprechend der Signalspitze (VAmax) und des
Tals (VAnj„) im Kanal A und der Signalspitze (VBmax) und
des Tals (VB^n) im Kanal B festgelegt werden. Aus
diesen Werten können ein 5096-Triggerpunkt oder 10%- und 90%-Punkte der Anstiegs- oder Abfallflanken
berechnet werden, um Anstiegs- oder Abfallmessungen zu erleichtern.
Die Erfassung von Gleichspannungen oder sich zeitlich ändernden Signalen mit einer Frequenz, die kleiner
als die niederfrequente Grenzfrequenz ist, wird dadurch sichergestellt, daß abwechselnd der Triggerpegel Lmax
und L„„„ in jedem Testschritt des binären Suchzyklus so
eingestellt wird, daß das gesamte Triggerfenster abgeta-Für sich zeitlich ändernde Signale mit Frequenzen,
welche kleiner als die untere Grenzfrequenz des Instrumentes sind, in dem die automatische Signalpegel-Erfassungsschaltungsanordnung
verwendet wird, kann ein automatischer Triggerpegel eingestellt werden. Ein derartiger
Triggerpegel kann so berechnet werden, daß er Im 50%-Punkt zwischen den Signalspitzen liegt, was jedoch
nicht unbedingt der Fall sein muß. Liegt das sich langsam ändernde Signal im Triggerfenster, so erzeugt die
ίο Vergleichsschaltung Signalübergänge, welche die Zähler
während der Prüfvorgänge für Spitzen und Täler schalten, auch wenn die Trigger-Referenzspannung nicht an
die Spitzenwerte angepaßt ist. Ein beim Suchvorgang für eine positive Spitze erfaßter Pegel Ist jedoch notwendlgerweise
positiver als ein Tal. Entsprechend ist ein bei einem Suchvorgang für ein Tal erfaßter Pegel notwendigerweise
negativer als eine Spitze. Daher können diese beiden erfaßten Pegel zur Realisierung eines automatischen
Triggerpegels in einem Zwischenpunkt verwendet werden.
Hierzu 2 Blatt Zeichnungen
Claims (14)
1. Verfahren zur automatistnen Erfassung der Spitzenwerte
eines unbekannten elektrischen Signals, bei dem eine Vielzahl von Referenz-Spannungspegeln
erzeugt wird, die Referenz-Spannungspegel mit dem unbekannten Signal verglichen und in Abhängigkeit
davon Erfassungssignale erzeugt werden, dadurch
gekennzeichnet, daß jeder der Referenz-Spannungspegel einem der Bits eines Mehrbit-Daienworts
entspricht, die Erfassungssignale als Bit-Erlassungssignale In einem Erfassungsregister (16; 48, 58)
gespeichert werden und daß Digitalsignale erzeugt werden, welche den Referenz-Spannungspegeln
entsprechen, wobei die Digitalsignale durch eine logische Steuereinheit (18; in 60) als Funktion des Inhalts
des Erfassungsregisters (16; 48, 58) vom höchstwertigen Bit bis zum geringstwertigen Bit in jeweils einem
Bit in jeweils einem Zeitpunkt geändert: werden, um ein Digitalsignal zu erzeugen, das dem erfaßten Spitzenwert
des unbekannten Signals entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Erzeugung des Digitalsignals alle
Bits vor ihrer Änderung in den gleichen logischen Zustand eingestellt werden, so daß die Referenz-Spannungspegel
vor der Einstellung der Vergleichspegel auf einen Rand eines Triggerfensters rückgesetzt
werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Erfassungssignale in Abhängigkeit
eines vorgegebenen Polaritätszusammenhangs zwischen dem Referenz-Spannungspegel und dem
unbekannten Signal erzeugt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Erfassung von positiven
und negativen Spitzen folgendermaßen verschachtelt wird: Es wird zunächst der Referenz-Spannungspegel
auf einen Rand des Triggerfensters und sodann auf einen durch das geänderte digitale Bit
festgelegten Testpegel eingestellt und danach der Referenz-Spannungspegel auf den anderen Rand des
Triggerfensters und sodann auf einen durch das geänderte digitale Bit festgelegten Testpegel eingestellt,
wobei der Polaritätszusammenhang im Vergleichsschritt zur Erzeugung von Erfassungsslgna'en entsprechend
dem richtigen Verlauf der Spitzenerfassung alternierend geschaltet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der Erzeugung der
Digitalsignale Referenzpegel für ein vorgegebenes Zeltintervall gehalten werden.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5 mit
mindestens einer Generatorschaltung (14, 20; 44, 54) zur Erzeugung einer Vielzahl von Referenz-Spannungspegeln,
mindestens eine Vergleichsschaltung (12; 40, 50) zum Vergleich der Referenz-Spannungspegel
mit dem unbekannten Signal und zur Erzeugung von Erfassungssignalen in Abhängigkeit davon,
dadurch gekennzeichnet, daß
die Generatorschaitung (14, 20; 44, 54) als Digitalschaltung
zur Erzeugung eines Mehrblt-Dalenwortes ausgebildet ist, In dem ein Bit jeweils einem Referenz-Spannungspegel
entspricht, an die Vergleichsschaltung (12; 40, 50) mindestens ein Erfassungsregister (16; 48, 58) zur Speicherung
der Erfassungssignale angekoppelt Ist,
und an das Erfassungsregister (16; 48, 58) und die die Referenz-Spannungspegel erzeugende Generatorschaltung
(14, 20; 44, 54) mindestens eine logische Steuereinheit (18; in 60) zur Erzeugung von den Referenz-Spannungspegeln
entsprechenden Digitalsignalen angekoppelt ist, wobei die Digitalsignale als Funktion
des Inhaltes des Speicherregisters (16; 48, 58) vom höchstwertigen Bit bis zum geringstwertigen Bit in
jeweils einem Bit in jeweils einem Zeitpunkt geändert werden, um ein Digitalsignal zu erzeugen, das dem
erfaßten Spitzenwert des unbekannten Signals entspricht.
7. Schaltungsanordnung nach Anspruch 6, gekennzeichnet durch eine der Vergleichsschaltung (12; 40,
50) zugeordnete Verlaufsauswahlschaltung (46, 56) zwecks Erzeugung von Erfassungssignalen als Funktion
vorgegebener Polaritätszusammenhänge zwischen den Referenz-Spannungspegeln und dem unbekannten
Signal.
8. Schaltungsanordnung nach Anspruch 6 oder 7, gekennzeichnet durch einen der logischen Steuereinheit
(18; in 60) zugeordneten Speicher (20; in 60) zur Speicherung wenigstens eines der Digitalsignale.
9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Kombination
aus logischer Steuereinheit (18; in 60) und Speicher (20; in 60) In einem Mikrocomputer (60) ausgebildet
ist.
10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, gekennzeichnet durch eine der logischen
Steuereinheit (18; in 60) zugeordnete arithmetische Einheit (22; in 60) zur Durchführung von arithmetischen
Operationen mit den Digitalsignalen entsprechend den erfaßten Spitzenwerten.
11. Schaltungsanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die die
Referenz-Spannungspegel erzeugende Generatorschaltung (14; 44, 54) durch mindestens einen Dlgital-Analog-Wandler
(beispielsweise 14) gebildet ist, welcher von den Digitalsignalen angesteuert 1st, und
daß die Vergleichsschaltung (12; 40, 50) durch mindestens eine Vergleichsstufe (beispielsweise 12)
gebildet ist.
12. Schaltungsanordnung nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß das Erfassungsregister
(16; 48, 58) durch wenigstens einen Teil einer Zählkette eines Zählers (16 oder beispielsweise
48) gebildet ist.
13. Mehrkanalige Schaltungsanordnung nach einem der Ansprüche 6 bis 12, zur automatischen
Erfassung von Spitzenwerten wenigstens zweier unbekannter Signale, dadurch gekennzeichnet, daß an
jeweils eine Vergleichsschaltung (40 bzw. 50) ein Erfassungsregister (48 bzw. 58) zur Speicherung der
von den Vergleichsschaltungen (40, 50) erzeugten Erfassungssignale angekoppelt ist und an die Erfassungsregister
(48, 58) und die Generatorschaltungen (44, 54) zur Erzeugung von Referenz-Spannungspegeln
eine Logiksteuerung (in 60) zur Erzeugung und Speicherung von Digitalsignalen entsprechend den
Referenz-Spannungspegeln als Funktion des geänderten Zustandes des Inhaltes der Erfassungsregister (48,
58) angekoppelt sind, wobei die Logiksteuerung (in 60) die Auslesung der Erfassungsregisler (48, 58)
verschachtelt und die Erzeugung neuer Refcrenz-Spannungspegel bewirkt, um die Erfassung von
Signalspitzenwerten In mehreren Kanülen parallel
durchzuführen.
14. Schaltungsanordnung nach Anspruch 13, gekennzeichnet durch Verlaufsauswahlschaltungen
(46, 56) zur unabhängigen Auswahl des Verlaufs der unbekannten Signale, bei dem Erfassungssignale
erzeugt werden.
Die vorliegende Erfindung betrifft ein Verfahren nar
automatischen Erfassung der Spitzenwerte eines elektrischen Signals nach dem Oberbegriff des Patentanspruchs
1 sowie eine Schaltungsanordnung zur Durchführung eines solchen Verfahrens.
Es ist oft wünschenswert, Werte von unbekannten Gleichspannungspegeln oder sich zeitlich ändernden
Signalen ohne die Verwendung eines Oszillcgraphen oder
ein^s externen Voltmeters zu bestimmen. Es ist weiterhin oft wünschenswert, derartige Werte ?uf verschiedenartige
Weise zu verwenden. Dabei hindelt es sich beispielsweise um die Festlegung eines stabilen Triggerpunktes
für sich wiederholende Signale, die Messung von Spitzenspannungen oder die Messung der Anstiegszeit
und der Abfallzeit von Impulsflanken. Derartige Bedingungen treten etwa bei elektronischen Zählern oder Zeittakt-Schaltungsanordnungen
auf, in denen unbekannte Signale bzw. Spannungspegel gemessen werden, um charakterische Werte, wie beispielsweise die Frequenz,
die abgelaufene Zeit zwischen elektrischen Ereignissen oder die Anzahl von elektrischen Ereignissen zu bestimmen.
Ein derartiger elektronischer Zähler besitzt typischerwelse
ein Eingangsspannungsfenster zur Begrenzung von positiven und negativen Spitzenamplituden in
einem vorgegebenen Bereich, wobei ein Triggerpegel in einem derartigen Triggerfenster vorgesehen Ist, durch das
ein Signal laufen muß, um ein Zählsignal durch den Zähler zu erzeugen. Eine Bedienungsperson stellt dabei
den Triggerpegel mittels eines Tastaturfeldes so ein, daß sich eine stabile Triggerung ergibt. Ist die Gesamtsignalamplitude
wesentlich kleiner als das Triggerfenster, so ist in Verbindung mit dem Tastaturfeld eine gewisse Selbstregelung
zur Lokalisierung des Signales erforderlich, wobei zur Stabilisierung der Zählung Annäherungsjustierungen erforderlich sind.
Zur Lösung dieses Problems sind automatische Pegelerfassungs- und Trigger-Schaltungsanordnungen sowie
dazu dienende Verfahren bekannt geworden. Eine derartige automatische Trigger-Schaltungsanordnung Ist In der
US-PS 4121 164 beschrieben. Dabei durchläuft der Trigger-Spannungspegel
automatisch das Triggerfenster, bis der Eingangssignal-Spannungspegel auftritt. Das Durchlaufen
des Triggerpegels wird jedoch weitergeführt, so daß die Triggerung in unterschiedlichen willkürlichen
Pegeln erfolgt, wenn sich das Eingangssignal zeltlich
ändert.
In der US-PS 40 69 452 1st eine Schaltungsanordnung beschrieben, mit der die genauen Werte der oberen und
unteren Spitzen sowie der Mittelpunkt eines sich zeitlich ändernden Signals automatisch erfaßt wird. Dabei tastet
eine Folge von treppenförmigen Spannungen vorgegebene Bereiche im Triggerfenster ab, um das Eingangssignal
zu erfassen. Bei der Festlegung des generellen Bereiches von positiven und negativen Spitzen wird ein
kleinerer treppenförmiger Spannungsverlauf zur genauen
Lokalisierung der Spitzen (Innerhalb des Treppenlnkremems) verwendet. Der Mittelpunkt zwischen den Spitzen
kann sodann berechnet weiden. Dabei handelt es sich um ein ziemlich langes Grob-Feinverfahren, speziell.
wenn sich das Eingangssignal sehr langsam !ändert oder
ein niederfrequentes sich wiederholendes Signal ist. Darüber hinaus eignet sich eine derartige Schaltungsanordnung
nicht zur genauen Bestimmung von mit einer sehr kleinen Folgefrequen? auftretenden schnellen elektrischen
Spitzen. Darüber hinaus ist es damit nicht möglich, außerhalb eines vorgegebenen Bereiches
liegende Signale zu erfassen oder Gleichspannungspegel zu bestimmen, da keine Möglichkeit zu einer Verlaufsänderung
gegeben ist, um einen Durchlauf des Spannungspegels in beiden Richtungen zu ermöglichen. Mit anderen
Worten kann zwar ein Spannungspegel erfaßt werden, wobei es jedoch unbekannt bleibt, ob es sich bei
einem derartigen Pegel tatsächlich um eine Signalspitze oder um eine Gleichspannung handelt.
Aus der US-PS 30 12 195 ist ein Spitzenwert-Digitalvoltmeter bekannt geworden, bei dem ein Eingangssignal
mit dem in einen Analogwert überführten Ausgangssignal eines Zählers verglichen und das sich als Differenz
ergebende Vergleichssignal durch einen Verstärker verstärkt wird. Das Ausgangssignal des Verstärkers wird
in einen Schmitt-Trigger eingespeist, der so voreingestellt ist, daß bei einem Zählerausgangssignal, das spannungsmäßig
gleich der Größe des Eingangssignal ist, ein die Erfassung eines Spitzenwertes anzeigendes Signal erzeugt
wird. Naturgemäß kann eine solche Schaltung nur langsame Eingangssignal verarbeiten, da der Zähler eine
bestimmte Laufzeit für die Erfassung eines Spitzenwertes benötigt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung
zur schnellen Erfassung von Signalpegeln unbekannter Signale unter Verwendung von binären Suchtechniken
anzugeben.
Dabei sollen Insbesondere die Werte von unbekannten Gleichspannungen oder sich zeitlich ändernden Signalen
ohne dia Verwendung von externen Testgeräten
bestimmbar sein.
Es soll dabei auch eine automatische stabile Triggerung eines sich zeltlich ändernden Signals ohne eine vorherige
Bestimmung des Signalzelttaktes oder der Amplitudencharakteristik
möglich sein.
Schließlich soll die Erfassung von wenigstens zwei Spitzenwerten von wenigstens zwei sich zeitlich ändernden
Signalen während einer einzigen Suchsequenz möglich sein.
Die vorgenannte Aufgabe wird bei einem Verfahren und einer Schaltungsanordnung der eingangs genannten
Art durch die kennzeichnenden Merkmale des Patentanspruchs 1 bzw. des Patentanspruchs 6 gelöst.
Weitere spezielle Ausgestaltungen des Erfindungsgedankens sowohl hinsichtlich des erfindungsgemäßen
Verfahrens als auch hinsichtlich der erfindungsgemäßen Schaltungsanordnung sind in entsprechenden Unteransprüchen
gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen
näher erläutert: Es zeigt
Fig. 1 ein Blockschaltbild einer automatischen Slgnalpegel-Erfassungsschaltungsanordnung
gemäß der Erfindung;
Flg. 2 ein Signaldiagramm zur Erläuterung der binären
Suchtechnik für die Lokalisierung der positiven Spitze eines unbekannten, sich zeitlich ändernden Signals:
Fi g. 3 ein Blockschaltbild einer zweikanaligen Zühlereingangsstufe
unter Verwendung der automatischen Slgnal-Erfassungsschaltungsanordnung gemäß der Erfindung;
und
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/271,496 US4564804A (en) | 1981-06-08 | 1981-06-08 | Method and apparatus for automatically detecting signal levels |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3221499A1 DE3221499A1 (de) | 1983-01-05 |
DE3221499C2 true DE3221499C2 (de) | 1986-06-12 |
Family
ID=23035839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3221499A Expired DE3221499C2 (de) | 1981-06-08 | 1982-06-07 | Verfahren und Schaltungsanordnung zur automatischen Erfassung der Spitzenwerte eines unbekannten elektrischen Signals |
Country Status (7)
Country | Link |
---|---|
US (1) | US4564804A (de) |
JP (1) | JPS5866065A (de) |
CA (1) | CA1180064A (de) |
DE (1) | DE3221499C2 (de) |
FR (1) | FR2507358B1 (de) |
GB (2) | GB2100082B (de) |
NL (1) | NL8202205A (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59226877A (ja) * | 1983-06-07 | 1984-12-20 | Yokogawa Hokushin Electric Corp | 微小電圧変化分の測定回路 |
DE3511590A1 (de) * | 1985-03-27 | 1986-10-02 | CREATEC Gesellschaft für Elektrotechnik mbH, 1000 Berlin | Eingangsschaltung fuer ein signalverarbeitungsgeraet |
DE3625618A1 (de) * | 1985-11-02 | 1988-02-11 | Deutsche Forsch Luft Raumfahrt | Verfahren zur digitalen spitzenwertmessung fuer ultraschallpruefimpulse |
DE3538948C1 (en) * | 1985-11-02 | 1987-04-23 | Deutsche Forsch Luft Raumfahrt | Method for digitally measuring the peak value of ultrasonic test pulses |
JPS62250369A (ja) * | 1986-04-24 | 1987-10-31 | Kenwood Corp | 電位差測定装置 |
US4779045A (en) * | 1987-01-29 | 1988-10-18 | Tektronix, Inc. | Automatic peak-to-peak amplitude measurement system |
JPS63302370A (ja) * | 1987-06-02 | 1988-12-09 | Hitachi Denshi Ltd | オシロスコ−プ |
JPS643570A (en) * | 1987-06-25 | 1989-01-09 | Shibasoku Co Ltd | Crest value detector |
US4940981A (en) * | 1989-02-08 | 1990-07-10 | Burr-Brown Corporation | Dual analog-to-digital converter with single successive approximation register |
US5008631A (en) * | 1989-08-16 | 1991-04-16 | Hewlett-Packard Company | Pulse analyzer with gain compression |
DE59009441D1 (de) * | 1990-03-06 | 1995-08-31 | Siemens Ag | Verfahren und Schaltungsanordnung zur Pegelüberwachung. |
JP2870986B2 (ja) * | 1990-05-23 | 1999-03-17 | 品川白煉瓦株式会社 | 浸漬ノズル交換装置 |
GB9613634D0 (en) | 1996-06-28 | 1996-08-28 | Philips Electronics Nv | Peak detector |
AT412600B (de) * | 1996-10-29 | 2005-04-25 | Bernhard Dipl Ing Rzepa | Schaltungsanordnung zur hysteresebehafteten schwellwertdetektion des spitzenwertes eines periodischen eingangssignales |
US5987392A (en) * | 1997-08-14 | 1999-11-16 | Tucker; Lawrence J. | Wave form peak detector |
JP4376063B2 (ja) * | 2002-02-05 | 2009-12-02 | アレグロ・マイクロシステムズ・インコーポレーテッド | ピークトゥ−ピーク信号検出器 |
US7134109B2 (en) * | 2003-02-10 | 2006-11-07 | National Instruments Corporation | Parameter oriented graphical representation of hardware timing and triggering capabilities with contextual information |
EP1660994A2 (de) * | 2003-08-07 | 2006-05-31 | National Instruments Corporation | Graphisches programm, das eine zeitgesteuerte schleife ausführt |
US7761847B2 (en) * | 2004-07-16 | 2010-07-20 | National Instruments Corporation | Timed sequence for a graphical program |
US7729070B2 (en) * | 2004-12-22 | 2010-06-01 | Certance Llc | Method and apparatus for interpolating peak detection of servo stripe pulses |
CN101441230B (zh) * | 2008-12-18 | 2012-05-30 | 华为技术有限公司 | 实现电压检测的方法及装置 |
CN102495387B (zh) * | 2011-12-21 | 2013-10-23 | 北京航天测控技术有限公司 | 一种基于折半搜索的数字示波器直流精度自动校准方法 |
US11387922B2 (en) | 2020-02-25 | 2022-07-12 | Rohde & Schwarz Gmbh & Co. Kg | Receiver with a power detecting function for a pulsed signal and receiving method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3012195A (en) * | 1958-05-19 | 1961-12-05 | Cons Electrodynamics Corp | Peak-reading digital voltmeter |
FR1444746A (fr) * | 1965-03-30 | 1966-07-08 | Compteurs Comp D | Procédé et dispositif de conversion analogique-numérique |
US3781871A (en) * | 1972-06-13 | 1973-12-25 | Westinghouse Electric Corp | Analog to digital converter |
US4069452A (en) * | 1976-09-15 | 1978-01-17 | Dana Laboratories, Inc. | Apparatus for automatically detecting values of periodically time varying signals |
JPS5346581A (en) * | 1976-10-08 | 1978-04-26 | Yokogawa Hokushin Electric Corp | Recording/indicating controller |
JPS592348B2 (ja) * | 1976-12-06 | 1984-01-18 | 株式会社東芝 | パルス応答波形の測定方式 |
US4121164A (en) * | 1977-04-27 | 1978-10-17 | Tektronix, Inc. | Automatic trigger circuit |
-
1981
- 1981-06-08 US US06/271,496 patent/US4564804A/en not_active Expired - Fee Related
-
1982
- 1982-05-05 GB GB8212995A patent/GB2100082B/en not_active Expired
- 1982-05-26 CA CA000403752A patent/CA1180064A/en not_active Expired
- 1982-05-27 FR FR8209223A patent/FR2507358B1/fr not_active Expired
- 1982-05-28 NL NL8202205A patent/NL8202205A/nl not_active Application Discontinuation
- 1982-06-03 JP JP57095595A patent/JPS5866065A/ja active Granted
- 1982-06-07 DE DE3221499A patent/DE3221499C2/de not_active Expired
-
1984
- 1984-08-16 GB GB08420894A patent/GB2142793B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5866065A (ja) | 1983-04-20 |
FR2507358B1 (fr) | 1988-07-08 |
DE3221499A1 (de) | 1983-01-05 |
JPH025272B2 (de) | 1990-02-01 |
GB2100082B (en) | 1985-07-24 |
US4564804A (en) | 1986-01-14 |
GB2100082A (en) | 1982-12-15 |
NL8202205A (nl) | 1983-01-03 |
GB8420894D0 (en) | 1984-09-19 |
CA1180064A (en) | 1984-12-27 |
FR2507358A1 (fr) | 1982-12-10 |
GB2142793B (en) | 1985-07-24 |
GB2142793A (en) | 1985-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3221499C2 (de) | Verfahren und Schaltungsanordnung zur automatischen Erfassung der Spitzenwerte eines unbekannten elektrischen Signals | |
DE3001263A1 (de) | Signalform-erfassungsschaltungsanordnung | |
DE3818546C2 (de) | ||
DE2538651A1 (de) | Verfahren und vorrichtung zum testen digitaler schaltungen | |
DE2162486B2 (de) | Digital gesteuerter Impulsgenerator | |
DE2810519C2 (de) | Verfahren zur Analog/Digital-Umwandlung unter Verwendung eines Spannungs/Frequenzwandlers | |
DE2537264B2 (de) | Schaltungsanordnung zum erkennen der null-durchgaenge von signalen | |
EP0224707A1 (de) | Schaltungsanordnung zum selbsttätigen Überwachen mehrerer analoger elektrischer Signale | |
DE2943227C1 (de) | Vorrichtung zum Messen der Frequenz eines Impulsgenerators | |
DE2813526C2 (de) | Schaltungsanordnung zur Regelung der Drehzahl eines Motors | |
DE2064513A1 (de) | Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer | |
DE3533467A1 (de) | Verfahren und anordnung zum stoersicheren erkennen von in datensignalen enthaltenen daten | |
DE2919152C2 (de) | Schaltungsanordnung zur Messung der Drehzahl einer Maschine | |
DE2828285A1 (de) | Verfahren und vorrichtung zur erzeugung und verarbeitung elektrischer impulse | |
EP0066681B1 (de) | Verfahren zur Ermittlung einer dem Tastverhältnis entsprechenden Grösse eines periodischen elektrischen Rechtecksignals und Verfahren zur Ermittlung des Phasenwinkels zwischen zwei zueinander phasenverschobenen, periodischen elektrischen Rechtsignalen und Anordnung zur Durchführung dieser Verfahren | |
DE2543342A1 (de) | Schaltungsanordnung und verfahren zur messung der genauigkeit eines zeitmessers | |
CH626719A5 (de) | ||
DE3611565A1 (de) | System zur messung des tastverhaeltnisses von impulsen veraenderlicher frequenz | |
DE2702581C2 (de) | Verfahren und Schaltungsanordnungen zur Frequenzerkennung | |
DE2613930B2 (de) | Digitaler Phasenregelkreis | |
DE2826314A1 (de) | Analog-digital-wandler | |
DE3210436C2 (de) | Verfahren und Vorrichtung zur Bestimmung des zeitlichen Impulsabstandes zweier elektrischer Impulse | |
DE2400285C2 (de) | Auswerteeinrichtung für frequenz- oder periodendaueranaloge Meßsignale | |
DE2912573C2 (de) | ||
DE3719582C2 (de) | Schaltungsanordnung zur Erzeugung eines Phasenreferenzsignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |