DE3214230A1 - Speicheranordnung mit mehrfach-zugriffsleitungen - Google Patents
Speicheranordnung mit mehrfach-zugriffsleitungenInfo
- Publication number
- DE3214230A1 DE3214230A1 DE19823214230 DE3214230A DE3214230A1 DE 3214230 A1 DE3214230 A1 DE 3214230A1 DE 19823214230 DE19823214230 DE 19823214230 DE 3214230 A DE3214230 A DE 3214230A DE 3214230 A1 DE3214230 A1 DE 3214230A1
- Authority
- DE
- Germany
- Prior art keywords
- pair
- access lines
- memory
- precharge
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Description
-3-Speicheranordnung mit Mehrfach-Zugriffsleitungen
Die Erfindung betrifft eine Speicheranordnung mit einer Vielzahl von Speicherelementen, einem ersten Paar von
Zugriff s.1 eitungen, die den Speicherelementen zugeordnet
sind, und ihnen Vorauflade-Abfragesignale zuführen, wobei jedes Speicherelement so ausgelegt ist, daß es
auf die Vorauflade-Abfragesignale mit dem gespeicherten
Signalwert antwortet und die Antwort zu einem Zeitpunkt unmittelbar nach dem Voraufladen der ersten Zugriffsleitung auftritt, und wobei die Speicherelemente außerdem
so ausgelegt sind, daß sie während des Voraufladeintervalls
von der ersten Zugriffsleitung isoliert sind.
Ein übliches Verfahren für den Zugriff zu einer Speicheranordnung besteht darin, für jede Bitstelle eine doppelte
Zugriffsleitung vorzusehen, derart, daß das Binärsignal,
entweder eine 0 oder eine 1, auf einer Leitung des Paares von Leitungen und das Komplement auf der anderen
Leitung des Paares geliefert wird. Für ein gegebenes Paar von Zugriffsleitungen, das willkürlich A genannt
wird, wäre eine Leitung "A" und die andere "Ä".
Zum Einschreiben einer 1 in eine Bitstelle, beispielsweise die Stelle Al, wäre die Leitung "A" auf hohem Potential
(H). Zu diesem Zeitpunkt sind dann unter Steuerung eines Wortauswahl-Decoders zwei Übertragungsgatter
zwischen den Zugriffsleitungen und der Speicherstelle
offen. Da an die Leitung "A" hohes Potential angelegt ist, wird die Zelle A1 zur Erzeugung einer 1 veranlaßt.
Für Leseoperationen weist die Operationsfolge ein Vorauf ladeintervall
auf, bei dem beide Zugriffsleitungen "A" und "Ä" auf hohem Potential gehalten werden. Am
Ende des Voraufladeintervalls werden jedoch die Signale hohen Potentials von beiden Leitungen abgeschaltet,
die Leitungen bleiben aber aufgrund ihrer parasitären
32U230
Kapazität auf H . Es werden dann die Übertragungsgatter zwischen den Zugriffsleitungen und der Speicherzelle
geöffnet. Da das Signal H auf beiden Leitungen nicht aufrecht erhalten wird, liefert das Flipflop der Speicherzelle
Signale auf die Leitungen "A" und "Ä", die den Zustand der Zelle Al darstellen. Wenn demgemäß die
Zelle eine 1 gespeichert hat, bleibt die Leitung "A" auf hohem Potential und die Leitung "Ä" wird auf niedriges
Potential (L) entladen. Das Voraufladen ist erforderlieh, weil die Speicherzellen nur eine niedrige Leistung
zur Spannungserhöhung der Leitungen besitzen und nicht in der Lage sind, die Zugriffsleitungen ohne Beeinflussung
der gespeicherten Daten aufzuladen.
Die Vorauflade- und Leseintervalle werden zeitlich durch zwei Phasen eines Taktsignals gesteuert. Eine
solche Takt- und Speicheranordnung stellt ein synchrones Speicherlesesystem dar. Die Schreiboperation erfolgt
ebenfalls synchron und besitzt demgemäß ein Voraufladeintervall, das aber durch die Eingangsdaten überdeckt
wird und nur zur Adressierung und Dateneinstellung benutzt wird.
Es treten Fälle auf, in denen es erwünscht ist, einen Zugriff zu einer einzelnen Speicheranordnung von mehr
als einem Anschluß oder Punkt aus durchzuführen. In typischer Weise erreicht man dies, indem eine Multiplexeranordnung
an dem einzigen Zugriffspunkt benutzt wird,
und die Eingangs/Ausgangssignale des Speichers zwischen verschiedenen Registern aufgeteilt werden. Diese Anordnung
wird für Steuerzwecke kompliziert und kann in ihrer Verwirklichung aufwendig sein. Ein weiterer Nachteil
einer solchen Anordnung tritt dann auf, wenn bereits ein Zugriff zum Speicher mit seiner maximalen Geschwindigkeit
für einen einzelnen Anschluß erfolgt. In einem solchen Fall verursacht, da die Zugriffszeit fest ist,
die Hinzfügung weiterer Anschlüsse eine Herabsetzung
der Zugriffsmöglichkeiten von jedem Anschluß aus. Demgemäß
kann kein Realzeit-Speicherbetrieb garantiert werden.
In bekannter Weise hat man versucht, diese Schwierigkeit durch Anordnung von zwei Speichern zu überwinden, die
abwechselnd nacheinander betrieben werden. Beispielsweise wird bei Zeitlagen-Wechseloperationen ein Rahmen während
eines ersten Zyklus in einen ersten Speicher eingeschrieben. Ein zweiter Rahmen wird dann in den zweiten Speicher
gegeben. Während des nächsten Zyklus wird der dritte Rahmen in den ersten Speicher geschrieben, während
der zweite Rahmen aus dem zweiten Speicher gelesen wird.
Es verbleibt demgemäß das Problem, daß ein einziger Speicher eine komplizierte periphere Steuerung benötigt,
wenn er die Möglichkeit für einen Zugriff von mehreren Anschlüssen besitzt und Mehrfach-Zugriffsoperationen
während des gleichen Speicherzyklus auftreten können.
Zur Lösung der sich daraus ergebenden Aufgabe geht die Erfindung aus von einer Speicheranordnung der eingangs
genannten Art und ist dadurch gekennzeichnet, daß die Speicheranordnung ein zweites Paar von Zugriffsleitungen
aufweist, die den Speicherelementen zugeordnet sind, daß das zweite Paar von Zugriffsleitungen unabhängig
von dem ersten Paar von Zugriffsleitungen Vorauflade-Abfragesignale an die Speicherelemente liefert und
daß das zweite Paar von Zugriffsleitungen Vorauflade-Abfragesignale zu einem anderen Zeitpunkt als dem für
das Auftreten von Vorauflade-Abfragesignalen auf dem ersten Paar von Zugriffsleitungen liefert, so daß die
zugeordneten Speicherelemente mit ihrem gespeicherten Signalwert über das zweite Paar von Zugriffsleitungen
unabhängig von der Antwort über das erste Paar von Zugriffsleitungen antworten können.
Die Fähigkeiten eines Speichers mit Mehrfachanschlüssen wird durch eine Anordnung der Speicherzellen auf eine
solche Art erreicht, daß für jeden Zyklus derSpeicheroperation Mehrfachzugriffe durchgeführt werden können.
Dieses Ergebnis wird durch eine Struktur erreicht, die die Möglichkeit eines individuellen Zellenzugriffs
auf konkurrierender Grundlage bietet und sicherstellt, daß ein Zugriff zu jeder Zelle nicht gleichzeitig von
mehr als einem Anschluß aus erfolgt. Die Anordnung sieht die Hinzufügung eines Zugriffs-Bitleitungspaares
zu jedem Speicherelement vor, wobei jedes Zugriffspaar als getrennter Anschluß dient. Bei einem Ausführungsbeispiel
wird ein getrenntes Zugreifen durch selektive Steuerung der Eingänge erreicht, derart, daß in allen
Fällen unterschiedliche Zellen bei jedem Zyklus des Speichers adressiert werden.
Bei einem zweiten Ausführungsbeispiel werden die Anschlüs se durch eine Taktsignal-Phaseneinrichtung getrennt,
die die Vorauflade- und Adressierintervalle zwischen den Anschlüssen abwechselt, um sicherzustellen, daß
dann, wenn ein Anschluß Daten liest, der andere Anschluß sich in der Vorauflade-Betriebsweise befindet. Durch
Verwendung der richtigen Taktphase für jede Zugriffsleitung , derart, daß sie außer Phase mit der jeweils
anderen Leitung ist, kann sichergestellt werden, daß dann, wenn eine Zugriffsleitung sich in der Vorauflade-Betriebsweise
befindet, eine andere Zugriffsleitung Informationen aus jeder Speicherzelle lesen kann.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen beschrieben.
Es zeigen:
Fig. 1 einen Speicher mit einem zweiten Paar
von Zugriffsleitungen;
Fig. 2 eine bekannte Speicherzelle mit einem einzelnen Zugriffspaar;
-T-
Fig. 3 ein Zeitdiagramm zur Steuerung des Zugriffs
für die beiden Anschlüsse in Fig. 1.
Der in Fig. 1 gezeigte doppelte Speicher, der als Verstärkungswertpuffer
700 dargestellt ist, besteht aus einer NMOS-Speicheranordnung bekannter Art (Fig. 2),
die so modifiziert ist, daß sie die Möglichkeit eines doppelten Zugriffs bietet. Der Speicher 700 kann demgemäß
entweder über das Register 703 oder über das Register 704 zugegriffen werden, wobei jedes Register mit zwei
unabhängigen Adressen und zwei unabhängigen Datensammelleitungen arbeitet. Es sei darauf hingewiesen, daß
der doppelte Speicher, der Gegenstand der vorliegenden Erfindung ist, in einem weiten Bereich von Anwendüngsfällen
benutzt werden kann.
Die Sammelleitung 401 kann für Lese- oder Schreibzwecke einen Zugriff zu jeder der durch den Adressendecoder
705 gewählten 32 horizontalen Speicherstellen (0-31) ausführen. Gleichzeitig und unabhängig kann die Sammelleitung
707 - falls gewünscht - einen Auslesevorgang für jede der 32 Speicherstellen ausführen, die durch
einen Adressendecoder 701 ausgewählt worden ist. Beide Sammelleitungen sind in Form von Bitleitungspaaren
(beispielsweise das Bitleitungspaar 0, Ö) durch alle Speicherstellen geführt, und - wie sich zeigen wird beschränkt
ein Zugriff durch eine Sammelleitung den Zugriff von der anderen Sammelleitung aus nicht. Bitleitungspaare
werden als Einstell/Rückstell-Leitungen für Schreiboperationen und als differentielle Ausgangsleitungen
für Leseoperationen benutzt. Das Bitleitungspaar 0 und Ö~ des Registers 704 ist zu den Bitzellen
702 in der obersten Zeile (0-0 bis 31-0) geführt, und das Bitleitungspaar 0 und Ö des Registers 703 führt
zu den gleichen. Zellen.
Bei einer nichtmodifizierten NMOS-Speicheranordnung
ist entsprechend Fig. 2 eine Gruppe von Bitleitungspaaren und ein Eingangs/Ausgangs-Register mit einem Adressendecoder
mit der Speicheranordnung verbunden. Für die vorliegende Erläuterung sei angenommen, daß dies der
Wähler 701 und das Register 703 sind. Jede Lese- oder Schreiboperation ist ein Vorgang mit zwei Schritten.
Beim ersten Schritt werden alle Bitleitungspaare voraufgeladen. Diese Voraufladeanordnung ist bekannt. Demgemäß
werden die Leitungen 0-5 und 0-5 durch Schaltungen im Register 703 auf hohe Spannung gebracht. Dadurch
wird verhindert, daß die Leitungen die Daten in den Bitzellen während des nächsten Schrittes verändern.
Für eine Leseoperation besteht der nächste Schritt darin, die Vorladungsspannung auszuschalten und eine
der Wortauswahlleitungen vom Wähler 701 einzuschalten. Beim Ausschalten der Vorladungsspannung bleiben die
Bitleitungen kapazitiv auf hoher Spannung geladen, während die Wortauswahlleitungen entsprechende Übertragungsgatter
7021 und 7025 einschalten. Diese Übertragungsgatter lassen die Bitzelle eine der Bitleitungen (0
oder Ö , abhängig von den gespeicherten Daten) auf niedrige Spannung für jede Zelle der gleichen Spalte
ziehen. Jedes Bitleitungspaar entspricht demgemäß den
in der zugeordneten, gewählten Bitzelle gespeicherten Daten , und das Register hält dann diese Daten für
die Ausgabe bereit.
Die Bitzellen-Widerstände 7R1 und 7R2 haben einen hohen
Wert, um den Leistungsverbrauch des Speichers auf ein Minimum zu bringen, während die Transistoren 7023 und
7024 in der Lage sind, jede Bitleitung auf niedrige Spannung zu ziehen. Die Voraufladung ist erforderlich,
da die Widerstände nicht in der Lage sind, die Bitleitungen auf hohe Spannung zu bringen.
-:- :" :-.:"Τ .Λ:! 32Η230
Für eine Schreiboperation besteht der nächste Schritt darin, die Vorladungsspannung durch die Treibspannung
der Eingangsdaten zu ersetzen und eine der Auswahlleitungen einzuschalten. Die Eingangsdaten überdecken
die Vorladung sowie die Bitzellendaten und bewirken, daß die Zellendaten abhängig von den Eingangsdaten
eingestellt oder rückgestellt werden.
Die Vorlade- und Lese/Schreib-Operationen werden durch
„ Taktsignale gesteuert. Die Vorladung wird dann ausgeführt,
wenn das Taktsignal auf hoher Spannung ist, und das Lesen oder Schreiben dann, wenn das Taktsignal auf niedriger
Spannung ist.
Die Anordnung mit zwei Sammelleitungen gemäß Fig.1 ermöglicht ein zweiphasig arbeitendes Speichersystem, bei
dem zwei unabhängige Sätze von Eingangs-Ausgangsregistern und Wortwählern einen Zugriff zu allen Speicherstellen
bei entgegengesetzten Phasen eines Takts durchführen können. Wenn eines der Register, beispielsweise das
Ausgangsregister 703, sich in der Vorlade-Betriebsweise befindet, ist das eigentliche Flipflop der Speicherzelle
durch Gatter 7021 und 7025 von den Zugriffsbitleitungen dieses Registers isoliert. Während der gleichen Zeit
kann das andere Register , beispielsweise das Eingangs-Ausgangsregister 704, sich in der Lese/Schreibphase
befinden und einen Zugriff zu der gleichen Zelle durchführen. Diese abwechselnde Operation wird durch Taktsignale
entgegengesetzter Phase gesteuert, die von einem Taktgeber 102 geliefert werden. Die Phasenbeziehung
zwischen diesen Signalen ist in Fig. 3 dargestellt.
Der Phasenunterschied verhindert den möglicherweise schädlichen Zustand, daß beide Bitleitungen gleichzeitig
die gleiche Bitzelle auswählen. Bei dem dargestellten Ausführungsbeispiel wird die Sammelleitung 707 nur
für Leseoperationen benutzt, kann aber - falls gewünscht sowohl für Lese- als auch für Schreiboperationen verwendet werden.
·.-.::. 32H230
DLe Operation mit zwei Bitleitungen und doppelter Phase erlaubt dem Speicher, seine Geschwindigkeit zu verdoppeln,
so daß eine doppelte Zahl von Zugriffsoperationen über unabhängige Anschlüsse im gleichen Zeitintervall
stattfinden kann.
Die gleiche Zweiphasenanordnung kann zusätzlich dadurch erweitert werden, daß drei ßitleitungspaare und drei
Zugriffsanschlüsse sowie eine Sammelleitungs-Auswahllogik
für zwei der drei Zugriffsanschlüsse vorgesehen werden.
Die Adressenauswahllogik für einen Ausgangsanschluß kann gemeinsam von den Eingangs/Ausgangs-Registern
benutzt werden. Die anderen beiden Anschlüsse können über getrennte Register betrieben werden. Adressen
werden gleichzeitig jedem Register angeboten, und ein externer Sammelleitungswähler bestimmt, wann und von
welcher Sammelleitung Daten in den Speicher geschrieben werden. Diese Anordnung stellt ein anpassungsfähiges
Speichersystem mit drei Anschlüssen dar, bei dem zwei Anschlüsse Eingänge sind und gleichzeitig Schreiboperationen
für mehr als eine Speicherstelle und von einer der beiden Sammelleitungen aus durchführen können,
während der dritte Anschluß ein Ausgang ist und gleichzeitige Lesevorgänge von einer dritten Sammelleitung
aus ermöglicht. Da die beiden Anschlüsse mit der gleichen Taktphase betrieben werden, könnte hierdurch ein Konflikt
für Schreibvorgänge auftreten, wenn nicht die Sammelleitungs -Auswahllogik sicherstellt, daß für jede gegebene
Speicherstelle nur eine Sammelleitung die Schreibdaten zu jedem Zeitpunkt liefert. Die dritte Sammelleitung
wird mit der entgegengesetzten Phase betrieben, so daß kein Konflikt mit den beiden anderen Sammelleitungen
auftreten kann.
Claims (4)
- BLUMBAhCH · W-ESER-*'BIERGEN · KRAMER ZWIRNER · HOFFMANNPATENTANWÄLTE IN MÜNCHEN UND WIESBADENPatenlconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsull Patenlconsull Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme PatenlconsultWestern Electric Cbmpany Incorporated Nbffitt, B.S. 3-3 New York, N.Y. 10038, USAPatentansprücheSpeicheranordnung mit einer Vielzahl von Speicherelementen (702),einem ersten Paar von Zugriffsleitungen (0, U), die den Speicherelementen zugeordnet sind und ihnen Vorauflade-Abfragesignale zuführen, wobei jedes Speicherelement so gusgelegt ist, daß es auf die Vorauflade-Abfragesignale mit dem gespeicherten Signalwert antwortet und die Antwort zu einem Zeitpunkt unmittelbar nach dem Voraufladen der ersten Zugriffsleitung auftritt, und wobei die Speicherelemente außerdem so ausgelegt sind, daß sie während des Voraufladeintervalls von der ersten Zugriffsleitung isoliert (7021, 7025) sind, dadurch gekennzeichnet , daß die Speicheranordnung (700) ein zweites Paar von Zugriffsleitungen (O1, 5') aufweist, die den Speicherelementen (702) zugeordnet sind,daß das zweite Paar von Zugriffsleitungen unabhängig (7022, 7026) von dem ersten Paar von Zugriffsleitungen Vor-auflade-Abfragesignale an die Speicherelemente liefert, unddaß das zweite Paar von Zugriffsleitungen Vorauflade-Abfragesignale zu einem anderen Zeitpunkt als dem für das Auftreten von Vorauflade-Abfragesignalen auf demMünchen: R. Kramer Dipl.-Ing. · W.Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P. G. Blumbach Dipl.-Ing. -P. Bergen Prof. Dr.jur. Dipl.-Ing., Pat.-Ass., Pat.-Anw. bis 1979 · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.ersten Paar von Zugriffsleitungen liefert, so daß die zugeordneten Speicherelemente mit ihrem gespeicherten Signalwert über das zweite Paar von Zugriffsleitungen unabhängig von der Antwort über das erste Paar von Zugriffsleitungen antworten können.
- 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das abwechselnde Voraufladen durch entgegengesetzte Taktphasen eines Vorauflade- und Lese/Schreibtaktes gesteuert wird.
- 3. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicheranordnung weiterhin ein erstes, dem ersten Paar von Zugriffsleitungen zugeordnetes Eingangs/Ausgangs-Register und ein zweites, dem zweiten Paar von Zugriffsleitungen zugeordnetes Eingangs/Ausgangs-Register aufweist, daß jedes der Register so ausgelegt ist, daß es die Vorauflade-Abfragesignale abhängig von Eingangssignalen erzeugt, die ihm von einer äußeren Quelle zugeführt werden, und daß die Register weiterhin so ausgelegt sind, daß sie der äußeren Quelle die Antwortesignale der zugeordneten Speicherelemente zuführen.
- 4. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Anordnung eine NMOS-Anordnung ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/256,697 US4395765A (en) | 1981-04-23 | 1981-04-23 | Multiport memory array |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3214230A1 true DE3214230A1 (de) | 1982-11-18 |
DE3214230C2 DE3214230C2 (de) | 1994-01-13 |
Family
ID=22973231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3214230A Expired - Fee Related DE3214230C2 (de) | 1981-04-23 | 1982-04-17 | Speicheranordnung mit Mehrfach-Zugriffsleitungen |
Country Status (16)
Country | Link |
---|---|
US (1) | US4395765A (de) |
JP (1) | JPS57181493A (de) |
AU (1) | AU546325B2 (de) |
BE (1) | BE892929A (de) |
CA (1) | CA1173566A (de) |
CH (1) | CH654947A5 (de) |
DE (1) | DE3214230C2 (de) |
ES (1) | ES511598A0 (de) |
FR (1) | FR2504714B1 (de) |
GB (1) | GB2097623B (de) |
HK (1) | HK7086A (de) |
IE (1) | IE53486B1 (de) |
IL (1) | IL65529A (de) |
IT (1) | IT1150876B (de) |
NL (1) | NL192755C (de) |
SE (1) | SE449672B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4541076A (en) * | 1982-05-13 | 1985-09-10 | Storage Technology Corporation | Dual port CMOS random access memory |
US4737933A (en) * | 1983-02-22 | 1988-04-12 | Storage Technology Partners | CMOS multiport general purpose register |
JPH0640439B2 (ja) * | 1986-02-17 | 1994-05-25 | 日本電気株式会社 | 半導体記憶装置 |
FR2595859B1 (fr) * | 1986-03-14 | 1988-05-13 | Radiotechnique Compelec | Memoire avec tampon amplificateur |
DE3881222D1 (de) * | 1987-01-23 | 1993-07-01 | Siemens Ag | Halbleiterspeicher mit wahlfreiem zugriff ueber zwei getrennte ein/ausgaenge. |
JPS63225836A (ja) * | 1987-03-13 | 1988-09-20 | Brother Ind Ltd | 記憶装置 |
US5093807A (en) * | 1987-12-23 | 1992-03-03 | Texas Instruments Incorporated | Video frame storage system |
US5150328A (en) * | 1988-10-25 | 1992-09-22 | Internation Business Machines Corporation | Memory organization with arrays having an alternate data port facility |
US5166903A (en) * | 1988-10-25 | 1992-11-24 | International Business Machines Corporation | Memory organization with arrays having an alternate data port facility |
US4995001A (en) * | 1988-10-31 | 1991-02-19 | International Business Machines Corporation | Memory cell and read circuit |
US5235543A (en) * | 1989-12-29 | 1993-08-10 | Intel Corporation | Dual port static memory with one cycle read-modify-write |
US5708850A (en) * | 1994-07-27 | 1998-01-13 | Sony Corporation | Parallel processing system for time division multiplex data transfer including read/write dual port memory accessible to bus and digital signal processor during opposite phases of clock |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3866180A (en) * | 1973-04-02 | 1975-02-11 | Amdahl Corp | Having an instruction pipeline for concurrently processing a plurality of instructions |
EP0011375A1 (de) * | 1978-11-17 | 1980-05-28 | Motorola, Inc. | Mehrfachzugangsspeicher mit wahlfreiem Zugriff für Datenverarbeitungsregister |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3618050A (en) * | 1969-05-07 | 1971-11-02 | Teletype Corp | Read-only memory arrays in which a portion of the memory-addressing circuitry is integral to the array |
US3636528A (en) * | 1969-11-14 | 1972-01-18 | Shell Oil Co | Half-bit memory cell array with nondestructive readout |
US3916394A (en) * | 1974-12-09 | 1975-10-28 | Honeywell Inf Systems | High-speed random access memory |
US3978459A (en) * | 1975-04-21 | 1976-08-31 | Intel Corporation | High density mos memory array |
US4051358A (en) * | 1976-02-20 | 1977-09-27 | Intel Corporation | Apparatus and method for composing digital information on a data bus |
JPS52129337A (en) * | 1976-04-23 | 1977-10-29 | Hitachi Ltd | Memory circuit |
US4104719A (en) * | 1976-05-20 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Navy | Multi-access memory module for data processing systems |
US4125877A (en) * | 1976-11-26 | 1978-11-14 | Motorola, Inc. | Dual port random access memory storage cell |
US4123799A (en) * | 1977-09-19 | 1978-10-31 | Motorola, Inc. | High speed IFGET sense amplifier/latch |
US4209851A (en) * | 1978-07-19 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor memory cell with clocked voltage supply from data lines |
JPS5634179A (en) * | 1979-08-24 | 1981-04-06 | Mitsubishi Electric Corp | Control circuit for memory unit |
-
1981
- 1981-04-23 US US06/256,697 patent/US4395765A/en not_active Expired - Lifetime
-
1982
- 1982-04-07 SE SE8202234A patent/SE449672B/sv not_active IP Right Cessation
- 1982-04-07 CA CA000400614A patent/CA1173566A/en not_active Expired
- 1982-04-15 GB GB8210963A patent/GB2097623B/en not_active Expired
- 1982-04-17 DE DE3214230A patent/DE3214230C2/de not_active Expired - Fee Related
- 1982-04-19 IL IL65529A patent/IL65529A/xx unknown
- 1982-04-19 FR FR828206661A patent/FR2504714B1/fr not_active Expired
- 1982-04-22 AU AU82932/82A patent/AU546325B2/en not_active Ceased
- 1982-04-22 NL NL8201680A patent/NL192755C/nl not_active IP Right Cessation
- 1982-04-22 IT IT20885/82A patent/IT1150876B/it active
- 1982-04-22 ES ES511598A patent/ES511598A0/es active Granted
- 1982-04-22 BE BE0/207893A patent/BE892929A/fr not_active IP Right Cessation
- 1982-04-22 IE IE949/82A patent/IE53486B1/en unknown
- 1982-04-23 CH CH2490/82A patent/CH654947A5/de not_active IP Right Cessation
- 1982-04-23 JP JP57067537A patent/JPS57181493A/ja active Pending
-
1986
- 1986-01-30 HK HK70/86A patent/HK7086A/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3866180A (en) * | 1973-04-02 | 1975-02-11 | Amdahl Corp | Having an instruction pipeline for concurrently processing a plurality of instructions |
EP0011375A1 (de) * | 1978-11-17 | 1980-05-28 | Motorola, Inc. | Mehrfachzugangsspeicher mit wahlfreiem Zugriff für Datenverarbeitungsregister |
Also Published As
Publication number | Publication date |
---|---|
ES8302945A1 (es) | 1983-02-16 |
BE892929A (fr) | 1982-08-16 |
IT8220885A0 (it) | 1982-04-22 |
CA1173566A (en) | 1984-08-28 |
JPS57181493A (en) | 1982-11-08 |
CH654947A5 (de) | 1986-03-14 |
AU8293282A (en) | 1982-10-28 |
NL192755B (nl) | 1997-09-01 |
SE8202234L (sv) | 1982-10-24 |
FR2504714B1 (fr) | 1989-04-28 |
GB2097623A (en) | 1982-11-03 |
ES511598A0 (es) | 1983-02-16 |
HK7086A (en) | 1986-02-07 |
IL65529A (en) | 1985-05-31 |
NL192755C (nl) | 1998-01-06 |
DE3214230C2 (de) | 1994-01-13 |
IE53486B1 (en) | 1988-11-23 |
GB2097623B (en) | 1984-09-26 |
AU546325B2 (en) | 1985-08-29 |
NL8201680A (nl) | 1982-11-16 |
FR2504714A1 (fr) | 1982-10-29 |
IE820949L (en) | 1982-10-23 |
US4395765A (en) | 1983-07-26 |
IT1150876B (it) | 1986-12-17 |
SE449672B (sv) | 1987-05-11 |
IL65529A0 (en) | 1982-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4036091C2 (de) | Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff | |
DE4236453C2 (de) | Mehrkanal-Speichereinrichtung und Verfahren zum Betreiben derselben | |
DE3588247T2 (de) | Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle | |
DE2703578C2 (de) | Videodatenspeicher | |
DE4200758C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Steuerung des Betriebs derselben | |
DE4019135C2 (de) | Serieller Speicher auf RAM-Basis mit parallelem Voraus-Lesen und Verfahren zum Speichern von Datenelementen in eine serielle Speichervorrichtung | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
EP0184774A2 (de) | Speicheranordnung und eine Speicheranordnung enthaltende Koppelstufe zum Herstellen von dynamisch zugeordneten Verbindungswegen | |
DE3207210A1 (de) | Monolithische speichervorrichtung | |
DE19830111A1 (de) | Integrierter Speicher | |
DE4210857A1 (de) | Halbleiterspeichereinrichtung und verfahren zum uebertragen von daten | |
DE4022149C2 (de) | ||
DE3214230C2 (de) | Speicheranordnung mit Mehrfach-Zugriffsleitungen | |
DE4428647A1 (de) | Halbleiterspeicherbauelement mit einer Struktur zur Ansteuerung von Eingabe/Ausgabeleitungen mit hoher Geschwindigkeit | |
DE4108996C2 (de) | Halbleiterspeichereinrichtung | |
DE4233249A1 (de) | Dualportspeicher | |
DE19531021C2 (de) | Datenleseschaltung | |
DE4206079A1 (de) | Halbleiterspeichereinrichtung und datenleseverfahren hierfuer | |
DE69907800T2 (de) | Schnelle DRAM-Anordnung | |
DE4442638B4 (de) | Digitaler Videospeicher | |
DE19933539B4 (de) | Integrierter Speicher | |
DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE3123379C2 (de) | ||
DE60023213T2 (de) | RAM Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
8339 | Ceased/non-payment of the annual fee |