DE3212806A1

DE3212806A1 - Pcm-wandler nach dem (my)- oder a-gesetz

Info

Publication number: DE3212806A1
Application number: DE19823212806
Authority: DE
Inventors: Mirmira Ramarao 07922 Heights N.J. Dwarakanath
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1981-04-09
Filing date: 1982-04-06
Publication date: 1982-11-25
Also published as: CA1197015A; GB2096848B; US4404544A; FR2503962B1; SE8202086L; SE452229B; JPS57193121A; FR2503962A1; GB2096848A; NL8201522A

Description

Western Electric 'KvrnrTnny'-lnc.· *»£Ϊ^ΜΚΛΙ-ΪΑΤΙ·Ι - 4

PCM-Wandler nach derate- oder A-Gesetz

Die Erfindung betrifft eine Schaltungsanordnung zum Umwandlung von PCM-Signalen in Analogsignale und umgekehrt, d.h. einen Codierer oder eine Decodierer.

Zur Optimierung des Signals-Rauschverhältnisses eines PCM-Systems für die Sprachübertragung ist die Verwendung von nichtlinearen Codierformaten des/c-Gesetz- oder A-Gesetz-Typs zur Analog-Digital- und Digital-Analogumwandlung bekannt. Zur Erläuterung dieser Formate sei beispielsweise hingev/iesen auf Transmission Systems for Communications, Members of the Technical Staff, Bell Telephone Laboratories, revidierte 4. Fassung» veröffentlicht durch Western Electric Company Incorporated, 1971, Seiten 574 bis 583. Das^-Gesetz-Format (insbesondere das in Abschnitte unterteilte yw.-255-Kompandiergesetz) ist typisch für ubertragungssystem zur Verwendung in den Vereinigten Staaten ausgelegt, während das A-Gesetz-Format typisch für europäische Ubertragungssysteme ausgelegt ist.

Weiterhin ist es bekannt, daß das Ladungsneuverteilungsprinzip (beschrieben beispielsweise von R.L. Carbrey in den US-Patentschriften 3 594 782, 3 626 408, 3 651 518, 3 653 030, 3 653 035 und 3 745 555) mit binär bewerteten Kondensetoranordnungen verwirklicht werden kann, um kompandierte Analog-Digital- und Digital-Analog-Umwandungsfunktionen zu realisieren. Die Anwendung dieser Prinzipien auf eine kompandierte Umwandlung und deren Realisierung in Form einer integrierten Schaltung sind beschrieben in einem Aufsatz "A Segmented 255 Law PCM Voice Encoder Utilizing MOS Technology» von Y = R. Taividis et al in IEBi: Journal oi ßolid-Stato Circuit;;, Β&ϊΐά ί.ίΟ-11, Nr. 6, β.. <:e:uber 1976, Seiten 740 bis 747.

«Μ*

Bei einem konventionellen ,«.-Ge sets-CODBC (Codierer-Decodierer) mit Ladimgoneuverteilung des in dem vorgenannten Aufsatz von Ts.widis beschriebenen Typs worden eine binär bewertete Kondensatoranordnung zur Erzeugung der sogenannten 'Chord"·- oder Seg&entgrenzen und eine zweite Kondensatoranordnung oder ein Widerstandsteiler zur Erzeugung der Stufen innerhalb eines Segments benutzt. (Solche Anordnungen für eine/-c-Gesetz-Codiisrung sind außerdem beschrieben in einem Aufsatz "A Two-Chip CMOS CCDEC" von M.R. Dvrarakanath und D.G. Marsch International Conference on Communications - 1980 Converence Record, Seattle, Washington, 8. bis 12. Juni 1980, Seiten 11.3.1-11.3.4.).

Für eine A-Gesetz-Codierung ist eine anders ausgelegte _f binär bewertete Kondensatoranordnung erforderlich. Im Verlauf der Versuche, einen/t-Gesetz/A-Gesetz-PCM-CODEC und zugeordnete Filter auf einem einzigen Chip kleiner Fläche zu integrieren, haben die Fachleute auf diesem Gebiet erkannt, daß es nicht zweckmäßig ist, zwei verschiedene Anordnungen auf dem Chip für eine μ.-Gesetzbzw. A-Gesetz-Codierung anzuordnen.

Demgemäß hat man bei der Konstruktion von CODEC'S versucht, eine binär bewertete Allzv/eck-Kondensatoranordnung vorzusehen, die sich leicht so steuern läßt, daß entweder eine/t- oder eine A-Gesetz-Codierung zu erreichen ist. Darüber hinaus hat man bei der Verwirklichung eines solches CODECs auf einem einzigen kleinen Chip versucht, die Art und V/eise zu vereinfachen, wie spezielle Kondensatoren der Anordnung selektiv mit zugeordneten Bezugsspannungsquellen verbunden werden. Erfolgreiche Bemühungen in dieser Richtung wurden nach Ansicht der Fachleute einen wichtigen Beitrag zur Realisierung eines PCJ-T-CODEC zusananon jcit seinen Filtern auf einem einsigen kleinen Chip bedeuten..

-8-

Bin Ziel der Erfindimg besteht demgemäß darin, eine verhältnismäßig einfache Schaltungsanordnung mit einer binär bewerteten Kondensatoranordmmg anzugeben, die sich leicht zur Verwirklichung entweder einer /t- oder einer A-Gesetz-Codierung ausbilden läßt.

Zur Lösung der sich daraus ergebenden Aufgabe geht die Erfindung aus von einer Schaltungsanordnung zur Umiiandlung von PCM-Signalen in Analogsignale und umgekehrt mit einer einzigen, binär bewerteten Ladungsumverteilungs-Kondensatoranordnung, in der eine Elektrode Jedes Kondensators mit einem Ausgangsknotenpunkt verbunden ist, und mit einem Zusats.kondensator, der den gleichen Wert wie der kleinste Kondensator der Anordnung hat und dessen eine Elektrode ebenfalls mit dem Ausgangsknotenpunkt verbunden ist, und ist gekennzeichnet durch eine Schaltungseinrichtung, die mit der anderen Elektrode des Zusatzkondensators verbunden ist und diese mit einem festen Bruchteil einer Bezugsspannung verbindet, um die Kondensatoranordnung für eine /^.-Gesetz-Codierung auszubilden, oder den Zusatzkondensator parallel zum kleinsten Kondensator schaltet, um die Kondensatoranordnung für eine A-Gesetz-Codierung auszubilden.

Nachfolgend soll ein bevorzugtes Ausführungsbeispiel der Erfindung anhand der Zeichnungen beschrieben werden. Es zeigen;

Fig. 1 das Blockschaltbild eines bekannten Digital-Analogwandlers mit einer binär bewerteten Standard-Ladun^sneuverteilungs-Kondensatoranordnung als integralen Teil5 Fig. 2 das Blockschaltbild eines bekannten Analog-

Digitalwandlers, der ebenfalls eine binär bewertete Standard-Ladungsneuverteilungs-Kondensatoranordnung besitzt; Fig. 3 eine bekannte, binär bewertete Ladungsneu-

verteilungs-Kondensatoranordnung zur Verwirklichung einer ^-Gesetz-Codierung;

Fig*4 eine binär bewertete Allzweck-Ladungsneuver~ teilungs-Kondensatoranordnung nach der Erfindung;

Fig.5 schematisch den. prinzipiellen Aufbaublock-Schalter in der Anordnung nach Fig. 4;

Fig.6 eine spezielle Schaltungsverwirklichung des Schalters nach Fig. 5 unter Verwendung von üblichen n~ und p-Metalloxid-Halbleitertran-

sistoren;

Fig.7 eine Tabelle für die Operation der Schaltung nach Fig. 6.

Fig. 1 zeigt ein verallgemeinertes Blockschaltbild einer bekannten Anordnung zur Umwandlung eines digitalen Eingangswortes in ein entsprechendes analoges Ausgangs« signal. Fig. 2, die die Anordnung nach Fig. 1 als Bestandteil enthält, stellt eine bekannte Anordnung zur Umwandlung eines analogen Eingangssignal in ein digitales Ausgangswort dar. Es soll hier angenommen werden^ daß sowohl die Codierung als auch die Decodierung entsprechend dem o.g.>i-255-Kompandierforraat oder dem A-Gesetz-Format erfolgen soll, die beide bekannt sind. Bei beiden Codierformaten wird die Übertragungskennlinie in typischer Weise durch eine in viele Abschnitte unterteilte Annäherung dargestellt, die acht Abschnitte für 3ede Polarität enthält. Jedes Segment (außer dem ersten imyu.-Gesetz-Format) enthält sechzehn gleiche Schritte. (Das erste/c-Gesetz-Segment umfaßt fünfzehn Halbschritte.) Die Schriftgröße in einem gegebenen Segment ist konstant, verdoppelt sich aber, wenn man von einem Segment zum nächsten weiterschreitet (außer für die A-Gesetz-Codierung, bei der die ersten beiden Segmente kolinear sind und in diesen Segmenten die Schrittgröße gleich bleibt), und zwar ausgehend von dem Segment nahe dem Ursprung und fortschreitend in Richtung zu höheren Amplituden. Die beiden Schritte, die symmetrisch um den

-10-

Ursprung liegen, sind zu einem einzigen Schritt zusammengefaßt, wobei der Ursprung der Übertragungskennlinie der Mittelpunkt ist. In ,jeder Kennlinie sind demgemäß insgesamt 255 Schritte vorhanden.

Da jede der Kennlinien insgesamt 255 mögliche Intervalle besitzt, beinhaltet die hier zu betrachtende - und A-Gesetz-Codierung 8-Bit-Wörter. (2 = 256). Die Codierung sieht eine Umwandlung eines analogen Eingangssignals in ein 8-Bit-Ausgangswort vor, während die Decodierung eine Umwandlung eines 8-Bit-Eingangswortes in ein analoges Ausgangssignal beinhaltet. Für die Zwecke eines speziellen Ausführungsbeispiels soll hier durchweg angenommen werden, daß die aufeinanderfolgenden Binärziffern jedes 8-Bit~Wortes mit sabcwxyz bezeichnet sind. Das erste Bit (s) gibt das Vorzeichen des Wortes an. Die nächsten drei Bits (abc) geben ein bestimmtes Segment der Kennlinie an. Die letzten vier Bits (wxyz) geben einen bestimmten Schritt innerhalb des bezeichneten Segmentes wieder. Wie im einzelnen weiter unten beschrieben werden soll, v.'srden die Bits abc verwendet, um einen von acht η-Werten anzugeben, und die Bits vixyz_t um einen von sechzehn m-Werten anzugeben.

Es ist bekannt, daß das Prinzip der Ladungsneuverteilung unter Verwendung einer binär bewerteten Kondensatoran-Ordnung benutzt werden kann, um Spannungen zu erzeugen, die sogenannte Entscheidungspegel entsprechend den Endpunkten der vorgenannten Segmente der Übertragungskennlinie für eine - oder A-Gesetz-Codierung darstellen«, Eine solche Anordnung 10 ist in Fig. 1 gezeigt.

Weiterhin ist es bekannt, daß die Anordnung 10 gemäß Fig. 1 zur Erzeugung von Spannungen verwendet werden kann, dio den Endpunkten jedes Schrittes von sechzehn gleichen Schritten irgendeines angegebenen Segmentes entsprechen. L-ies erfolgt durch Anschalten jedes Kon-

_f Ml * «»ι« ft» «

e« «ft * * β ♦

11-

densators in der Anord.i-.ung entweder an eine Bezugaspannung (+ V_R) oder an eii> angegebenes Vielfaches (^R.) .der

Bezugsspannung (wobei m durch die Bits wxyz des zu decodierenden Eingangswortes bestimmt wird).

In Fig. 1 wird +V_D (sowie auch R) durch eine Bezugs- - R 32-

spannungsqueile 12 an die Anordnung geliefert. Ob Jie zugeführte Spannung positiv oder negativ ist, hängt vom Binärwert des Eingangsbits s ab. Weiterhin werden die Bits abc des Eingangswortes in der Einheit 14 decodiert und an die Anordnung 10 angelegt, um zu bestimmen, welcher der dort enthaltenen Kondensatoren an. die positive oder negative Ausgangsspannung Vd der Bezugsspannungsquelle 12 anzuschalten ist. Die Bits wxyz werden einer Schrittspannungsquelle 16 zugeführt, die das oben erwähnte Vielfache der Bezugsspannung an die Anordnung 10 gibt. In der Anordnung 10 ist ein angegebener Kondensator mit der Ausgangsspannung ~^v R der Quelle 16 verbunden.

Auf diese Weise wird die.Anordnung.10"so gesteuert, daß sie in bekannter "Weise eine Analogspannung liefert, die ein zugeführtes 8~Bit-Wort darstellt. Diese Analogspannung wird über einen Pufferverstärker 18 auf einer Ausgangsleitung 20 gegeben.

Der Digital-Analogwandler 22 in Fig. 1 ist ein Aufbaublock des Analog-Digitalxtfandlers 24, der schematisch in Fig. 2 dargestellt ist. In Fig. 2 trägt dieser Block die gleiche Bezugsziffer 22. Ein durch die Anordnung gemäß Fig. 2 umzuwandelndes, analoges Eingangssignal gelangt über eine Abtast- und Halteschaltung 25 an einen Summierknoten 26. Dort werden das Eingangssignal und das analoge Ausgangssignal des Wandlers 22 kombiniert. (Das Eingangssignal des Wandlers 22 ist ein 8-Bit-Wort, das durch ein Standard-Register 27 für sukzessive Näherung bestimmt wird.) Wenn diese Signale nicht gleich sind, wird ein positives oder negatives Ergebnissignal an ei-

»# 4 (L muH

* · ft VM*

-12-

nen Komparator 28 angelegt„ Unter diesen Umständen liefert der Komparator ein Signal an das Sukzessiv-Annäherungsregister 27. Dieses liefert daraufhin ein anderes 8-Bit-Wort an den Wandler 22. Als Ergebnis ändert sich das analoge Ausgangssignal des Wandlers 22. Wenn schließlich festgestellt wird, daß die an den Knotenpunkt 26 angelegten Analogsignale gleich oder annähernd gleich sind, so stellt dap 8-Bit-Äusgangssignal des Rggisters 30 eine Digitaldarstellung des speziellen Ana-TO logsignals dar, das durch die Schaltung 24 abgetastet und gehalten worden 1st.

In Fig. 3 ist eine konventionelle, binär bewertete Kondensatoranordnung gezeigt, die zur Verwirklichung einer /t-Gesetz-Codierung ausgelegt ist. Die Anordnung umfaßt neun Kondensatoren mit den relativen Werten C, C, 2C, 4C, 8C, 16C, 32C, 64C und 128C, wobei C die Kapazität des Einheitskondensators ist, mit dem die Anordnung durch Vervielfachung aufgebaut worden ist. Fig. 3 entspricht identisch Fig. 1 in dem vorgenannten Aufsatz von Dwarakanath und Marsch.

Während einer Codieroperation wird ein an die Eingangsleitung 30 in Fig. 3 angelegtes Analogsignal von der gesamten Kondensatoranordnung abgetastet und an einem gemeinsamen Knotenpunkt 32 mit Vorzeichenumkehr festgehalten. Dies erfolgt in bekannter Weise dadurch, daß der Schalter 34 nach Masse (Erde) geschaltet und gleichzeitig der Schalter 36 geöffnet wird. Auf diese Weise wird im Ergebnis die Abtast- und Haltefunktion in der dargestellten Anordnung selbst durchgeführt. Die Polaritat des Abtast- und Haltesignals wird durch den Komparator festgestellt. Dieser bestimmt das Bit s und wählt außerdem eine positive oder negative Bezugsspannung aus.

Danach wird der am weitesten rechts liegende Kondensator C in Fig. 3 von Masse auf -V_R/32 geschaltet, wobei V„ die oben angegebene Bezugsspannung ist, 'Bim Gruppe

-13-

von Kondensatoren wit dem Gesamtwert nC (η =■- 0, 1, 3» 7, 15, 31» 63» 127) wird auf V_R geschaltet und der einzige Kondensator der Größe (n+1) C wird auf mV-,/16 (m = O, 1, 2, 3, 4, 5, 6, 7_f 8, 9, 10, 11, 12, *13, 14, 15), und zwar nach einer sukzessiven Standard-Annäherung, bis die Spannung am Knotenpunkt 32 sich innerhalb einer angegebenen Toleranz Null nähert. Ein sogenannter Entscheidungspegel (DL von decision l.evel) ist ein Wert der analogen Eingangsspannung V, für den die Spannung V. am Knotenpunkt 32 am Ende der Umwandlung g*> nau Null ist.

Im Hinblick auf die obigen Erläuterungen läßt sich die Spannung V„ am gel
folgt ausdrücken:

Spannung V„ am gemeinsamen Knotenpunkt 32 in Fig. 3 wie

+ nC 2

mV

Da die Entscheidungspegel Werte von V_n sind, für die V=O ist, ergibt sich für DL folgendes:

DL = \ J32n + 2m(n+i) -1j . (2)

Die so bestimmten Entscheidungspegel sind tatsächlich diejenigen Pegel, die das Standard->c~255-KoRipandiergesetz in einem konventionellen Analog-Digitalwandler festlegen.

Die in Fig. 3 gezeigte Kondensatoranordnung kann auch für eine Digital-Analog-Decodierung nach dem,M-~Gösetz-Format verwendet werden. In diesem Fall wird der gemeinsame Knotenpunkt 32 zu Anfang und kurzzeitig über den Schalter 36 an Masse gelegt. Die unteren Elektroden aller Kondensatoren der Anordnung sind über den Schalter 34 mit Masse verbunden* Ein 8-Rit-Eingangsdigitalwort wird decodiert, indem der am weitesten rechts liegende

Kondensator mit -^VR, nC mit V₀ und (n+1)C mit ^raVR/i6

32 ^R

verbunden werden, wie bei der oben beschriebenen Codieroperation« Die tatsächlichen numerischen Vierte von η und m werden durch die Bits abc bzw. wxyz jedes Eingangswortes bestimmt. Wie vorher ₉ bezeichnen die acht möglichen abc-Darstellungen n-Werto O, 1, 3, 7, 15, 31, 63 und

127. Zur Decodierung bezeichnen jedoch die sechzehn möglichen wxyz-Darstellungen m-Werte 0*5, 1*5» 2,5, 3,5, 4,5, 5,5, 6,5, 7,5, 8,5, 9,5, 10,5, 11,5» 12,5, 13,5, 14,5 und 15»5. Die sogenannten Rekonstruktionspegel (RL von reconstruction levels) für eine/i.-Gesetz-De™ codierung sind wie folgt definiert, wobei m und η der unmittelbar vorhergehenden Angabe entsprechen;

RL =£^ Ö2n + 2(n+i)m - ij . (3)

Für eine A-Gesetz-Codierung und «Decodierung bisher üb™ licher Art wird in typischer Weise eine weitere, unterschiedlich ausgebildete Kondensatoranordnung benutzt. Die Standard-A-Gesetz-Kondensatoranordnung ähnelt der Anordnung nach Fig. 3. Die A~Gesetz-Anordnung enthält jedoch nur acht Kondensatoren, deren relative Werte C_? C, 2C, 4C, 8C, 16C, 32C und 64C betragen. Außerdem ist für die A-Gesetz-Codierung die Spannungsquelle +V^/32 nicht erforderlich. Jeder Kondensator der Anordnung wird entweder mit + V_n, +mV_n/i6 oder Masse verbunden.

— κ — i\

Für eine Codierung unter Verwendung der in Fig. 3 gezeigten Standardanordnung ist eine Anzahl von Schaltern mit drei Stellungen erforderlich,. Bei einer Verwirklichung als Digitalschaltungen in einer integrierten Schaltung benötigt jeder dieser Schalter zwei Steuersignale. Darüber hinaus sind sowohl für eine/c~ als auch für eine A-Gesetz-Codierung verhältnismäßig komplizierte Logikschaltungen in Verbindung mit der Kondensatoranordnung erforderlich,, um zu bestimmen, welcher der Kondensatoren auf +UiVr₁/16 geschaltet werden muß.

* ■· β ftf«* * * ft

* ♦ B ft · · ' * 4 4 * ·

ι * 4 Ψ * ·

A · 0 * ft · ·

-15-

Entsprechend den Grundgedanken der vorliegenden Erfindung wird eine einzige Allzvock-Kondensatoranordnung ^" maß Fig. 5 sowohl für eine/-^ als auch für eine A-Gesetz-Codierung "benutzt. Die Anordnung wird für das eine oder das andere Codierformat eingerichtet, indem einfach die Stellung eines einpoligen Schalters 40 mit zwei Schaltstellungen gesteuert wird. Bei der Herstellung kann der Schalter 40 so verwirklicht v/erden, daß er dauernd in entweder der/^j- oder der A~Gesetz~Stellung durch Verdrahtung steht. In diesem Fall ist der PCM-CODEC, der die dargestellte Anordnung enthält, dauernd einem der beiden Codierformate zugeordnet. Alternativ kann die dargestellte Anordnung, die in einem PCM-CODSC enthalten ist, als Allzweckeinheit hergestellt werden, die entweder an eine/·*- oder sine A-Gesetz-Codierung angepaßt v/erden kann. Im letzten Fall wird ein einziges, dem CODEC zugeführtes Bit benutzt, um die Stellung des Schalters 40 zu steuern. Auf diese Welse kann die dargestellte Anordnung auf einfache Weise von einem Codierformat in das anders umgeschaltet werden.

Im Prinzip kann eine einzelne Anordnung des in Fig. 4 dargestellten Typs sowohl für eine Codierung als auch eine Decodierung entsprechend dem /^- oder A~Gesetz-Format benutzt werden. In der Praxis hat sich jedoch ge» zeigt, daß eine solche Doppelverwendung der Anordnung in gewissen Fällen zu einem störenden Übersprechen führen kann. Darüber hinaus erfordert eine solche Doppelverwendung der Anordnung in typischer Weise Schaltungen, die eine Speicherung von Teilcodierergebnissen bei einer überlappenden, zeitunterteilenden Verwendung der einzelnen Anordnung auftreten. Demgemäß ist es für bestimmte Anordnungen von praktischem Interesse vorteilhaft, eine Anordnimg der in Fi~. 4 gezeigten Art für eine/c-Gesetz/A-Gesetz-Codierung und eine weitere, identische Anordnung für eine /«-Gesetz/A-Gesetz-Decodierung zu benutzen. Wie oben angegeben, ist jedoch die einzelne, dargestellte Anordnung im Prinzip sowohl für eine

16-

Codierung als auch eine Decodierung entweder nach dem M-- oder dem A-Gesetz-Format geeignet.

Für eine /x-Gesetz-Codierung wird der Schalter 40 in die in Fig. 4 dargestellte"Stellung gebracht. In diesem Fall ist die untere Elektrode des am weitesten rechts liegenden Kondensators C mit +V_R/32 verbunden, und die untere Elektrode der restlichen Kondensatoren der Anordnimg wird entweder auf Massepotential gehalten oder liegt an +V« oder an mVrj/16, und zwar genau in der gleichen Weise wie bei der oben beschriebenen Anordnung nach Fig. 3, die für eine ^-Gesetz-Codierung vorgesehen ist.

Der wesentliche Unterschied zwischen den /-(.-Gesetz-Anordnungen gemäß Fig. 3 und 4 beruht auf der Schalteranordnung, durch die gewählte Kondensatoren der Anordnung mit den oben angegebenen Potentialen verbunden sind. Entsprechend den Prinzipien der Erfindung und gemäß Fig. 4 wird eine besondere und verhältnismäßig einfache Reihenschaltung von einpoligen Schaltern 42 bis 57 mit zwei Schaltstellungen benutzt, um die Verbindüngen zwischen den Kondensatoren der Anordnung und zugeordneten Spannungsquellen zu steuern. Die Anordnung stellt sicher, daß, wenn gewählte Kondensatoren, die ein angegebenes Codiersegment darstellen, mit einer Bezugsspannungsquelle verbunden sind, der nächsthöher bewertete Kondensator der Anordnung automatisch (ohne daß zusätzliche Logikschaltungen erforderlich sind) mit einer variablen Bezugsquelle verbunden sind, die eine Spannung liefert, welche eine bestimmte Stufe innerhalb des angegebenen Segments darstellt.

Die Schalteranordnung gemäß Fig. 4 soll weiter unten genauer beschrieben v/erden. Zunächst wird jedoch die Verwendung der Anordnung :iach Fig« 4 für eine A-Gesetz-Codierung erläutert.

-17-

Pür die A-Gesetz-Codierung wird der Schalter 40 in Fig. 4 in seine linke Stellung gebracht. Auf diese Weise uud wegen der Kopplung der zugeordneten Schalter 42 und werden die "beiden rechten Kondensatoren, die Je mit C bezeichnet sind, immer parallel entweder an +V^ (wie in Fig. 4 dargestellt) oder an Masse (wenn die Schalter 42 und 43 nach links gestellt sind) oder an +mVp/16 angeschaltet (wenn die Schalter 42 und 43 in der in Fig. 4 gezeigten Stellung verbleiben und der Schalter 51 nach rechts gelegt wird). Die beiden am weitesten rechts liegenden Kondensatoren, die auf diese Weise parallel geschaltet sind, können als einseiner Kondensator mit dem relativen Wert 2C angesehen werden.

Auf ähnliche Weise wird jeder der anderen Kondensatoren in der Anordnung nach Fig. 4 entweder an + Vn, Masse oder +mV_R/i6 mit Hilfe der Schalter 44 bis 50 und 52 bis 57 angeschaltet. Wie angegeben, haben die Kondensatoren in der Anordnung relative Werte 2c, 2C, 4C» 8C, 16C, 32C, 64C und 128C, wenn der Schalter 40 sich in der A-Gesetz~Position befindet. Es ist wichtig, daß eine solche Anordnung von Kondensatoren tatsächlich in der Lage ist, alle Entscheidungspegel und Rekonstruktionspegel darzustellen, die das oben erläuterte A-Gesetz-Codierformat definieren.

Demgemäß ist die in Fig. 4 dargestellte Allzweck-Kondensatoranordnung geeignet, entweder eine - oder eine A-Gesetz-Codierung durchzuführen« Wie oben angegeben, wird die Aus\^ahl des gewünschten Codierformates einfach dadurch verwirklicht, daß die Positon eines einzelnen, einpoligen Schalters zwei Schaltstellungen (Schalter in Fig. 4) gesteuert wird.

Jeder der in der Anordnung nach Fig. 4 dargestellten Schalter 40, 42 bis 57, 58 und 59 hat die schematisch in Fig. 5 dargestellte Form. In der Ruhelage, wenn ein

-18

zugeführtes Steuersignal relativ niedrige Spannung hat (Anzeige θ), liefert der Schalter nach Fig. 5 eine leitende Verbindung zwischen einem gemeinsamen Eingangsanschluß R und einem von zwei Ausgangsanschlüssen S und T. Wenn das Steuersignal auf hohe Spannung geht (Anzeige 1), liefert der Schalter einen leitenden Weg zwischen dem Anschluß R und dem anderen der Anschlüsse S und T.

Eine spezielle Schaltungsverwirklichung des Schalters nach Fig. 5 ist.in Fig. 6 gezeigt. Die dargestellte Schaltung ist eine Schaltung konventioneller Art und läßt sich leicht als integrierte Schaltung unter Verwen~ dung der komplementären Metall-Oxid-Halbleitertechnologie (CMOS) herstellen.

Die Schaltung nach Fig. 6 enthält p-Typ-Transistoren 60 und 61, n~Typ~Transistoren 62 und 63 sowie eine Standard-Invertereinheit 64, Unter Ansprechen auf ein Steuersignal O auf der Eingangsleitung 66 wird der p-Typ-Transistor erregt (leitend gehalten), während der n~Typ~Transistor 63 abgeschaltet ist. Weiterhin wird das Eingangssteuersignal 0 durch die Einheit 64 Invertiert,, und das sich ergebende Signal 1 erregt den n-Typ-Transistor 62 und schaltet den p-Typ-Transistor 61 ab. Demgemäß ist für ein Eingangssteuersignal 0 der gemeinsame Eingangsanschluß R im Effekt über die eingeschalteten Transistoren 60 und 62 mit dem Ausgangsanschluß S verbunden.

Für ein an die Eingangsleitung 66 in Fig. 6 angelegtes Steuersignal 1 ergibt sich, daß die Transistoren 60 und 62 abgeschaltet sind, während die Transistoren 61 und 63 leiten. Demgemäß if.it für diese Eingangsbedingung der gemeinsame Eingangsanschluß R mit dem Ausgangsanschluß T verbunden,

Fig. 7 zeigt eine Tabelle, die zusammenfaßt, wie die Transistoren 60 bis 63 in Fig. 6 auf die Steuersignale

• Λ * K * A · D ·

.19-

O und 1 ansprechen. Die Zusammenfassung entspricht der obigen Erläuterung.

Entsprechend den Prinzipien der Erfindung sind gewählte Schalter in Fig. 4 in Effekt paarweise zusammengefaßt, indem ihnen das gleiche Steuersignal zugeführt wird. Wie oben erwähnt, sind die Schalter 42 und 43 auf diese Weise gepaart. Darüber hinaus haben die folgenden weiteren Schalterpaare in Fig. 4 jeweils gemeinsame Steuersignale; 44 und 51, 45 und 52, 46 und 53, 47 und 54, 48 und 55, 49 und 56, 50 und 57* Beim Codieren verbindet jeder der Schalter 44 bis 49 dieser Paare die untere Elektrode eines zugeordneten Kondensators entweder mit Masse (über dem Schalter 59) oder mit dem gemeinsamen Eingangsanschluß der Schalter 52 bis 57. Die Schalter 52 bis 57 stellen eine Verbindung entweder mit +V_R (einer der Ausgänge der Bezugsspannungsquelle 66) oder mit +mV^/16 (dem Ausgang der Schrittspannungsquelle 68) her. ¥eiterhin ermöglichen die Schalter 43 und 51 die Verbindung des zweiten Kondensators C von rechts mit Masse, +V_R oder +roVp/16. Darüber hinaus verbindet der Schalter 50 den am weitesten links liegenden Kondensator 128C entweder mit Masse oder mit +mV^/16.

Die der Kondensatoranordnung nach Fig. 4 zugeordnete Schalteranordnung ermöglicht die Durchführung einerM,-Gesetz-Codierung, wenn der Schalter 40 nach rechts gelegt wird. An die Leitungen 70 bis 77 angelegte Steuersignale steuern systematisch die Stellungen der Schalter 42 bis 57 in Fig. 4. Wenn alle Steuersignale 0 sind, liegen die schematisch dargestellten, beweglichen Schaltarme der Schalter 42 bis 57 alle in der linken Stellung. (Ein Schalterana wird bei einem Steuersignal 1 nach rechts bewegt.)

Ob die an die Leitungen 71 bis 77 in Fig. 4 angelegten Steuersignale 0 oder 1 sind* hängt von den drei Bits

3211806

-PO-

abc des der Codieranordnung zugeftihrten 8-BIt-¥ortes ab. In Fig. 4 geben übliche Bool·sehe Bezeichnungen an, welchen der Leitungen 71 bis 77 1-Signale für jedea Abschnitt mit drei Bits zugeführt werden. (Zum Einleiten der Codierung wird ein 1- oder Betätigungssignal an die Leitung 70 angelegt.) Wenn beispielsweise der abc-Ab~ schnitt des 8-Bit-Wortes den Wert 011 hat, ist an jede Leitung 70 bis 73 ein Signal 1 angelegt. (Ein solcher Wert stellt den Endpunkt eines bestimmten Codier-Segmentes dar, wie oben engegeben.) Im Ergebnis werden die Schalterpaare 42 und 43, 44 und 51,45 und 52, 46 und 53 entsprechend den Angaben in Fig. 4 betätigt (Schaltarme nach rechts bewegt).

Für eine/0.-Ges=bz- Codierung führt demgemäß ein abc-Abschnitt mit dem Wert 011 dazu, daß der zweite Kondensator C von rechts und die Kondensatoren 2C und 4C je mit dem Ausgang +V_p der Bezugsspannungsquelle 66 verbunden werden. Demgemäß liegen insgesamt 7C an +V_R. Weiterhin wird der nächsthöher bewertete Kondensator 8C dadurch automatisch über die Schalter 46 und 54 mit dem Ausgang + mV^/iö der Schrittspannungsquelle 68 verbunden. Während des Codierens bleiben die anderen Kondensatoren 16C, 32C, 64C und 128C der Anordnung mit Masse verbunden. (Der am weitesten rechts liegende Kondensator C ist über den Schalter 40 an +Vj₁/32 angelegt.)

Für eine A-Gesetz-Codierung (Schalter 40 nach links gelegt) führt ein abc-Abschnitt mit dem Wert 011 dazu, daß jeder der Kondensatoren C, C, 2C und 4C mit dem Ausgang +V„ der Quelle 66 verbunden ist. Demgemäß liegen insgesamt 8C an £V_R. Weiterhin ist der nächsthöher bewertete Kondensator 8C dadurch automatisch mit dem Ausgang +mV«/16 der Quell·? 68 verbunden. Die anderen Kondensaotren der Anordnung bleiben mit Masse vertounden.

+um *··

-21-

Für andere abc-¥erte, die der Anordnung nach FIg. 4 zugeführt v/erden, wird eine vorgegebene, konsekutive Gruppe von Kondensatoren an +V_R anbiegt und ein nächsthöher bewerteter Kondensator auf dio ol>en beschriebene Ucise automatisch wit +mV /16 verbunden. Das Verbin&ungsmuster

~ rl

beruht auf der besonderen Reihenschaltung der dargestellten Schalter« Es sind keine zusätzlichen Logikschaltungen zur Durchführung des gewünschten Verbindungsrausters erforderlich. Darüber hinaus wird die Steuerung der Schalter in der Anordnung mit nur einem Steuersignal je Schalterpaar erreicht. Diese wesentlichen Vorteile bilden die Grundlage für eine Verhältnismäßig einfache und billige Codieranordnung.

Claims

BLUMBAGH - W^ÖJii^lH^ckNT;· KRAMER ZWiRNER. KOR-MANN'

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult RadedcestraSe 43 8000 Mündisn 60 Telefon ?089) 883605/8S3604 Tolsx 05-212313 Telegramme Pötenlconsiil' Palentconsult Sonnenbergar Straße 43 6200 Wiesbaden Tels'-n (06121) 5629'!J/561V98 Telex 04-186237 Telegramme

Western Electric Company Incorporated DWARAKANATH - 4 New York, N.Y. 10038, USA

Patentansprüche : ■ . .

^p Schaltungsanordnung zur- UmwandUng von -PCM-Signalen in Analogsignale und umgekehrt

mit einer einzigen, binär bewerteten Ladungsumverteilungs-Kondensatoranordnung, in der eine Elektrode Jedes Kondensators mit einem Ausgangsknotenpunkt verbunden ist, und mit einem Zusatzkondensator, der den gleichen Wert wie der kleinste Kondensator der Anordnung hat und dessen eine Elektrode ebenfalls mit dem Ausgangsknotenpunkt verbunden ist,

g. ekennzeichn et durch:

eine Schalteinrichtung (40, 42), die mit der anderen Elektrode des Zusatzkondensators (C) verbunden ist und diese mit einem festen Bruchteil einer Bezugsspannung (V_R) verbindet, um die Kondensatoranordnung für eine/t-Gesetz-Codierung auszubilden, oder den Zusatzkondensator (C) parallel zum kleinsten Kondensator (C) schaltet, um die Kondensatoranordnung für eine A-Gesetz-Codierung auszubilden.
2. Schaltungsanordnung nach Anspruch 1,

dadurch gekennzeichnet, daß die Kondensatoren der Anordnung die relativen Werte C, 2C, 4C, 8C, 16C, 32C, 64C .und 128C· haben.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch eine Schalteinrichtung (50), die die andere Elektrode de;3 Kondensators mit dam Wert 128C entMünchen: R. Kramer Dipl.-Ing. · W.Weser Dipl.-Phys. Or. rer. not. ■ E. Hoffmann Dipl.-Ing.

Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr. jur. Dipl.-Ing., P3t.-Ass., Pat.-Anw. bis 1979 - G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

β β β

weder mit einem Bezugspotentialpunkt, beispielsweise Erde» oder einem variablen Bruchteil der Bezugsspannung (V_R) verbindet, und durch eine Schalteinrichtung (43 bis 49 und 51 bis 37), die die andere Elektrode jedes der Kondensatoren mit den relativen Werten 2C, 4C, 8C, 16C, 32C und 64C mit einem Bezugspotentialpunkt, einem variablen Bruchteil der Bezugsspannung oder der Bezugsspannung verbindet.
4. Schaltungsanordnung nach Anspruch 3,

dadurch gekennzeichnet, daß die Schalteinrichtung (43 bis 50 und 51 bis 57) eine in Reihe geschaltete Anordnung von Schaltern bildet, die die andere Elektrode jedes der Kondensatoren in einer konsekutiven Untergruppe der Gruppe von Kondensatoren mit der Bezugsspannung (Vr) und gleichzeitig automatisch die andere Elektrode des nächsthöher bewerteten Kondensators der Gruppe mit einem variablen Bruchteil der Bezugsspannung verbindet.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche»

dadurch gekennzeichnet, daß die Bezugsspannung eine von einer Bezugsspannungsquelle (66) gelieferte Bezugsspannung (Vd) ist, daß die Polarität der Bezugsspannung durch an die Bezugsspannungsquelle angelegtes Bit bestimmt ist und daß das Bit das Vorzeichenbit ß eines zu codierenden 8-Bit-Wortes ist.
6. Schaltungsanordnung nach Anspruch 5 in Verbindung mit Anspruch. 3 oder 4,

dadurch gekennzeichnet, daß der variable Bruchteil der Bezugsspannung eine von einer Schrittspannungsquelle (68) gelieferte Spannung nV«/i6 ist, daß der Wert von m durch vier angegebene B.'.ts wxyz des zu codierenden 8-Bit-V/ortes bestimmt wird und daß die Bits wxyz an die Schrifctspanriungsquelle angelegt werden.

-3-
7. Schaltungsancrdrrung nach Anspruch 6,

dadurch gekennzeichnet, daß der feste Bruchteil der Bezugsspannung eine Spannung -V^/32 ist.
8. Schaltungsanordnung nach Anspruch 7_f

dadurch gekennzeichnet, daß das durch die Schalteinrichtung erzeugte Verbindungsmuster durch Steuersignale (70 bis 77) bestimmt wird, die an die Schalteinrichtung angelegt sind, und daß die Steuersignale aus drei angegebenen Bits abc eines zu codierenden 8~Bit-Wortes abgeleitet sind«
9. Schaltungsanordnung zur Umwandlung von PCM-SIgnalen in Analogsignale und umgekehrt mit einer Kondensatoranordnung, die zur Zusammenschaltung für eine/t Gesetz-Codierung ausgelegt ist, wobei die Anordnung eine binär bewertete Gruppe von Kondensatoren mit den relativen Werten C, ZC, UC, 8C, 16C, 32C, 6UC, 128C, einen Zusatzkondensator mit dem relativen Wert C und eine Einrichtung umfaßt, die eine Elektrode ,jedes der Kondensatoren mit einem gemeinsamen Knotenpunkt verbindet, gekennzeichnet durch

eine erste Schalteinrichtung (42) zur Verbindung der anderen Elektrode des Zusatzkondensators entweder mit einem Bezugspotentialpunkt, beispielsweise Erde oder einem festen Bruchteil einer Bezugssjjannung (Vq) » eine zweite Schalteinrichtung (50) zur Verbindung der anderen Elektrode des Kondensators mit dem relativen Wert 128C entweder mit dem Bezugspotentialpunkt oder einem variablen Bruchteil der von einer Schrittspannungsquelle (68) gelieferten Bezugsspannung (V_R),

eine dritte bis neunte Schalteinrichtung (43 bis 49) zur Verbindung der anderen Elektrode der Kondensatoren mit den relativen Werten C, 2C, 4C, 8C, 16C, 32C und 64C entweder mit dem Bezugspotentialpunkt oder einer entsprechend zugeordneten Schalteinrichtung von 10.

bis 16. Schalteinrichtungen (51 bis. 57), die je eine Verbindung entweder· zu dem variablen Bruchteil der Be-

zugsspannung (V_R) oder zu einer festen, von einer Bezugs Spannungsquelle gelieferten Bezugsspannung (V_R) herstellen können, und

eine Einrichtung zur Lieferung von acht bestimmten Steuer-Signalen an die zweite bis sechzehnte Schalteinrichtung nach dem folgenden Muster:

ein erstes Steuersignal an die dritte Schalteinrichtung, ein zweites Steuersignal an die vierte und zehnte Schalteinrichtung, ein drittes Steuersignal an die fünfte und elfte Schalteinrichtung, ein viertes Steuersignal an die sechste und zwölfte Schalteinrichtung, ein fünftes Steuersignal an die siebte und dreisehnte Schalteinrichtung, ein sechstes Steuersignal an die achte und vierzehnte Schalteinrichtung, ein siebtes Steuersignal an die neunte und fünfzehnte Schalteinrichtung und ein achtes Steuersignal an die zweite und sechzehnte Schalteinrichtung.
10. Schaltungsanordnung zur Umwandlung von PCM-Signalen in Analogsignale und umgekehrt, mit einer Kondensatoranordnung, die zur Zusammenschaltung für eine A-Gesetz-Codierung ausgelegt ist, wobei die Anordnung eine Gruppe von Kondensatoren mit den relativen Werten 2C, 2C, 4C, 8C, 16C, 32C, 64C und 128C sowie eine Einrichtung aufweist, die eine Elektrode der Kondensatoren mit einem gemeinsamen Knotenpunkt verbindet, gekennzeichnet durch

eine erste Schalteinrichtung (50) zur Verbindung der anderen Elektrode des Kondensators mit dem relativen Wert 128C entweder mit dem Bezugspotentialpunkt oder einem variablen Bruchteil einer von einer Schrittspan- + nungsquelle (68) gelieferten Bezugsspannung (V„) verbindet,

eine zweite bis achte Schalteinrichtung (42 bis 49) zur Verbindung der anderen Elektrode der Kondensatoren mit den relativen Werten »c, I¹C, 4C, 8C, 16C, 32C und 64C entweder mit dem Bezugspotentialpunkt oder einer Schalt» einrichtung von neunte bir. fünfzehnten Schalteinrich-

-5-

tungen (51 bis 57), dia Je eine Verbindung entweder mit dem variablen Bruchteil der Bezugsspannung (V^) oder tii~ ner von einer Bezugsspannungsquelle (66) gelieferten Bezugs spannung herstellen können, und eine Einrichtung (70 bis 77) zur Lieferung von acht bestimmten Steuersignalen an die erste bis fünfzehnte Schalteinrichtung nach dem folgenden Muster: ein erstes Steuersignal an die zweite Schalteinrichtung _t ein zweites Steuersignal an die dritte und neunte Schalteinrich- tung, ein drittes Steuersignal an die vierte und zehnte Schalteinrichtung, ein viertes Steuersignal an die fünfte und elfte Schalteinrichtung, ein fünftes Steuersignal an die sechste und zwölfte Schalteinrichtung, ein sechstes Steuersignal an die siebte und dreizehnte Schalteinrichtung» ein siebtes Steuersignal an die achte und vierzehnte Schalteinrichtung und ein achtes Steuersignal an die erste und fünfzehnte Schalteinrichtung.