DE3490343C2 - - Google Patents

Description

Die Erfindung betrifft einen D/A-Wandler zur Umwandlung eines eine Anzahl von Bits enthaltenden Digitalsignals in ein Analogsignal.

Gewöhnliche D/A-Wandler, wie sie z. B. zur Umwandlung digita­ ler Informationssignale in analoge Videosignale verwendet werden, benutzen ein Register zum Empfang des aus mehreren Bits, z. B. aus 8 Bits, bestehenden digitalen Eingangssignals. Aus dem Register werden die Bits im Abtastbetrieb in zuge­ ordnete Puffer gegeben, die entsprechende Konstantstrom- Schalteinrichtungen ansteuern, deren Ausgangsgrößen mittels eines R-2R-Widerstandsnetzwerkes gemäß den Stellenwerten der Bits gedämpft werden. Ein R-2R-Widerstandsnetzwerk ist eine Kombination aus hintereinandergeschalteten und parallelge­ schalteten Widerständen, die als Spannungsteiler angeordnet sind, der bewirkt, daß jedes nachfolgende Bit mit der Hälfte der Spannung des jeweils vorhergehenden Bits erscheint, wobei der bei jedem Bit geleitete Strom gleich ist. Solche Wandler benutzen diskrete Schaltbauteile für die Analogsignale in Verbindung mit integrierten Schaltungen, welche die Register und Puffer für die Digitalsignale bilden. In derartigen Wand­ lern erfordern die analogen Schalteinrichtungen eine arbeits­ intensive Abstimmung und Anpassung von Bauteilen, wodurch die Kosten erhöht werden. Die Verwendung eines solchen Wandlers mit integrierten oder diskreten Komponenten erfordert be­ trächtlich mehr Leistung, z. B. 1,6 Watt für TTL und 2,8 Watt für ECL. Außerdem ist die höchste Umschaltfrequenz, die man ohne allzu große "Glitch"-Erscheinungen noch erreichen kann, begrenzt durch die Parameter der verfügbaren diskreten Bau­ teile und durch parasitäre Einflüsse der Verbindungseinrich­ tungen (unter dem sogenannten "Glitch" versteht man Verzer­ rungen der Schaltwellenformen, insbesondere Spannungsspitzen bei schnellen D/A-Wandlern).

In dem Buch "Electronic Analog/Digital Conversions" von Hermann Schmid, erschienen 1970 bei Van Nostrand Reinhold Company, sind auf den Seiten 170 bis 179 Digital/Analog- Konverter mit zugehörigen Pufferspeichern und Registern be­ schrieben, ohne daß dort jedoch analoge Schaltkreise verwen­ det würden. Ferner sind aus der US-PS 39 61 326 eine Transi­ storzelle mit zwei emittergekoppelten Transistoren bekannt, an die Stromquellen unterschiedlicher Größe anschaltbar sind, um Bitwerte unterschiedlicher Größe darzustellen. Wegen der zu verschiedenen Zeitpunkten erfolgenden Stromumschaltungen treten jedoch Verzerrungen der Schaltwellenformen in Form un­ erwünschter Spannungsspitzen auf, wodurch die Umschaltfre­ quenz und die Anwendungsgebiete begrenzt werden.

Der im Anspruch 1 angegebenen Erfindung liegt die Aufgabe zugrunde, den Frequenzbereich eines Digital/Analog-Wandlers zu erhöhen, ohne störende Schaltspannungsspitzen (Glitch- Effekte) in Kauf nehmen zu müssen.

Vorteile der Erfindung sind die Möglichkeit zur Realisierung kleinerer, billigerer und einfacherer D/A-Wandler, die wenig oder gar keine Abstimmung oder Anpassung einzelner Bauelemen­ te erfordern und weniger Leistung als bekannte Wandler ver­ brauchen, nämlich als ECL-Schaltung nur 1 Watt. Ein erhebli­ cher Vorteil ist jedoch die Erhöhung der Schaltfrequenz, die beispielsweise bis zu 180 MHz betragen kann, ohne daß stören­ de Glitch-Effekte zu befürchten sind. Auch lassen sich bei der beanspruchten Schaltung parasitäre Kapazitäten in der integrierten Schaltung sehr klein halten. Vorteilhaft ist auch die gemeinsame Realisierung analoger und digitaler Bau­ elemente auf ein und demselben Halbleiterplättchen.

Die Erfindung beruht auf der Erkenntnis, daß bei einer noch nicht beschalteten integrierten Schaltung eine bestimmte Untergruppe der elementaren Zellen einer Baugruppe von digi­ talen Schaltgliedern so angeschlossen werden kann, daß analoge Stromschalteinrichtungen gebildet werden, so daß die aktiven Teile eines vollständigen Digital/Analog- Wandlers auf einem einzigen Schaltungsplättchen herge­ stellt werden können, das eine ursprünglich vollständig digitale Schaltglieder-Baugruppe enthält.

Gegenstand der Erfindung ist somit ein D/A-Wandler zur Um­ wandlung eines digitalen Signals, das eine Anzahl von Bits aufweist, in ein analoges Signal. Der erfindungsgemäße Wand­ ler enthält eine integrierte Digitalbaugruppe mit einem Register zur Speicherung der betreffenden Anzahl von Bits, eine Pufferschaltung zum Empfang der Anzahl von Bits aus dem Register und ein analoges Stromschaltnetzwerk. Das analoge Stromschaltnetzwerk enthält eine der Anzahl der umzuwandelnden Bits gleiche Anzahl von Stromschalteinrich­ tungen. Jede der Stromschalteinrichtungen liefert den pas­ senden Ausgangsstrom als Antwort auf die Lieferung eines zugeordneten Bits aus der Pufferschaltung. Jede der Strom­ schalteinrichtungen enthält eine emittergekoppelte Schal­ teranordnung mit zweimal einer Vielzahl parallel geschal­ teter Transistorzellen. Die Basen der Transistorzellen der einen Vielzahl sind mit der Pufferschaltung verbun­ den, und die Basen der Transistorzellen der anderen Viel­ zahl sind mit der Stromschalteinrichtung verbunden. Die Stromschalteinrichtung enthält eine erste Transistorzelle, deren Emitter mit der Basis der anderen Vielzahl von Tran­ sistorzellen in der emittergekoppelten Schalteranordnung verbunden ist. Ein Spannungsteilernetzwerk spricht auf den Ausgangsstrom des analogen Stromschaltnetzwerkes an, um Spannungen zu erzeugen, die repräsentativ für das von der zugeordneten Pufferschaltung dargestellte Bit sind.

In einer bevorzugten Ausführungsform kann die Stromquel­ lenschaltung eine zweite Transistorzelle enthalten, deren Kollektor mit dem Emitter der ersten Transistorzelle ver­ bunden ist und deren Basis an eine Referenzspannungsquel­ le anschließbar ist und deren Emitter mit einem Vorspan­ nungs-Widerstandsnetzwerk verbunden ist, das seinerseits an eine Spannungsquelle angeschlossen ist. Das Vorspan­ nungs-Widerstandsnetzwerk kann eine Vielzahl von Wider­ standszellen enthalten, die einander parallelgeschaltet sind. Jede Vielzahl von Transistorzellen kann drei Tran­ sistorzellen enthalten. Die Kollektoren der anderen Viel­ zahl von Transistorzellen und der Kollektor der ersten Transistorzelle können miteinander verbunden sein.

Beschreibung einer bevorzugten Ausführungsform

Andere Aufgaben, Merkmale und Vorteile gehen aus der nach­ folgenden Beschreibung einer bevorzugten Ausführungsform und den zugehörigen Zeichnungen hervor. In diesen Zeich­ nungen zeigt

Fig. 1 ein vereinfachtes Blockschaltbild eines erfin­ dungsgemäßen D/A-Wandlers;

Fig. 2A-C ausführlichere Schaltbilder einer Ausfüh­ rungsform des Wandlers nach Fig. 1;

Fig. 3 ein ausführlicheres Schaltbild einer analogen Stromschalteinrichtung, die aus der digitalen Schalt­ glied-Baugruppe nach Fig. 2 gebildet ist;

Fig. 4 ein ausführlicheres Schaltbild des in Fig. 1 dargestellten Spannungsteilers.

In der Fig. 1 ist ein Digital/Analog-Wandler als Bau­ gruppe 10 dargestellt, die auf einem einzigen Substrat 12 gebildet ist. Die digitale Eingangsinformation in Form einer Mehrbit-Adresse oder eines Mehrbit-Wortes wird über eine Leitung 14 an eine digitale Schnittstelle (Interface) 16 geliefert. Über eine Leitung 18 werden Gemisch-Signale, die häufig digitale Videoinformations­ signale begleiten, auf eine Gemisch-Steuerschaltung 20 gegeben. Die digitale Schnittstelle 16 justiert die Pegel der ankommenden Bits und fügt die Steuersignale wie z.B. den Referenzwert "Weiß" die Signale "10%", "Schwarz 1" und "Schwarz 2" sowie den Synchronsignalpegel "Sync" und den Austastpegel "Austast" zwischen die ankommenden Bits. Die Bits werden im Register 22 gespeichert, bis sie durch Abtastsignale 26 und 28 in einen Flipflop-Puffer 24 ge­ taktet werden. Nach der Übertragung in den Puffer 24 wer­ den die Bitsignale unmittelbar zu einem Stromschaltnetz­ werk 30 geliefert, welches für jedes Bit, das vom Puffer 24 präsentiert wird, den gleichen Ausgangsstrom liefert. Die betreffenden Ausgangsströme werden über eine Leitung 32 an einen Spannungsteiler 34 vom R2R-Typ gelegt, der eine Spannung entwickelt, die von der Bitposition oder Adresse abhängt. Die Gemisch-Steuerschaltung 20 liefert Setz- und Rücksetzsignale über Leitungen 36 und 38 zum Register 22 und zur digitalen Schnittstelle 16. Die Ge­ misch-Steuerschaltung 20 liefert außerdem ein Signal über eine Leitung 40 zu einer Gemisch-Steuerschalteinrichtung 42, welche die analoge Ausgangsgröße des Spannungsteilers 34 direkt beeinflußt.

In einer Ausführungsform kann ein erfindungsgemäßer 8-Bit- D/A-Wandler 10 a unter Verwendung einer Schaltglied-Bau­ gruppe des Typs Q 720 der Applied Micro Circuits Corpo­ ration, Cupertino, California, konstruiert werden, wie es in der Fig. 2 dargestellt ist. In dieser Figur sind entsprechende Teile mit den gleichen Bezugszahlen wie in Fig. 1 bezeichnet, und jede der acht Stufen der einzelnen Teile zeigt die betreffende Bezugszahl mit einem nachge­ setzten Kleinbuchstaben a-h.

In den Fig. 2A-C stellen die kleinen quadratischen Käst­ chen auf dem Substrat 12 Kontakte dar. Jeder Kontakt ist mit dem Symbol des betreffenden Signals bezeichnet, für das er vorgesehen ist.

Die Kontakte B 1 bis B 8 sind diejenigen, die das digitale 8-Bit-Eingangssignal empfangen. Die Gemisch-Eingangssig­ nale bzw. die betreffenden Kontakte sind mit "Weiß", "10%", "Schwarz 1", "Schwarz 2", "Sync" und "Austast" bezeichnet. Die Gemisch-Ausgangssignale "E Austast", "E Sync" und "E 10%" haben Verbindung zum Spannungsteiler 34 nach Fig. 1, ebenso wie Signale C 1 bis C 8. Kontakte E 1 bis E 8 die­ nen zur Verbindung der Schaltungen 30 a-h mit einem Vor­ spannungs-Widerstandsnetzwerk. Ein "Glitch"-Justierkon­ takt empfängt ein Glitch-Justiersignal aus einer externen Quelle, und ein "Takt"-Kontakt empfängt die Taktsignale von einem externen Taktgeber.

Die digitale Schnittstelle 16 enthält acht Stufen 16 a bis 16 h. Jede Stufe wie z. B. die Stufe 16 a enthält eine Pegelverschiebungsschaltung 50, die TTL- oder ECL-Logik­ signale empfängt und diese Signale auf den niedrigen Pe­ gel umsetzt, der für die internen Schaltungen der D/A- Wandlerbaugruppe akzeptierbar ist. Die Pegelverschiebungs­ schaltungen 50 können durch die Eingabe/Ausgabe-Zellen realisiert werden. Das Ausgangssignal der Pegelverschie­ bungsschaltung 50 wird auf einen Pufferverstärker 52 ge­ geben. Die digitale Schnittstelle 16 enthält außerdem, wenn das System eine begleitende Gemisch-Steuerschaltung aufweist, jeweils ein NOR-Glied 54 und ein ODER-Glied 56. Die Ausgangssignale dieser Schaltglieder in den Stu­ fen 16 a-h werden zur jeweils zugeordneten Registerstufe 22 a-h gegeben. Das NOR-Glied 54 liefert ein Ausgangs­ signal, um ein ankommendes Bit beim Vorhandensein des Bits am Ausgang des Pufferverstärkers 52 zu übertragen. Die anderen Eingänge des NOR-Gliedes 54 und der Betrieb des ODER-Gliedes 56 werden durch die Gemisch-Steuerschal­ tung 20 gesteuert, was weiter unten noch erläutert wird. Wenn ein Bit vom NOR-Glied 54 übertragen wird, wird es in der Stufe 22 a des Registers 22 gespeichert. Beim Er­ scheinen eines Abtastsignals am zugeordneten Kontakt wird dieses Signal in der Pegelverschiebungsschaltung 58 be­ handelt und gelangt nach Durchlaufen des Verstärkers 60 als Abtastsignal zu jeder der Stufen 22 a-h des Registers 22 und zu jeder der Stufen 24 a-h des Puffers 24, um die jeweiligen Bits aus den betreffenden Registerstufen in die zugehörigen Pufferstufen zu übertragen. Unmittelbar nach Empfang in den Pufferstufen 24 a-h werden die Bits zu den einzelnen Stromschalteinrichtungen 30 a-h übertragen, wo­ raufhin sie über die Kontakte C 1-8 direkt zum Spannungs­ teiler 34 nach Fig. 1 gegeben werden.

Jede der Stromschalteinrichtungen 30 a-h enthält wie die als Beispiel in Fig. 3 dargestellte Schaltung 30 a ein emittergekoppeltes Schalttransistorpaar 80 wie z. B. eine ECL-Schaltung, worin jeder Transistor 82, 84 in Wirklich­ keit aus einer Vielzahl von Transistorzellen 82 a, 82 b, 82 c bzw. 84 a, 84 b, 84 c besteht, wie es in der Zeichnung durch die Dreifach-Emitter angedeutet ist. Dies ist notwendig, um den gewünschten Strompegel von 8,5 Milliampère zu be­ kommen, was mit einer einzigen Transistorzelle in einer konventionellen Digitalbaugruppe nicht erreichbar ist. Die Schaltung 30 a hat fünf Kontakte 91, 92, 93, 94 und 95, wie auch in Fig. 2 gezeigt. Der Ausgang 91 verbindet die Basis des Transistors 82 mit der Pufferstufe 24 a. Der Ausgang 92 verbindet den Kollektor des Transistors 84 mit dem betreffenden Kollektorausgangskontakt C 1-C 8 (Fig. 2). Die Basis des Transistors 84 ist mit dem Emit­ ter eines Transistors 100 verbunden. Die Basis des Tran­ sistors 84 und der Emitter des Transistors 100 sind an ei­ nen Ausgang 93 angeschlossen, der ein Prüfpunkt ist. Die Basis des Transistors 100 ist an einen Ausgang 94 ange­ schlossen, der direkt mit einer Glitch-Justierleitung 102 verbunden ist, über welche ein externes Glitch-Justier­ signal über den Glitch-Justierkontakt zugeführt wird. Die Emitter der Transistoren 84 und 82 sind beide mit dem Aus­ gang 95 verbunden, der zu einem zugeordneten Exemplar der Ausgänge E 1-E 8 (Fig. 2 führt. Außerdem ist in Verbindung mit dem Stromquellentransistor 100 ein Referenzspannungs­ transistor 104 vorgesehen, dessen Emitter mit Referenz­ spannungswiderständen 106, 108, 110 und 112 verbunden ist. Diese neuartige Anschlußweise der ungebundenen Schaltglie­ der in der herkömmlichen Schaltglied-Baugruppe zum Zwecke der Bildung der Stromschalteinrichtung 30 a nach Fig. 3 macht es möglich, das Substrat einer herkömmlichen digi­ talen Schaltglied-Baugruppe zu verwenden, um Analogschal­ tungen in einer digitalen Baugruppe zu realisieren, so daß sowohl die analogen als auch die digitalen Schaltun­ gen eines Digital/Analog-Wandlers auf einem einzigen, eine Digitalbaugruppe enthaltenden Halbleiterplättchen hergestellt werden könnten. Diese Konstruktion erlaubt die Herstellung eines kleineren, billigeren und einfache­ ren D/A-Wandlers, der wenig oder überhaupt keine Abstim­ mung oder Anpassung einzelner Bauteile erfordert und we­ niger Leistung sowohl in TTL- als auch in ECL-Ausführung verbraucht. Außerdem arbeitet dieser Wandler bei höheren Schaltfrequenzen innerhalb akzeptierbarer Grenzen hin­ sichtlich der "Glitch"-Erscheinungen, und parasitäre Ein­ flüsse von Verbindungseinrichtungen bleiben minimal.

Die Gemisch-Steuerschaltung 20 gemäß der Fig. 2 wirkt über das NOR-Glied 54 und das ODER-Glied 56, um Signale zu liefern, welche die ankommenden 8-Bit-Wörter oder -Adres­ sen "aufheben" d. h. außer Kraft setzen. Das NOR-Glied 54 empfängt neben dem Bitsignal vom Ausgang des Pufferver­ stärkers 52 außerdem über die Leitung 59 das Ausgangs­ signal eines ODER-Gliedes 62, das nach Invertierung in einem Pufferverstärker 64 auch über eine Leitung 66 zum dritten Eingang des NOR-Gliedes 54 gelangt. Das ODER- Glied 62 empfängt seinerseits Eingangssignale von Puffer­ verstärkern 68, 70 und 72, die von den Signalen "Schwarz 1", "Schwarz 2" und "Sync" über jeweils eine zugeordnete Pe­ gelverschiebungsschaltung 74 bzw. 76 bzw. 78 angesteuert werden. Bei Empfang eines Signals "Schwarz 1", "Schwarz 2" oder "Sync" liefert somit das ODER-Glied 62 über die Lei­ tungen 69 und 66 ein Signal zum NOR-Glied 54, welches be­ wirkt, daß die Schalteinrichtungen 30 a-h einen passenden Analogpegel für die Signale "Schwarz" und "Sync" liefern. Das ODER-Glied 56 empfängt von Pufferverstärkern 134 und 136 über Leitungen 130 und 132 Signale, die von einer Pe­ gelverschiebungsschaltung 138 bei Empfang eines "Weiß"- Befehls abgeleitet werden. Somit wird beim Erscheinen ei­ nes "Weiß"-Signals von den Stromschalteinrichtungen 30 a-h ein Analogsignal geliefert, das eine Ausgangsgröße für totales "Weiß" bildet.

Der "Weiß"-Befehl vom Ausgang des Pufferverstärkers 134 gelangt außerdem zu jeweils einem Eingang setzender und rücksetzender ODER-Glieder 140 und 142. Das ODER-Glied 142 liefert "Setz"- und "Rücksetz"-Signale über Leitun­ gen 144 und 146 an die Registerstufen 22 a-d und an die Pufferstufen 24 a-d. Das ODER-Glied 140 liefert ebensolche Signale über Leitungen 148 und 150 an die Registerstufen 22 e-h und an die Pufferstufen 24 e-h.

Das Signal "Sync" wirkt nicht nur in der beschriebenen Weise über das ODER-Glied 62 und die NOR-Glieder 54, son­ dern wirkt auch direkt auf die Gemisch-Steuerschaltein­ richtung 42, ebenso wie die Gemisch-Signale "10%", "Weiß" und "Austast". Die Gemisch-Steuerschalteinrichtung 42 enthält drei Stromschalteinrichtungen 30 i, 30 j und 30 k, die genauso aufgebaut sind wie die Schaltungen 30 a-h. Ein "10%"-Befehl wird nach Behandlung in der Pegelverschie­ bungsschaltung 160 und dem Pufferverstärker 162 direkt auf den Eingang 91 der Schaltung 30 i gegeben, der die Ba­ sis des Transistors 82 (vgl. Fig. 3) ist. Dies erzeugt am Anschluß 92 eine Ausgangsgröße, die eine analoge Aus­ gangsspannung vom Wert Null bringt. Ein am Ausgang des Pufferverstärkers 72 erscheinendes Signal "Sync" beauf­ schlagt neben dem ODER-Glied 62 außerdem den Eingang 91 der Stromschalteinrichtung 30 j, die am Kontakt 92 ein Ausgangssignal liefert, welches den geforderten Pegel für ein Standard-Synchronsignal hat. Ein "Austast"-Befehl gelangt nach Behandlung in der Pegelverschiebungsschal­ tung 160 und dem Pufferverstärker 162 zum Eingang 91 der Schalteinrichtung 30 h, die am Kontakt 92 ein Ausgangs­ signal liefert, welches für die Austastung eines analo­ gen Ausgangssignals sorgt.

Die passende Vorspannung für den Betrieb der Schaltein­ richtungen 30 a-k wird über Emitteranschlüsse E 1-E 8 ge­ liefert, um die passenden Schaltpegel einzustellen. Die Kontakte C 1-C 8 sind mit dem R2R-Spannungsteiler 34 ver­ bunden, wie in Fig. 4 gezeigt. Um Kontakte einzusparen, sind die Anschlüsse C 7 und C 8 mit demselben Kontakt ver­ bunden. Jeder der Widerstände 200, 202, 204, 206, 208 und 210 hat 75 Ohm, während die Widerstände 212, 214, 216 218, 220 und 222 jeweils 37,5 Ohm haben oder irgendeinen anderen von der Ausgangsanpassung geforderten Wert bzw. ungefähr die Hälfte von 75 Ohm. Mit einem solchen Netz­ werk bewirkt der Ausgangsstrom jeder Stromschalteinrich­ tung 30 a bis 30 h bei jeweils gleicher Größe dennoch eine jeweils andere Spannung, abhängig von der Bitposition des jeweils zugeordneten Bits, und das gesamte Netzwerk lie­ fert ein analoges Ausgangssignal, das an eine Leitung mit einer Leitungsimpedanz von 75 Ohm angepaßt ist.

Es sind auch andere Ausführungsformen möglich, die einem Durchschnittsfachmann einfallen können und innerhalb des Bereichs der nachfolgenden Ansprüche liegen.

Claims (5)

1. D/A-Wandler zur Umwandlung eines eine Anzahl von Bits enthaltenden Digitalsignals in ein Analogsignal, dadurch gekennzeichnet, daß die als integrierte Schaltung auf einem einzigen Halbleiterplättchen ausgebildete digitale Baugruppe (10) enthält:

• - ein Register (22) zur Speicherung der Anzahl von Bits,
• - eine Pufferschaltung (24) für die vom Register (22) zuge­ führte Anzahl von Bits,
• - ein analoges Stromschaltnetzwerk (30) mit einer gleichen Anzahl von ersten Stromumschaltern (30 a-30 h), deren jeder bei Zuführung eines zugeordneten Bits von der Pufferschal­ tung (24) den passenden Ausgangsstrom liefert und deren jeder einen emittergekoppelten Umschalterkreis (80) mit zwei Vielzahlen parallelgeschalteter Transistoren (82, 84) enthält, von denen die Basen der einen Vielzahl von Transi­ storen (82) mit der Pufferschaltung (24) und die Basen der anderen Vielzahl von Transistoren (84) mit einem zweiten Stromumschalter (100, 104) verbunden sind, der einen ersten Transistor (100) enthält, dessen Emitter zur Sicherstellung gleicher Nominalwerte der von der Anzahl der ersten Strom­ umschalter (30 a-h) geschalteten Ströme und gleicher Ein- und Ausschaltzeiten mit der Basis je eines der anderen Viel­ zahl von Transistoren in dem emittergekoppelten Umschalter­ kreis verbunden ist,
• - und ein Spannungsteilernetzwerk (34), das aufgrund des Aus­ gangsstroms des analogen Stromschaltnetzwerkes (30) Span­ nungen erzeugt, die repräsentativ für das von der zugeord­ neten Pufferschaltung gelieferte Bit sind.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Stromschalter einen zweiten Transistor (104) enthält, des­ sen Kollektor mit dem Emitter des ersten Transistors (100) verbunden ist und dessen Basis an eine Bezugsspannungsquelle (VR) anschließbar ist und dessen Emitter mit einem an eine Spannungsquelle (V _EE ) angeschlossenen Vorspannungs-Widerstands­ netzwerk (106, 112) verbunden ist.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß das Vorspannungs-Widerstandsnetzwerk eine Vielzahl parallel­ geschalteter Widerstände (106-112) enthält.

4. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl von Transistoren drei Einzeltransistoren (182 a, b, c, 84 a, b, c) enthält.

5. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Kollektor des ersten Transistors (100) mit den Kollektoren der anderen Vielzahl von Transistoren (82) verbunden ist.