DE3212048A1 - Verfahren zum erstellen einer korrekten ordnung in der anzeige der abtastkanaele eines logik-analysators und vorrichtung zur durchfuehrung des verfahrens - Google Patents

Verfahren zum erstellen einer korrekten ordnung in der anzeige der abtastkanaele eines logik-analysators und vorrichtung zur durchfuehrung des verfahrens

Info

Publication number
DE3212048A1
DE3212048A1 DE19823212048 DE3212048A DE3212048A1 DE 3212048 A1 DE3212048 A1 DE 3212048A1 DE 19823212048 DE19823212048 DE 19823212048 DE 3212048 A DE3212048 A DE 3212048A DE 3212048 A1 DE3212048 A1 DE 3212048A1
Authority
DE
Germany
Prior art keywords
display
order
logic analyzer
connections
probe tips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823212048
Other languages
German (de)
English (en)
Other versions
DE3212048C2 (enrdf_load_stackoverflow
Inventor
Gerd Hans 97034 Lake Oswego Oreg. Hoeren
Steven Robert 97005 Beaverton Oreg. Palmquist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE3212048A1 publication Critical patent/DE3212048A1/de
Application granted granted Critical
Publication of DE3212048C2 publication Critical patent/DE3212048C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • G01R31/60—Identification of wires in a multicore cable
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G06F11/322—Display of waveforms, e.g. of logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
DE19823212048 1981-03-31 1982-03-31 Verfahren zum erstellen einer korrekten ordnung in der anzeige der abtastkanaele eines logik-analysators und vorrichtung zur durchfuehrung des verfahrens Granted DE3212048A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56048314A JPS57165771A (en) 1981-03-31 1981-03-31 Determination of probe sequence for logic analyzer

Publications (2)

Publication Number Publication Date
DE3212048A1 true DE3212048A1 (de) 1982-12-16
DE3212048C2 DE3212048C2 (enrdf_load_stackoverflow) 1988-03-03

Family

ID=12799945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823212048 Granted DE3212048A1 (de) 1981-03-31 1982-03-31 Verfahren zum erstellen einer korrekten ordnung in der anzeige der abtastkanaele eines logik-analysators und vorrichtung zur durchfuehrung des verfahrens

Country Status (2)

Country Link
JP (1) JPS57165771A (enrdf_load_stackoverflow)
DE (1) DE3212048A1 (enrdf_load_stackoverflow)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
JPS57165771A (en) 1982-10-12
DE3212048C2 (enrdf_load_stackoverflow) 1988-03-03
JPH045947B2 (enrdf_load_stackoverflow) 1992-02-04

Similar Documents

Publication Publication Date Title
DE2812396C2 (enrdf_load_stackoverflow)
DE3788407T2 (de) Diagnosesystem für einen digitalen Signalprozessor.
DE2914128C2 (de) Verfahren zur Fehlerortung in einer digitalen Schaltung und Prüfgerät zur Durchführung des Verfahrens
EP0318768B1 (de) Logikanalysator
DE3587621T2 (de) Logikanalysator.
DE3341766C2 (de) Verfahren und Vorrichtung zur Identifikation von Daten
DE3702408C2 (enrdf_load_stackoverflow)
DE3237225A1 (de) Vorrichtung und verfahren zum pruefen von lsi- und speichervorrichtungen
DE3219810A1 (de) Logischer analysator
DE3727856A1 (de) Elektrisches vielfachmessgeraet
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3719497A1 (de) System zur pruefung von digitalen schaltungen
DE3587620T2 (de) Logikanalysator.
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
EP0443377B1 (de) Einrichtung zur signaltechnisch sicheren Darstellung eines Meldebildes
DE60015472T2 (de) Telekommunikationsmasken-Testfähigkeit aufweisendes Test- und Messinstrument mit automatischer Anpassung an die Maske
DE3304280C2 (enrdf_load_stackoverflow)
DE69422485T2 (de) Koordinatendetektionsgerät und -verfahren für eine Flüssigkristallanzeigeeinheit
DE3019473C2 (de) Logikanalysator
DE10124878B4 (de) Testvorrichtung für Halbleiterbauelemente
EP1297425B1 (de) Verfahren und vorrichtung für die optimierung eines testprogramms
EP1652340B1 (de) Nachrichtenanalyseeinrichtung und verfahren zum analysieren
DE3212048A1 (de) Verfahren zum erstellen einer korrekten ordnung in der anzeige der abtastkanaele eines logik-analysators und vorrichtung zur durchfuehrung des verfahrens
DE2900626A1 (de) Verfahren zur anzeige einer schalterstellung in einer signalregistriervorrichtung, sowie signalregistriervorrichtung zur durchfuehrung dieses verfahrens
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition