DE3219810A1

DE3219810A1 - Logischer analysator

Info

Publication number: DE3219810A1
Application number: DE19823219810
Authority: DE
Inventors: David Danforth 97229 Portland Oreg. Chapman; Gerd Hans 97034 Lake Oswego Oreg. Hoeren; Steven Robert 97005 Beaverton Oreg. Palmquist
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-06-08
Filing date: 1982-05-26
Publication date: 1983-02-10
Also published as: DE3219810C2; JPS6326874B2; US4425643A; GB2100011B; FR2507356A1; NL8202069A; CA1172360A; GB2100011A; JPS57204475A; FR2507356B1

Description

8000 München 86 postfach 860 820

MÖHLSTRASSE 22 TELEFON (089) 980352 iUim , I TELEX 5 22 621

Tektronix, Inc.

TELEGRAMM PATENTWEICKMANN MÖNCHEN

Logischer Analysator

Beschreihung

Die vorliegende Erfindung bezieht sich auf einen multifrequent en logischen Analysator zur Messung eines Blockes von logischen Eingangsdaten mit einem hochfrequenten Taktsignal und zur gleichzeitigen Messung des gleichen oder eines anderen Blockes von logischen Eingangsdaten mit einem niederfrequenten Taktsignal.

Logische Meßinstrumente sind zur Eichung oder zur Fehlersuche komplizierter digitaler elektronsicher Apparate erforderlich, insbesondere dann, wenn sie mit Mikroprozessoren "bestückt sind. Eines dieser logischen Instrumente ist ein logischer Analysator, der logische Eingangsdaten in einem Speicher speichert und die gespeicherten Daten

— G *

auf einem Bildschiimi - beispielsweise einer Kathodenstrahlröhre - sichtbar macht. Der logische Analysator ist ein nützliches und vielseitiges Werkzeug, weil er unter anderem ein gewünschtes Wort aus den Eingangsdaten erkennen kann und weil er erwünschte Teile der Eingangsdaten unter Berücksichtigung des erwünschten Wortes messen kann.

Manchmal ist es wünschenswert, gewisse Teile eines Blocks von Eingangsdaten - beispielsweise Steuerdaten - im Detail zu messen unter Verwendung eines hochfrequentigen Taktsignals und gleichzeitig den gleichen oder einen anderen Block von Eingangsdaten - beispielsweise Adressendaten - mit einer niedrigeren Rate der Taktimpulse zu messen. Dies deshalb, weil der Beobachter sowohl den ganzen Block der Daten als auch nur einen Teil der interessierenden Daten beobachten kann. Bekannte logische Analysatoren übernehmen jedoch die Eingangsdaten mit der gleichen Taktfrequenz und können nicht gleichzeitig Eingangsdaten mit verschiedenen Taktfrequenzen übernehmen. Außerdem können bekannte Analysatoren nicht verschiedene Eennworte für jeden Block von Eingangsdaten erkennen, so daß der Beobachter nicht gleichzeitig verschiedene Teile der Eingangsdaten beobachten kann. Auch wenn zwei oder mehr logische Analysatoren gleichzeitig zur Messung der Eingangsdaten mit verschiedenen Taktfrequenzen verwendet werden und verschiedene Kennworte für jeden logischen Analysator, auch dann ist es schwierig, die zeitlichen Zusammenhänge der verschiedenen Taktsignale und verschiedenen Kennworte zu erkennen.

Der Erfindung liegt die Aufgabe zugrunde, einen multifrequenten logischen Analysator anzugeben, mit Hilfe dessen ein Block von Eingangsdaten im Detail unter

■3-

-ί-

Verwendung eines hochfrequentigen Taktsignals und gleichzeitig der gleiche oder ein anderer Block von Eingangsdaten in uberschlägiger Eorm unter Verwendung einer langsameren Rate messbar sind.

Die Lösung der der Erfindung zugrunde liegende Aufgabe ist aus den Merkmalen im Kennzeichen des Patentanspruches 1 ersichtlich. Die Erfindung zeichnet sich dadurch aus, daß ein Block der logischen Eingangsdaten im Detail und unter Verwendung eines hochfrequentigen Taktsignals messbar ist und daß gleichzeitig der gleiche oder ein anderer Block der logischen Eingangsdaten unter Verwendung einer geringeren Eolgefrequenz der Taktsignale meßbar ist.

In vielen Eällen ist es zweckmäßig, die zeitliche Beziehung verschiedener Taktsignale zu erkennen. Es kann auch zweckmäßig sein, die zeitliche Beziehung verschiedener Kennworte zu erkennen. Die lösungen dieser detailierteren Aufgabenstellungen sind aus den Merkmalen der Unteransprüche ersichtlich.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Eiguren 1-6 beschrieben. Es zeigen: Eig. 1 ein Blockdiagramm eines Ausführungsbeispieles

der vorliegenden Erfindung, Eiguren 2 und 5 einige Zeitdiagramme zur Erläuterung der Wirkungsweise des in Eig. 1 dargestellten Gegen

standes.

Figuren 3 und 4 einige Schirmbilder zur Erläuterung des

in Eig. 1 dargestellten Gegenstandes und Eig. 6 ein Blockdiagramm eines weiteren Ausführungsbeispieles der vorliegenden Erfindung.

Eig. 1 zeigt eine erste bzw. eine zweite logische Analysatorsektion 1o bzw. 12 deren Konstruktion im wesentliehen gleich ist. In der ersten Sektion 1o empfängt der Pegelumsetzer 14 einen ersten Block von logischen Eingangsdaten, beispielsweise 8-Bit Ädressendaten eines zu prüfenden Mikroprozessors. Diese Daten werden über den Datenaufnahmetaster 16 dem Umsetzer 14 zugeführt, der den logischen Pegel der Eingangsdaten in jenen logischen Pegel umsetzt, der im logischen Analysator verwendet wird. Las Ausgangssignal des Umsetzers 14 wird dem Pufferregister 18 zugeführt und dem digitalen Multiplexer 2o der zweiten Sektion 12. Las Pufferregister 18 tastet die Eingangsdaten ab mit Hilfe eines langsamen Taktsignals und liefert die abgetasteten Daten an eine Speicherschaltung - beispielsweise an den Speicher 22 mit wahlfreiem Zugriff - und an den Wortdetektor und Trigger 24. Die Steuerschaltung 26 enthält einen Zähler, der das langsame Taktsignal empfängt, um die Adresse für den Speicher 22 zu bestimmen und um diese Adresseninformationen an die Sammelschiene 28 weiterzuleiten, die aus Datenleitungen, Adressenleitungen und Steuerleitungen gebildet wird. Außerdem steuert die Steuerschaltung 26 den Schreib/Lese-Betrieb des Speichers 22 in Abhängigkeit von Instruktionen der Sammelschiene 28. Der Speicher 22 speichert die Daten vom Pufferregister 18 bei Schreibbetrieb und liefert die gespeicherten Daten an die Sammelschiene 28 bei Lesebetrieb. Der Wortdetektor 24 empfängt das langsame

Jo Taktsignal für synchronen Betrieb und zum Betrieb eines programmierbaren innerhalb des Wortdetektors 24 angeordneten Zählers. Dieser Wortdetektor 24 erkennt ein erwünschtes Kennwort der Daten des Pufferregisters 18 in Abhängigkeit von Instruktionen von der Sammelschiene 28 und liefert Kennwort-Informationen an die Sammelschiene 28. Da der Wortdetektor 24 einen programmierbaren Zähler

219810

—5

enthält, kann er Auslösepositionen wie eine Vorauslösung (die vor dem Kennwort auftretenden Daten werden gespeichert), eine Mittenauslösung (die vor oder nach dem Kennwort auftretenden Daten werden gespeichert) und eine Hachauslösung (die Daten nach dem Kennwort werden gespeichert). Die Instruktion betreffend die Auslöseposition zur Einstellung des programmierharen Zählers wird über die Sammelschiene 28 geliefert und ein anderes Ausgangssignals (Auslösepunktsignal) für die Auslöseposition-Information wird an die Sammelschiene 28 abgegeben. Die Steuerschaltung 26 stoppt den Schreibbetrieb des Speichers 22 in Abhängigkeit vom Ausgangssignal des Wortdetektors 24.

Die zweite Sektion 12 ist ähnlich der ersten Sektion 1o, so daß ähnliche Bezugszeichen verwendet wurden, um gleiche Blöcke zu bezeichnen und nur die Unterschiede diskutiert werden. Der Multiplexer 2o übernimmt entweder die ersten Daten des Tasters 16 oder die zweiten Daten (beispielsweise 8-Bit Steuerdaten eines zu prüfenden Mikroprozessors) des Tasters 16' in Abhängigkeit von Instruktionen von der Sammelschiene 28. Die vom Multiplexer 2o übernommenen Daten und das langsame Taktsignal werden über das Pufferregister 18'"im Speicher 22' gespeichert. Ein schnelles Taktsignal, dessen Frequenz höher ist als die Frequenz des langsamen Taktsignals, wird dem Pufferregister 18', dem Wortdetektor/Trigger 24¹ und der Steuerschaltung 26' zugeführt.

Der Zähler 3o empfängt das Ausgangssignal des Wortdetektors 24 als Startsignal, das langsame Taktsignal und das Ausgangssignal des Wortdetektors 24' als Stoppsignal, wobei die Ausgangssignale der Detektoren 24 und 24' die Kennwort-Informationen oder Positions-Informationen sind. Die zentrale Prozessoreinheit 32 - beispielsweise ein

_ ΛΟ

Mikroprozessor, der Pestwertspeicher 34 und der Speicher 36 - zur vorübergehenden Speicherung - sind an die Sammelschiene 28 angeschlossen. Der Bildschirm 38 ist beispielsweise ein rasterartig abgetasteter Schirm einer Kathodenstrahlröhre und empfängt die Bildinformation über die Sammelschiene 28. Das Steuerpult 40 liefert Instruktionen an die Sammelschiene 28 betreffend beispielsweise Kennworte, Auslösepunkte, Taktfrequenzen, Schreib/ Lesebetrieb, Sichtbarmachung (Zeitdiagramm oder Zustandstafel) oder Ähnliches. Der langsame bzw. der schnelle Taktgenerator 42 bzw. 48 erzeugen das langsame bzw. das schnelle Taktsignal in Abhängigkeit von Instruktionen der Sammelschiene 28. Der langsame Taktmultiplexer 44 übernimmt das Ausgangssignal des Generators 42 oder ein langsames externes Taktsignal über Klemme 46 in Abhängigkeit von einer Instruktion von der Sammelschiene 28. In ähnlicher Weise übernimmt der Taktmultiplexer 52 das Ausgangssignal des Generators 48 oder ein schnelles externes Taktsignal über die Klemme 54.

Die Wirkungsweise der in Pig. 1 dargestellten Anordnung wird nun unter Bezugnahme auf die Figuren 2 und 5 beschrieben. Die folgenden Bedingungen werden angenommen. Die Taster 16 bzw. 16' übernehmen die Daten A bzw. B wie in Pig. 2 gezeigt. Die Multiplexer 44 und 52 sind eingestellt, um die Taktsignale der Generatoren 42 und 48 zu übernehmen, das heißt, sie übernehmen das langsame Taktsignal C bzw. das schnelle Taktsignal D, wie in Pig. 2 gezeigt. Der Multiplexer 2o ist eingestellt, um das Signal des Pegelkonverters 14' zu übernehmen. Das erste Kennwort T1 bzw. das zweite Kennwort T2 ist eingestellt im Wortdetektor 24 bzw. 24' und es wird angenommen, daß diese Kennworte T1 bzw. T2 in den Daten A bzw. B zu den Zeitpunkten ti bzw. t2 enthalten sind. Außerdem sind die

-7-
-Λλ -

Wortdetektoren 24 und 24' "bei diesem Beispiel auf Nachauslösung eingestellt. Diese Einstellungen werden gesteuert mit Hilfe der Einheit 32, dem Pult 4o, dem Festwertspeicher 34 und werden im Speicher 36 gespeichert.

Wenn der Wortdetektor 24 das gewünschte Kennwort T1 zum
Zeitpunkt ti in den Daten A erkennt, dann gibt der Wortdetektor 24 ein Ausgangssignal an den Zähler 3o ab. Der
Zähler 3o und der Zähler im Wortdetektor 24 beginnen die langsamen Taktsignale Czu zählen und der Wortdetektor 24 gibt das Ausgangssignal über die Sammelschiene 28 an die Steuerschaltung 26, wenn der Zähler des Wortdetektors 24 eine vorgegebene Hummer zählt, die durch den Inhalt des Speichers 22 festgelegt ist. Der Speicher 22 speichert
die Daten A in Abhängigkeit vom Adressensignal der Steuerschaltung 26 und stoppt die Speicherung der Daten,
wenn die Steuerschaltung 26 vom Wortdetektor 24 ein Ausgangssignal empfängt. Infolgedessen speichert der Speicher 22 die Daten A nachdem das gewünschte Kennwort T1
auftritt.

Wenn der Wortdetektor 24' das erwünschte Kennwort T2 zum Zeitpunkt t2 in den Daten B erkennt, dann gibt der Wortdetektor 24' ein Ausgangssignal an den Zähler 3o, der damit die Zählung der langsamen Taktimpulse C beendet. Der Zähler des Wortdetektors 24' beginnt mit der Zählung der schnellen Taktsignale D und gibt ein Ausgangssignal über die Sammelschiene 28 an die Steuerschaltung 26', wenn der Zähler eine vorgegebene Zahl erreicht, die durch den Inhalt des Speichers 22' festgelegt ist. Der Speicher 22'
speichert die Daten B und die langsamen Taktsignale C in Abhängigkeit vom Adressensignal der Steuerschaltung 26,
und stoppt die Speicherung der Daten B_f wenn die Steuerschaltung 26 ein Ausgangssignal vom Wortdetektor 24

empfängt. Auf diese Weise speichert der Speicher 22' die Daten B und die langsamen Taktimpulse C nach dem Kennwort T2.

Wenn mit Hilfe des Pultes 4o die Zeitdiagrarmndarstellung gewählt wird, dann ergibt sich die in Fig. 3 dargestellte Darstellung auf dem Schirm 38. Diese Darstellung wird gesteuert mit Hilfe der Einheit 32 und mit Hilfe des Pestwertspeichers 34. Die Zeichen "POD CH" beziehen sich auf die Art der Datenaufnahme und auf die Kanäle, das heißt, "A" bzw. "B" beziehen sich auf die Taster 16 bzw. 16' und die zugeordneten Nummern zeigen die Tasterkanäle. Beispielsweise bedeutet "A7" den Kanal 7 des Tasters 16 und "B4" bedeutet den Kanal 4 des Tasters 16'. "S" bedeutet einen langsamen Auslösepunkt der Sektion 1o und "P" bedeutet einen schnellen Auslösepunkt der Sektion 12. Das langsame Taktsignal G welches im Speicher 22' gespeichert ist, wird verwendet um den zeitlichen Zusammenhang der Taktsignale der Sektionen 1o und 12 zu bestimmen. Anhand der in Pig. 3 gezeigten Darstellung kann der Beobachter gleichzeitig die Daten A in überschlägiger Form und die Daten B im Detail beobachten. Dieser Betrieb ist sehr nützlich, wenn sich die Taktfrequenz der Daten A von jener der Daten B unterscheidet. Wenn die zeitliche Beziehung der Kennworte der Sektionen 1o und 12 notwendig ist, dann kann der Inhalt des Zählers 3ο auf dem Schirm 38 dargestellt werden in Abhängigkeit mit den Instruktionen

3ο vom Pult 4o.

Wenn ein Vorauslösungsbetrieb mit Hilfe des Pultes 4o ausgewählt wurde, dann geben die Wortdetektoren 24 bzw. 24' Speicherstoppsignale (Auslösepunktsignale) ab, um die Steuerschaltungen 26 bzw. 26' zu steuern, wenn die Wortdetektoren 24 und 24' die Kennworte erkennen. Wenn der

Mittenauslösungsbetrieb gewählt wird, dann speichern die Speicher 22 und 22' die Eingangsdaten vor und nach den Kennworten, mit Hilfe der Wortdetektoren 24 und 24' und mit Hilfe der Steuerschaltungen 26 und 26*. Die anderen Details der Vorauslösung und der Mittenauslösung sind die gleichea wie "beim Nachauslösungsbetrieb.

Wenn mit Hilfe des Pultes 4o die Darstellung der Zustandstafel ausgewählt wird, dann ergibt sich die in Pig. 4 gezeigte Darstellung auf dem Bildschirm 38. In der Darstellung bedeuten "SEQ" die Adressen des Speichers 22', und "BIN" und "HEX" "bedeuten eine Binärdarstellung "bzw, eine Hexadezimaldarstellung. Die in den Speichern 22 und 22' gespeicherten Daten, werden in Binärzahlen bzw. in Hexadezimalzahlen umgewandelt mit Hilfe der Einheit 32 und mit Hilfe des Eestwertspeichers 34. Die gespeicherten Daten können auch oktal dargestellt werden. Der logische Analysator gemäß Eig. 1 kann auch Kennworte darstellen, Taktfrequenzen und wenn notwendig auch andere Informationen. Die Adressen der Darstellung können mit Hilfe des Pultes 4o bewegt werden.

Wenn der Multiplexer 2o das Ausgangssignal des Umsetzers 14 übernimmt anstelle des Ausgangssignals des Umsetzers 14'» dann erkennt der Wortdetektor 24' das Kennwort T2 zur Zeit t2 aus den Daten A' die gemäß Eig. 5 mit Hilfe des Tasters 16 aufgenommen wurden. Die anderen Details sind gleich wie bei den bereits beschriebenen Eällen und die Darstellung auf dem Schirm ist ähnlich der gemäß den Eiguren 3 oder 4; die Darstellungen "A" und "B" sind jedoch die gleichen Daten. Es sollte bemerkt werden, daß die "vorliegende Erfindung in ähnlicher Weise benutzt werden kann im Zusammenhang mit einem dualabtastenden Oszillographen unter Einbeziehung normaler und verzögerter

Atil enkschal tung en.

Pig. 6 zeigt ein Blockdiagramm eines zweiten Ausführungsbeispieles der vorliegenden Erfindung. Dieses Ausführungsbeispiel enthält drei logische Analysatorsektionen 1o, 12 und 56, zwei Zähler 3o und 58, und drei Taktgeneratoren 6o, 62 und 64. Die logische Analysatorsektion 1o speichert Eingangsdaten und empfängt ein Taktsignal A vom Generator 6o. Die Sektionen 12 und 56 speichern das Taktsignal A und die gleichen Daten, die der Sektion 1o zugeführt werden oder andere Daten, und empfangen die Taktsignale B bzw. C von den Generatoren B bzw. C. Die Prequenz des Taktsignales A ist niedriger als D^ene des Taktsignals B, die niedriger ist, als jene des Taktsignals 0. Die Sektionen 1o, 12 und 56 geben einen logisch "hohen" Pegel an die EXCIUSIV/OR Tore 66 und 68 ab, wenn die erwünschten Kennworte erkannt werden. Da die Ausgangssignale dieser Tore 66 und 68 an die Freigabeklemmen der Zähler 3o und 58 gegeben werden, starten die Zähler 3o und 58 zur Zählung der Taktsignale A, wenn die Sektion 1a das Kennvrort erkennt und stoppen die Zählung, wenn die Sektionen 12 und 56 die Kennworte erkennen. Auf diese Weise ist der Inhalt des Zählers 3o die Zeitbeziehungsinformation der Kennworte der Sektionen 1o und 12, und der Inhalt des Zählers 58 ist die Zeitbeziehungs-Information der Kennworte der Sektionen 1o und 56. Da die anderen Details ähnlich dem ersten Ausführungsbeispiels gemäß Pig. 1 sind, wird von einer weiteren Beschreibung abgesehen.

Zusammenfassend besteht die vorliegende Erfindung aus mindestens zwei logischen Analysatorsektionen mit je einerSpeicherschaltung zur Speicherung der Eingangsdaten, mit je einer Steuerschaltung zur Steuerung des

Schreib/Desebetriebes und der Speicheradressen und mit je einem Wortdetektor/Trigger zum Erkennen des erwünschten Kennwortes aus den Eingangsdaten und zur Bestimmung des Auslösepunktes. Diese logischen Analysatorsektionen empfangen verschiedene Taktsignale, um die Eingangsdaten mit verschiedenen Taktfrequenzen zu speichern, wobei die Taktfrequenz der ersten logischen Analysatorsektion niedriger ist als diejenige der zweiten logischen Analysatorsektion. Das niedrige Taktsignal für die erste logische Analysatorsektion wird in der zweiten logischen Analysatorsektion gespeichert zusammen mit den Eingangsdaten, um die Zeitbeziehung zwischen den langsamen und den schnellen Taktsignalen zu erkennen.

Die Wortdetektoren/Trigger erzeugen Ausgangssignale, wenn sie die gewünschten Kennworte in den Eingangsdaten erkennen. Die vorliegende Erfindung besitzt außerdem einen Zähler, der die Taktsignale zwischen dem Auftreten der Ausgangsimpulse der Wortdetektoren/Trigger der ersten und zweiten logischen Analysatorsektionen mit Hilfe der Kenn- \forte erkennen. Der Inhalt des Zählers entspricht der Zeitbeziehungs-Information zwischen den verschiedenen Kennworten. Die in der ersten und zweiten logischen Analysators ekti on gespeicherten Daten, werden gleichzeitig auf dem Bildschirm dargestellt und der Inhalt des Zählers kann auch dargestellt werden,

Nachdem Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren 1 - 6 dargestellt wurden, werden die auf diesem Gebiet arbeitenden Fachleute erkennen, daß viele Änderungen und Modifikationen gemacht werden können, ohne von der durch die Erfindung gegebenen Lehre abzuweichen. Beispielsweise kann der Zähler 3o die schnellen Taktsignale zählen oder Taktsignale anderer Norm. Wenn

der zeitliche Zusammenhang zwischen den Kennworten der logischen Analysatorsektionen 12 und 56 erwünscht ist, dann kann dies aus den Inhalten der Zähler 3ο und 58 mit Hilfe der Einheit 32 und mit Hilfe des Festwertspeichers 34 errechnet werden_c Die Wortdetektoren 24 und 24' können Auslösepunktsignale an den Zähler 3o abgehen

Claims

3213810

Patentanwälte Dipl.-Ing. Η. Wzickmann, Dipl.-Phys. Dr. K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska

8000 münchen 86 O ß M η ' ΊΟΟΟ

postfach 860 820 L Οι Π & 1 QL

MÖHLSTRASSE 22 TELEFON (089) 980352 TELEX 522621

TELEGRAMM PATENTWEICKMANN MÜNCHEN

Tektronix, Inc.

S.vi. Griffith. Drive

Beaverton, Oregon 97077

V.St.A.

Logischer Analysator

Patentansprüche

Logischer Analysator» gekennzeichnet durch eine erste (lo) und eine zweite (12) Analysatorsektion mit je. einer Speicherschaltung (22, 22') um Eingangsdaten zu speichern und mit je einem Wortdetektor (24, 24') zur Erkennung vorgegebener Worte der Eingangsdaten und zur Steuerung der Speicherschaltung;

einen Zähler (3o) zur Zählung von Taktsignalen in Ahhängigkeit von den Ausgangssignalen der Wortdetektoren (24, 24^f) von der ersten und zweiten logischen Analysatorsektion, wohei die Taktsignale für diese erste und zweite logische Analysatorsektion unterschiedlich sind (Fig. 1).

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherschaltung (22) der ersten logischen Analysatorsektion (1o) die Taktsignale für diese erste logische Analysatorsektion speichert. (Fig. 1).

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß der Zähler (3o) zu zählen beginnt, wenn der Wortdetektor (24) der ersten logischen Analysatorsektion ein erstes vorgegebenes Wort erkennt und daß der Zähler die Zählung beendet, wenn der Wortdetektor (24') der zweiten logischen Analysatorsektion (12) ein zweites vorgegebenes Wort erkennt. (Fig. 1).

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite logische Analysatorsektion die gleichen Eingangsdaten empfangen.

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite logische Analysatorsektion verschiedene Eingangsdaten empfangen. (Fig. 1)»

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß die zweite logische Analysatorsektion (12) einen Multiplexer (2o) enthält, um die Eingangsdaten auszuwählen. (Pig. 1).

Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß ein Bildschirm (38) vorgesehen ist, um die in den Speicherschaltungen der ersten und zweiten logischen Analysatorsektion gespeicherten Daten darzustellen. (Pig. 1).

321 S3 1

Logischer Analysator nach Anspruch 7, dadurch gekennzeichnet, daß der Bildschirm (38) den Inhalt des Zählers (3o) darstellt. (Pig. 1).

logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß eine zentrale Prozessoreinheit (34) und ein Festwertspeicher (ROM) vorgesehen sind, um die erste und zweite logische Analysatorsektion zu steuern. (Pig. 1)o

Logischer Analysator, gekennzeichnet durch eine erste Speicherschaltung (22) zur Speicherung von Eingangsdaten in Abhängigkeit von einer ersten Steuerschaltung (26), welche ein erstes Taktsignal empfängt;

einen ersten Wortdetektor (24) zur Erkennung eines ersten vorgegebenen Wortes aus den Eingangsdaten, welche der ersten Speicherschaltung (22) zugeführt werden und zur Steuerung der ersten Steuerschaltung (26);

eine zweite Speicherschaltung (22') zur Speicherung des ersten Taktsignals und zur Speicherung sowohl anderer Eingangsdaten als auch jene Eingangsdaten, die in der ersten Speicherschaltung gespeichert werden in Abhängigkeit von einer zweiten Steuerschaltung, die ein zweites Taktsignal empfängt; einen zweiten Wortdetektor (24') zur Erkennung eines zweiten Wortes aus den Eingangsdaten, welche der · zweiten Speicherschaltung (22') zugeführt werden zur Steuerung der zweiten Steuerschaltung; einen Zähler (3o) zur Zählung der ersten Taktsignale in Abhängigkeit von den Ausgangssignalen des ersten und zweiten Wortdetektors, wobei die Frequenzen des ersten Taktsignals und des zweiten Taktsignals unterschiedlich sind.

. Logischer Analysator nach Anspruch 1o, dadurch gekennzeichnet, daß der Zähler (3o) mit der Zählung des ersten Taktsignals beginnt, wenn der erste Wortdetektor (24) das erste vorgegebene Wort erkennt und daß der Zähler die Zählung beendet, wenn der zweite Wortdetektor (24') das zweite vorgegebene Wort erkennt.