DE3587621T2

DE3587621T2 - Logikanalysator.

Info

Publication number: DE3587621T2
Application number: DE85106407T
Authority: DE
Inventors: Noboru Akiyama; Tetsuo Aoki; Katsumi Kobayashi; Takayuki Nakajima
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1984-05-28
Filing date: 1985-05-24
Publication date: 1994-03-24
Anticipated expiration: 2005-05-25
Also published as: EP0163273B1; DE3587621D1; EP0163273A3; US4696004A; EP0163273A2

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf einen Logikanalysator, der zum Analysieren des Betriebszustands einer logischen Schaltung in einem beispielsweise durch einen Mikroprozessor gesteuerten Gerät eingesetzt wird.
Bislang wurde beispielsweise in der US-PS 4 425 643 und der US-PS 4 434 488 ein Logikanalysator vorgeschlagen, bei dem sequentiell in einen Speicher Signalverlaufs-Ausgangsdaten eingeschrieben werden, die gleichzeitig von jeweiligen Teilen einer logischen Schaltung erhalten werden, und bei dem anhand der eingegebenen Daten beurteilt wird, ob die logische Schaltung normal arbeitet oder nicht.
Bei dieser Art von Logikanalysator sind vorhergesagte Werte, d. h. Erwartungswerte, oder von einer normal arbeitenden Schaltung erhaltene Ausgangsdaten vorab als die zu erwartenden Werte gespeichert, und es werden Daten, die von einer im Test befindlichen Schaltung erhalten werden, mit dem zu erwartenden Wert für jeden Zustand verglichen. Wenn deren fehlende Übereinstimmung erfaßt wird, wird entschieden, daß die im Test befindliche Schaltung fehlerhaft ist.
Um lediglich zu beurteilen, ob die im Test befindliche Schaltung fehlerfrei oder fehlerhaft ist, ist es lediglich notwendig, sie als fehlerhaft einzustufen, wenn ein fehlerhafter Punkt erfaßt wird. Um aber die Reparatur der fehlerhaften Schaltung zu erleichtern, ist es notwendig, den fehlerbehafteten Abschnitt zu lokalisieren. Um diese Anforderung zu erfüllen, ist es üblich, von der im Test befindlichen Schaltung erhaltene Daten direkt als logische Werte anzuzeigen und dann, wenn eine fehlende Übereinstimmung mit dem zu erwartenden Wert erfaßt wird, einen hellen Punkt L an der Position der nicht übereinstimmenden Daten zu erzeugen, der das Auftreten einer Fehlfunktion anzeigt, wie dies in Fig. 1 veranschaulicht ist. Dieses Verfahren der Anzeige wird als Listenverfahren bezeichnet. In dieser Liste sind in einem numerischen Wertefeld SEQ in der ganz links befindlichen Spalte die Zeitfolgenummern gezeigt, die die Reihenfolge der Erzeugung von Ausgangsmustern repräsentieren, während die logischen Werte in den jeweiligen Spalten rechts davon die von der im Test befindlichen Schaltung erhaltenen Daten zeigen. GR0 und GR1 zeigen Daten von jeweiligen Bits mit acht Kanälen, während GR2 Daten von jeweiligen Bits in 16 Kanälen zeigt. In GR3 und GR4 sind jeweils in hexadezimaler Darstellung vier Zahlen gezeigt, die jeweils Daten von vier binären, vier Kanälen entsprechenden Bits repräsentieren. Beispielsweise bedeutet A6A6 1010, 0110, 1010 und 0110, wodurch Daten von insgesamt 16 Kanälen repräsentiert werden.
Bei Anwendung des Listenverfahrens stellt die in Fig. 1 gezeigte Liste einen kleinen Teil der gesamten Liste dar. Der Benutzer muß zur Überprüfung der Vergleichsergebnisse aller Muster die gesamte Liste beobachten, während Seiten in der Reihenfolge der Erzeugung der Muster umgeblättert werden. Die Anzahl von zum Testen einer Schaltung erforderlichen Muster liegt ungefähr im Bereich von 1000 bis 40000 und unterscheidet sich in Abhängigkeit von der Größe der Schaltung. Daher ist es sehr arbeitsintensiv, eine visuelle Überprüfung von 1000 bis 40000 Vergleichsergebnissen entsprechend dem Listenverfahren vorzunehmen.
Manchmal gibt es Fälle, bei denen die zu testende Schaltung einen mit verhältnismäßig hoher Frequenz, d. h. mit hoher Geschwindigkeit, arbeitenden Abschnitt und einen mit niedriger Geschwindigkeit arbeitenden Abschnitt umfaßt. Wenn logische Hochgeschwindigkeits- und Niedriggeschwindigkeits-Ausgangssignale gleichzeitig für die Anzeige erhalten werden, müssen sie mit einer Geschwindigkeit eingegeben werden, die eine korrekte Beobachtung der Hochgeschwindigkeits-Ausgangssignale ermöglicht, wobei die Eingabe der logischen Niedergeschwindigkeits-Ausgangssignale mit dieser Geschwindigkeit zur Eingabe unnötig vieler Daten führt. Um dies zu vermeiden, ist es beim Stand der Technik generell üblich, die logischen Hochgeschwindigkeits- und Niedergeschwindigkeits-Ausgangssignale in unterschiedliche Speicher mit Geschwindigkeiten, die ihren logischen Verarbeitungsgeschwindigkeiten entsprechen, einzulesen, die Speicher in Übereinstimmung mit den Eingabegeschwindigkeiten auszulesen und die logischen Hochgeschwindigkeits- und Niedergeschwindigkeits-Ausgangssignale auf dem Bildschirm einer Anzeige unter Benutzung derselben Zeitachse anzuzeigen.
Üblicherweise werden die logischen Hochgeschwindigkeits- und Niedergeschwindigkeits-Ausgangssignale in einem solchen Fall sequentiell auf dem Bildschirm in der Reihenfolge von Ausgangskanälen CH0 bis CH7 der im Test befindlichen Schaltung unabhängig von den logischen Geschwindigkeiten der eingegebenen Daten angeordnet, wie dies in Fig. 2 gezeigt ist. Eine Zeitachse LM wird an der untersten Position des Bildschirms angezeigt. Bei diesem Anzeigeverfahren läßt es sich jedoch nicht leicht erkennen, welcher Signalverlauf dem Signalverlauf der logischen Hochgeschwindigkeits- oder Niedergeschwindigkeits-Ausgangssignale entspricht. Dementsprechend muß der Benutzer die einzelnen angezeigten Signalverläufe beobachten, wobei er anhand des Signaleingabe-Setzzustands o. dgl. beurteilt, ob der Signalverlauf das logische Hochgeschwindigkeits- oder Niedergeschwindigkeits-Ausgangssignal jedes Kanals ist. Dies ist sehr ineffizient.
In der zuvor bereits angesprochenen US-PS 4 425 643 ist die Anzeige von Signalverläufen von logischen Hochgeschwindigkeits-Ausgangssignalen und denjenigen von logischen Niedergeschwindigkeits-Ausgangssignalen in getrennten Gruppen für bessere Unterscheidbarkeit offenbart. Der Übergang zwischen den beiden Gruppen ist jedoch lediglich durch unterschiedliche, zusammen mit jedem Signalverlauf angezeigte Zeichen für jede der Gruppen kenntlich gemacht.
In der Druckschrift HEWLETT-PACKARD JOURNAL, Band 34, Nr. 7, Juli 1983, Seiten 14-25, Amstelveen, NL, ist ein Hochgeschwindigkeits-Datenanalysator offenbart, der die Anzeige von Ergebnissen von Vergleichen zwischen von der getesteten Einrichtung erhaltenen Daten und erwarteten Daten entweder in der Form von Signalverlaufsdarstellungen oder in der Form eines konzentrierten Überblicks anhand einer Fehlerkarte ermöglicht. Diese Druckschrift offenbart die Möglichkeit eines parallelen Betriebs von zwei mit separaten Datenerfassungseinrichtungen arbeitenden Datenanalysatoren zur Erhöhung der Anzahl von Kanälen für von der getesteten Einrichtung empfangene Daten.
Die Druckschrift GB-A-2 114 306 offenbart einen Logikanalysator, der das Testergebnis entweder in der Form einer Liste, die grob der in Fig. 1 gezeigten Liste entspricht, oder in der Form von Signalverlaufsdarstellungen ähnlich Fig. 2 anzeigt, wobei beide Arten der Darstellung unter dem vorstehend detailliert erläuterten Nachteil leiden. Der in dieser Druckschrift offenbarte Logikanalysator umfaßt eine Datenspeichereinrichtung zum aufeinanderfolgenden Speichern einer Mehrzahl von Datenmustern, die jeweils aus acht parallelen, gleichzeitig von achtkanaligen Ausgangssignalen einer im Test befindlichen logischen Schaltung erhaltenen Bits zusammengesetzt sind, wobei jedes Datenmuster durch seine Speicheradresse identifiziert ist, eine Erwartungswert-Speichereinrichtung zum Speichern einer Mehrzahl von jeweils den Datenmustern entsprechenden Mustern erwarteter Werte, eine Vergleichseinrichtung zum Erfassen irgendeiner fehlenden Übereinstimmung jedes Datenmusters mit einem entsprechenden, aus der Erwartungswert-Speichereinrichtung ausgelesenen Muster erwarteter Werte unter Durchführung eines Vergleichs, einer mit Abtastung arbeitenden Anzeigeeinrichtung zum Anzeigen von Vergleichsergebnissen, einer Codeerzeugungseinrichtung zum Erzeugen von Zeichencodes von Blockelementen zur Anzeige einer Cursorposition innerhalb einer durch die Anzeigeeinrichtung angezeigten Tabelle, und von Zeichencodes von Zeichen zur Anzeige einer Information einschließlich der Adressen der angezeigten Muster, eine Videospeichereinrichtung zum Speichern von die jeweiligen Blockelemente und Zeichen repräsentierenden Zeichencodes unter Adressen, die den jeweiligen Positionen der Anzeige auf der Anzeigeeinrichtung entsprechen, und zum Auslesen der Zeichencodes synchron mit der Abtastung der Anzeigeeinrichtung, eine Punktmuster-Speichereinrichtung, in der Punktmuster der Blockelemente und Zeichen zum Empfangen der aus der Videospeichereinrichtung ausgelesenen Zeichencodes und zum Auslesen der Punktmuster für die Blockelemente und die Zeichen aus der Punktmuster-Speichereinrichtung gespeichert sind, und eine Steuereinheitseinrichtung zum Einschreiben der Zeichencodes der Blockelemente und Zeichen in die Videospeichereinrichtung unter den den Positionen auf der Anzeigeeinrichtung entsprechenden Adressen. Bei diesem Stand der Technik wird ein Blockelement zur Anzeige einer Cursorposition lediglich bei der Anzeige von Signalverlaufsdarstellungen eingesetzt. Bei der Listenanzeige werden eine Nummer bzw. Anzahl von eingegebenen Datenmustern und die entsprechenden Muster der erwarteten Werte seitlich nebeneinander zusammen mit ihrer jeweiligen Adresse angezeigt. Die gesamte Anzahl von Mustern ist in eine Anzahl von Vergleichsfenstern unterteilt, und ein Anteil der Muster eines gewählten Vergleichsfensters wird auf dem Schirm dargeboten. Zusätzlich wird die Gesamtzahl von fehlenden Übereinstimmungen für das jeweilige Vergleichsfenster zusammen mit der Anzahl von fehlenden Übereinstimmungen der einer Cursorposition vorhergehenden Datenmustern angezeigt. Unterschiedliche Video- bzw. Darstellungseigenheiten werden zur Unterscheidung zwischen übereinstimmenden und nicht übereinstimmenden Datenmustern eingesetzt.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Logikanalysator zu schaffen, der eine leichte Lokalisierung eines nicht korrekt funktionierenden Teils einer im Test befindlichen Schaltung ermöglicht.
Diese Aufgabe wird durch einen Logikanalysator, wie er im Patentanspruch 1 beansprucht ist, gelöst.
Bevorzugte Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen definiert. Das Ausführungsbeispiel gemäß Anspruch 6 erlaubt eine klarere Unterscheidung zwischen logischen Hochgeschwindigkeits-Ausgangssignalformen und logischen Niedergeschwindigkeits- Ausgangssignalformen durch Anordnung dieser Signalverläufe in getrennten Gruppen und durch Anzeige einer Trennmarke zwischen den Gruppen.
In Übereinstimmung mit der vorliegenden Erfindung werden Daten, die von einer im Test befindlichen Schaltung erhalten werden, und der entsprechende erwartete Wert verglichen, und es wird eine Vielzahl von derartigen Vergleichsergebnissen unter Einsatz eines repräsentativen Entscheidungs-Anzeiger-Blockelements angezeigt das sich in Abhängigkeit davon unterscheidet, ob eine fehlende Übereinstimmung bei den Vergleichsergebnissen vorliegt oder nicht. Solche repräsentativen Entscheidungs-Anzeiger-Blockelemente (im folgenden einfach als Blockelemente bezeichnet) werden in bestimmter Anordnung angezeigt, wodurch eine große Anzahl von Vergleichsergebnissen auf einem Bildschirm angezeigt wird. Durch Bereitstellung einer Anzeige gemäß dem herkömmlichen Listenverfahren in Verbindung mit dem das Vorliegen einer fehlenden Übereinstimmung anzeigenden Blockelement kann der nicht korrekt funktionierende Teil leicht lokalisiert werden.
Weiterhin werden in Übereinstimmung mit der vorliegenden Erfindung logische Ausgangssignale mit hoher Rate und niedriger Rate durch die im Test befindliche Schaltung in unterschiedliche Speicher mit für sie geeigneten Geschwindigkeiten eingelesen. Die Speicher werden jeweils in Übereinstimmung mit den hohen und niedrigen logischen Verarbeitungsgeschwindigkeiten ausgelesen und auf dem Anzeigebildschirm derselben Anzeige unter Einsatz derselben Zeitachse angezeigt. Hierbei wird der logische Ausgangssignalverlauf hoher Rate und der logische Ausgangssignalverlauf niedriger Rate getrennt angezeigt und eine Anzeige wird erzeugt, um die Position, bei der sich die Trennung befindet, anzuzeigen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt eine Darstellung eines Beispiels einer herkömmlichen Listenanzeige, bei der Ergebnisse des Vergleichs zwischen Ausgangssignalen einer im Test befindlichen Schaltung und erwarteten Werten angezeigt werden;
Fig. 2 zeigt eine Darstellung eines Beispiels einer herkömmlichen Anzeige, bei der die Ausgangssignale der im Test befindlichen Schaltung in Form von Signalverläufen dargestellt werden;
Fig. 3 zeigt ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Logikanalysators;
Fig. 4 zeigt ein Blockschaltbild eines speziellen Ausführungsbeispiels einer in Fig. 3 eingesetzten Anzeigeeinheit 23;
Fig. 5A und B zeigen Darstellungen von Beispielen von Punktmustern von Blockelementen;
Fig. 6 zeigt eine Darstellung eines Beispiels einer Anzeige der Ergebnisse des Vergleichs zwischen den Ausgangssignalen der im Test befindlichen Schaltung und den entsprechenden erwarteten Werten bei dem erfindungsgemäßen Logikanalysator;
Fig. 7 zeigt eine Darstellung eines Beispiels der in einem Blockelement in Fig. 6 enthaltenen Zeitfolgenummern;
Fig. 8 zeigt eine Darstellung eines Beispiels, bei dem die Anzahl der in einem Blockelement enthaltenen Zeitfolgenummern kleiner ausgelegt ist als in dem Fall gemäß Fig. 6;
Fig. 9 zeigt eine Darstellung von Beispielen der in einem Blockelement in Fig. 8 enthaltenen Zeitfolgenummern;
Fig. 10 zeigt ein Ablaufdiagramm eines Beispiels der Verarbeitung zur Anzeige der Vergleichsergebnisse mit Hilfe des erfindungsgemäßen Logikanalysators;
Fig. 11 zeigt ein Blockschaltbild eines Ausführungsbeispiels des Logikanalysators für den Fall, daß logische Hochgeschwindigkeits- und Niedergeschwindigkeits-Ausgangssignale von der im Test befindlichen Schaltung erhalten werden;
Fig. 12 zeigt eine Darstellung von als Beispiel dienenden logischen Ausgangssignalverläufen hoher Geschwindigkeit und niedriger Geschwindigkeit bei dem erfindungsgemäßen Logikanalysator; und
Fig. 13 zeigt ein Ablaufdiagramm eines Beispiels des Betriebsablaufs zur Bereitstellung separater Anzeigen von logischen Ausgangssignalverläufen hoher Geschwindigkeit und niedriger Geschwindigkeit bei dem erfindungsgemäßen Logikanalysator.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

In Fig. 3 ist ein Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Gemäß Fig. 3 werden Ausgangssignale von jeweiligen Teilen einer im Test befindlichen logischen Schaltungseinrichtung 11 (DUT = device under test) über eine Anschlußeinrichtung bzw. Schnittstelle (probe) 12 mit einer Kapazität von beispielsweise 64 Kanälen an eine Dateneingabeeinheit 13 angelegt. In der Dateneingabeeinheit 13 werden die Ausgangssignale der im Test befindlichen Schaltung 11 jeweils durch eine Signalformerschaltung 14 synchron mit einem Takt dieses Logikanalysators dahingehend beurteilt, ob sie bei hohem oder niedrigem Pegel liegen, und werden dann unter Normierung ihrer Zeitsteuerung in einen Speicher 15 eingegeben. Im Speicher 15 werden die Ausgangssignale der im Test befindlichen Schaltung 11 jeweils einzeln nacheinander unter der Steuerung durch eine Schreibsteuerschaltung 16 eingespeichert. In einem Triggerwort-Detektor 17 ist ein sogenanntes Triggerwort gespeichert. Bei Erfassung, daß das an ihn angelegte Ausgangssignal der im Test befindlichen Schaltung 11 dieselben Daten wie das Triggerwort beinhaltet, steuert der Triggerwort-Detektor 17 nach einem bestimmten Zeitintervall die Speicherschreibsteuerschaltung 16 zur Beendigung des Einschreibens in den Speicher 15.
Eine durch einen Mikrocomputer gebildete Steuereinheit 18 umfaßt einen zentralen Prozessor bzw. eine Zentraleinheit (CPU) 19, einen Festwertspeicher (ROM) 21 und einen Direktzugriffsspeicher (RAM) 22. In dem ROM 21 ist ein Programm zum Betreiben bzw. Ansteuern der Dateneingabeeinheit 13 und einer Anzeigeeinheit 23 in einer vorbestimmten Reihenfolge gespeichert. Im RAM 22 sind Einstelldaten für verschiedene Betriebsabläufe und erwartete Werte gespeichert, die über eine Eingabeeinrichtung 24 wie etwa eine Tastatur eingegeben werden.
Die Dateneingabeeinheit 13, die Steuereinheit 18, die Anzeigeeinheit 23, die Eingabeeinrichtung 24 und eine Kommunikationsschnittstelle 25 sowie ein Speicher 26 wie etwa eine Diskette, die entsprechend dem jeweiligen Bedarf vorgesehen sind, sind über eine Busleitung bzw. Sammelleitung 27 miteinander verbunden. Falls erwünscht, ist es auch möglich, einen Mustergenerator 28 an die Sammelleitung 27 anzuschließen, so daß Testmustersignale durch den Mustergenerator 28 erzeugt und an die jeweiligen Teile der im Test befindlichen Schaltung 11 beispielsweise über eine Ausgabeanschlußeinrichtung (probe) 29 mit 64 Kanälen angelegt werden.
Die Anzeigeeinheit 23 besteht aus einem Videospeicher 31, einer Steuereinrichtung 32 zur Bewirkung einer Einschreibung in den Videospeicher 31 und einer nach dem Abtastprinzip arbeitenden Anzeigeeinrichtung 33 wie etwa einer Kathodenstrahlröhre CRT. In dem Videospeicher 31 gespeicherte Daten werden wiederholt aus diesem ausgelesen und auf der Anzeige 33 angezeigt.
Die Anzeigeeinheit 23 ist beispielsweise in der in Fig. 4 gezeigten Weise ausgestaltet. Eine Adreßsammelleitung 27A der Sammelleitung 27 ist mit einem Multiplexer 41 verbunden, dessen Ausgangsseite mit der Adreßeingangsseite des Videospeichers 31 verbunden ist. Eine Datensammelleitung 27D der Sammelleitung 27 ist über einen Sammelleitungstreiber 42 an einen Datenanschluß des Videospeichers 31 angeschlossen. Eine Steuerleitung 27C der Datensammelleitung 27 ist mit einem Steueranschluß des Multiplexers 41, einem Lese/Schreib-Steueranschluß des Videospeichers 31 und einem Eingabe/Ausgabe-Steueranschluß des Datensammelleitungstreibers 42 verbunden. Ein Einschreiben in den Videospeicher 31 wird durch die Steuereinheit 18 (Fig. 3) dadurch bewirkt, daß auf der Datensammelleitung 27D ein Zeichen, Symbol oder ein ein graphisches Mustersegment repräsentierender Zeichencode, dessen Einschreibung gewünscht ist, bereitgestellt wird, auf der Adreßsammelleitung 27A eine Adresse bereitgestellt wird, die der Position auf dem Bildschirm der mit Abtastung arbeitenden Anzeige 33, an der die Anzeige erzeugt werden soll, entspricht, und ein Schreibbefehl auf der Steuerleitung 27C bereitgestellt wird. Andererseits wird das Ausgangssignal eines Referenzoszillators 43 an einen Punktzähler 44 zur Erzeugung eines Punktetakts angelegt, der einer Anzeigesteuereinrichtung 45 und einem Parallel/Seriell-Wandler 46 zugeführt wird. Ein Synchronisationssignal SYNC wird von der Anzeigesteuereinrichtung 45 an eine Videosteuereinrichtung 47 angelegt, durch die die Abtastungssteuerung der Anzeige 33 bewirkt wird. Eine Ausleseadresse RAn wird durch die Anzeigesteuereinrichtung 45 synchron mit dem vorstehend erwähnten Synchronisationssignal erzeugt und über den Multiplexer 41 an den Videospeicher 31 angelegt. Der aus dem Videospeicher 31 ausgelesene Zeichencode wird als eine Adresse an einen Zeichenmustergenerator 48 und auch an einen graphischen Mustergenerator 49 angelegt. In den Mustergeneratoren 48 und 49 sind wie bei einem herkömmlichen Zeichenmustergenerator anzuzeigende Zeichen, Symbole, graphische Mustersegmente u. dgl. als Punktmuster gespeichert. Auf der Basis des aus dem Videospeicher 31 ausgelesenen Zeichencodes und der durch die Anzeigesteuereinrichtung 45 synchron mit dem vorstehend erwähnten Synchronisationssignal bereitgestellten Adresse wird das entsprechende Punktmuster aus dem Mustergenerator 48 oder 49 ausgelesen und dann durch den Parallel/Seriell-Wandler 46 in ein serielles Punktmuster umgewandelt, das als ein Anzeigesignal über die Videosteuereinrichtung 47 an die Anzeige 33 angelegt wird. In dieser Weise werden die in dem Videospeicher 31 gespeicherten Zeichen, Symbole, graphischen Mustersegmente usw. auf dem Anzeigebildschirm 34 der Kathodenstrahlröhre 33 angezeigt. Hierbei wird durch die Steuereinheit 18 das Einschreiben in den Videospeicher 31 in der vertikalen oder horizontalen Austastperiode der Anzeige 33 bewirkt.
In Übereinstimmung mit der vorliegenden Erfindung wird eine Vielzahl von Vergleichsergebnissen auf der Anzeige 33 als ein repräsentatives Entscheidungs-Anzeiger-Blockelement angezeigt das sich in Abhängigkeit davon unterscheidet, ob alle Ausgangssignale der im Test befindlichen Schaltung mit den entsprechenden erwarteten Werten übereinstimmen oder nicht. In dem Fall, daß ein Zeichen beispielsweise als ein aus 8·10 Punkten bestehendes Muster angezeigt wird, wird ein Blockelement 51g, das anzeigt, daß alle Ausgangssignale der im Test befindlichen Schaltung mit den erwarteten Werten übereinstimmen, in der Form eines schmalen länglichen Punktmusters angezeigt, wie dies in Fig. 5A dargestellt ist, während ein Blockelement 51n, das anzeigt, daß eines oder mehrere der Ausgangssignale der im Test befindlichen Schaltung nicht mit den erwarteten Werten übereinstimmen, in der Form eines größeren länglichen Punktmusters dargestellt wird, wie dies in Fig. 5B gezeigt ist. Die Punktmuster dieser Blockelemente 51g und 51n (im folgenden lediglich mit 51 bezeichnet) sind in dem graphischen Mustergenerator 49 gespeichert.
Diese Blockelemente 51 werden beispielsweise in Matrixform, wie in Fig. 6 gezeigt, auf dem Bildschirm 34 der Anzeige 33 dargestellt und zeigen eine große Anzahl von Vergleichsergebnissen an. Die Anzahl der durch ein einziges Blockelement repräsentierten Vergleichsergebnisse wird über die Eingabeeinrichtung 24 eingegeben. Falls beispielsweise eine "8" über die Eingabeeinrichtung 24 eingegeben wird, repräsentiert jedes Blockelement 51 "8" Vergleichsergebnisse. In diesem Fall sind Vergleichsergebnisdaten für zwei Spalten aus vier Zeilen durch ein Blockelement 51 repräsentiert, wie in Fig. 7 gezeigt ist. In Fig. 7 gibt jede der Zahlen "0000", "0001", "0064", . . . die Zeitfolgenummer an, die in Fig. 1 gezeigte Vergleichsergebnisse für 64 Kanäle repräsentiert. Selbst wenn nur eines der 64·8 = 512 Vergleichsergebnisse eine fehlende Übereinstimmung anzeigt, wird demgemäß das größere Blockelement 51n angezeigt.
Wie in Fig. 7 dargestellt ist, werden die Zeitfolgenummern bzw. zeitlichen Reihenfolgenummern in Fig. 1 sequentiell in der Form einer (64·64)-Matrix angeordnet, die mit der Zeitfolgenummer "0000" beginnt. Diese Anordnung der Zeitfolgenummern wird in Blöcke unterteilt, die jeweils acht (zwei Reihen mit vier Spalten) Zeitfolgenummern enthalten. Das Vorliegen oder Fehlen einer Nichtübereinstimmung der durch die acht Zeitfolgenummern jedes Blocks angezeigten Daten wird durch ein repräsentatives Entscheidungs-Anzeiger-Blockelement 51 dargestellt, wie dies in Fig. 6 gezeigt ist. Die Zahlen "0000", "0063", "4032" und "4095" an den vier Ecken der (16·32)-Matrix des Blockelements 51 in Fig. 6 veranschaulichen die Zeitfolgenummern an den vier Ecken der vorstehend erwähnten Matrix aus den Zeitfolgenummern. Diese Zahlen geben an, daß die bereitgestellten Anzeigen den Vergleichsergebnissen für 4096 Zeitfolgenummern von "0000" bis "4095" entsprechen.
Gemäß Fig. 6 wird das Vorliegen einer Nichtübereinstimmung bei den Vergleichsergebnissen jedes Blocks durch das größere Blockelement 51 n angezeigt. Die Gesamtanzahl der Nichtübereinstimmungen wird beispielsweise in der Form "Gesamtfehler: 0009" auf der rechten Seite der Anordnung der Blockelemente angezeigt. Durch Überlagerung eines Cursors bzw. Zeigers 52 mit dem das Vorliegen einer Nichtübereinstimmung anzeigenden Blockelement 51 n werden diejenigen Zeitfolgenummern in dem durch das Blockelement 51 n repräsentierten Block, zu dem die nicht übereinstimmenden Daten gehören, d. h. in diesem Beispiel "0000", "0064" und "0128", in dem Feld "Fehler bei Cursor" angezeigt.
Durch anschließende Umschaltung der Form der Anzeige auf diejenige des Listenverfahrens (Fig. 1) lassen sich die Inhalte der fehlenden Übereinstimmungen im Detail in Erfahrung bringen.
Fig. 8 zeigt ein Beispiel, bei dem der Maßstab der Anzeige der Anordnung der Blockelemente verringert ist. Bei diesem Beispiel repräsentiert jedes Blockelement 51 Daten von zwei Zeitfolgenummern für zwei Zeilen und eine Spalte. Demgemäß können Vergleichsergebnisse mit einer Gesamtzahl von 992 Zeitgabepunkten angezeigt werden. Dies bedeutet, daß sowohl in Fig. 6 als auch in Fig. 8 die maximale Anzahl von anzeigbaren Blockelementen (in diesem Beispiel 16 (Zeilen)·32 (Spalten) = 512) dadurch bestimmt wird, daß die Anzahl m der durch ein Blockelement 51 repräsentierten Zeitfolgenummern und die erste anzuzeigende Zeitfolgenummer Ns der Vergleichsergebnisse festgelegt wird. Auf der Grundlage der Anzahl von 512 Blockelementen und der Anzahl m der Zeitfolgenummern ist die Anzahl der Zeitfolgenummern der anzuzeigenden Vergleichsergebnisse 512·m, so daß Vergleichsergebnisse entsprechend den 512·m Zeitfolgenummern beginnend mit der ersten Zeitfolgenummer Ns angezeigt werden. Bei der Anzeige mit verringertem Maßstab ist es auch möglich, Vergleichsergebnisse einer Zeitfolgenummer dazu zu bringen, daß sie einem Blockelement 51 entsprechen. In einem solchen Fall werden Vergleichsergebnisse entsprechend 16·32 = 512 Zeitfolgenummern auf dem gesamten Anzeigebildschirm 34 angezeigt. Hierbei ist die Zeilennummer bzw. Zeilenanzahl p und die Spaltennummer bzw. Spaltenanzahl q in der Anordnung der Blockelemente jeweils gleich der Zeilennummer bzw. Zeilenanzahl von Zeichen und der Anzahl von Zeichen in einer Reihe bei einer herkömmlichen Zeichenanzeige.
Fig. 10 zeigt ein Ablaufdiagramm eines Programms zur Durchführung des vorstehend beschriebenen Vorgangs. Wenn der Testbetrieb gewählt ist, wird in einem Schritt S&sub1; die Einstellung der Anzahl k der Zeitfolgenummern in der seitlichen Richtung (in der Zeilenrichtung) auf dem Anzeigebildschirm 34, der Anzahl S der Zeitfolgenummern in der vertikalen Richtung (in der Spaltenrichtung) in jeder Zeichenzeile und der ersten Zeitfolgenummer Ns angefordert. Der Wert von k wird beispielsweise auf 32, 64, 128 und 256 eingestellt. Nach Festlegung der vorstehend angegebenen Daten wird ein Schritt S&sub2; durchgeführt, bei dem Reaktionsausgangssignale der im Test befindlichen Schaltung bei normalem Betrieb beginnend mit einem vorbestimmten Zustand erhalten werden, die als erwartete Werte in einen Bereich 22a des RAMs 22 der Steuereinheit 18 eingeschrieben werden. Falls die erwarteten Werte bereits in irgendeiner anderen Datei enthalten sind, werden sie zum Bereich 22a des RAM 22 übertragen.
Nach Beendigung der Einschreibung der erwarteten Werte wird die zu testende Schaltung 11 mit dem Logikanalysator zur Einleitung des Tests verbunden. Im Schritt S&sub3; wird das Antwortbzw. Reaktionsausgangssignal der im Test befindlichen Schaltung 11 in den Speicher 15 eingelesen. Die Anzahl der Daten (die Anzahl der Zeitfolgenummern) M ist vorab bestimmt. Im Schritt S&sub4; wird das Reaktionsausgangssignal der im Test befindlichen Schaltung 11 zu dem RAM 22 der Steuereinheit 18 übertragen. Im Schritt S&sub5; wird der Rahmen bzw. das Vollbild angezeigt. Dies bedeutet, daß Ns+(k-1), Ns+k·(S·P-1)-1 und Ns+k·S·P-1 berechnet werden und die Rechenergebnisse und Ns an den vier Ecken der Anordnung der Blockelemente 51 dargestellt werden. In Fig. 6 sind jeweilige numerische Werte für den Fall gezeigt, daß Ns = 0000, k = 64 und S = 4 (P = 16) ist. Diese Anzeigen werden durch Speicherung von diese Zahlen repräsentierenden Zeichencodes in dem Speicher 31 an Adressen erzeugt, die den Positionen auf dem Anzeigebildschirm 34 der Anzeige 33, an denen sie anzuzeigen sind, entsprechen.
Im Schritt S&sub6; werden gruppenweise zusammengefaßte Daten mit den entsprechenden erwarteten Werten verglichen. Dies bedeutet, daß gemessene Werte der Zeitfolgenummern, die durch das anzuzeigende Blockelement bei der ersten Zeichenposition in der ersten Zeile (in der ersten Spalte) repräsentiert sind, mit den entsprechenden erwarteten Werten verglichen werden.
Im Schritt S&sub7; wird der das Blockelement 51g oder 51n repräsentierende Zeichencode abhängig vom Vorliegen oder Fehlen einer Nichtübereinstimmung der Vergleichsergebnisse in den Videospeicher 31 an der seiner Anzeigeposition entsprechenden Adresse eingeschrieben und somit auf der Anzeige 33 angezeigt.
Im Schritt S&sub8; wird überprüft, ob der Vergleich aller Daten beendet ist. Falls dies nicht der Fall ist, kehrt die Verarbeitung zum Schritt S&sub6; zurück, bei dem Daten der durch das nächste Blockelement repräsentierten Zeitfolgenummern mit den entsprechenden erwarteten Werten verglichen werden und derselbe Ablauf, wie vorstehend beschrieben, wiederholt wird. Wenn der Vergleich aller Daten beendet ist, wird der Test beendet.
Nach der Beendigung des Tests werden im Schritt S&sub9; nicht übereinstimmende Abschnitte herausgegriffen und die Anzahl von Nichtübereinstimmungen wird an der Seite der Anordnung der Blockelemente 51 angezeigt.
Unter Überlagerung des Cursors 52 mit dem das Vorliegen von Nichtübereinstimmungen anzeigenden Blockelement 51n werden sämtliche, den nicht übereinstimmenden Daten in diesem Blockelement 51n entsprechenden Zeitfolgenummern unter der Anzeige der Anzahl von fehlenden Übereinstimmungen angezeigt.
Da, wie zuvor beschrieben, Datenvergleichsergebnisse einer Vielzahl von Zeitfolgenummern durch ein Blockelement in Übereinstimmung mit der vorliegenden Erfindung angezeigt werden, kann eine große Anzahl von Vergleichsergebnissen in einem Bild angezeigt werden. Dies bietet den Vorteil, daß nicht übereinstimmende Abschnitte rasch aus vielen Vergleichsergebnissen herausgefunden werden können. Durch Überlagerung des Cursors 52 mit dem größeren Blockelement 51n kann die Zeitgabe des nicht übereinstimmenden Abschnitts konkret angezeigt werden und es können die Inhalte des nicht übereinstimmenden Abschnitts durch Umschaltung der Anzeige auf die Anzeige gemäß dem Listenverfahren konkret in Erfahrung gebracht werden. Falls notwendig, werden manche der von der im Test befindlichen Schaltung 11 erhaltenen Daten unter Einsatz der Blockelemente angezeigt, wie in Fig. 8 dargestellt ist, jedoch kann die Anzahl der durch jedes Blockelement repräsentierten Zeitfolgenummern auch kleiner gewählt werden.
Die Art und Weise der Zuordnung der Zeitfolgenummern zu jedem Blockelement ist nicht speziell auf die zuvor beschriebene Art und Weise beschränkt. Beispielsweise können bei einer Anzeige der Vergleichsergebnisse für acht Zeitfolgenummern durch ein Blockelement 51, wie in Fig. 7 gezeigt ist, aufeinanderfolgende Zeitfolgenummern, beispielsweise "0000", "0001", "0002", . . . und "0007", auch jedem Blockelement 51 zugeordnet werden. Auch wenn gemäß der vorstehenden Beschreibung das das Fehlen einer Nichtübereinstimmung anzeigende kleinere Blockelement 51g und das das Vorliegen einer Nichtübereinstimmung anzeigende größere Blockelement 51n in der Form der Anzeige unterschieden werden, ist es weiterhin ebenfalls möglich, das Blockelement 51n durch blinkende Wiedergabe oder durch eine gegenüber derjenigen des anderen Blockelements 51g unterschiedliche Farbe kenntlich zu machen. Hierbei kann durch Bestimmung der Eigenschaften eines durch eine Steuereinrichtung einer im Handel erhältlichen Kathodenstrahlröhrenanzeige bereitgestellten Zeichens in einfacher Weise ein invertiertes Bild oder eine blinkende Wiedergabe erhalten werden. Darüber hinaus sind die Daten, die in den Speicher 15 für einen Vergleich mit den erwarteten Werten eingelesen werden, nicht speziell auf die Ausgangsdaten der im Test befindlichen Schaltung 11 beschränkt, die bei Anlegung des von dem Mustergenerator 28 erzeugten Testmustersignals an die Schaltung erhalten werden, sondern können auch die Ausgabedaten der im Test befindlichen Schaltung 11 bei deren Inbetriebsetzung in einem bestimmten Zustand sein.
In manchen Fällen erzeugt die im Test befindliche Schaltung 11 eine hohe Datenrate, d. h. ein Ausgangssignal mit hoher Geschwindigkeit bzw. Frequenz, und eine niedrige Datenrate, d. h. ein Ausgangssignal mit niedriger Geschwindigkeit bzw. Frequenz. In einem solchen Fall werden Signale mit beispielsweise 16 Kanälen und Signale mit 48 Kanälen jeweils von der im Test befindlichen Schaltung 11 über Anschlüsse bzw. Schnittstellen 12h und 12l mit hoher Rate bzw. niedriger Rate erhalten, wie in Fig. 11 gezeigt ist, in der gleiche, denjenigen in Fig. 3 entsprechende Teile mit denselben Bezugszeichen versehen sind.
Die Anschlußschnittstelle (probe) 12h mit hoher Rate bzw. Datenrate greift aus der im Test befindlichen Schaltung 11 ein logisches Signal hoher Rate heraus und legt dieses eingangsseitig an eine mit hoher Rate arbeitende Signalerfassungsschaltung 14h an. Die mit hoher Rate arbeitende Signalerfassungsschaltung 14h beurteilt mittels Vergleichs, ob die eingegebenen logischen Signale bei vorbestimmten logischen Pegeln H und L liegen, und empfängt gleichzeitig von einer Taktquelle 54 einen Hochgeschwindigkeitstakt mit einer der Geschwindigkeit bzw. Frequenz der hohe Rate besitzenden logischen Signale entsprechenden Frequenz, normiert die hohe Rate besitzenden logischen Signale und legt die normierten Ausgangssignale an einen mit hoher Rate bzw. Geschwindigkeit arbeitenden Speicher 15h an und schreibt die hohe Rate besitzenden logischen Signale in diesen ein.
Die mit niedriger Rate arbeitende Anschlußschnittstelle (probe) 12l greift aus der im Test befindlichen Schaltung 11 niedrige Rate besitzende logische Signale heraus und legt diese an eine mit niedriger Rate arbeitende Signalerfassungsschaltung 14l an. Die mit niedriger Rate arbeitende Signalerfassungsschaltung 141 entscheidet durch Vergleich, ob die eingegebenen logischen Signale bei vorbestimmten logischen Pegeln H und L liegen, und empfängt gleichzeitig von der Taktquelle 54 ein niedrige Geschwindigkeit bzw. Rate oder Frequenz besitzendes Taktsignal mit einer Frequenz, die der Geschwindigkeit bzw. Rate der niedrige Rate besitzenden logischen Signale entspricht, normiert die niedrige Rate besitzenden logischen Signale und legt die normierten Ausgangssignale an einen mit niedriger Rate bzw. Frequenz arbeitenden Speicher 15l unter Einschreibung der niedrige Rate besitzenden logischen Signale in diesen an.
Der Triggerwort-Detektor 17 erfaßt ein vorbestimmtes Triggerwort in den Eingangssignalen und bewirkt mit einer voreingestellten Verzögerungszeit nach der Erfassung des Triggerworts eine Steuerung zur Beendigung der Einschreibung in die Speicher 15h und 15l. Die Speichersteuerschaltung 16 erzeugt Adressen für die Speicher 15h und 15l synchron mit den hohe Geschwindigkeit und niedrige Geschwindigkeit besitzenden Takten, die an die Signalerfassungsschaltung 14h bzw. 14l angelegt werden. Ein vom Triggerwort-Detektor 17 abgegebenes Schreibende-Steuersignal beendet die Erneuerung jeder Adresse der Speichersteuerschaltung 16.
In Übereinstimmung mit der vorliegenden Erfindung werden die hohe und niedrige Rate besitzenden, in die mit hoher bzw. niedriger Rate arbeitenden Speicher 15h und 15l eingelesenen logischen Signale in separaten Gruppen auf der Anzeigeeinheit 23 angezeigt. Diese Gruppierung wird durch die Steuereinheit 18 durchgeführt. Dies bedeutet, daß bei Eingabe der Nummer jedes für eine Anzeige gewünschten Kanals mittels der Eingabeeinrichtung 24 logische Signale der Kanalnummer aus den mit hoher bzw. niedriger Rate arbeitenden Speichern 15h und 15l ausgelesen und zum Videospeicher 31 übertragen werden. Zu diesem Zeitpunkt werden die aus dem mit hoher Rate arbeitenden Speicher 15h ausgelesenen logischen Signaldaten in den Videospeicher 31 unter einer einer oberen Zeichenzeile auf dem Anzeigebildschirm 34 der Anzeige 33 entsprechenden, hohe Ordnungszahl besitzenden Adresse eingeschrieben, während die aus dem mit niedriger Rate arbeitenden Speicher 151 ausgelesenen logischen Signaldaten in den Videospeicher 31 unter einer einer niedrigeren bzw. unteren Zeichenzeile auf dem Anzeigebildschirm 34 der Anzeige 33 entsprechenden Adresse niedriger Ordnungszahl bzw. geringer Größe eingeschrieben werden. Wenn alle darzustellenden logischen Signale zufälligerweise aus dem mit niedriger Rate arbeitenden Speicher 15l ausgelesene logische Signale sind, werden die niedrige Rate besitzenden, darzustellenden logischen Signale in den Videospeicher 31 unter Adressen niedrigerer Ordnungszahl bzw. mit geringerer Größe eingeschrieben, wobei mit den Adressen höherer Ordnungszahl begonnen wird.
Bei dem dargestellten Beispiel werden die aus dem mit hoher Rate arbeitenden Speicher 15h ausgelesenen logischen Signale und die aus dem mit niedriger Rate arbeitenden Speicher 15l ausgelesenen logischen Signale separat auf dem Anzeigebildschirm 34 angezeigt, wozu eine Skalenmarkierung LM eingesetzt wird.
Wenn lediglich eine aus den Gruppen der aus dem mit hoher Rate arbeitenden Speicher 15h ausgelesenen logischen Signale (im folgenden als Gruppe A bezeichnet) und den aus dem mit niedriger Rate arbeitenden Speicher 15l ausgelesenen logischen Signale (im folgenden als Gruppe B bezeichnet) dargestellt wird, wird die Skalenmarkierung LM zur Trennung der Gruppen in der untersten Position in derselben Weise wie früher angezeigt wie dies in Fig. 2 gezeigt ist.
Fig. 12 zeigt ein Beispiel, bei dem die beiden Gruppen zusammen auf demselben Anzeigebildschirm 34 dargestellt werden. Bei diesem Beispiel wird die Gruppe A für sechs Kanäle und die Gruppe B für zwei Kanäle angezeigt. Die Skalenmarkierung LM wird zwischen den Gruppen A und B angezeigt.
Die Position, an der die Skalenmarkierung LM anzuzeigen ist, wird durch die Steuereinheit 18 festgelegt. Fig. 13 zeigt ein Ablaufdiagramm eines Programms zur Durchführung dieser Festlegung. In einem Schritt S&sub1; wird überprüft, ob Eingangskanäle auf demselben Takt basieren oder nicht. Falls ja, wird die Skalenmarkierung LM in einem Schritt S&sub2; an der Zeile, die dem auf dem Anzeigebildschirm anzuzeigenden Signalverlauf benachbart ist, dargestellt, d. h. an der untersten Position auf dem Anzeigebildschirm.
Wenn die Eingangskanäle nicht auf demselben Takt basieren, wird in einem Schritt S&sub3; eine Überprüfung durchgeführt, um zu bestimmen, ob alle anzuzeigenden Kanäle zu der Gruppe A gehören oder nicht. Falls ja, wird die Skalenmarkierung LM im Schritt in der untersten Position auf dem Anzeigebildschirm dargestellt.
Wenn alle anzuzeigenden Kanäle nicht zu der Gruppe A gehören, wird in einem Schritt S&sub4; überprüft, ob sie ausschließlich zu der Gruppe B gehören. Falls ja, wird die Skalenmarkierung LM in dem Schritt S&sub2; in der untersten Position auf dem Anzeigebildschirm dargestellt.
Wenn alle anzuzeigenden Kanäle nicht zu der Gruppe B gehören, wird in einem Schritt S&sub5; die Anzahl von darzustellenden Kanälen der Gruppe A erfaßt und in einem Schritt S&sub6; die Skalenmarkierung LM an der der erfaßten Anzahl von Kanälen benachbarten Zeile angezeigt wodurch die Verarbeitung beendet wird. Diese Reihe von Vorgängen wird durch die Steuereinheit 18 durchgeführt.
Wie vorstehend beschrieben, wird in Übereinstimmung mit der vorliegenden Erfindung eine Vielzahl von auf der Anzeigeeinheit 23 darzustellenden logischen Signalverläufen in unterschiedliche Gruppe in Abhängigkeit von ihrer Geschwindigkeit unterteilt, und es wird beispielsweise die Skalenmarkierung LM zwischen den Gruppen angezeigt. Demgemäß läßt sich sofort in Abhängigkeit davon, ob die angezeigten Signalverläufe oberhalb oder unterhalb der Skalenmarkierung LM angezeigt werden, erkennen, ob sie Signale mit hoher Rate oder mit niedriger Rate sind. Diese separate Anzeige kann nicht nur unter Einsatz der Skalenmarkierung, sondern auch durch manche andere Mittel erreicht werden. Weiterhin können die anzuzeigenden logischen Signalverläufe auch in drei oder mehr Gruppen unterteilt werden.

Übersetzung der Textbestandteile der Zeichnungen:

Fig. 1:

engl. Text dt. Text
PRIOR ART Stand der Technik
TIMING # Zeitfolgenummer

Fig. 2:

engl. Text dt. Text
PRIOR ART Stand der Technik
LABEL Markierung

Fig. 3:

Block/Teil Text
11 getestete Schaltung
14 Signalformerschaltung
15 Speicher
16 Schreibsteuerschaltung
17 Wort-Detektor
18 Steuereinheit
19 Zentraleinheit
24 Einrichtung
25 Kommunikationsschnittstelle
26 Speicher
28 Mustergenerator
29 Ausgabeanschlußeinrichtung
31 Video-Speicher
32 Steuereinrichtung
33 Katodenstrahlröhre

Fig. 4:

Block/Teil Text
31 Video-Speicher [ADD = Adresse, DATA = Daten]
33 Kathodenstrahlröhre
41 Multiplexer
42 Sammelleitungstreiber
43 Oszillator
44 Punktzähler
45 Anzeigesteuereinrichtung
46 Parallel/Serien-Wandler
47 Videosteuereinrichtung
48 Zeichengenerator [ADD = Adresse]
49 Graphikmustergenerator [ADD = Adresse]

Fig. 6:

engl. Text dt. Text
RUN MODE: SINGLE Durchlaufart: Einzeln
MEMORY SIZE Speichergröße:
TOTAL ERROR Gesamtfehler
ERROR IN CURSOR Fehler bei Cursor

Fig. 8:

engl. Text dt. Text
RUN MODE: SINGLE Durchlaufart: Einzeln
MEMORY SIZE Speichergröße:
TOTAL ERROR Gesamtfehler
CURSOR SEQ. Cursor SEQ.

Fig. 10:

Block/Teil/engl. Text Text
linke Spalte:
START Start
S&sub1; Stelle k, s, Ns ein
S&sub2; Speichere Erwartungswerte im RAM 22
S&sub4; Übertrage Daten vom Speicher 15 zum Ram 22
S&sub5; Zeige Rahmen mit vier Zeitfolgenummern an
S&sub6; Vergleiche Erwartungswerte mit Daten von Zeitfolgenummern in einem Blockelement
S&sub7; Zeige das Blockelement an
S&sub8; Ist der Vergleich für alle Daten ausgeführt ?
S&sub9; Zähle die Anzahl von Nichtübereinstimmungen und zeige sie an
YES Ja
NO Nein
S&sub1;&sub0; Zeige Zeitfolgenummern an, die in dem vom Cursor markierten Blockelement Nichtübereinstimmungen aufweisen
END Ende
rechte Spalte:
MEASURE Messe
S&sub3; Speichere Ausgangsdaten von der getesteten Einrichtung (DUT) 11 im Speicher 15

Fig. 11:

Block/Teil Text
11 getestete Schaltung
12h Datenanschlußeinrichtung hoher Rate
12l Datenanschlußeinrichtung niedriger Rate
14h Datenerfassung hoher Rate
14l Datenerfassung niedriger Rate
15h Speicher für Daten hoher Rate
15l Speicher für Daten niedriger Rate
16 Speichersteuerschaltung
17 Wort-Detektor
18 Steuereinheit
19 Zentraleinheit
22a Erwartungswert-RAM
24 Eingabe-Einrichtung
25 Kommunikationsschnittstelle
28 Mustergenerator
29 Ausgabeanschlußeinrichtung
31 Video-Speicher
32 Steuereinrichtung
33 Katodenstrahlröhre
54 Taktquelle

Fig. 12:

engl. Text dt. Text
GROUP A Gruppe A
GROUP B Gruppe B

Fig. 13:

Block/Teil/engl. Text Text
linke Spalte:
START Start
S&sub1; Wird für die Datengewinnung von allen Kanälen derselbe Takt verwendet?
S&sub3; Gehören alle anzuzeigen den Kanäle zur Gruppe A?
S&sub4; Gehören alle anzuzeigenden Kanäle zur Gruppe B?
S&sub5; Zähle Anzahl von Kanälen der anzuzeigenden Gruppe A
S&sub6; Zeige die Skalenmarkierung LM in der Zeile unter der Gruppe A an
END Ende
YES Ja
NO Nein
rechte Spalte:
S&sub2; Zeige die Zahlenmarkierung in der untersten Zeile an
END Ende

Claims

1. Logikanalysator mit:

einer Datenspeichereinrichtung (15) zum aufeinanderfolgenden Speichern einer Mehrzahl von Datenmustern, die jeweils durch eine Mehrzahl von parallelen, gleichzeitig über eine Mehrzahl von Kanalausgängen einer im Test befindlichen logischen Schaltung erhaltenen Bits gebildet sind und von denen jedes Datenmuster durch eine Eingabezeitfolgenummer identifiziert ist,

einer Erwartungswert-Speichereinrichtung (22a) zum Speichern einer Vielzahl von jeweils den Datenmustern entsprechenden Mustern erwarteter Werte;

einer Vergleichseinrichtung (18, 19) zum Erfassen jeglicher fehlender Übereinstimmung zwischen jedem Datenmuster und einem entsprechenden, aus der Erwartungswert- Speichereinrichtung ausgelesenen Muster erwarteter Werte unter Durchführung eines Vergleichs;

einer Anzeigeeinrichtung (33, 45, 47) eines Abtastungstyps, die zum Darstellen von Vergleichsergebnissen dient;

einer Codeerzeugungseinrichtung (18) zum Erzeugen von Zeichencodes von Blockelementen, die jeweils anzeigen, ob in einem jeweiligen Block aus einer vorbestimmten Anzahl von Datenmustern eine fehlende Übereinstimmung vorliegt oder nicht, und von Zeichencodes für reichen zur Anzeige einer Information einschließlich Eingabezeitfolgenummern von Mustern;

einer Videospeichereinrichtung (31) zum Speichern von die jeweiligen Blockelemente und Zeichen repräsentierenden Zeichencodes unter Adressen, die jeweiligen Positionen der Anzeige auf einem Anzeigebildschirm der Anzeigeeinrichtung entsprechen, und zum Auslesen der Zeichencodes synchron mit der Abtastung der Anzeigeeinrichtung aus der Videospeichereinrichtung;

einer Punktmuster-Speichereinrichtung (48, 49), in der Punktmuster der Blockelemente und Zeichen gespeichert sind und die zum Empfangen der aus der Videospeichereinrichtung ausgelesenen Zeichencodes und zum Auslesen der Punktmuster der Blockelemente und der reichen aus der Punktmuster-Speichereinrichtung unter Heranziehung der Zeichencodes als Adressen dient; und

einer Steuereinheitseinrichtung (18, 41, 42, 45) zum Einschreiben der Zeichencodes der Blockelemente und Zeichen in die Videospeichereinrichtung unter den den Positionen auf der Anzeigeeinrichtung entsprechenden Adressen, derart, daß die Blockelemente in Matrixform und die Informationszeichen, die die Eingabezeitfolgenummern der nicht übereinstimmenden Datenmuster entsprechend zumindest einem eine Nichtübereinstimmung anzeigenden Blockelement anzeigen, um die Matrix herum auf dem Anzeigebildschirm dargestellt werden.

2. Logikanalysator nach Anspruch 1, bei dem der Analysator eine Eingabeeinrichtung (24) zum Bestimmen einer Eingabezeitfolgenummer entsprechend einem der Datenmuster aufweist, und bei dem die Steuereinheitseinrichtung (18, 41, 42, 45) eine Einrichtung (18) zum Umschalten der Anzeige von der Matrixform der Blockelemente auf eine Liste von logischen Werten einer vorbestimmten Anzahl der jeweiligen Datenmuster zusammen mit entsprechenden Eingabezeitfolgenummern in deren Reihenfolge, wobei eine Anzeige einer fehlenden Übereinstimmung auf jedem logischen Wert in jedem Datenmuster, der die fehlende Übereinstimmung mit dem entsprechenden erwarteten Wert hervorgerufen hat, angeordnet ist, und eine Einrichtung (41, 42) zum Speisen der Videospeichereinrichtung mit Zeichencodes von Datenwerten der vorbestimmten Anzahl von in der Liste anzuzeigenden Datenmustern entsprechend aufeinanderfolgenden Eingabezeitfolgenummern einschließlich der bestimmten Eingabezeitfolgenummer enthält.

3. Logikanalysator nach Anspruch 1 oder 2, wobei der Analysator eine Eingabeeinrichtung (24) zum Bestimmen eines der angezeigten Blockelemente aufweist und die Steuereinheitseinrichtung eine Einrichtung (41, 42) zum Speisen der Videospeichereinrichtung mit Zeichencodes von Eingabezeitfolgenummern entsprechend den nicht übereinstimmenden, zu dem bestimmten Blockelement gehörenden Datenmustern für deren Anzeige auf dem Anzeigebildschirm enthält.

4. Logikanalysator nach einem der Ansprüche 1 bis 3, wobei der Analysator eine Einrichtung (24) zum Bestimmen einer Eingabezeitfolgenummer entsprechend einem der Datenmuster, eine Einrichtung (18) zum Voreinstellen der vorbestimmten Anzahl der durch jedes Blockelement zu repräsentierenden Datenmuster und eine Einrichtung zum Voreinstellen der Anzahl der in Matrixform auf dem Anzeigebildschirm anzuzeigenden Blockelemente aufweist, und wobei die Steuereinheitseinrichtung eine Einrichtung zum Auswählen aufeinanderfolgender Datenmuster mit einer durch die voreingestellte Anzahl der Datenmuster und die voreingestellte Anzahl der Blockelemente bestimmten Anzahl enthält, wobei mit dem Datenmuster der bestimmten Eingabezeitfolgenummer begonnen wird und die Zeichencodes der die ausgewählten Datenmuster repräsentierenden Blockelemente an die Videospeichereinrichtung angelegt werden.

5. Logikanalysator nach einem der Ansprüche 1 bis 4, bei dem die Steuereinheitseinrichtung (18) eine Einrichtung zum Speisen der Videospeichereinrichtung (31) mit Zeichencodes der Eingabezeitfolgenummern, die den Blockelementen an den vier Ecken der Matrix auf dem Anzeigebildschirm entsprechen, aufweist, so daß die vier Eingabezeitfolgenummern in der Nähe der entsprechenden vier Blockelemente an den vier Ecken angezeigt werden.

6. Logikanalysator nach einem der Ansprüche 1 bis 5, mit mit hoher und niedriger Rate arbeitenden Datenerfassungseinrichtungen (14h, 14l) zum gleichzeitigen Aufnehmen von hohe Rate besitzenden, aus parallelen Bits bestehenden Daten und niedrige Rate besitzenden, aus parallelen Bits bestehenden Daten von den Kanalausgängen der im Test befindlichen Schaltung, wobei die Datenspeichereinrichtung mit hoher und niedriger Rate arbeitende Datenspeichereinrichtungen (15h, 15l) zum aufeinanderfolgenden Speichern der hohe und niedrige Rate besitzenden, von der mit hoher und der mit niedriger Rate arbeitenden Datenerfassungseinrichtung abgegebenen Daten synchron mit Takten hoher bzw. niedriger Rate in den Datenspeichereinrichtungen aufweist, wobei die Punktmuster-Speichereinrichtung eine graphische Speichereinrichtung (49) enthält, in der graphische Muster zum Auslesen der graphischen Muster aus dieser unter Heranziehung der Zeichencodes von der Videospeichereinrichtung (31) als Adressen gespeichert sind, und wobei die Steuereinheitseinrichtung (18) eine Einrichtung zum Speisen der Videospeichereinrichtung mit Zeichencodes von graphischen Mustern umfaßt die jeweilige Abschnitte von Signalverläufen der hohe und niedrige Rate besitzenden Daten von ausgewählten Kanalausgängen und eine Trennmarke repräsentieren, so daß die den hohe und niedrige Rate besitzenden Daten entsprechenden Signalverläufe in getrennten Gruppen auf dem Anzeigebildschirm dargestellt werden und die Trennmarke zwischen den beiden Gruppen angezeigt wird.

7. Logikanalysator nach Anspruch 6, bei dem die Steuereinheitseinrichtung (18) eine Einrichtung zum Speisen der Videospeichereinrichtung (31) mit Zeichencodes von Kanalnummern entsprechend den ausgewählten Kanalausgängen der im Test befindlichen logischen Schaltung für deren Anzeige auf dem Anzeigebildschirm enthält und bei dem die Steuereinheitseinrichtung die Anzeige der Trennmarke in der untersten Position unterhalb aller Anzeige-Signalverläufe dann steuert, wenn alle ausgewählten Kanalausgänge dieselbe Datenrate besitzen.