DE19746695A1 - Flashspeicher-Prüfsystem - Google Patents
Flashspeicher-PrüfsystemInfo
- Publication number
- DE19746695A1 DE19746695A1 DE19746695A DE19746695A DE19746695A1 DE 19746695 A1 DE19746695 A1 DE 19746695A1 DE 19746695 A DE19746695 A DE 19746695A DE 19746695 A DE19746695 A DE 19746695A DE 19746695 A1 DE19746695 A1 DE 19746695A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- flash memory
- address
- write
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft ein Flashspeicher-Prüfsystem, das
Flashspeicher prüft und bewertet, und insbesondere ein Flash
speicher-Prüfsystem, das die Schreib- und Löschleistung eines
Flashspeichers prüft, die Häufigkeiten bzw. Anzahlen erfor
derlicher Schreib- oder Löschoperationen zählt, bis die Daten
für jede Adresse des Flashspeichers erfolgreich eingeschrie
ben oder gelöscht sind, und die erfaßten Daten verarbeitet
und analysiert sowie die Verteilung der Anzahlen im Hinblick
auf die physikalischen Stellen im Flashspeicher anzeigt.
Bei einem Flashspeicher oder "Blitzspeicher" handelt es
sich um einen nichtflüchtigen IC-Speicher, der zu einer Kate
gorie von programmierbaren Lesespeichern (PROM) gehört, deren
Daten in ihnen neu einschreibbar bzw. überschreibbar sind.
Ein Flashspeicher ist dadurch charakterisiert, daß alle Da
tenbits oder ein Block von Datenbits im Flashspeicher gleich
zeitig gelöscht oder eingeschrieben werden können (kann). Bei
einem Flashspeicher handelt es sich um einen Speicher mit
großer Kapazität, dessen Daten mehrmals überschrieben werden
können. Ein Flashspeicher hat solche Funktionsmodi wie einen
Datenlesemodus, einen Datenschreibmodus (Programmodus), einen
Schreibdaten-Überprüfungsmodus (Programmüberprüfungsmodus),
einen Löschmodus sowie andere Funktionsmodi.
Das Steuern der Funktion in diesen Modi erfolgt durch
Einschreiben eines jedem der Modi entsprechenden spezifischen
Befehls in eine Steuerung im Flashspeicher von der externen
Quelle durch einen Takt eines Schreibfreigabesignals (WE).
Der Flashspeicher hat keinen exklusiven Anschluß zum Ein
schreiben dieser Befehle und nutzt daher gemeinsam einen Da
tenanschluß des Speichers zum Einschreiben der Befehle. Das
Umschalten zwischen den Daten und dem Befehl erfolgt z. B.
durch Ändern einer Spannung einer spezifischen Spannungsver
sorgung. In dieser Patentschrift wird die Erfindung haupt
sächlich näher im Hinblick auf die Schreibfunktion erläutert,
sie kann jedoch ähnlich auch auf die Löschfunktion des Flash
speichers Anwendung finden.
Beim Einschreiben von Daten in jede Adresse gelingt auf
grund des eindeutig bestimmten physikalischen Aufbaus einem
Flashspeicher das Datenschreiben nicht unbedingt in einer
Schreiboperation. Anstelle dessen müssen mehrere Schreibope
rationen mehrmals wiederholt werden, bis die Daten erfolg
reich in der bezeichneten Adresse gespeichert sind. Die zum
erfolgreichen Datenschreiben erforderliche Anzahl von Wieder
holungen (hierin als "Schreibanzahl" bezeichnet) unterschei
det sich von Adresse zu Adresse, auch wenn die zu prüfenden
Flashspeicher (Speicher unter Test, im folgenden "MUT" ge
nannt) artgleich sind.
Beim Prüfen der Flashspeicher sollte zum Erreichen einer
längeren Lebensdauer die Datenschreiboperation nicht für die
Adressen wiederholt werden, die bereits erfolgreich mit Daten
beschrieben wurden. Bei der Datenschreibprüfung wird der MUT
als "qualitativ gut" beurteilt, wenn das Datenschreiben er
folgreich in den Speicherzellen aller Adressen innerhalb ei
ner vorbestimmten Anzahl abgeschlossen wurde, z. B. innerhalb
von 25 Schreiboperationen.
Fig. 4 ist eine schematische Darstellung eines Flash
speicher-Systems in der herkömmlichen Technologie. Im allge
meinen führt ein Speicherprüfsystem Prüfdaten (Schreibdaten),
Steuerdaten und Adreßdaten zu einem zu prüfenden Flashspei
cher, um die Prüfdaten in die festgelegte Adresse des Flash
speichers einzuschreiben. Anschließend werden die im Flash
speicher gespeicherten Daten ausgelesen und mit Erwartungsda
ten verglichen, die gewöhnlich die gleichen wie die Schreib
daten sind, und die Vergleichsergebnisse werden in einem Aus
fallanalysespeicher im Hinblick auf jede Adresse des Flash
speichers zur Ausfallanalyse gespeichert. .
In Fig. 4 weist das Flashspeicher-Prüfsystem eine tech
nische Arbeitsstation (EWS) 10 und einen Prüfprozessor 11
auf, die mit einer Prüfer-Hardware über einen Prüferbus ver
bunden sind. Die Prüfer-Hardware weist einen Taktgenerator
12, einen Mustergenerator 13, einen Wellenformatierer 14, ei
nen Treiber 15, einen Analogvergleicher 16, einen Logikver
gleicher 17 und einen Ausfallanalysespeicher 18 auf. Ein zu
prüfender Flashspeicher (MUT) 5 ist mit dem Treiber 15 und
dem Analogvergleicher 16 verbunden.
Die Arbeitsstation EWS 10 funktioniert als Benutzer
schnittstellensteuerung, während der Prüfprozessor 11 den Ge
samtbetrieb des Prüfsystems steuert. Auf der Grundlage eines
Startbefehls von der EWS 10 beginnt der Prüfprozessor 11 den
prüfbetrieb. Das Senden und Empfangen von Steuersignalen oder
Datensignalen erfolgt zwischen jeder Einheit über den Prüfer
bus. Der Taktgenerator 12 erzeugt Taktsignale, die insgesamt
die Takte des Prüfsystems bestimmen, und sendet die Taktsi
gnale zum Mustergenerator 13.
Der Mustergenerator 13 erzeugt ein Steuersignal CS,
z. B. ein Signal WE (Schreibfreigabe), ein Prüfmuster-Daten
signal TPD und ein Adreßsignal ADRS, die zum MUT 5 zu führen
sind, sowie ein Erwartungswertmuster, das zum Logikverglei
cher 17 zu führen ist. Das Adreßsignal ADRS wird auch zum
Ausfallanalysespeicher 18 geführt. Der Wellenformatierer 14
wandelt die Wellenformen der Logiksignale vom Mustergenerator
13 in geeignete Wellenformen um, z. B. eine RZ-(Rückkehr-zu-
Null-), NRZ-(Nicht-Rückkehr-zu-Null-) oder EOR-(Exklusiv-
ODER-)Wellenform. Anschließend übergibt der Wellenformatierer
14 die wellenformatierten Logiksignale zum MUT 5 über den
Treiber 15.
Auf diese Weise werden in der Schreiboperation die Prüf
daten TPD in die durch die Adreßdaten ADRS festgelegte Adres
se des MUT 5 eingeschrieben, wenn die Steuerdaten CS Schreib
zyklen anzeigen. In der Leseoperation werden die resultieren
den Daten in der Adresse des MUT 5 durch Auslesen der Daten
darin überprüft. In der Leseoperation zeigen die Steuerdaten
CS Lesezyklen an, und die Adreßdaten ADRS legen die Adresse
des MUT 5 fest, deren Daten zu überprüfen sind.
Die resultierenden Daten vom MUT 5 werden durch den Ana
logvergleicher 16 mit Referenzspannungen verglichen, um die
Logikpegel der ausgelesenen Daten zu bestimmen. Die Ausgabe
des Analogvergleichers 16 wird zum Logikvergleicher 17 ge
führt, in dem sie mit den Erwartungsdaten vom Mustergenerator
13 verglichen wird. Der Logikvergleicher 17 bestimmt, ob die
gespeicherten Daten im MUT 5 logisch mit den Erwartungsdaten
übereinstimmen, und die Vergleichsergebnisse werden zum Aus
fallanalysespeicher 18 gesendet.
Der Ausfallanalysespeicher 18 führt ein Schreibfreigabe-
Sperrsignal /WE zum Wellenformatierer 14 für die Adresse des
MUT 5, deren gespeicherte Daten mit den Erwartungsdaten über
einstimmen, wodurch das System daran gehindert wird, die
Schreiboperation für die gleiche Adresse künftig zu wiederho
len. Die Schreiboperation wird für die restlichen Adressen
wiederholt, deren Daten nicht mit den Erwartungsdaten über
einstimmen, bis die gespeicherten Daten mit den Erwartungsda
ten übereinstimmen oder bis die vorbestimmte maximale Anzahl
von Schreiboperationen durchgeführt wurde.
Erreichen während dieses wiederholten Schreib- und Lese
verfahrens alle Adressen ANNAHME-(Übereinstimmungs-)Ergeb
nisse, endet das Verfahren durch Senden eines MF-(Überein
stimmungsflag-)Signals vom Ausfallanalysespeicher 18 zum Mu
stergenerator 13. Wird alternativ die Schreibprüfung bis zur
vorbestimmten maximalen Anzahl wiederholt, endet das Verfah
ren und geht zur nächsten Prüfung über. Der Ausfallanalyse
speicher 18 speichert die Ergebnisse der Datenschreibprüfung
zur Verwendung in der Ausfallanalysestufe des MUT 5.
Nach Abschluß der vorbestimmten Anzahl von Schreibprü
fungen für alle Adressen des MUT 5 erfaßt die EWS 10 den In
halt des Ausfallanalysespeichers 18 über den Prüferbus und
den Prüfprozessor 11. Auf der Grundlage der Informationen vom
Ausfallanalysespeicher 18, die ausgelesen werden, werden die
Ausfallinformationen auf einer Anzeige der Arbeitsstation EWS
10 angezeigt. Wenngleich dies nicht dargestellt ist, werden
die Ausfallinformationen z. B. auf einer Punktrasteranzeige
für jede Adresse oder jedes Bit gezeigt. Als Beispiel zeigt
eine Ausfallabbildung eine Leerstelle für jede zufriedenstel
lende Adresse sowie ein Zeichen F für jede fehlerhafte Adres
se des MUT 5.
Fig. 5 ist ein Taktdiagramm zur Erläuterung des Verfah
rens der Schreibprüfung für den Flashspeicher durch das Spei
cherprüfsystem von Fig. 4. Fig. 6 ist ein Ablaufplan des Ver
fahrens der Schreibprüfung. Anhand von Fig. 5 und 6 wird in
Kombination mit Fig. 4 nachfolgend das Betriebsverfahren der
Schreibprüfung des Flashspeichers näher erläutert. In diesem
Beispiel wird der Fall erläutert, in dem der MUT 5 eine
Steuerung hat, um die Daten in der festgelegten Adresse des
MUT 5 mit den Prüfdaten (Erwartungsdaten) zu vergleichen und
ein Ausfallsignal zu erzeugen, wenn beide Daten nicht über
einstimmen.
Das Taktdiagramm von Fig. 5 zeigt drei Logiksignale zur
Übertragung vom Wellenformatierer 14 zum MUT 5. Die Adresse
des MUT 5 ist durch das Adreßsignal ADRS von Fig. 5A vom Wel
lenformatierer 14 definiert. Das Schreibfreigabesignal WE von
Fig. 5B wird zum MUT 5 über das Steuersignal CS geführt. Hat
das Schreibfreigabesignal WE Tiefpegel, wirkt die Schreibope
ration des MUT 5. Die Prüfdaten TPD von Fig. 5c werden zum
MUT 5 übertragen, um in ihn eingeschrieben zu werden.
Zunächst wird ein Befehlssignal für den Programmein
stellmodus durch die Prüfmusterdaten TPD gesendet, um den MUT
auf den Programmodus (Datenschreibmodus) einzustellen. An
schließend werden Prüfdaten zum MUT 5 übertragen, um die
Prüfdaten in die durch das Adreßsignal ADRS festgelegte
Adresse einzuschreiben. Danach wird der Programmüberprüfungs
modus eingestellt, um die Daten in der festgelegten Adresse
zu überprüfen, während die Prüfdaten im Verlauf des Überprü
fungsmodus beibehalten werden. Die Steuerung im Flashspeicher
5 liest die Daten in der festgelegten Adresse und vergleicht
die Daten mit den Prüfdaten, d. h. den Erwartungsdaten. Stim
men sie nicht überein, wird die Schreiboperation für die
Adresse als Ausfall betrachtet, und ein Programmausfallsignal
wird vom MUT 5 ausgegeben. Dieses Verfahren wird für alle
Adressen des MUT 5 wiederholt.
Fig. 6 ist ein Ablaufplan der zuvor erläuterten Schreib
prüfung. Wie erwähnt wurde, werden aufgrund des eindeutig be
stimmten physikalischen Aufbaus eines Flashspeichers in einem
Zyklus der Schreibprüfung nicht unbedingt alle Adressen ange
nommen. Daher wird das Prüfverfahren nach dem ersten Zyklus
der Schreibprüfung ähnlich mehrmals wiederholt. Ferner ist es
beim Prüfen eines Flashspeichers gewöhnlich erforderlich, die
Schreiboperation für die Adressen zu unterbrechen, die beim
Einschreiben der Daten bereits erfolgreich waren. Somit wird
durch Bezugnahme auf den Ausfallanalysespeicher 18, der die
Prüfergebnisse bis zu den letzten Prüfzyklen speichert, das
Schreibfreigabe-Sperrsignal /WE zum Wellenformatierer 14 für
die Adressen übertragen, die bereits die Schreibprüfung be
standen haben, so daß verhindert wird, daß das Schreibfreiga
besignal WE den MUT 5 erreicht.
In Fig. 6 wird nach Start der Schreibprüfung im Schritt
S1 NEUVERSUCH (RETRY) auf "1" gesetzt, und im Schritt S2 wird
die Adresse ADD auf "0" gesetzt. Danach wird im Schritt S3
bestimmt, ob PROGRAMM, d. h. das Datenschreiben für die erste
Adresse des MUT 5, abgeschlossen ist. Bei Nichtabschluß be
ginnt PROGRAMM (Datenschreiben) im Schritt S4, und im Schritt
S5 ÜBERPRÜFEN (VERIFY) werden die Daten in der bezeichneten
Adresse mit den Erwartungsdaten verglichen.
Bei bejahender Antwort im Schritt S3, d. h. bei Abschluß
des Datenschreibens, wird die Schreibfreigabe WE auf der
Grundlage des Schreibfreigabe-Sperrsignals /WE vom Ausfall
analysespeicher 18 maskiert, um zu verhindern, daß das System
die Daten in die gleiche Adresse einschreibt. Danach wird im
Schritt S7 bestimmt, ob die betreffende Adresse die maximale
Adresse ist. Ist dies nicht der Fall, wird im Schritt S8 die
Adressenanzahl um eins erhöht, und das Verfahren kehrt zum
Schritt S3 zurück, um das Verfahren in den Schritten S3 bis
S7 zu wiederholen.
Ist im Schritt S7 die betreffende Adresse die maximale
Adresse, wird im Schritt S9 bestimmt, ob alle Adressen des
MUT 5 beim Datenschreiben erfolgreich waren. Liegt kein Er
folg für alle Adressen vor, wird im Schritt S10 bestimmt, ob
die NEUVERSUCH-Anzahl die vorbestimmte maximale Anzahl er
reicht hat. Bei verneinender Antwort wird im Schritt S11 NEU-
VERSUCH um eins erhöht, und das gesamte zuvor beschriebene
Verfahren wird wiederholt. Ist die Antwort im Schritt S10 be
jahend oder waren alle Adressen im MUT beim Datenschreiben im
Schritt S7 erfolgreich, liest die Arbeitsstation EWS 10 im
Schritt S12 die Daten im Ausfallanalysespeicher 18 und be
stimmt im Schritt S13, ob alle Daten "ANNAHME" anzeigen. Bei
bejahender Antwort wird der MUT 5 als korrektes Bauelement
beurteilt, bei Verneinung handelt es sich um ein fehlerhaftes
Bauelement.
Gemäß der vorstehenden Beschreibung läßt sich die Prü
fung zur Annahme/Rückweisung eines Flashspeichers ausreichend
durch das herkömmliche Prüfsystem realisieren. Allerdings ha
ben Flashspeicher eine begrenzte Lebensdauer, da es sich bei
ihnen grundsätzlich um Lesespeicher handelt, die überschreib
bar sind. Die Häufigkeit, mit der Daten in ihnen überschrie
ben werden, ist begrenzt, und eine solche Häufigkeit unter
scheidet sich von Bauelement zu Bauelement. Kann also die An
zahl möglicher Überschreiboperationen in den Schreib-/Lösch
zyklen vorhergesagt werden, steigt der Wert eines Flashspei
chers. Ferner erhöht sich der Wert des Flashspeichers, wenn
die Anzahl möglicher Überschreiboperationen gesteigert werden
kann.
Im Stand der Technik ist bekanntlich einer der Faktoren,
die die Anzahl möglicher Datenüberschreibvorgänge in Flash
speichern bestimmen, die Gleichmäßigkeit im Herstellungsver
fahren der Flashspeicher. Zudem korreliert die Gleichmäßig
keit im Herstellungsverfahren der Flashspeicher mit der An
zahl der zum erfolgreichen Datenschreiben in Flashspeichern
erforderlichen Vorgänge. Die minimale Anzahl der möglichen
Schreib-/Löschzyklen läßt sich anhand dieser Gleichmäßigkeit
vorhersagen. Ferner wird auf der Grundlage der Gleichmäßig
keit in der Herstellung davon ausgegangen, daß sich die Le
bensdauer der Flashspeicher verlängern läßt.
Daher besteht eine Aufgabe der Erfindung darin, ein
Flashspeicher-Prüfsystem bereitzustellen, das die Anzahl von
Schreiboperationen zählen kann, die zum erfolgreichen Ein
schreiben der Daten in die festgelegte Adresse des Flashspei
chers erforderlich sind.
Eine weitere Aufgabe der Erfindung besteht darin, ein
Flashspeicher-Prüfsystem bereitzustellen, das die Anzahl von
Schreiboperationen zählen kann, die zum erfolgreichen Ein
schreiben der Daten in die festgelegte Adresse des Flashspei
chers erforderlich sind, und die Verteilung dieser Anzahlen
relativ zu einem physikalischen Bild des Flashspeichers an
zeigen kann.
Noch eine weitere Aufgabe der Erfindung besteht darin,
ein Flashspeicher-Prüfsystem bereitzustellen, das die Gleich
mäßigkeit des Herstellungsverfahrens der Flashspeicher bewer
ten und eine Einrichtung zur Verbesserung der Lebensdauer der
Flashspeicher bereitstellen kann.
Das Flashspeicher-Prüfsystem der Erfindung mißt die An
zahl von Schreiboperationen, die zum erfolgreichen Einschrei
ben der Daten in jede Adresse eines zu prüfenden Flashspei
chers in einer Wafer- bzw. Scheibenphase oder Chipphase er
forderlich sind, führt eine Datenverarbeitung durch, um die
Verteilungszustände der Anzahlen relativ zu den physikali
schen Stellen der Adresse anzuzeigen, und führt die Prüfer
gebnisse zum Herstellungsverfahren zurück, um die Produk
tionsqualität des Flashspeichers zu verbessern.
Das Flashspeicher-Prüfsystem führt die Prüfdaten zum zu
prüfenden Flashspeicher, um die Prüfdaten in die festgelegten
Adressen einzuschreiben, und vergleicht die Daten in der
festgelegten Adresse mit den Erwartungsdaten, um zu bestim
men, ob das Einschreiben von Daten in die Adresse abgeschlos
sen ist. War das Datenschreiben erfolglos, wird die Schreib
operation wiederholt, bis die Prüfdaten richtig in der Adres
se gespeichert sind oder die vorbestimmte maximale Anzahl der
Schreiboperationen erreicht ist. Die für die Daten erforder
liche Anzahl wird für jede Adresse aufgezeichnet und relativ
zum physikalischen Bild des zu prüfenden Flashspeichers ange
zeigt.
Das Flashspeicher-Prüfsystem weist auf: einen Verglei
cher zum Vergleichen der Daten in der festgelegten Adresse
des zu prüfenden Flashspeichers mit den Erwartungsdaten und
Erzeugen eines Ausfallsignals, wenn beide Daten nicht mitein
ander übereinstimmen, einen Ausfallzähler zum Zählen der An
zahl (Schreibanzahl) der erforderlichen Schreiboperationen
zum Einschreiben der Daten in die festgelegte Adresse des zu
prüfenden Flashspeichers oder ihrem Löschen daraus, einen
Ausfallanalysespeicher zum Speichern von Ausfallinformationen
vom Vergleicher sowie der Schreibanzahlen vom Ausfallzähler
entsprechend jeder Adresse des zu prüfenden Flashspeichers
und eine Arbeitsstation zum Verarbeiten der Ausfallinforma
tionen und der Schreibanzahlen im Ausfallanalysespeicher und
Anzeigen der Ergebnisse der Verarbeitung im Hinblick auf ein
physikalisches Bild des zu prüfenden Flashspeichers.
Verschiedene Programme und Dateien zur Verarbeitung der
Ausfallinformationen und der Schreibanzahl sind in der Ar
beitsstation vorbereitet. Die Arbeitsstation beinhaltet einen
Computer, der eine Ausfallanalyse für die Ausfallinformatio
nen und die Zählanzahl im Hinblick auf die Adressen des zu
prüfenden Flashspeichers durchführt. Die Ergebnisse der Aus
fallanalyse werden auf der Arbeitsstation mit einem klaren
Bild der physikalischen Stellen im zu prüfenden Flashspeicher
angezeigt, das von den zu diesen Stellen gehörenden Schreib
anzahlen begleitet wird.
Eines der Anzeigebilder ist eine Water- bzw. Scheibenab
bildung, in der die Schreibanzahlen in mehrere Gruppen klas
sifiziert und im Hinblick auf die physikalischen Stellen der
Scheibe angezeigt sind. Durch Einstellen mehrerer Unterschei
dungsmerkmale der Schreibanzahlen läßt sich die Verteilung
der Schreibanzahlen in Zeichen, Mustern oder Farben für jede
Adresse, jede Gruppe von Adressen oder jeden Chip auf der
Scheibe auf der X- und Y-Achse anzeigen. Dreidimensionale
Balkendiagramme können ebenfalls verwendet werden. In einem
weiteren Anzeigebild ist die Streuung der Schreibanzahlen in
Tabellenformat aufgelistet. Aufgeführt sind maximale, minima
le und Mittelwerte der Schreibanzahlen für jeden Chip. In ei
nem weiteren Beispiel für das Anzeigebild wird ein physikali
sches Bild eines Chips mit jeder Adresse der Speicherzellen
im Chip auf der x- und Y-Achse angezeigt, wobei die Schreib
anzahl für jede Adresse des Chips bereitgestellt wird und
auch die maximalen, minimalen und mittleren Anzahlen aufge
führt sind.
Erfindungsgemäß zählt das Flashspeicher-Prüfsystem die
Anzahl der Schreiboperationen, die zum erfolgreich Datenein
schreiben in jede Adresse des zu prüfenden Flashspeichers er
forderlich sind, verarbeitet die erfaßten Daten und zeigt die
Schreibanzahlen mit dem physikalischen Flashspeicher-Schei
ben- oder Chipbild in den X- und Y-Koordinaten auf leicht
verständliche Weise an. Diese Schreibanzahlverteilung korre
liert mit der Gleichmäßigkeit im Herstellungsverfahren der
Flashspeicher und mit der Lebensdauer der Schreib-/Löschzy
klen der Flashspeicher. Damit läßt sich die Lebensdauer an
hand der Prüfergebnisse des Speicherprüfsystems der Erfindung
voraussagen und eine solche Lebensdauer der Flashspeicher
verbessern.
Bevorzugte Ausführungsformen der Erfindung werden nach
stehend anhand der Zeichnungen näher beschrieben.
Fig. 1 ist eine schematische Darstellung eines Aufbaus
einer Ausführungsform des erfindungsgemäßen Flashspeicher-
Prüfsystems,
Fig. 2A bis 2C sind Beispiele für das Anzeigebild auf
dem Anzeigebildschirm der Arbeitsstation EWS unter Angabe der
Verteilung der Anzahl von Schreiboperationen, die für den zu
prüfenden Flashspeicher erfindungsgemäß erforderlich sind,
Fig. 3 ist ein Ablaufplan eines Beispiels für einen Be
trieb im Flashspeicher-Prüfsystem der Erfindung gemäß Fig. 1,
Fig. 4 ist eine schematische Darstellung eines Aufbaus
des Flashspeicher-Prüfsystems in der herkömmliche Technolo
gie,
Fig. 5 ist ein Taktdiagramm zur Erläuterung des Verfah
rens der Schreibprüfung des Flashspeichers im Flashspeicher-
Prüfsystem von Fig. 4,
Fig. 6 ist ein Ablaufplan eines Beispiels für einen Be
trieb im Flashspeicher-Prüfsystem in der herkömmlichen Tech
nologie von Fig. 4.
Fig. 1 zeigt ein Beispiel für den Aufbau im Flashspei
cher-Prüfsystem der Erfindung. In Fig. 1 weist das Flashspei
cher-Prüfsystem eine technische Arbeitsstation (EWS) 20 mit
einem Plattenspeicher DISK 21 mit großer Kapazität und einem
Prüfprozessor 11 auf, die beide mit Einer Prüfer-Hardware
über einen Prüferbus verbunden sind. Die Prüfer-Hardware
weist einen Taktgenerator 12, einen Mustergenerator 13, einen
Wellenformatierer 14, einen Treiber 15, einen Analogverglei
cher 16, einen Logikvergleicher 17, einen Ausfallanalysespei
cher 18 und einen Ausfallzähler 22 auf. Ein zu prüfender
Speicher (MUT) 5 ist mit dem Treiber 15 und dem Analogver
gleicher 16 verbunden.
Die Arbeitsstation EWS 20 funktioniert als Benutzerkon
sole, während der Prüfprozessor 11 insgesamt den Betrieb der
Gesamtvorrichtung des Prüfsystems steuert. Auf der Grundlage
eines Startbefehls von der EWS 20 beginnt der Prüfprozessor
11 den Prüfbetrieb. Das Senden und Empfangen von Steuersigna
ien oder Datensignalen erfolgt zwischen jeder Einheit über
den Prüferbus. Der Taktgenerator 12 erzeugt Taktsignale, die
die Gesamttakte des Prüfsystems bestimmten, und sendet die
Taktsignale zum Mustergenerator 13.
Der Mustergenerator 13 erzeugt ein Steuersignal CS,
z. B. ein Schreibfreigabesignal WE, ein Prüfdatensignal TPD
und ein Adreßsignal ADRS, die zum MUT 5 zu führen sind, sowie
Erwartungsdaten, die zum Logikvergleicher 17 zu führen sind.
Das Adreßsignal ADRS wird auch zum Ausfallanalysespeicher 18
geführt. Der Wellenformatierer 14 wandelt die Wellenformen
der Logiksignale vom Mustergenerator 13 in geeignete Wellen
formen um, z. B. eine RZ-(Rückkehr-zu-Null-), NRZ-(Nicht-
Rückkehr-zu-Null-) oder EOR-(Exklusiv-ODER-)Wellenform. An
schließend übergibt der Wellenformatierer 14 die wellenforma
tierten Logiksignale zum MUT 5 über den Treiber 15.
Auf diese Weise werden in der Schreiboperation die Prüf
daten TPD in die durch die Adreßdaten ADRS festgelegte Adres
se des MUT 5 eingeschrieben, wenn die Steuerdaten CS Schreib
zyklen anzeigen. In der Leseoperation werden die resultieren
den Daten in der Adresse des MUT 5 durch Auslesen der Daten
darin ausgewertet. Im Lesebetrieb zeigen die Steuerdaten CS
Lesezyklen an, und die Adreßdaten ADRS legen die Adresse des
MUT fest, dessen Daten zu überprüfen sind.
Die resultierenden Daten vom MUT 5 werden durch den Ana
logvergleicher 16 mit Referenzspannungen verglichen, um die
Logikpegel der ausgelesenen Daten zu bestimmen. Die Ausgabe
des Analogvergleichers 16 wird zum Logikvergleicher 17 ge
führt, in dem sie mit den Erwartungsdaten vom Mustergenerator
13 verglichen wird. Der Logikvergleicher 17 bestimmt, ob die
gespeicherten Daten im MUT 5 mit den Erwartungsdaten zusam
menfallen, und die Vergleichsergebnisse werden zum Ausfall
analysespeicher 18 gesendet. Im Beispiel von Fig. 1 sendet
der Logikvergleicher 18 außerdem ein Auftastsignal zum Aus
fallzähler 22, wenn die Daten vom MUT nicht mit den Erwar
tungsdaten übereinstimmen. Dadurch zählt der Ausfallzähler 22
die Anzahl (Schreibanzahl) der für die Adresse des MUT 5 er
forderlichen Schreiboperationen, bis die Speicherzelle in der
Adresse die Prüfdaten erfolgreich speichert.
Der Ausfallanalysespeicher 18 führt ein Schreibfreigabe-
Sperrsignal /WE zum Wellenformatierer 14 für die Adresse des
MUT 5, dessen gespeicherte Daten mit den Erwartungsdaten
übereinstimmen, wodurch das System daran gehindert wird, die
Schreibprüfung für die gleiche Adresse weiter zu wiederholen.
Die Schreiboperation wird für die übrigen Adressen wieder
holt, deren Daten nicht mit den Erwartungsdaten übereinstim
men, bis die Daten mit den Erwartungsdaten übereinstimmen
oder bis die vorbestimmte maximale Anzahl von Schreibopera
tionen durchgeführt wurde.
Erreichen während dieses wiederholten Schreib- und Lese
verfahrens alle Adressen ANNAHME-(Übereinstimmungs-)Ergebnisse
(PASS), endet das Verfahren durch Senden eines MF-(Über
einstimmungsflag-)Signals vom Ausfallanalysespeicher 18 zum
Mustergenerator 13. Wird alternativ die Schreibprüfung bis
zur vorbestimmten maximalen Anzahl wiederholt, endet das Ver
fahren und geht zur nächsten Prüfung über. Der Ausfallanaly
sespeicher 18 speichert die Ergebnisse der Datenschreibprü
fung zur Verwendung für die Ausfallanalyse des MUT 5. Außer
dem speichert der Ausfallanalysespeicher 18 die Anzahl der
erforderlichen Schreiboperationen vom Ausfallzähler 22 für
jede Adresse des MUT 5.
Wie zuvor erwähnt wurde, zählt der Ausfallzähler 22 die
Anzahl (Schreibanzahl) der für jede der Adressen des MUT 5
notwendigen Schreiboperationen. Der Zählbetrieb kann auch
durch den Prüfprozessor 11 über ein Software-Verfahren erfol
gen. Allerdings läßt sich ein schneller Zählbetrieb durch den
Ausfallzähler 22 als separate Hardware und nicht als Soft
ware-Verfahren erreichen. Der Ausfallzähler 22 zählt die An
zahl von Schreiboperationen, z. B. durch Zählen der Anzahl
von Impulsen im Steuersignal CS vom Wellenformatierer 14 wäh
rend der Zeit eines vom Logikvergleicher 17 zugeführten Auf
tastsignals. Das Auftastsignal wird abgeschlossen, wenn die
Daten in der Adresse mit den Erwartungsdaten übereinstimmen.
Das Auftastsignal kann auch abgeschlossen werden, wenn die
vorbestimmte maximale Anzahl von Schreiboperationen wieder
holt wurde.
Außerdem kann das Auftastsignal aus anderen Quellen er
faßt werden, z. B. vom Mustergenerator 13 oder vom Ausfall
analysespeicher 18. Wenngleich in Fig. 1 die Zählimpulse vom
Wellenformatierer 14 erhalten werden, sind auch andere Anord
nungen möglich, z. B. eine Zählung des Ausgabesignals des Lo
gikvergleichers 18 oder der Anzahl von durch den Mustergene
rator 13 erzeugten "PROGRAM"-Anweisungen. Die vom Zähler 22
gezählten Daten werden im Ausfallanalysespeicher 18 zusammen
mit den entsprechenden Adreßdaten des MUT 5 gespeichert.
Nachdem die vorbestimmte Anzahl der Schreibprüfungen für
alle Adressen des MUT 5 abgeschlossen ist, erfaßt die EWS 20
den Inhalt des Ausfallanalysespeichers 18 über den Prüferbus
und den Prüfprozessor 11. Auf der Grundlage der Informationen
vom Ausfallanalysespeicher 18, die ausgelesen werden, werden
die Ausfallinformationen sowie die Verteilung der für den MUT
5 erforderlichen Schreibanzahlen auf der Anzeige der EWS 20
angezeigt.
Vor einer Beschreibung der Anzeigebeispiele von Fig. 2
wird das vorstehende Betriebsverfahren anhand des Ablaufplans
von Fig. 3 erläutert. Bis das Datenschreiben für jede Adresse
erfolgreich abgeschlossen oder die vorbestimmte maximale An
zahl von Wiederholungen erreicht ist, wird die Schreibopera
tion wiederholt. Die Anzahl von Schreiboperationen wird durch
den Zähler 22 gezählt, und das Ergebnis wird im Ausfallanaly
sespeicher 18 gespeichert. Anschließend wird die nächste
Adresse des MUT 5 festgelegt und die Schreibprüfung fortge
setzt. Dieses Verfahren läuft für sämtliche Adressen ab.
Zu Beginn der Schreiboperation wird das Adreßsignal im
Schritt S20 auf "0" gesetzt, und der Zähler 22 wird im
Schritt S21 auf "1" gesetzt. Anschließend beginnt die
Schreiboperation im Schritt S22, wobei die Prüfdaten in die
bezeichnete Adresse des MUT 5 eingeschrieben werden. Danach
werden die in die Adresse eingeschriebenen Daten im Schritt
S23 gelesen und im Schritt S24 mit den Prüfdaten (Erwartungs
daten) verglichen, um zu bestimmen, ob die beiden Daten über
einstimmen.
Liegt keine Übereinstimmung zwischen den beiden Daten
vor, wird im Schritt S25 bestimmt, ob die Zählanzahl im Zäh
ler 22 die vorbestimmte maximale Anzahl erreicht hat. Ist die
Zählanzahl nicht die maximale Anzahl, wird die Zählanzahl mit
"1" addiert, und die Schreib- und Überprüfungsoperation in
den Schritten S22 bis S24 wird wiederholt. Stimmen die beiden
Daten im Schritt S24 überein oder hat die Zählanzahl im
Schritt S25 die vorbestimmte maximale Anzahl erreicht, wird
im Schritt S27 die Zählanzahl (Schreibanzahl) im Ausfallana
lysespeicher 18 gespeichert.
Im Schritt S28 wird bestimmt, ob die Adresse des MUT 5
den Maximalwert hat; wenn nicht, wird das Adreßsignal im
Schritt S29 um "1" erhöht, während der Zähler 22 im Schritt
S21 wieder auf "1" gesetzt wird. Ist im Schritt S28 die der
zeitige Adresse die maximale Adresse des MUT 5, wird die
Schreiboperation abgeschlossen, und das Verfahren von Fig. 3
endet. Danach kann das Ausfallanalyseverfahren beginnen, wo
bei die Prüfergebnisse im Ausfallanalysespeicher 18 verarbei
tet und im Hinblick auf jede Adresse des MUT 5 auf einem An
zeigebildschirm der Arbeitsstation EWS 20 angezeigt werden.
Fig. 2A bis 2C sind Beispiele für das Anzeigebild auf
dem Anzeigebildschirm der Arbeitsstation EWS als Darstellung
der Schreibanzahlverteilung für die entsprechenden Adressen
des zu prüfenden Flashspeichers gemäß der Erfindung. Ist die
Prüfung für alle oder einen vorbestimmten Bereich von Adres
sen abgeschlossen, werden die im Ausfallanalysespeicher 18
gespeicherten resultierenden Daten zum Plattenspeicher DISK
21 mit hoher Kapazität über den Prüferbus übertragen.
Im Plattenspeicher DISK 21 sind mindestens ein oder meh
rere Datenverarbeitungsprogramme gespeichert, um das Anzeige
verfahren durchzuführen. Solche Programme weisen auf: ein
Programm zur Zustandseinstellung zum Erstellen einer Datei
für Zustandsdaten, ein Programm zur Bauelementprüfung zum Er
stellen einer Datei zur Abbildungsverwaltung und einer Datei
für Neuversuchsdaten (Schreibanzahlen), ein Bildumwandlungs
programm zum Umwandeln der Datei für Neuversuchsdaten in ein
Bild, ein Ausgabeprogramm für Neuversuchsabbildungen zum An
zeigen der Neuversuchsabbildung auf dem Bildschirm und ein
Programm zur Informationsanzeige zum Anzeigen der Informatio
nen in der Datei zur Abbildungsverwaltung und der Datei für
Neuversuchsdaten. Vorzugsweise sind im Plattenspeicher DISK
21 auch zusätzliche Programme gespeichert, z. B. ein Berech
nungsprogramm, um den maximalen, minimalen oder Mittelwert
der Schreibanzahlen für mehrere Adressen zu erhalten.
Bei Übertragung der im Ausfallanalysespeicher 18 gespei
cherten Daten zum Plattenspeicher DISK 21 beginnt die Daten
verarbeitung unter Steuerung der EWS 20. Zunächst wird eine
Datei für Zustandseinstelldaten durch Einleiten des Programms
zur Zustandseinstellung erzeugt. Danach werden eine Datei zur
Abbildungsverwaltung und eine Datei für Neuversuchsdaten
durch Einleiten des Programms zur Bauelementprüfung erzeugt.
Das Bildumwandlungsprogramm wird eingeleitet, um die Datei
für Neuversuchsdaten in ein Bild umzuwandeln. Das Ausgabepro
gramm für Neuversuchsabbildungen wird ausgeführt, um die die
Schreibanzahl darstellende Neuversuchsabbildung auf dem Bild
schirm anzuzeigen. Das Programm zur Informationsanzeige star
tet und zeigt die Informationen in der Datei zur Abbildungs
verwaltung und der Datei für Neuversuchsdaten in der Neuver
suchsabbildung an.
Im Beispiel von Fig. 2A ist das Anzeigebild eine Wafer-
bzw. Scheibenabbildung, wobei die Schreibanzahlen in mehrere
Gruppen klassifiziert und im Hinblick auf die physikalischen
Stellen auf der Scheibe angezeigt sind. Durch Einstellen meh
rerer Unterscheidungsmerkmale der Schreibanzahlen läßt sich
die Anzahlverteilung in Zeichen, Mustern oder Farben für jede
Adresse, jede Gruppe von Adressen oder jeden Chip auf der
Scheibe auf der X- und Y-Achse anzeigen. Dreidimensionale
Balkendiagramme können ebenfalls verwendet werden.
Fig. 2B zeigt ein weiteres Beispiel für ein Anzeigebild,
wobei die Streuung der Schreibanzahlen in Tabellenformat auf
geführt ist. Aufgelistet sind der maximale, minimale und Mit
telwert der Schreibanzahlen für jeden Chip. Fig. 2C zeigt ein
anderes Beispiel für das Anzeigebild, wobei ein physikali
sches Bild eines Chips mit jeder Adresse der Speicherzelle
auf dem Chip in der X-Y-Ebene angezeigt ist. In diesem Bei
spiel ist die Schreibanzahl im Hinblick auf jede Adresse des
Chips angezeigt, während auch die maximale, minimale und
mittlere Schreibanzahl aufgeführt sind.
Wie zuvor beschrieben wurde, stehen mehrere Anzeigearten
zur Verfügung, z. B. mit direkter Darstellung der Schreiban
zahlen, mit in Muster oder Farben umgewandelter Darstellung
der Anzahl oder mit einem zweidimensionalen Balkendiagramm
oder dreidimensionalen Balkendiagramm. Zusammenfassend ist es
wünschenswert, daß ein solches Anzeigebild klar die Vertei
lung und Gleichmäßigkeit der Schreibanzahlen darstellt. Auf
der Grundlage dieser Verteilung auf der Scheibe oder in den
Chips läßt sich die Lebensdauer der Datenschreib-/Löschzyklen
eines Flashspeichers vorhersagen und auf dem Anzeigebild
schirm anzeigen. Aufgrund der gemäß der vorstehenden Be
schreibung erfaßten Daten kann das Herstellungsverfahren der
Flashspeicher so verbessert werden, daß die Schreibanzahlen
in den Flashspeichern gleichmäßig werden.
Die vorstehende Ausführungsform erläuterte den Fall, in
dem der Ausfallzähler 22 und der Ausfallanalysespeicher 18
gemäß Fig. 1 separate Komponenten sind. Indes sind auch ande
re Anordnungen möglich, z. B. eine Einrichtung zum direkten
Sammeln der Daten im Ausfallanalysespeicher 18 durch den
Prüfprozessor 11 o. ä.
Die vorstehende Ausführungsform erläuterte die Vertei
lungsanalyse für sämtliche Adressen oder den Bereich von
Adressen des zu messenden Flashspeichers. Prüfen läßt sich
die Schreibanzahlverteilung jedoch auch anhand von Stichpro
ben der Adressen des zu prüfenden Speichers durch eine vorbe
stimmte Adreßfolge, so daß die Ausfallanalyse in kurzer Zeit
durchgeführt werden kann. Beispielsweise werden für die Prü
fung Speicherzellen in gleichem Abstand voneinander ausge
wählt, um einen Verteilungszustand anzuzeigen, ohne auf sämt
liche Speicherzellen im Flashspeicher zuzugreifen.
Unterscheidet sich in einem solchen Fall eine interne
physikalische Anordnung der Adressen des zu prüfenden Spei
chers von den Adreßkontaktstiften außen oder hat der zu prü
fende Speicher redundante Speicherzellen als Ersatz für feh
lerhafte Speicherzellen, kann ein nach dem Stand der Technik
bekannter Adreß-Scrambler verwendet werden, um die physikali
schen Adressen im Speicher zu normalisieren. Zu Beispielen
für ein solches Stichprobenverfahren für Adressen gehört die
Erzeugung nur geradzahliger Adressen, die Erzeugung von je
weils jeder zweiten oder 2N Adressen oder die Erzeugung einer
oder mehrerer Adressen in jedem Block von Adressen. Bei die
sen Stichprobenverfahren wird angenommen, daß eine statisti
sche Streuung zwischen den innerhalb von mehreren Mikrometern
benachbarten Speicherzellen sehr klein ist. Mit dem Stichpro
benverfahren kann das Datenvolumen stark verringert werden,
wodurch sich eine schnelle Verteilungsanalyse durchführen
läßt.
Wie zuvor beschrieben wurde, zählt erfindungsgemäß das
Flashspeicher-Prüfsystem die Anzahl von Schreiboperationen,
die zum erfolgreichen Einschreiben der Daten in jede Adresse
des zu prüfenden Flashspeichers erforderlich sind, verarbei
tet die erfaßten Daten und zeigt die Schreibanzahlen mit dem
physikalischen Bild der Scheibe (Wafer) oder des Chips des
Flashspeichers in den X- und Y-Koordinaten auf leicht ver
ständliche Weise an. Diese Verteilung der Schreibanzahlen
korreliert mit der Gleichmäßigkeit im Herstellungsverfahren
der Flashspeicher und mit der Lebensdauer der Schreib-/Lösch
zyklen der Flashspeicher. Damit läßt sich die Lebensdauer an
hand der Prüfergebnisse des Speicherprüfsystems der Erfindung
voraus sagen und eine solche Lebensdauer der Flashspeicher
verbessern.
Claims (8)
1. Flashspeicher-Prüfsystem zum Prüfen eines Flashspei
chers, der einen oder mehrere Schreibzyklen zum Ein
schreiben von Daten in eine festgelegte Adresse oder Lö
schen daraus erfordert, durch Zuführen von Prüfdaten zu
dem zu prüfenden Flashspeicher, um die Prüfdaten in die
festgelegte Adresse einzuschreiben, und Vergleichen der
Daten in der Adresse mit Erwartungsdaten, um zu bestim
men, ob ein Datenschreiben oder -löschen für die Adresse
abgeschlossen ist, mit:
einem Vergleicher zum Vergleichen der Daten in der fest gelegten Adresse des zu prüfenden Flashspeichers mit den Erwartungsdaten und Erzeugen eines Ausfallsignals, wenn die Daten nicht übereinstimmen;
einem Ausfallzähler zum Zählen der Anzahl der Schreibzy klen, die zum erfolgreichen Einschreiben der Daten in die festgelegte Adresse des zu prüfenden Flashspeichers oder Löschen daraus erforderlich sind;
einem Ausfallanalysespeicher zum Speichern von Ausfall informationen von dem Vergleicher und der Zählanzahlen von dem Ausfallzähler entsprechend jeder Adresse des zu prüfenden Flashspeichers; und
einer Arbeitsstation zum Verarbeiten der Ausfallinforma tionen und der Zählanzahlen in den Ausfallanalysespei cher und Anzeigen der Ergebnisse der Verarbeitung im Hinblick auf ein physikalisches Bild des zu prüfenden Flashspeichers.
einem Vergleicher zum Vergleichen der Daten in der fest gelegten Adresse des zu prüfenden Flashspeichers mit den Erwartungsdaten und Erzeugen eines Ausfallsignals, wenn die Daten nicht übereinstimmen;
einem Ausfallzähler zum Zählen der Anzahl der Schreibzy klen, die zum erfolgreichen Einschreiben der Daten in die festgelegte Adresse des zu prüfenden Flashspeichers oder Löschen daraus erforderlich sind;
einem Ausfallanalysespeicher zum Speichern von Ausfall informationen von dem Vergleicher und der Zählanzahlen von dem Ausfallzähler entsprechend jeder Adresse des zu prüfenden Flashspeichers; und
einer Arbeitsstation zum Verarbeiten der Ausfallinforma tionen und der Zählanzahlen in den Ausfallanalysespei cher und Anzeigen der Ergebnisse der Verarbeitung im Hinblick auf ein physikalisches Bild des zu prüfenden Flashspeichers.
2. Flashspeicher-Prüfsystem nach Anspruch 1, wobei die
durch die Arbeitsstation angezeigten Ergebnisse eine
Verteilung der Zählanzahlen im Hinblick auf physikali
sche Stellen von Speicherzellen in dem zu prüfenden
Flashspeicher aufweisen.
3. Flashspeicher-Prüfsystem nach Anspruch 2, wobei das phy
sikalische Bild des zu prüfenden Flashspeichers ein
Scheibenbild mit mehreren Flashspeichern oder ein Chip
bild mit mehreren Speicherzellen zeigt, wobei das physi
kalische Bild mit den Zählanzahlen relativ zu Stellen
auf dem Scheiben- oder Chipbild versehen ist.
4. Flashspeicher-Prüfsystem nach Anspruch 2 oder 3, wobei
die Verteilung der Zählanzahlen durch die Arbeitsstation
mittels Zeichen, Mustern oder Farben in einem zweidimen
sionalen oder dreidimensionalen Bild veranschaulicht
ist.
5. Flashspeicher-Prüfsystem zum Prüfen eines Flashspei
chers, der einen oder mehrere Schreibzyklen zum Ein
schreiben von Daten in eine festgelegte Adresse oder Lö
schen daraus erfordert, durch Zuführen von Prüfdaten zu
dem zu prüfenden Flashspeicher, um die Prüfdaten in die
festgelegte Adresse einzuschreiben, und Vergleichen der
Daten in der Adresse mit Erwartungsdaten, um zu bestim
men, ob ein Datenschreiben oder -löschen für die Adresse
abgeschlossen ist, mit:
einem Taktgenerator zum Erzeugen eines Referenztaktsi gnals, das als Taktreferenz für einen Gesamtbetrieb des Flashspeicher-Prüfsystems zu verwenden ist;
einem Mustergenerator zum Erzeugen von dem zu prüfenden Flashspeicher zuzuführenden Prüfdaten, Steuerdaten und Adreßdaten, wobei die Prüfdaten als Erwartungsdaten ver wendet werden;
einem Vergleicher zum Vergleichen der Daten in der fest gelegten Adresse des zu prüfenden Flashspeichers, die durch die Adreßdaten von dem Mustergenerator festgelegt ist, mit den Erwartungsdaten und Erzeugen eines Ausfall signals, wenn die Daten nicht übereinstimmen;
einem Ausfallzähler zum Zählen der Anzahl der Schreib operationen, die zum erfolgreichen Einschreiben der Da ten in die festgelegte Adresse des zu prüfenden Flash speichers oder Löschen daraus erforderlich sind;
einem Ausfallanalysespeicher zum Speichern von Ausfall informationen von dem Vergleicher und der Zählanzahlen von dem Ausfallzähler entsprechend jeder Adresse des zu prüfenden Flashspeichers; und
einer Arbeitsstation zum Verarbeiten der Ausfallinforma tionen und der Zählanzahlen in dem Ausfallanalysespei cher und Anzeigen der Ergebnisse der Verarbeitung im Hinblick auf ein physikalisches Bild des zu prüfenden Flashspeichers.
einem Taktgenerator zum Erzeugen eines Referenztaktsi gnals, das als Taktreferenz für einen Gesamtbetrieb des Flashspeicher-Prüfsystems zu verwenden ist;
einem Mustergenerator zum Erzeugen von dem zu prüfenden Flashspeicher zuzuführenden Prüfdaten, Steuerdaten und Adreßdaten, wobei die Prüfdaten als Erwartungsdaten ver wendet werden;
einem Vergleicher zum Vergleichen der Daten in der fest gelegten Adresse des zu prüfenden Flashspeichers, die durch die Adreßdaten von dem Mustergenerator festgelegt ist, mit den Erwartungsdaten und Erzeugen eines Ausfall signals, wenn die Daten nicht übereinstimmen;
einem Ausfallzähler zum Zählen der Anzahl der Schreib operationen, die zum erfolgreichen Einschreiben der Da ten in die festgelegte Adresse des zu prüfenden Flash speichers oder Löschen daraus erforderlich sind;
einem Ausfallanalysespeicher zum Speichern von Ausfall informationen von dem Vergleicher und der Zählanzahlen von dem Ausfallzähler entsprechend jeder Adresse des zu prüfenden Flashspeichers; und
einer Arbeitsstation zum Verarbeiten der Ausfallinforma tionen und der Zählanzahlen in dem Ausfallanalysespei cher und Anzeigen der Ergebnisse der Verarbeitung im Hinblick auf ein physikalisches Bild des zu prüfenden Flashspeichers.
6. Flashspeicher-Prüfsystem nach Anspruch 5, wobei die
durch die Arbeitsstation angezeigten Ergebnisse eine
Verteilung der Zählanzahlen im Hinblick auf physikali
sche Stellen von Speicherzellen in dem zu prüfenden
Flashspeicher aufweisen.
7. Flashspeicher-Prüfsystem nach Anspruch 6, wobei das phy
sikalische Bild des zu prüfender Flashspeichers ein
Scheibenbild mit mehreren Flashspeichern oder ein Chip
bild mit mehreren Speicherzellen zeigt, wobei das physi
kalische Bild mit den Zählanzahlen relativ zu Stellen
auf dem Scheiben- oder Chipbild versehen ist.
8. Flashspeicher-Prüfsystem nach Anspruch 6 oder 7, wobei
die Verteilung der Zählanzahlen durch die Arbeitsstation
mittels Zeichen, Mustern oder Farben in einem zweidimen
sionalen oder dreidimensionalen Bild veranschaulicht
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8279260A JPH10125092A (ja) | 1996-10-22 | 1996-10-22 | フラッシュメモリ試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19746695A1 true DE19746695A1 (de) | 1998-06-10 |
Family
ID=17608691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19746695A Ceased DE19746695A1 (de) | 1996-10-22 | 1997-10-22 | Flashspeicher-Prüfsystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US5896398A (de) |
JP (1) | JPH10125092A (de) |
KR (1) | KR100279767B1 (de) |
DE (1) | DE19746695A1 (de) |
TW (1) | TW372627U (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002003450A3 (en) * | 2000-07-03 | 2002-04-25 | Advanced Micro Devices Inc | AUTOMATED DETERMINATION AND DISPLAY OF THE PHYSICAL LOCATION OF A DEFECTIVE CELL IN A MEMORY CELL ARRAY |
DE10101234A1 (de) * | 2001-01-11 | 2002-07-18 | Giesecke & Devrient Gmbh | Verfahren zum Text eines nichtflüchtigen Speichers und Verwendung eines solchen Verfahrens |
US6604058B2 (en) | 2000-04-28 | 2003-08-05 | Advantest Corporation | Semiconductor device testing apparatus and method for testing semiconductor device |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000215688A (ja) * | 1999-01-25 | 2000-08-04 | Mitsubishi Electric Corp | 半導体試験装置及び半導体試験方法 |
JP4601119B2 (ja) | 2000-05-02 | 2010-12-22 | 株式会社アドバンテスト | メモリ試験方法・メモリ試験装置 |
US6829737B1 (en) * | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
US6748562B1 (en) * | 2000-10-31 | 2004-06-08 | Agilent Technologies, Inc. | Memory tester omits programming of addresses in detected bad columns |
US6430096B1 (en) | 2000-11-01 | 2002-08-06 | International Business Machines Corporation | Method for testing a memory device with redundancy |
JP2003123499A (ja) * | 2001-10-16 | 2003-04-25 | Mitsubishi Electric Corp | 半導体試験装置および半導体装置の試験方法、並びに半導体装置の製造方法 |
JP4260434B2 (ja) * | 2002-07-16 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ及びその動作方法 |
US20040015762A1 (en) * | 2002-07-22 | 2004-01-22 | Finisar Corporation | Scalable system testing tools |
US20040015761A1 (en) * | 2002-07-22 | 2004-01-22 | Finisar Corporation | Scalable asynchronous I/O testing tool |
KR100471006B1 (ko) * | 2002-07-24 | 2005-03-10 | 삼성전자주식회사 | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 |
US6943575B2 (en) * | 2002-07-29 | 2005-09-13 | Micron Technology, Inc. | Method, circuit and system for determining burn-in reliability from wafer level burn-in |
US7424659B2 (en) * | 2003-10-31 | 2008-09-09 | Sandisk Il Ltd. | System-in-package and method of testing thereof |
KR100498509B1 (ko) * | 2003-11-12 | 2005-07-01 | 삼성전자주식회사 | 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법 |
US7321951B2 (en) * | 2003-11-17 | 2008-01-22 | Micron Technology, Inc. | Method for testing flash memory power loss recovery |
US7254763B2 (en) * | 2004-09-01 | 2007-08-07 | Agere Systems Inc. | Built-in self test for memory arrays using error correction coding |
US8108691B2 (en) * | 2005-02-07 | 2012-01-31 | Sandisk Technologies Inc. | Methods used in a secure memory card with life cycle phases |
US8423788B2 (en) * | 2005-02-07 | 2013-04-16 | Sandisk Technologies Inc. | Secure memory card with life cycle phases |
US8321686B2 (en) * | 2005-02-07 | 2012-11-27 | Sandisk Technologies Inc. | Secure memory card with life cycle phases |
JP4859402B2 (ja) | 2005-07-04 | 2012-01-25 | 株式会社アドバンテスト | 試験装置、及び製造方法 |
US7743409B2 (en) | 2005-07-08 | 2010-06-22 | Sandisk Corporation | Methods used in a mass storage device with automated credentials loading |
JP2007250113A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi High-Technologies Corp | 半導体試験方法及び装置 |
EP1978527B1 (de) | 2007-02-16 | 2010-10-13 | Advantest Corporation | Testapparat |
KR100853403B1 (ko) | 2007-05-08 | 2008-08-21 | 주식회사 아이티엔티 | 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치 |
US8447913B2 (en) * | 2008-09-16 | 2013-05-21 | International Business Machines Corporation | Method to monitor read/write status of flash memory devices |
KR101028901B1 (ko) * | 2009-02-05 | 2011-04-12 | (주)인디링스 | 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 |
JP5794072B2 (ja) * | 2011-09-26 | 2015-10-14 | 富士通株式会社 | 半導体記憶装置及び半導体集積回路 |
US20150095728A1 (en) * | 2013-09-30 | 2015-04-02 | United Microelectronics Corp. | Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory |
US9823860B2 (en) * | 2014-03-14 | 2017-11-21 | Nxp B.V. | One-time programming in reprogrammable memory |
US8891303B1 (en) | 2014-05-30 | 2014-11-18 | Sandisk Technologies Inc. | Method and system for dynamic word line based configuration of a three-dimensional memory device |
JP6193834B2 (ja) * | 2014-10-29 | 2017-09-06 | ファナック株式会社 | データ保存システム |
JP6274127B2 (ja) * | 2015-02-24 | 2018-02-07 | 株式会社Jvcケンウッド | 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム |
JP6274128B2 (ja) * | 2015-02-24 | 2018-02-07 | 株式会社Jvcケンウッド | 不揮発性半導体記憶装置の評価方法、評価システム、及び評価プログラム |
US9606737B2 (en) * | 2015-05-20 | 2017-03-28 | Sandisk Technologies Llc | Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning |
US9639282B2 (en) | 2015-05-20 | 2017-05-02 | Sandisk Technologies Llc | Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices |
KR102689776B1 (ko) * | 2022-02-14 | 2024-07-29 | 백석대학교산학협력단 | 경사하강법을 이용한 플래시 메모리 기반 저장 장치의 수명 예측 방법 및 시스템 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137763A (ja) * | 1994-11-04 | 1996-05-31 | Fujitsu Ltd | フラッシュメモリ制御装置 |
-
1996
- 1996-10-22 JP JP8279260A patent/JPH10125092A/ja active Pending
-
1997
- 1997-08-01 TW TW087217416U patent/TW372627U/zh unknown
- 1997-08-22 KR KR1019970040024A patent/KR100279767B1/ko not_active IP Right Cessation
- 1997-10-15 US US08/950,608 patent/US5896398A/en not_active Expired - Fee Related
- 1997-10-22 DE DE19746695A patent/DE19746695A1/de not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6604058B2 (en) | 2000-04-28 | 2003-08-05 | Advantest Corporation | Semiconductor device testing apparatus and method for testing semiconductor device |
DE10123154B4 (de) * | 2000-04-28 | 2004-07-08 | Advantest Corp. | Halbleitervorrichtungs-Prüfvorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung |
WO2002003450A3 (en) * | 2000-07-03 | 2002-04-25 | Advanced Micro Devices Inc | AUTOMATED DETERMINATION AND DISPLAY OF THE PHYSICAL LOCATION OF A DEFECTIVE CELL IN A MEMORY CELL ARRAY |
US6560729B1 (en) | 2000-07-03 | 2003-05-06 | Advanced Micro Devices, Inc. | Automated determination and display of the physical location of a failed cell in an array of memory cells |
DE10101234A1 (de) * | 2001-01-11 | 2002-07-18 | Giesecke & Devrient Gmbh | Verfahren zum Text eines nichtflüchtigen Speichers und Verwendung eines solchen Verfahrens |
Also Published As
Publication number | Publication date |
---|---|
JPH10125092A (ja) | 1998-05-15 |
TW372627U (en) | 1999-10-21 |
KR100279767B1 (ko) | 2001-03-02 |
KR19980032302A (ko) | 1998-07-25 |
US5896398A (en) | 1999-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19746695A1 (de) | Flashspeicher-Prüfsystem | |
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE69209404T2 (de) | Selbsttest integrierter Schaltungen mit hybriden Mustern | |
DE3882266T2 (de) | Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher. | |
DE69029122T2 (de) | Prüfmustergenerator | |
DE3819425A1 (de) | Anordnung zum automatischen pruefen von speichern | |
DE10297319T5 (de) | Anwendungsspezifisches ereignisbasiertes Halbleiterspeicher-Testsystem | |
DE10056160A1 (de) | Halbleiterprüfsystem | |
DE69720158T2 (de) | Speicherschaltungen mit eingebautem Selbsttest | |
DE10118141A1 (de) | Anwendungsspezifisches ereignisgestütztes Halbleiter-Speicherprüfsystem | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE10017619C2 (de) | Vorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung | |
DE10233648A1 (de) | Dynamischer Fehlerkorrekturcode mit variabler Länge | |
DE3106727A1 (de) | "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" | |
DE10125344A1 (de) | Ereignisgestütztes Halbleiterprüfsystem mit modularer Architektur zur Speicherprüfung | |
DE3900248C2 (de) | Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens | |
DE10123154B4 (de) | Halbleitervorrichtungs-Prüfvorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung | |
DE19858757A1 (de) | Vorrichtung und Verfahren zum Komprimieren und Entkomprimieren von Musterdaten für ein Halbleiterprüfsystem | |
DE19955380A1 (de) | Prüfmustergenerator, Prüfvorrichtung und Verfahren zum Erzeugen mehrerer Prüfmuster | |
DE112008001032T5 (de) | Prüfgerät, Prüfverfahren und elektronische Vorrichtung | |
DE3587620T2 (de) | Logikanalysator. | |
DE10250875B4 (de) | Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher | |
DE3786768T2 (de) | Halbleitergerät mit programmierbaren Nur-Lesespeicherzellen für spezifischen Modus. | |
DE19959779A1 (de) | Vorrichtung zum Erhalten von Fehlverhaltensinformationen sowie diese verwendende Halbleiterspeicher-Prüfvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |