DE3217057A1

DE3217057A1 - Logischer analysator

Info

Publication number: DE3217057A1
Application number: DE19823217057
Authority: DE
Inventors: David Danforth 97229 Portland Oreg. Chapman; Gerd Hans 97034 Lake Oswego Oreg. Hoeren; Steven Robert 97005 Beaverton Oreg. Palmquist
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-06-08
Filing date: 1982-05-06
Publication date: 1983-01-05
Also published as: JPS6214785B2; FR2507357A1; GB2100010B; GB2100010A; DE3217057C2; JPS57204474A; NL8201966A; US4434488A; CA1172361A; FR2507357B1

Description

Patentanwälte Dipl.-Ing; If.iWpiQKiii an:n-, P"i?l.-Phys. Dr. K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska

8000 MÜNCHEN 86 POSTFACH 860 820 MOHISTRASSE 22 TEU:ΙΌΝ (0 89) 98 03 52

φ UJ. , -r^ TELUX522621

X cn. υχ UUJ.A| J.1J.U . TELEGRAMM PATENTWK1CKMANN MÖNCHEN

Logischer Analysator

Beschreibung

Die Erfindung bezieht sich auf einen logischen Analysator zur Messung logischer Signale - insbesondere zur Messung eines ersten und eines zweiten logischen Signals die zeitlich nacheinander über eine Sammelschiene übertragen werden.

Bekanntlich werden digitale elektronische Apparate mit Mikroprozessoren bestückt, um intelligente Funktionen zu ermöglichen. Zur Entwicklung, zur Eichung, zur Fehlersuche derartiger elektronischer Apparate sind leistungsfähige logische Meßinstrumente erforderlich. Ein logisches Meßinstrument ist ein logischer Analysator mit einer Speichereinrichtung, zur Speicherung logischer Eingangs-

signale, mit einem Wortdetektor zur Erkennung eines vorgegebenen Kennwortes von den logischen Signalen, mit ■ 5 einer Anzeigevorrichtung zur Sichtbarmachung der in der Speichereinrichtung gespeicherten Signale und mit einer Steuereinrichtung. Der logische Analysator ist ein sehr nützliches und vielseitiges Werkzeug, weil er aus mehreren Bits bestehende Worte messen kann, beispielsweise Worte bestehend aus 4, ■ 8, 16 oder 32 Bits und weil er einen erwünschten Teil der eingegebenen Daten messen kann vor und/oder nach einem vorgegebenen Kennwort der eingegebenen Daten.

Bei manchen Mikroprozessor-Systemen werden Gruppen von Datensignalen und Adressensignalen zeitlich nacheinander über eine Sammelschiene übertragen. Da bekannte logische Analysatoren für jeden Eingangskanal je eine Speicherschal tungs anordnung besitzen und jede Speicherschaltungs- anordnung das gleiche Taktsignal empfängt, werden die Datensignale und die Adressensignale abwechselnd mit Hilfe der Speicherschaltungsanordnungen gespeichert. Die Anzeigevorrichtung zeigt die in den Speicherschaltungsanordnungen gespeicherten Signale in der Reihenfolge der Speicheradressen, das heißt, die Datensignale und die Adressensignale werden abwechselnd sichtbar gemacht. Daraus ergibt sich eine irreführende Darstellung und der Beobachter muß gedanklich berücksichtigen, zu was die Beobachtungen zugeordnet sind.

Viele bekannte Kommunikations-Systeme verwenden digitale Zeitmultiplex-Übertragunssysteme. Wenn konventionelle logische Analysatoren verwendet werden, um diese Systeme zu messen, dann ergibt sich ebenfalls das beschriebene Pro-' blem.

Der vorliegenden Erfindung liegt die Aufgabe .zugrunde, einen logischen Analysator zur Messung mehrerer logischer Signale anzugeben, derart, daß die Zuordnung der Adressensignale zu den Datensignalen übersichtlich darstellbar ist. Insbesondere sollen mit der Erfindung mehrere logische Signale gemessen werden können, die zeitlich nacheinander und digital über eine Sammelschiene über-ο tragen werden. Der logische Analysator soll auch Gruppen von logischen Signalen unterscheiden können, welche über eine Zeitmultiplex-Sammelschiene übertragen werden.

Die Lösung der der Erfindung zugrunde liegenden Aufgabe ist aus den Merkmalen im Kennzeichen des vorliegenden Patentanspruches 1 ersichtlich. Der erfindungsgemäße Analysator zeichnet sich dadurch aus, daß er die Zuordnung gen der Adressensignale einerseits und der Datensignale andererseits in übersichtlicher Weise ermöglicht.

In manchen Fällen ist es zweckmäßig einen logischen Ana- | lysator zu verwenden, der eine Vielzahl von Speicherschal- | tungsanördnungen besitzt für jede G-ruppe von logischen Signalen, die digital und zeitlich nacheinander über eine Sammelschiene übertragen werden. Es kann auch zweckmäßig sein, wenn ein logischer Analysator die logischen Signale getrennt und gruppenweise darstellt, wobei die logischen Signale zeitlich nacheinander übertragen werden. Es kann forner zweckmäßig sein, wenn der logische Analysator mehrere Wortdetektoren enthält, für jede Gruppe der logischen Signale, die zeitlich nacheinander übertragen werden.
Diese detail Ii ert er en Aufgabenstellungen werden durch Weiterbildungen gelöst, deren Merkmale aus den Unteransprüchen ersichtlich sind.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1-3 erläutert. Es zeigen: Pig. 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung,

Pig. 2 mehrere Zeitdiagramme zur Erläuterung der Wirkungsweise der in Pig. 1 dargestellten Anordnung.und ' Pig. 3 einen Bildschirm eines gemäß Pig. 1 vorgesehenen Sichtgerätes.

Fig. 1.zeigt den Taster 1o, der die logischen Informationen - beispielsweise 8-Bitworte - bereit stellt und dem Pegelumsetzer 12 zuführt, der den logischen Eingangspegel auf einen vorgegebenen logischen Pegel umsetzt, beispielsweise auf einen TTL-Pegel, wie er bei der in Pig. 1 dargestellten Anordnung verwendet wird. Die umgesetzten logischen Signale werden den Pufferregistern 14 und 16 zugeführt, die wie Abtster arbeiten. Das Ausgangssignal des Pufferregisters 14 wird einerseits dem Speicher 18 mit wahlfreiem Zugriff und andererseits dem Wortdetektor 2o zugeführt. In ähnlicher Weise wird das Ausgangssignal des Pufferregisters 16 dem Speicher 22 und dem Wort'detektor 24 zugeführt. Die Steuereinrichtungen-26 und 28 ent-' halten Adressenzähler, um die Adressen der Speicher 18 und.22 zu bestimmen und um die schreib/lese Betriebsart der Speicher 18 und 22 zu kontrollieren. Die Steuereinrichtungen 26 und 28 empfangen die schreib/lese Instruktionen über die Sammelschiene'3o, welche sich aus Datenleitungen, Adressenleitungen und Steuerleitungen zusammen setzt. Die Steuereinrichtungen 26 und 28 geben auch Adresseninformationen an die Sammelleitung 3° ab_o Die ron den Speichern 18 und 22 ausgelesenen Signale werden der Sammelschiene 3ο zugeführt.

Die Wortdedektoren 2o und 24 erkennen vorgegebene Kenn-' worte, die in den Ausgangssignalen der Pufferregister

und 16 enthalten sind, und geben Ausgangsimpulse an die Sammelschiene 3o, an das UIiD 'Tor 32 und an den Multiplexer 34 at. Die vorgegebenen Kennworte werden eingestellt durch Instruktionen von der Sammelschiene 3o. Der Multiplexer übernimmt-die Ausgangssignale der Wortdetektoren 2o und und des UND Tores 32, gemäß den Instruktionen der Sammelschiene 3o und gibt ein Ausgangssignal an die Auslöseschaltung 36. Ein Impulssignal an Klemme 38 wird Takteingängen zugeführt des Pufferregisters 14, des Wortdetektors 2o, der Steuereinrichtung 26 und der Auslöseschaltung 36» Ein Impulssignal an Klemme 4o wird Takteingängen zugeführt des Pufferregisters 16, des Wortdetektors 24 und der Steuereinrichtung 28. Die Auslöseschaltung 36 enthält einen programmierbaren Zähler, der mit der Zählung der Impulse von Klemme 38 beginnt, wenn der Multiplexer 34 ein Ausgangssignal abgib. Wenn der Zähler eine. vorgegebene Anzahl von Impulsen zählt - die durch Instruktionen der Sammelschiene 3o eingebbar sind - dann gibt die Auslöseschaltung 36 ein Stopsignal zur Sammelschiene 3o und zu den Steuereinrichtungen 26, 28, um den Schreib-Betrieb der Speicher 18 und 22 zu stoppen. Mit Hilfe der Auslöseschaltung 36 kann der Auslösepunkt unter folgenden Möglichkeiten ausgewählt werden: Yorauslösung (Speicherung der logischen Signale vor dem Kennwort), Mittenauslösung (Speicherung der logischen Signale vor oder nach dem Kennwort) oder Nachauslösung (Speicherung der logischen Signale nach dem Kennwort).

Die Sammelschiene 3o ist verbunden mit der zentralen Datenverarbeitung 42, beispielsweise einem Mikroprozessor, einem Pestwertspeicher (RCM) 44 und mit dem Speicher 46 mit wahlfreiem Zugriff, der zeitweise als Speicher der Einrichtung 42 dient. Diese Stufen 42, 44 und 46 enthalten eine Kontrolleinrichtung des in Fig. 1 dargestellten

logischen Analysators. Das Sichtgerät 48 kann 'beispielsweise eine Kathodenstrahlröhre sein, zur Darstellung der in den Speichern 18 und 22 gespeicherten Signale und auch zur Darstellung anderer Informationen. Das Bedienungspult 5o ist mit der Sammelschiene 3o verbunden, um die Kennworte festzulegen, den Auslösepunkt, den Betrieb des Multiplexers 34 oder ähnliches. Der- interne Taktgenerator 52 erzeugt ein Taktsignal,dessen Inpulsfolgefrequenz durch Instruktionen der Sammelschiene 3o bestimmt wird. Der Takt wird den Stufen 26, 28 und 42 über 5o zugeführt, wobei die Verbindungsleitungen nicht dargestellt sind.

Die Wirkungsweise der vorliegenden Erfindung wird nun anhand der Figuren 1-3 diskutiert. Gemäß den-Figuren 1 und 2 wird ein 8-Bitsignal A vorausgesetzt, das zeitlich nacheinander aus Adressensignalen und aus Datensignalen besteht. Dieses Signal A stammt von einem zu prüfenden Mikrocomputersystem und wird digital über einen nicht dargestellten Multiplexer dem in Fig. 1 dargestellten Taster 1o zugeführt. Die Adressen-Abtastimpulse B und die Daten-Abtastimpulse D stammen von dem Mikrocompütersystem. Die nicht dargestellten Spitzen des Tasters 1o sind mit dem bereits erwähnten digitalen Multiplexer verbunden, um das digitale Signal A zu gewinnen. Über die Klemmen 38 bzw. 4o werden die Abtastimpulse B bzw. D zugeführt. Das Signal A gelangt über den Pegelumsetzer 12 zu den Pufferregistern 14 und 16. Da das Pufferregister 14 nur das

3ο Adressen-Abtastsignal B erhält - als Taktsignal - übernimmt das Register 14 nur die Adressenkomponente des logischen Signals A. In ähnlicher Weise übernimmt das Register 16 nur die Datenkomponente des logischen Signals A in Abhängigkeit vom Daten-Abtastsignal D. Der Adressenzähler der Steuereinrichtung 26 zählt die Adressenabtastungen, um jene Adresse des Speichers 18 zu bestimmen, welche die Adressenkomponente des logischen Signals A

speichert. Der Speicher 22 speichert die Datenkomponente des logischen Signals A in Abhängigkeit vom Ausgangssignal des Adressenzählers der Steuereinrichtung 28 der die Daten-Abtastimpulse D zählt.

Wenn der Wortdetektor 2o auf die Erkennung der Adresse Nr. 1 als Kennwort des logischen Signals A eingestellt ist (mit Hilfe der Datenverarbeitungseinrichtung 42 und des Pultes 5o) dann erzeugt der Wortdetektor 2o den Ausgangsimpulc C. Wenn das Pult 5o über die Einrichtung 42 den Wortdetektor 24 derart einstellt, um das Datensignal Nr. 1 des Signals A zu erkennen, dann erzeugt der Wortdetektor 24 den Ausgangsimpuls E. Das Ausgangssignal des UND Tores 32 ist der Impuls P. Der Multiplexer 34 übernimmt einen der Impulse G, E oder T? in Abhängigkeit von den Instruktionen des Pultes 5ο über die Einrichtung 42. Wenn die Auslöseschaltung 36 ein Ausgangssignal des Multiplexers 34 erhält, dann beginnt sie die Adressen-Abtastimpulse B zu zählen, bis eine vorgegebene Zahl erreicht ist, welche mit Hilfe des Pultes 5o eingestellt wird.

Wenn die Auslöseschaltung 36 ein Stopsignal erzeugt, dann beenden die Steuereinrichtungen 26 und 28 den Schreibbetrieb der Speicher 18 und 22. Bei Lesebetrieb werden die gespeicherten logischen Signale von den Speichern 18 und 22 zeitlich nacheinander ausgelesen, entsprechend den Adressensignalen der Zähler in den Steuereinrichtungen und 28, welche die Takte des Taktgenerators 52 zählen.

Die ausgelesenen Signale werden auf dem Sichtgerät 48 dargestellt, entweder in Form eines Zeitdiagrammes oder in Form einer Zustandstafel. Es sollte bemerkt werden, daß die Adressenkomponenten und die Datenkomponenten des Signals A individuell dargestellt werden. Wenn die Zustandstafel dargestellt wird, dann werden die von den Speichern

18 und 22 ausgelesenen Signale als Nummern dargestellt, beispielsweise im Rahmen eines Binärsystems, eines Oktalsystems oder eines Hexadezimalsystems. Dies geschieht mit Hilfe der Einrichtung 42 und mit Hilfe des festverdrahteten Pestwertspeichers 44. Ein Beispiel der Darstellung wird in Pig. 3 gezeigt. In der Darstellung -beziehen sich die Buchstaben A bzw. B auf die Inhalte der Speicher 18 bzw. 22 und auf die Adressenkomponenten bzw. auf die Datenkomponenten. Die Buchstaben SEQ bezeichnen die Adressen der Speicher 18 und 22. Die Buchstaben HEX bedeuten ■ "Hexadezimal". Da die Adressenkomponenten und Datenkomponenten parallel dargestellt sind,-können sie von einem Beobachter leicht abgelesen werden. .'

Der Speicher 46 speichert gewisse Betriebsinformationen, beispielsweise Kennworte, Auslösepunkte und diese Informationen können dargestellt werden. Diese Operationen werden durch die Einrichtung 42 und durch die Pestverdrahtung im Pestwertspeicher 44 gesteuert. Zusammenfassend wird ein Merkmal der vorliegenden Erfindung darin gesehen, daß die zeitlich nacheinander übertragenen logischen Signale individuell in entsprechenden Speichereinrichtungen gespeichert werden, entsprechend den bezeichneten Gruppen von logischen Signalen. Jede Speichereinrichtung entspricht einer speziellen Gruppe, das heißt, eine erste Speichereinrichtung speichert nur Adressensignale und eine zweite Speichereinrichtung speichert nur Da-

'5ο tensignale. Um die verschiedenen Gruppen der Eingangssignale zu unterscheiden, werden Abtastsignale als Taktimpulse benutzt und Pufferregister als Abtaster_c Die in den Speichereinrichtungen gespeicherten Signale werden gleichzeitig ausgelesen und werden parallel sichtbar gemacht.

Zusätzlich können mehrere Wortdetektoren vorgesehen sein je einer für jede Gruppe der logischen Eingangssignale,

so daß eine komplexe Kombination von Kennworten zur Verfugung steht, um die Auslösepunkte zu "bestimmen.

Anhand der Figuren 1-3 wurde ein "bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung beschrieben; die auf diesem Gebiet arbeitenden Fachleute werden aber erkennen, daß viele Modifikationen gemacht werden können, ohne von der durch die Erfindung gegebenen Lehre abzuweichen. Beispielsweise können mehrere Kombinationen von Pufferregistern, Speichern, Steuereinrichtungen und Wortdetektoren hinzugefügt werden.

Claims

Patentanwälte Dipl.-Ing] Η.^εσοκμαν-ν-, Di?l.-Phys. Dr. K. Fincke
Dipl.-Ing.F. Ä.'WeickmÄnn, "DTpl.-Chem. B. Huber Dr.-Ing. H. Liska
TEKTRCMIX, HTC.
4900 S.W. Griffith Drive Beaverton
Oregon 97077
6. Mai

8000 MÜNCHEN 86 POSTFACH 860 820 MOHLSTRASSE 22 TELEFON (0 89) 98 03 52 TELEX 5 22 621

TELEGRAMM PATENTWEICKMANN MÜNCHEN

V.St.A.

Logischer Analysator

Patentansprüche

' 1./ Logischer Analysator zur Messung logischer Signale insbesondere zur Messung eines ersten und eines zweiten logischen Signals - die zeitlich nacheinander

übertragen werden, gekennzeichnet durch einen ersten Speicher zur Speicherung des ersten logischen Signals mit Hilfe eines ersten Abtastsignals, das mit dem ersten logischen Signal synchronisiert ist,
durch einen zweiten Speicher zur Speicherung des zweiten logischen Signals mit Hilfe eines zweiten Abtastsignals, das mit dem zweiten logischen Signal syn-

chronisiert ist, und

durch eine Steuereinrichtung zur Steuerung der Schreib- und Lese- Betriebsarten und zur Auswahl von Speicheradressen des ersten und zweiten Speichers«

2. Logischer Analysator nach Anspruch 1, gekennzeichnet durch eine· Anzeigevorrichtung zur individuellen Sichtbarmachung der im ersten bzw« zweiten.Speicher gespeicherten Signale.

3. Logischer Analysator nach Anspruch 1, gekennzeichnet durch einen ersten und einen zweiten Wortdetektor zur Erkennung gewünschter Kennworte von dem ersten bzw. zweiten logischen Signal.

4. Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speieher je ein Pufferregister enthalten zur Abtastung des ersten bzw. des zweiten logischen Signals mit Hilfe des ersten bzw. des zweiten Abtastsignals und daß der erste und zweite Speicher je einem Speicher mit wahlfreiem Zugriff enthält, um die Ausgangssignale der Pufferregistor zu speichern.

5. Logischer Analysator nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung einen Zähler enthält, der die Abtastsignale zählt, um Adressensignale für den ersten und zweiten Speicher zu erzeugen.

6. Logischer Analysator nach Anspruch 3, gekennzeichnet durch eine Auslöseschaltung (36) zur Festlegung eines Auslösepunktes, um die Schreibbetriebsart der Speieher zu beenden in Abhängigkeit von den Ausgangssignalen der Wortdetektoren.