DE3123504A1 - Leckstromausgleich fuer dynamische mos-logik - Google Patents

Description

« · · ■ 9 Q*

α φ β β

9 * ο σ (9 ο

^Γ"- ?ΐ * ο ο- ο« ν

«J j O β ΰ

PHH 9730 X2, 24.3.1981

Leckstromausgleich für dynamische MOS-Logik

Die Erfindung bezieht sich, auf eine logische Schaltung mit einem zwischen einer Anzahl von Eingängen und einem Ausgang angeordneten logischen Netzwerk, das eine Anzahl von Feldeffekttransistoren mit isolierter Steuerelektrode enthält und zur Durchführung einer logischen Bearbeitung den Eingängen zugeführte Signale von mindestens einem Taktsignal gesteuert wird_f wobei während der Durchführung der logischen Bearbeitung ein unerwünschter Ladungsverlust am Ausgang auftreten kann infolge endlicher Schaltzeiten der Transistoren und der sich daraus ergebenden kurzzeitigen Leckströme innerhalb des logischen Netzwerks,

Dynamische MOS—Logikschaltungen werden dadurch gekennzeichnet j dass sich innerhalb der Schaltung keine Gleidi-

stromwege zwischen den Speisungsanschlüssen befinden und dass Steuerung durch mindestens zwei Taktsignale stattfindet. Dies bietet den Vorteil einer geringen Verlustleistung.

Die ¥irkung von Schaltungen dieses Typs beruht auf

synchronisiertem Ladungstransport zwischen den verschiede-20

nen Punkten der Schaltung und auf der Tatsache _f dass jeder an der Informationsübertragung beteiligte Punkt eine Streukapazität aufweist, wodurch eine einmal einem derartige! Punkt zugeführte Ladung während einiger Zeit erhalten

bleibt, vorausgesetzt 5 dass dieser Punkt nach dem Zuführen 25

der Ladung möglichst gegen seine Umgebung isoliert wird.

Die Durchführung einer logischen Bearbeitung einer Anzahl von EingangsSignalen erfolgt bei Schaltungen dieses Typs mittels eines logischen Wetzwerks, das MOS-Transistoren enthält und dessen Ausgang mit Hilfe eines "Aufladetransistors" zunächst auf ein erstes Potential aufgeladen wird, das einer "logischen Eins" entspricht. Dann wird der Ausgang über das logische Netzwerk entladen, wenn als Ergebnis der Bearbeitung eine logische Null er-

» · * Φ * * ». ι fi λ ty -^ m

PHN 9780 «f^ 23.3.1981

scheint, während das erste Potential ("logische Eins") erhalten bleibt, wenn als Ergebnis der Bearbeitung eine "Eins" erscheint.

Vor allem bei etwas verwickeiteren logischen Bearbeitungen ergibt sich das Problem, dass verschiedene Signalwege im Netzwerk auch verschiedene Verzögerungszeiten für die Signale ergeben, wodurch es vorkommen kann, dass bestimmte mit dem Ausgang verbundene Transistoren zu unerwünschten Zeitpunkten leitend sind, wodurch der Ausgang doch teilweise über das logische Netzwerk entladen wird, obgleich das endgültige Ergebnis der logischen Bearbeitüng eine logische "Eins" sein müsste. Dieses unerwünschte Entladen des Ausgangs wird nachstehend stets als "Leckstromeffekt" bezeichnet.

Ein Beispiel einer derartigen Schaltung ist auf Seiten 175 und I76 des Buches "MOS/LSI Design and Application" in "Texas Instruments Electronics Series" von Mc Grawhill Publishing Corporation, beschrieben. Die darin gezeigte und beschriebene Schaltung ist eine Volladdiererschaltung, die in zweiphasiger dynamischer MOS-Logik ausgeführt ist und unter bestimmten Umständen den Leckstromeffekt aufweist. Um den Leckstromeffekt zu vermeiden, kann die genannte Schaltung, wie im vorgenannten Buch erörtert wird, in Vierphasen-MOS-Logik ausgeführt werden, wodurch /"-> 25 die Volladdiererbearbeitung in zwei Schritten von zwei gesonderten, an sich leckstromfreien logischen Netzwerken nacheinander durchgeführt wird.¹ DeJ Nachteil ist, dass dann vier gesonderte Taktsignale benötigt werden, wodurch die integrierte Schaltung erheblich verwickelter wird.

Die Erfindung hat zur Aufgabe, eine logische Schaltung zu schaffen, die ohne Vergrösserung der Anzahl von Takt Signalen '. betrieben werden kann, ohne dass Gefahr von Ladungsverlust durch einen Leckstromeffekt auftritt.

Die Erfindung ist dazu dadurch gekennzeichnet, dass Mittel vorhanden sind, mit deren Hilfe während der Durchführung der logischen Bearbeitung wenigstens während Zeitperioden, in denen Leckströme auftreten können, dem Ausgang des logischen Netzwerkes eine Ausgleichsladung

BAD

( β 9

I» B β

PHN 9780 y*% 23.3.1981

zugeführt wird.

Diese Massnahzne nach der Erfindung bietet die Möglichkeit, mit sehr einfachen Mitteln den störenden Einfluss des vorgenannten Leckstromeffekts zu beseitigen.

Insbesondere braucht dann die Anzahl von Taktsignalen nicht vergrössert zu n/erden, wodurch die integrierte Schaltung möglichst einfach bleiben kann.

Eine bevorzugte Ausführungsform der Schaltung nach der Erfindung ist dadurch gelcennaeichnet, dass die Mittel eine Kapazität enthalten, deren eine Elektrode mit dem Ausgang und deren andere Elektrode mit einem von dem (den) Taktsignal(en) abgeleiteten Steuersignal ansteuerbar <w ist;·

Diese Ausführungsform beruht auf der Erkenntnis, dass die genannten Leckströme während sehr kurzer Zeit auftreten, so dass nicht kontinuierlich Ausgleichsladung zugeführt zu werden braucht, was in bezug auf den Stromverbrauch der Schaltung vorteilhaft ist.

Die genannte Kapazität erfüllt die Funktion eines Spannungsüberhöhungskondensators, der zu dem gewünschten Zeitpunkt (und zwar zti dem Zeitpunkt, zu dem Leckströme auftreten können) eine Ausgleichsladung dem Ausgang zuführt, infolge der Tatsache, dass zu diesem Zeitpunkt ein Spannungssprung an die·andere Elektrode angelegt wird. Die Anwendung von Spannungsüberhöhungskondensatoren ist an sich z.B. aus dem Aufsatz "N-MOS-Circuits for Digital Filters" von J.H. de Man et al in "I.E.E.E. Journal of "Solid State Circuits", Band SC-13, Nr. 5 j Oktober 1978, bekannt; darin wird ein Spannungs-Überhöhungskondensator zum Ausgleichen eines Signalverlusts durch Ladungsverteilung zwischen den Punkten zu beiden Seiten eines Durchlassgatters verxvendet. Bisher wurde jedoch, nicht erkannt, dass es möglich ist, einen Leckstromausü'leich mit Hilfe eines an den Ausgang eines logischen Netzwerks angeschlossenen Spannungsüberhöhungskondensators zu bewirken.

Es kann weiter vorteilhaft sein, dass die Kapazität völlig oder, teilweise durch die Kapazität zwischen

to 9 t> ♦ **·«* η

β η β #■ ο «» ♦ ft« #·

PHN 9780 ^trjT 23.3.1981

der Steuerelektrode und dem Kanal eines Feldeffekttransistors mit isolierter Steuerelektrode gebildet wird, wobei, die Steuerelektrode mit dem Ausgang gekoppelt ist und wenigstens eine der Hauptelektrode^ mit einem von dem (den) Taktsignal(en) abgeleiteten Steuersignal gesteuert wird.

Einige Ausführungsformen der Erfindung sind

in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1a das Schaltbild einer einfachen logischen Schaltung, die grösstenteils in Zweiphasen-MOS-Logik ausgeführt ist und in der unter bestimmten Umständen Leckströme auftreten können;

Fig. 1b den Verlauf der zu der Schaltung nach

Fig. la gehörigen Taktsignale;

Fig. 2a das Schaltbild einer einfachen logischen Schaltung, die von der Schaltung nach Fig. 1 abgeleitet ist-, aber die zur Vermeidung von Leckströmen in Vierphasen-MOS-Logik ausgeführt ist; Fig. 2b den Verlauf der zu der Schaltung nach Fig. 2a gehörigen Taktsignale;

Fig. 3a eine Ausführungsform der Schaltung nach der Erfindung, die auf der logischen Schaltung nach Fig. 1a basiert;

Fig. 3t> den Verlauf der zu der Schaltung nach Fig. 3a gehörigen Taktsignale, und

Fig. K das Schaltbild einer Volladdiererschaltung nach der Erfindung.

Fig. 1a zeigt das Schaltbild einer einfachen logischen Schaltung, die grösstenteils in Zweiphasen-MOS-Logik ausgeführt ist, für die Schaltfunktion F = A.B. Die Eingangssignale A und B werden den Steuerelektroden der Transistoren T₁ bzw. T_ zugeführt; das Taktsignal #L wird den Steuerelektroden der Transistoren T₁ und T_ und das Taktsignal 0„ wird den Steuerelektroden der Transistoren Tg und T- zugeführt.

In Fig. 1b ist der zeitliche Verlauf der Taktsignale 0₁ und 0p dargestellt.

Der Transistor T_ bildet zusammen mit dem

• fr · W ο ■* *«

ft « O « w»w

u « ο <i O

pen 9780 y& 23.3.1981

Aufladetransistor T. eine dynamische Umkehr schal tung, die am Punkt P das invertierte Signal B erzeugt, das der Steuerelektrode des Transistors T„ zugeführt wird» Die Transistoren T₁, T und T bilden ein NICHT-UND~Gatter, das die Funktion F = A.B realisiert.

Das Ergebnis der Bearbeitung nach dieser

Funktion wird in der Zeit, in der das Taktsignal 0_p "hoch" ist j über den Transistor T_ dem Eingang der statischen Umkehrschaltung zugeführt, die aus den Transistoren T„ und T_n besteht und den zuletzt bestimmten ¥ert der Funktion y

F = A„B puffert.

In der Zeitperiode, in der das Taktsignal 0, "hoch" ist, werden die Punkte P und Q über den Transistor T. bzw«, den Transistor T_ aufgeladen» Wenn das Taktsignal 0 xi'ieder "niedrig" wird, befinden sich die Punkte P und Q also auf "hohem" Potential. Sobald das Taktsignal 0p "noch" wird, kann, abhängig von den logischen Pegeln der Signale A und B, am Punkt Q eine unerwünschte Entladung auftreten, während das Potential am Punkt Q "hoch" bleiben soll.

Es sei ζ „Β. angenommen, dass die Signale A und B und die Punkte P und Q alle "hoch" sind. Wenn das Taktsignal 0_? "hoch" wird, muss der Punkt P über die Transistoren T_p und T^ entladen werden. Dies beansprucht eine gewisse, wenn auch nur kurze Zeit.

Dem Transistor T„ wird also während dieser kurzen Zeit noch immer ein hohes Steuerpotential angeboten, wodurch der Transistor T_ leitend bleibt, während zu gleicher Zeit die Transistoren T₁ und T/ leitend werden, wodurch dex- Punkt Q in mehr oder weniger grossem Masse entladen wird. Es ist einleuchtend, dass die Zuverlässigkeit der Schaltung daduroli beeinträchtigt wird.

Eine bekannte Lösung für das angegebene Problem ist in Fig. 2a dargestellt, und basiert auf einer Bedingung, die man auf Seifceri ~'*7 und 2^r48 des Buches "Switching and Finite Automata Theory" von Zvi Kohavi (Mc. Grawhill) finden kann. Nach dieser Bedingung ist es, wenn eine synchrone Schaltung (in diesem Falle also eine dynamische MOS-Schaltung) rieh!ig wirken soll, erforderlich, dass

- \.~ .··. .: 3 1 2350A

PHN 9780 . ^f- 23.3.1981

die SignalVerzögerungen, die innerhalb eines bestimmten
elementaren Teiles dieser Schaltung- auftreten, nicht als solche ausserhalb dieses Teiles wahrnehmbar sein dürfen. Diese Bedingung dient dazu, sicherzustellen, dass die Eingangssignale eines anderen Teiles der Schaltung, dessen Eingang (Eingänge) mit dem Ausgang (den Ausgängen) des zuerst genannten elementaren Teiles gekoppelt ist (sind), sich während der Zeitperiode, in der dieser andere Teil an der Signalbearbeitung beteiligt ist, nicht ändern.

^ Die vorgenannte Bedingung kann dadurch erfüllt

werden, dass, wie in Fig. 2a dargestellt ist, die Umkehrschaltung, die aus den Transistoren T₀ und Tl besteht,
und das NICHT-UND-Gatter, das aus den Transistoren T , T und Tj, besteht, mit gesonderten Abtasttransistoren T_1n bzw.

T^ versehen werden, deren jeweiliger Steuerelektrode ein gesondertes Taktsignal 0„ bzw. 0_ zugeführt wird. Die
Inverse von B und die NICHT-UND-Funktion werden dann nacheinander realisiert. (Der Verlauf der Taktsignale ist in Fig. 2b dargestellt). Dies erfordert also einen zusätzlichen Transistor, während die Taktlogik und das Layout der Schaltung verwickelter werden. Die Schaltung wirkt wie folgt: Venn das Taktsignal 0* "hoch" ist, wird der Punkt P aufgeladen. ¥enn dann das Taktsignal 0„ "hoch" wird, erscheint am Punkt P die Inverse des Eingangssignals B und diese

Information bleibt über das "Niedrig"-Werden des Taktsignals 0~ an der Steuerelektrode des Transistors T„ erhalten. Sobald das Taktsignal 0„ "hoch" wird, erscheint
am Punkt Q der logische Wert der Funktion F = A.B. Mit
Hilfe des TaktsignaLs 0,, das in diesem Falle gleich dem Taktsignal 0„ sein darf, wird diese Information über den Transistor T_ an die statische Umkeiirschal tung weiterpeleitet, die aus den Transistoren To und T_Q besteht.

Fig. 3a zeigt eine Ausführungsform der logischen Schaltung nach der Erfindung und Fig. 3b die zuge-

hörigen Taktsignale. Die Schaltung nach Fig. 3a, die im

wesentlichen mit der nach Fig. 1a übereinstimmt, ist mit einem Kondensator versehen, der vorzugsweise aus der
Kapazität zwischen der Steuerelektrode und dem Kanal eines

W * . «I _U rf «I - - «

PHN 9780 & S? 23.3=1981

MOS-Transistors, im vorliegenden Falle T₁₁, besteht, der zwischen dem Punkt Q und der das Taktsignal 0„ führenden Leitung angebracht ist. Die Wirkung dieses Spannungsüberhöhungskonderisators ist wie folgt:

Es sei angenommen, dass beim "Hoch"-¥erden des Taktsignals 0„ eine unerwünschte Entladung des Punktes Q infolge eines kurzzeitigen Stroms durch die Transistoren T„, T und T^ auftritt, wie oben bereits beschrieben wurde, Während der ansteigenden Planke des Taktsignals 0„ wird dann über den Spamiungsüberhöhungskondensator Ladung dem Punkt Q zugeführt j wodurch die infolge des genannten kurzzeitigen Leckstrom.- von dem Punkt Q. abfliessende Ladung ausgeglichen wird.

Wenn kein Leckstrom aui'tritt und als Ergebnis der logischen Bearbeitung eine "1" am Punkt Q erscheint, wird der Spannungsilberhöliungskondensator ebenfalls für eine zusätzliche Ladungszufuhr zu dem Punkt Q sorgen, aber dies schadet nicht, weil dadurch nur das Potential am Punkt Q erhöht wird, was die Auswertung des logischen Pegels des Punktes Q nicht beeinflusst. Wenn als Ergebnis der logischen Bearbeitung eine "Null" am Punkt Q erscheint, wird die vom Spannungsüberhölmngskondensator zusätzlich zugeführte Ladung über die Transistoren T₁, T und T abgefülu-t, die dann ja leitend sind, so dass auch dadurch die Auswertung des genannten logischen Pegels nicht beeinflusst wird. Wie das Zeitdiagramra der Taktsignale in Fig. 3b zeigt, dürfen die Taktsignale hier jeweils die Invertierung des anderen sein, was in bezug auf die Takt— logik vorteilhaft ist.

Fig. 4 zeigt das Schaltbild einer sogenannten Volladdiererschaltung mit Leckstromausgleich nach der Erfindung. In dieser Schaltung bilden die Transistoren T und T,, T und T, bzw. T und T Umkehrschaltungen für die logischen Signale A, D bzw. B.

Die Transistoren Tg bis T_1r bilden vier NICHT-UND-Gatter, deren Ausgänge am Punkt 2 miteinander verbunden sind.

Sie real. Lsieren, ausgehend von den Eingangs-

f, f, Λ - · * Λ . „

PHN 9?8O ^Cf 23.3.1981

Signalen, A, B und D und deren Invertierungen Ä, B und D, die folgende Funktion:

S = ABD + ABD + ÄBD + ABD. Die Wirkung der Schaltung ist wie folgt:

In der Zeit, in der das Taktsignal 0 "hoch" ist, werden die Punkte 1,2,3» und 4 über die Aufladetransistoren T., T , Tg bzw. T aufgeladen. Wenn das Taktsignal $ "hoch" wird, werden von den Umkehrschaltungen die Invertierungen der Eingangssignale Ä, B und D erzeugt, während zu gleicher Zeit die NICHT-UND-Gatt er aus den Eingangssignalen und ihren Invertierungen die logische Funktion bilden, deren Ergebnis S am Punkt 2 erscheint. An Hand des folgenden Beispiels wird erläutert, dass dabei kurzzeitige Leckströme in den NICHT-UND-Gattern auftreten können.

^⁵ Es sei z.B. angenommen, dass das Eingangssignal

A "niedrig" ist, dass die Eingangssignale B und D "hoch" sind und dass die Punkte 1,2,3 und 4 aufgeladen ("hoch") sind. Wenn das Taktsignal ^ "hoch" ist, muss endgültig am Punkt 2 eine logische "1" erscheinen.

Während der Realisierung der genannten logischen Funktion wird der Punkt 1 "hoch" bleiben. Die Punkte 3 und 4 müssen über die Transistoren T~ bzw. T„ entladen werden. Dies beansprucht Zeit, wobei es sehr wahrscheinlich, ist, dass einer der beiden Punkte 3 und 4 infolge des Unterschiedes in Kapazität und/oder des Unterschiedes zwischen den Transistoren T_p und T sich schneller als der andere entlädt. Wenn z.B. der Punkt 4 sich schneller als der Punkt 3 entlädt, kann der Transistor 15 sehr kurzzeitig leitend werden. Der Transistor T₁- ist leitend, weil in diesem Falle das Eingangssignal A "niedrig" und somit der Punkt 1 "hoch" ist. Der Punkt 2 könnte also teilweise entladen werden, weil übez' die Transistoren T , , T und T ein kurzzeitiger Leckstrom fliesst. Der Spannungsüberhöhungskondensator in Form von T..,- sorgt jedoch dafür, dass dem Punkt 2 zusätzliche Ladung zu dem Zeitpunkt zugeführt wird, zu dem dieser kurzzeitige Leckstrom auftreten kann, wodurch der logische Pegel an diesem Punkt doch mit Sicherheit eine logische "1" ergibt.

PHN 9780 Jf0 23.3.1981

Schliesslich wird das Signal am Punkt 2 in der Zeit, in der das Taktsignal $,, "hoch" ist, über den Transistor T₁₇ an die statische Umkehrstufe weitergeleitet, die aus den Transistoren T₁O und T₁_ besteht und als Puffer wirkt.

Lee

rseite

Claims (3)

1. PUN 9780 •♦Ό 24. 3-1981

   PATENTANSPRÜCHE:

   Logische Schaltung mit einem zwischen einer Anzahl von Eingängen und einem Ausgang angeordneten logischen Netzwerk, das eine Anzahl von Feldeffekttransistoren mit isolierter Steuerelektrode enfcliäLl: und zur DurehfühiMuij»; ° einer logischuii Bearbeitung den Eingängen zugeführter Signale von mindestens einem Taktsignal gesteuert wird, wobei während der Durchführung der logischen Bearbeitung ein unerwünschter Ladungsverlust am Ausgang auftreten kann infolge endlicher Schaltzeiten der Transistoren und der sich daraus ergebenden kurzzeitiger Leckströme innerhalb des logischen Netzwerks, dadurch gekennzeichnet, dass Mittel vorhanden sind, mit deren Hilfe während der Durchführung der logischen Bearbeitung wenigstens während Zeitperioden, in denen Leckströme auftreten können, dem Ausgang des

   logischen Netzwerks eine Ausgleichsladung zugeführt wird.
2. 2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Mittel eine Kapazität enthalten, deren eine Elektrode mit dem ^usgan,¹? ,",'«koppelt LyI; und deren andere Elektrode ml L einem von dc;ni (den) Taktsignal(en)

   abgeleiteten Steuersignal ansteuerbar ist.
3. 3. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Kapazität völlig oder teilweise durch die Kapazität zwischen der Steuerelektrode und dem

   Kanal eines Feldeffekttransistors mit isolierter Steuer-25

   elektrode gebildet wird, wobei die Steuerelektrode mit dem Ausgang gekoppelt ist und wenigstens eine der Hauptelektroden mit einem von dem (den) Taktsignal(en) abgeleiteten Steuersignal gesteuert wird.

   BAD ORIGINAL