NL8003519A

NL8003519A - Lekstroomcompensatie voor dynamische mos logica.

Info

Publication number: NL8003519A
Application number: NL8003519A
Authority: NL
Original assignee: Philips Nv
Priority date: 1980-06-18
Filing date: 1980-06-18
Publication date: 1982-01-18
Also published as: GB2078459A; DE3123504A1; AU538272B2; CA1183224A; IT8122322A0; IE51780B1; FR2485300A1; FR2485300B1; AU7183181A; IE811315L; GB2078459B; JPS5730420A; MX151878A; HK40785A; IT1138401B

Description

I·!* * > EHN 9780 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven "Lekstrocsmccsnpensatie^ voor dynamische MDS logica"

De uitvinding heeft betrekking op een logische schakeling met een tussen een aantal ingangen en een uitgang opgenctnen logisch netwerk, dat een aantal veldeffekttransistoren met geïsoleerde stuur-elektrode cmvat en voor het uitvoeren van een logische bewerking op 5 aan de ingangen toegevoerde signalen wordt gestuurd door althans één kloksignaal en waarbij tijdens het uitvoeren van de logische bewerking ongewenst ladingsverlies aan de uitgang kan optreden als gevolg van kortstondige lekstromen binnen het logisch netwerk.

Dynamische MOS logica schakelingen warden gekenmerkt door 10 het feit, dat er zich binnen de schakeling geen gelijkstrocmwegen tussen de voedingsaansluitingen bevinden. Dit biedt het voordeel van een geringe vermogensdissipatie.

De werking van dit type schakelingen berust op gesynchroniseerd ladingstransport tussen de verschillende punten van de schakeling en 15 het feit dat ieder punt, betrokken bij de informatie-overdracht een parasitaire capaciteit bezit, waardoor een eenmaal aan een dergelijk v punt toegevoerde lading enige tijd behouden blijft, mits dit punt na het toevoeren van de lading zo goed mogelijk van zijn omgeving geïsoleerd wordt.

20 Het uitvoeren van een logische bewerking op een aantal ingangs signalen geschiedt bij dit type schakelingen door middel van een logisch netwerk, dat MDS trans is toren bevat en waarvan de uitgang door middel van een "oplaad" transistor allereerst wordt opgeladen tot een eerste potentiaal overeerikonend met een (logische "1"). Daarna wordt de uit-25 gang via het logische netwerk ontladen als het resultaat van de bewerking een logische "0" oplevert, terwijl de eerste potentiaal (logische "1") gehandhaafd blijft als het resultaat van de bewerking "1" oplevert.

Vooral bij wat ingewikkelder logische bewerkingen doet zich het probleem voor, dat verschillende signaalwegen in het netwerk ook 30 verschillende vertragingstijden opleveren voor de signalen, waardoor het kan voorkomen dat bepaalde met de uitgang verbonden transistoren qp ongewenste tijdstippen geleidend zijn waardoor de uitgang toch 8003515 PHN 9780 2 • t » * * gedeeltelijk via het logische netwerk wordt ontladen, hoewel het uiteindelijk resultaat van de logische bewerking een logische "1" zou moeten zijn. Deze ongewenste ontlading van de uitgang zal in het navolgende steeds worden aangeduid met lekstrocmeffect.

5 Een voorbeeld van een dergelijke schakeling is te vinden op blz. 175 en 176 van het boek "MOS/LSI Design and Application" uit "Texas Instruments Electronics series" van Mc. Graw Hill publishing Corp. De daar afgebeelde en besproken schakeling is een "full adder" schakeling uitgevoerd in 2 fasen dynamische MOS-logica, welke onder 10 bepaalde anstanügieden behept is met het lekstrocmeffect. Qti het lekstrocmeffect te voorkomen kan de genoemde schakeling, zoals in het vermelde boek is behandeld uitgevoerd worden in 4 fasen M05-logica, waardoor de "full adder" bewerking in twee stappen door twee aparte op zich lekstrocm-vrije logische netwerken na elkaar wordt uitgevoerd.

15 Het nadeel is dat men dan 4 aparte kloksignalen nodig heeft, hetgeen de geïntegreerde schakeling aanzienlijk gekcmpliceerder maakt.

De uitvinding beoogt een logische schakeling te verschaffen, die zonder uitbreiding van het aantal kloksignalen bedreven kan worden zonder dat gevaar optreedt voor ladingsverlies-door lekstrocmeffect.

)Ü

De uitvinding heeft daartoe als kenmerk, dat middelen aanwezig zijn cm tijdens het uitvoeren van de logische bewerking althans gedurende tijdsperioden, waarin lekstromen kunnen optreden ccmpensatielading toe te voeren aan de uitgang van het logisch netwerk.

Deze maatregel volgens de uitvinding biedt de mogelijkheid 25 met zeer eenvoudige middelen de storende invloed van biet voomoemde lekstrocmeffect te elimineren. In het bijzonder behoeft dan het aantal kloksignalen niet uitgebreid te worden, waardoor de geïntegreerde schakeling zo eenvoudig mogelijk kan blijven.

Een voorkeursuitvoering van de schakeling volgens de uitvinding 30 is gekenmerkt, doordat genoemde middelen een capaciteit bevatten, waarvan de ene elektrode is gekoppeld met de uitgang en de andere elektrode wordt gestuurd met een van het kloksignaal (signalen) afgeleid stuursignaal.

Deze uitvoeringsvorm is gebaseerd cp het inzicht dat de genóem-35 de lekstromen gedurende zeer korte tijd optreden, zodat er niet continu compensatielading behoeft te worden toegevoerd, hetgeen voordelig is met betrekking tot het stroomverbruik van de schakeling.

8003519 I* » EHN 9780 3

De genoemde capaciteit vervult de functie van boots trap-condensator, die op het gewenste moment (namelijk het moment dat er lekstromen op kunnen treden) een ccmpensatielading toevoert aan de uitgang, doordat qp dat moment een spanningssprong op de andere €.ektrode wordt 5 aangelegd. Op zich is het gebruik van bootstrap-condensatoren bekend, bijvoorbeeld uit: de Man, J.H. et al.: ΉΜΟΞ Circuits for Digital Filters". IEEE Journal of Solid State Circuits Vd. SC-13 No. 5 October 1978, waar een bootstrap-condensator wordt toegepast voor het compenseren van signaalverlies door ladingsverdeling tussen de punten ter weerszijden 10 van een doorlaatpoort. Tot nog toe is echter niet onderkend, dat het mogelijk is met een lekstrocmccmpensatie te bewerkstelligen met behulp van een aan de uitgang van een logsich netwerk aangesloten boots trap-condensator.

Het kan verder voordelig zijn, dat genoemde capaciteit geheel of 15 gedeeltelijk gevormd wordt door de capaciteit tussen de stuurelëktrode en het kanaal van een veldeffecttransistor met geïsoleerde stuurelèktrode, waarbij de stuurelèktrode gekoppeld is met de uitgang en althans één der hoofdelektroden wordt gestuurd met een van het kloksignaal (signalen) afgeleid stuursignaal.

20

De uitvinding zal aan de hand van de volgende figuren nader worden toegelicht:

Figuur 1a toont het schema van een eenvoudige logische schakeling, grotendeels uitgevoerd in 2 fasen MOS-logica, waarin onder bepaalde omstandigheden lekstromen op kunnen treden.

Figuur 1b toont het verloop van de kloksignalen behorende bij de schakeling van Fig. 1a.

Figuur 2a toont het schema van een eenvoudige logische schakeling, afgeleid van de schakeling van figuur 1, maar ter vermijding van lekstromen uitgevoerd in 4 fasen MOS-logica.

30 Figuur 2b toont het verloop van de kloksignalen behorende bij de schakeling van Fig. 2a.

Figuur 3 a toont een uitvoeringsvorm van de schakeling volgens de uitvinding, gebaseerd op de logische schakeling volgens Fig. 1a.

Figuur 3b toont het verloop van de kloksignalen behorende bij oc de schakeling van Fig. 3a.

Figuur 4 toont het schema van een "full adder" schakeling volgens de uitvinding.

8003519 EEN 9780 4 »1.1

Figuur 1a toont het schema van een eenvoudige logische schakeling, grotendeels uitgevoerd in 2 fasen MDS-logica met als schakelfunctie F = A.B.

De ingangssignalen A en B worden respectievelijk toegevoerd 5 aan de stuurelektroden van de transistoren en T2; het kloksignaal 01 wordt toegevoerd aan de stuur elektrode van transistor en het kloksignaal 02 aan de stuurelektroden van de transistoren Tg en T^.

In figuur 1b is aangegeven hoe de kloksignalen ^ en 02 in de tijd verlopen.

10 Transistor T2 vormt tezamen met de oplaadtransistor T^ een dynamische cmkeerschakeling, welke op punt P de inverse van signaal B vormt, die toegevoerd wordt aan de stuurelëktrode van transistor Tg.

De transistoren T^ Tg en Tg vormen een niet-EN-poort, welke de functie F = A.B. realiseert.

15 Het resultaat van de bewerking volgens deze functie wordt in de tijd dat kloksignaal 02 "hoog" is via transistor T^ toegevoerd aan de ingang van de statische orikeerschakeling, bestaande uit de transistoren Tg en T^, welke de laatst bepaalde waarde van de functie F = A.B. buffert.

20 In de tijd, dat het kloksignaal "hoog" is, worden de punten P en Q via transistor respectievelijk transistor Tg opgeladen. Als het kloksignaal ^ weer laag wordt, bevinden depunten P en Q zich dus qp "hoog" potentiaal. Zodra het kloksignaal 02 "hoog" wordt kan er afhankelijk van de logische niveau's van de signalen A en B op het punt Q een 25 ongewenste ontlading optreden terwijl de potentiaal op punt Q "hoog" dient te blijven. Stel bijvoorbeeld, dat de signalen A en B en de punten P en Q allen "hoog" zijn. Bij het "hoog" worden van kloksignaal 02 zal punt P via de transistoren T2 en Tg ontladen moeten worden. Dat kost enige (zij het korte) tijd.

30 Transidor Tg zal dus gedurende deze korte tijd nog steeds een hoge stuurdektrodepotentiaal krijgen aangeboden, waardoor transistor Tg in geleiding blijft, terwijl tegelijkertijd de transistoren Ti en Tg in geleiding komen, waardoor het punt Q in min of meer ernstige mate ontladen wordt. Het zal duidelijk zijn, dat dit nadelige gevolgen 35 heeft voor de betrouwbaarheid van de schakeling.

Een békende oplossing voor het gesignaleerde probleem is weergegeven in figuur 2a en is gebaseerd op een voorwaarde, welke te vinden 8003519 PHN 9780 5 is op biz. 247 en 248 van het boek "Switching and finite automata theory" van Zvi Kohavi (Me. Graw Hill). Deze voorwaarde zegt, dat wil een synchrone schakeling (in dit geval dus een dynamische MOS-schakeling) correct functioneren, het nodig is, dat de signaalvertragingen, die 5 optreden binnen een bepaald elementair deel van die schakeling niet als zodanig buiten dat deel merkbaar mogen zijn.

Deze voorwaarde is om zéker te stellen, dat de ingangssignalen van een ander deel van de schakeling, waarvan de ingang (en) gekoppeld zijn met de uitgang (en) van het eerstgenoemde elementaire deel, niet 10 veranderen gedurende de tijd, dat dit andere deel bezig is met de signaalbewerking.

Aan voomoemde voorwaarde kan voldaan worden door, zoals in figuur 2a is weergegeven, de orikeerschakeling, bestaande uit de transis-toren T2 en en de niet-ËN-poort, bestaande uit de trans is toren , 15 en te voorzien van aparte "sample" transistoren Respectievelijk Tg, die ieder een apart kloksignaal φ^ respectievelijk (2^ 3331 hun stuureléktrode krijgen toegevoerd. De inverse van B en de niet-EN-functie worden dan na elkaar gerealiseerd. (Het verloop van de kloksignalen is weergegeven in figuur 2b). Dit kost dus een transistor extra, terwijl 20 de kloklogica en de .1 lay-out van de schakeling ingewikkelder worden.

De schakeling werkt als volgt.: als het kloksignaal φ^ "hoog" is wordt het punt P opgeladen. Als vervolgens het kloksignaal φ^ hoog wordt, kant op het punt P de inverse van het ingangssignaal B te staan, welke informatie via het laag worden van het kloksignaal φ0 op de stuurelek- 25 ^ trode van transistor T3 behouden blijft. Zodra kloksignaal p3 hoog wordt, kcrnt op punt Q de logische waarde van de functie F = A.B.

beschikbaar. Met behulp van kloksignaal 04, dat in dit geval gelijk mag zijn aan kloksignaal φ^, wordt deze informatie via transistor T_, doorgegeven aan de statische orikeerschakeling bestaande uit TQ en TQ.

_ o y 30 Figuur 3a tooit een uitvoeringsvorm van de logische schakeling volgens de uitvinding en figuur 3b de bijbehorende kloksignalen. De schakeling in figuur 3a, die in hoofdzaak identiek is aan die van figuur 1a is voorzien van een condensator, welke bij voorkeur bestaat uit de capaciteit tussen de stuureléktrode en het kanaal van een MOS 35 transistor, in dit geval T^, aangebracht tussen het punt Q en de lijn welke het kloksignaal 02 voert. De werking van deze bootstrap-condensator is als volgt: 8003519 , V » PHN 9780 6

Stel dat bij het "hoog" worden van kloksignaal φ^ ongewenste ontlading van punt Q optreedt ten gevolge van een kortstondige kortsluitstroom door de transistoren Tg, en Tg, zoals eerder in deze tekst is beschreven. Tijdens de opgaande flank van kloksignaal φ0 wordt 5 ^ dan via de bootstrap-condensator lading naar punt Q gebracht, waardoor de tengevolge van de genoemde kortstondige lekstroom van punt Q weglekkende lading wordt gecompenseerd.

Als er geen lekstroom optreedt en er verschijnt als resultaat van de logische bewerking een "1" op punt Q, dan zal de bootstrap-conden-10 sator eveneens voor extra ladingtoevoer naar punt Q zorgen, maar dit kan geen kwaad, omdat dit slechts d® potentiaal van punt Q verhoogt, wat geen gevolgen heeft voor de interpretatie van het logisch niveau van punt Q. Als het resultaat van de logische bewerking een "0" op het punt Q oplevert, wordt de door de bootstrap-condensator extra toegevoerde 15 lading afgevoerd via de transistoren , Tg en Tg, die dan immers in geleiding zijn, zodat ook dit geen gevolgen heeft voor de interpretatie van genoemd logisch niveau. Zoals het tijddiagram van de kloksignalen in Fig. 3b toont mogen hier de kloksignalen eikaars inverse zijn, wat voordelig is met betrekking tot de kloklogica.

20

Figuur 4 toont het schema van een zogenaamde "full adder" schakeling met lékstroomcompensatie volgens de uitvinding. In deze schakeling vormen de transistoren en T^, Tg en Tg respectievelijk Tg en T7 cmkeerschakelingen voor de logische signalen A, D respectievelijk B.

25

De transistoren Tg tot en met T^g vormen 4 niet-EN-poorten, waarvan de uitgangen op punt 2 zijn doorverbonden.

Zij realiseren uitgaande van de ingangssignalen A, B en D en de inversen A, B en D de logische functie:

30 S = ABD + ABD + ABD + ABD

De werking van de schakeling is als volgt: In de tijd dat het kloksignaal φ "hoog" is, worden de punten 1, 2, 3 en 4 via de respectieve. oplaadtransistoren T^, Tg, Tg en T^ opgeladen. Als het kloksignaal φ "hoog" wordt, worden door de cmkeerschakelingen de inversen 35 van de ingangssignalen, A, B en D, gevormd en tegelijkertijd vormen de niet-EN -poorten uit de ingangssignalen en hun inversen de logische functie, waarvan het resultaat S aan het punt 2 verschijnt. Dat hierbij kortstondige lekstromen in de niet-EN-poorten op kunnen treden, zal 8003519 EHN 9780 7

V V

aan de hand van het volgende voorbeeld worden toegelicht.

Stel bijvoorbeeld dat het ingangssignaal A "laag" is, dat de ingangssignalen B en D "hoog" zijn en dat de punten 1, 2, 3 en 4 opgeladen ("hoog") zijn. Als het kloksignaal 0 "hoog" is, zal uiteinde-5 lijk op punt 2 een logische "1" moeten kanen.

Tijdens het realiseren van de genoemde logische functie zal punt 1 "hoog" blijven. De punten 3 en 4 zullen ontladen moeten worden via de respectieve transistoren T2 en Tg. Dit kost tijd, waarbij het zeer waarschijnklijk is, dat een van beide punten 3 en 4 tengevolge van 10 verschil in capaciteit en/of verschil tussen de transistoren Tg en Tg sneller ontlaadt dan het andere. Als bijvoorbeeld punt 4 sneller ontlaadt dan punt 3, zal transistor zeer korte tijd in geleiding kunnen kanen. Transistor T^ is geleidend, andat in dit geval het ingangssignaal A "laag" is dus punt 1 "hoog". Het punt 2 zou dus ge- 15 deel telijk ontladen kunnen worden, andat er via de transistoren T^, T^g en Ί?2 een kortstondige lekstroom loopt. De bootstrapcondensator in de vorm van T^g zorgt er echter voor, dat het punt extra lading krijgt toegevoerd op het moment dat deze kortstondige lekstroom kan optreden, waardoor het logische niveau op dit punt toch met zekerheid 20 een logische "1" oplevert.

Tenslotte wordt het signaal op punt 2 in de tijd dat het kloksignaal h°°9 is via transistor T^ doorgegeven aan de statische omkeertrap bestaande uit de transistoren T^g en T^g, welke als buffer fungeert.

25 30 35 ___________________ ________,J_ 800 3 5 1 9

Claims

1. Logische schakeling met een tussen een aantal ingangen en een uitgang qpgenanen logisch netwerk, dat een aantal veldeffecttransis-toren met geïsoleerde stuurelektrode cmvat en voor het uitroeren van een logische bewerking op aan de&ingangen toegeroerde signalen wordt gestuurd 5 door althans êên kloksignaal en waarbij tijdens het uitroeren van de logische bewerking ongewenst ladingsverlies aan de uitgang kan optreden als gevolg van kortstondige lekstraten binnen het logische netwerk, net het kenmerk, dat middelen aanwezig zijn om tijdens het uitroeren van de logische bewerking althans gedurende tijdsperioden waarin lekstromen 10 kunnen optreden campensatielading toe te roeren aan de uitgang van het logische netwerk.

2. Logische schakeling volgens conclusie 1, met het kenmerk, dat genoemde middelen een-capaciteit bevatten, waarvan de ene elektrode is gekoppeld met de uitgang en de andere elektrode wordt gestuurd met een 15 van het kloksignaal (kloksignalen) afgeleid stuursignaal.

3. Logische schakeling volgens conclusie 2, net het kenmerk, dat genoemde capaciteit geheel of gedeeltelijk wordt gevormd door de capaciteit tussen de stuurelektrode en het kanaal van een veld-effecttransistor met geïsoleerde stuurelektrode, waarbij de stuurelek- 20 trode gekoppeld is met de uitgang en althans één der hoofdelektroden wordt gestuurd met een van het kloksignaal (kloksignalen) afgeleid stuursignaal. 25 30 35 8003519