DE3114037A1

DE3114037A1 - "frequenzvergleichsschaltung fuer ein digitales abstimmsystem"

Info

Publication number: DE3114037A1
Application number: DE19813114037
Authority: DE
Inventors: Felix 8800 Thalwil Aschwanden
Original assignee: RCA Corp
Current assignee: RCA Licensing Corp
Priority date: 1980-04-08
Filing date: 1981-04-07
Publication date: 1982-02-18
Also published as: JPS56157119A; US4352206A; DE3114037C2; JPH0237727B2

Description

GB-Ser.No. 8 011 554 RCA 75219/Sch/Ro.

AT: 8. April 1980

RCA Corporation, New York, N.Y. (V.St.A.)

Frequenzvergleichsschaltung für ein digitales Abstimmsystem.

Die Erfindung bezieht sich auf das Gebiet der digital gesteuerten Abstimmsysteme. Es gibt viele bekannte Arten digital gesteuerter Abstimmsysteme, die eine relativ große Anzahl digitaler Verarbeitungsschaltungen aufweisen, deren jede eine Einzelfunktion ausübt. Häufig hat man solche Abstimmsysteme unter Verwendung einer relativ großen Zahl bereits handelsüblicher integrierter Schaltungen oder einer kleinen Zahl Anwender bezogener Großintegrationsschaltungen konstruiert. Die Kosten solcher Abstimmsysteme nehmen hohe Werte an. Da nun Mikrocomputer mit einer zentralen Prozeßeinheit (CPU), die unter Steuerung durch ein gespeichertes Programm arbeitet, eine große Vielzahl digitaler Funktionen ausführen können und im Vergleich zu ihrem Konstruktionsaufwand außerordentlich vielseitig sind, ist ihre Anwendung auch in digitalen Abstimmsystemen erwünscht. Bisherige digitale Abstimmsysteme haben sich nicht gut zur Einbeziehung eines Mikrocomputers bei besonders preiswerter Ausführung geeignet.

Beispielsweise enthält ein mit Phasenverriegelungsschleife arbeitendes PLL-Abstimmsystem eine digitale Phasenvergleichsschaltung zum Vergleich der Phasenlage eines Signals variabler Frequenz, das durch Teilung der Frequenz des Geräteoszillators durch einen programmierbaren Teilerfaktor geteilt worden ist, mit einen relativ stabilen Bezugsfrequenzsignal zur Erzeugung von Fehlerimpulsen, welche die Frequenz- und Phasenabweichung zwischen den verglichenen Signalen wiedergeben. Der programmierbare Faktor wird entsprechend dem gewünschten Kanal gewählt, so daß die Frequenz des Signals variabler Frequenz nominal die gleiche wie die Bezugsfrequenz ist. Die Fehlerimpulse werden zu

130067/072S

einem Regelsignal gefiltert, mit Hilfe dessen die Frequenzabweichung des Geräteoszi11ators verringert wird. Die digitale Phasenvergleichsschaltung, die ein erheblicher und teurer Teil eines solchen PLL-Abstimmsystems ist, läßt sich unglücklicherweise nicht günstig in einen Mikrocomputer einbeziehen.

Da weiterhin die Auflösung, das Ansprechverhalten und die Filtererfordernisse einer Phasenverriegelungsschleife von der Bezugsfrequenz abhängen, muß man bei PLL-Abstimmsystemen bestimmte Kompromisse eingehen. So wird die Auflösung, also die Feinheit der Frequenzschritte, vergrößert, wenn man die Bezugsfrequenz verkleinert, während die Ansprechzeit und die Einfachheit der Ausfilterung von Bezugskomponenten aus dem Fehlersignal, welches das Regelsignal für den Geräteoszi11ator bildet, mit zunehmender Bezugsfrequenz größer wird. Um diese Faktoren unter einen Hut zu bekommen, sind die Wahl der Bezugsfrequenz und der Entwurf des Filters etwas kritisch.

Andere Typen bekannter Frequenzregel systeme enthalten einen Zähler zum Zählen der Zyklen der Geräteoszillatorschwingung und eine digitale Vergleichsschaltung zur Bestimmung des Fehlers zwischen dem akkumulierten Zählwert und einem vorbestimmten Zählwert für den gewünschten Kanal, während eines relativ stabilen Meßintervalls. Ist der akkumulierte Zählwert niedrig oder hoch, dann erzeugt die digitale Vergleichsschaltung Logikpegel zur Erhöhung bzw. Erniedrigung der Frequenz des Geräteoszillatorsignals.

Es hat sich gezeigt, daß in solchen Systemen die Kompromisse zwischen der Ansprechzeit für die Auflösung und den Filtererfordernissen nicht so schwerwiegend sind wie bei PLL-Abstimmsystemen. Jedoch hängt die Frequenzauflösung direkt von der Stufenzahl im Zähler und der digitalen Vergleichsschaltung ab. Dadurch wird die Benutzung eines preiswerten Mikrocomputers schwierig, weil Mikrocomputer, welche Prozeßdaten mit einer großen Anzahl (beispielsweise 12) von Binärsignalen oder -bits (binary digits) dynamisch verarbeiten können, noch zu teuer für die praktische Anwendung in handelsüblichen Empfängern sind. Zu diesem Zweck ermöglicht die Erfindung einen Zähler und Digital komparator

130067/0725

-D-

mit einer geringeren Stufenzahl, als sie üblicherweise in einem solchen System verwendet würde, um die geforderte Auflösung zu ergeben. Daher ist die erfindungsgemäße Anordnung besonders nützlich zur Verwendung mit relativ preiswerten Mikrocomputern.

Die Erfindung bezieht sich nun auf ein Abstimmsystem der oben erwähnten Art mit einem Stations- oder Kanalwähler zur Erzeugung eines der Station entsprechenden Digitalwortes, mit einem Zähler zum Zählen der Perioden des Geräteoszillatorsignals während eines Meßintervalls zur Erzeugung eines den Zählwert darstellenden Digitalwortes, mit einem Zeitgeber zur Festlegung der Dauer des Meßintervall es und mit einer Vergleichsschaltung zur Erzeugung eines Regelsignals für die Regelung der Geräteoszillatorfrequenz entsprechend der Abweichung zwischen dem der Station entsprechenden Digitalwort und dem den Zählwert darstellenden Digitalwort. Hierbei sieht die Erfindung eine Einrichtung vor, bei welcher der Zähler und die Vergleichsschaltung nur N Bits benötigt, während der Stations- oder Kanalwähler M Bits erzeugt und M größer als N ist. Insbesondere enthält die Einrichtung einen Bit-Selektor, welcher aufeinanderfolgend verschiedene Gruppen von N Bits liefert, die zumindest teilweise aus dem der Station entsprechenden Digitalwort abgeleitet sind, wobei jede Gruppe Bits niedriger Ordnung als die vorangehende Gruppe enthält, und diese Bit-Gruppen werden einer Vergleichsschaltung und einem Interval!selektor zugeführt, um die Dauer des Meßintervalls entsprechend der Gruppe von N Bits einzustellen, die der Vergleichsschaltung während jeweiliger Betriebsschritte zugeführt worden sind.

Die Erfindung sei nun anhand eines Beispiels mit Bezug auf ein Abstimmsteuersystem eines AM-Rundfunkempfängers beschrieben, welcher auf HF-Träger im Mittelwellenbereich abstimmbar ist, der in Europa von 520 bis 1672 kHz reicht. Es versteht sich, daß die Grundanordnung auch auf andere Frequenzbereiche anwendbar ist und sich für Fernseher ebenso wie für Rundfunkgeräte eignet.

In der einzigen Figur ist ein Rundfunkempfänger mit einer Antenne 1 versehen und weist einen HF-Teil 3, einen Geräteoszillator 5, eine Mischstufe 7, einen

130067/072S

31U037

ZF-Teil 9 und einen Signal verarbeitungstell 11 auf, die in üblicher Weise angeordnet sind. Die Abstimmung des HF-Teils 3 und des Oszillators 5 wird durch die Größe einer Abstimmspannung gesteuert, die von dem insgesamt mit 13 bezeichneten Abstimmsteuersystem entsprechend der vom Hörer gewünschten Station erzeugt wird.

Eine Station kann gewählt werden durch Einstellung eines Potentiometers 15, und diese Einstellung wird mit Hilfe eine A/D-Konverters 17 von einem Analogwert in einen Digitalwert übertragen, nämlich zunächst in eine Impulsdauer, die dann in ein entsprechendes Digitalwort umgesetzt wird. Diese A/D-Umwandlung ist bekannt und kann beispielsweise mit Hilfe einer Anordnung gemäß der US-PS 4 227 186 erfolgen, die den Titel "Self-Stabilizing Analog to Digital Converter Useful in Phase Locked Loop Tuning Systems" trägt und am 7. Oktober 1980 ausgegeben worden ist. Eine Station kann auch gewählt werden durch Betätigung eines entsprechenden Stations-Vorwählschalters 19. Dadurch wird eine entsprechende Speicherstelle im Speicher 21 adressiert und ausgelesen, welcher das zugehörige Digital wort enthält, das zuvor vom A/D-Konverter 17 eingegeben wurde. Das entweder vom A/D-Konverter 17 oder vom Speicher 21 erhaltene Digitalwort wird einem Speicherregister 23 zugeführt.

Das Abstimmsteuersystem 13 arbeitet durch Vergleich der der Station entsprechenden Zahl, welche durch das im Register 23 gespeicherte Digitalwort darstellt, mit der dem Zählwert entsprechenden Zahl, welche durch das Digitalwort dargestellt wird, welches durch einen Zähler 25 durch Abzählen der Zyklen des Oszillatorsignals während eines relativ stabilen Meßintervalls erzeugt worden ist. Das Meßintervall entspricht der Zeit zwischen RüCKSETZ-Impulsen, die von einem Referenzimpulsgenerator 27 auf das Ausgangssignal eines Kristall Oszillators 29 hin erzeugt worden sind. Am Ende des Meßintervalls wird auf den RÜCKSTELL-Impuls hin der Zählwert in einem 8-Bit-Register 31 gespeichert. In Abhängigkeit von der Beziehung zwischen der zur Station gehörigen Zahl und den akkumulierten Zählwert erzeugt eine digitale Vergleichsschaltung 33 Steuerpegel, welche einem Integrator 35 zugeführt werden, der dementsprechend die Größe der Abstimmspannung so bestimmt, daß die Frequenz des Oszillatorsignals entweder zunimmt, abnimmt oder beibehalten wird.

13 00 67/0725

Um eine Auflösung von 4096 Pegeln oder 4095 Schritten zu erhalten, haben der A/D-Konverter 17, der Speicher 21 und das Register 23 zwölf Stufen zur Lieferung von 12 Bits (binary digits). Im Mittelwellenbereich ergibt dies eine Frequenzschrittgröße von

= 281,25 Hz = i 140,625 Hz (1)

Da die niedrigste Einstellung des Potentiometers 15 der Dezimal zahl 0 oder dem Digitalwort 000000000000 entspricht, wobei die niedrigste Oszillatorfrequenz

520 kHz + 455 kHz = 975 kHz (2)

beträgt und 455 kHz die Sollfrequenz des Zwischenfrequenzteils 9 ist, wird ein 975 kHz darstellendes Digitalwort, das in einem ROM-Speicher 37 gespeichert ist, mit Hilfe eines Digitaladdierers 39 dem im Register 23 gespeicherten Digitalwort hinzuaddiert. Das 13-Bit-Ergebnis, einschließlich eines Ausführungsbits (CO), wird in einem 13-Bit-Speicherregister 41 gespeichert.

Um die Verwendung eines relativ preiswerten Mikrocomputers zu ermöglichen, dessen Digitalschaltung nur 8 Bit unmittelbar verarbeiten kann, haben der Zähler 25 und die Vergleichsschaltung 33 jeweils nur 8 Stufen. Damit jedoch ein voller 12-Bit-Vergleich und damit eine 12-Bit-Auflösung möglich ist, arbeitet das Abstimmsteuersystem 13 in drei Betriebsschritten. Bei jedem Schritt wird eine entsprechend vorbestimmte Gruppe von 8 Bits, die von der 13-Bit-Zahl abgeleitet worden ist, welche vom Addierer 39 erzeugt und im Register 41 gespeichert ist, mit den 8 Bits verglichen, die im Zähler 25 akkumuliert sind und im Register 31 während eines entsprechenden vorbestimmten Meßintervalls gespeichert worden sind. Bei jedem Schritt wird das Meßintervall entsprechend der Reihenfolge der aus dem Register 41 entnommenen 8 Bits eingestellt. Während des ersten Schrittes werden die aus dem Register 41 abgeleiteten 8 Bits hoher Ordnung mit den im Zähler 25 während eines relativ kurzen Meßintervalls akkumulierten 8 Bits verglichen, damit das Oszillatorsignal in seiner Frequenz grob eingestellt werden kann. Während des zweiten Schrittes werden aus dem Register 41 kommende 8 Bits mittlerer

130067/072S

Wertigkeit mit den im Zähler 25 während eines Meßintervalls mittlerer Dauer akkumulierten 8 Bits verglichen, damit das Oszillatorsignal mit einer mittleren Genauigkeit eingestellt werden kann. Während des dritten Schrittes werden die aus dem Register 41 entnommenen 8 Bits niedriger Ordnung oder Wertigkeit mit dem im Zähler 25 während eines relativ langen Meßintervalls akkumulierten 8 Bits verglichen, und es erfolgt eine Frequenzfeineinstellung des Oszillatorsignals. Weiterhin wird der Integrator 35 so gesteuert, daß er während aufeinanderfolgender Schritte zunehmend langsamere Ansprechzeiten hat.

Eine Steuereinheit 43 erzeugt Steuersignale für den SCHRITT 1, den SCHRITT 2 und den SCHRITT 3, welche denjenigen Schritt angeben, in welchem die Steuereinheit 13 arbeitet. Ein Bit-Selektor 45 wählt denjenigen Teil des im Register 41 gespeicherten 13-Bit-Digitalwortes, der mit dem im Register 31 gespeicherten 8-Bit-Zählwert verglichen werden soll, entsprechend den von der Steuereinheit 43 erzeugten Steuersignalen. Zusätzlich bestimmt der Referenzimpulsgenerator 27 das Zeitintervall zwischen den RÜCKSETZ-Impulsen in Abhängigkeit von den Steuersignalen, welche die Steuerschaltung 43 liefert.

Der Integrator 35 enthält einen Operationsverstärker 47 mit einem nichtinvertierenden (+) und einem invertierenden (-) Eingang und mit einem Ausgang, ferner einen Anschluß 49 zur Zuführung einer Spannung +V/2 zum nichtinvertierenden Eingang, einen Rückführungskondensator 51, der zwischen dem Ausgang und dem nichtinvertierenden Eingang des Operationsverstärkers 47 liegt, und drei Widerstände 53, 55 und 57, durch welche ein ZEICHEN-Ausgangssignal der Vergleichsschaltung 33 wahlweise dem invertierenden Eingang des Operationsverstärkers 45 zugeführt wird, wenn ein entsprechender der Schalter 59, 61 und 63 geschlossen ist. Die Widerstände 53, 55 und 57 haben aufeinanderfolgend höhere Werte. Wenn die Schalter 59, 61 und 63 auch schematisch als elektromechanische Schalter hier dargestellt sind, so sind sie in der Praxis vorzugsweise Halbleiterschalter. Die Schalter 59, 61 und 63 werden wahlweise geschlossen entsprechend den jeweiligen von der Vergleichsschaltung 33 erzeugten Geschwindigkeitssteuersignalen SCHNELL, MITTEL und LANGSAM zur Bestimmung der Ansprechzeit des Integrators 35 während des ersten, zweiten bzw. dritten Betriebsschrittes. Während jedes Schrittes wird die Vergleichsschaltung

130067/0725

zur Erzeugung jeweils eines der Signale SCHNELL, MITTEL und LANGSAM aktiviert entsprechend dem jeweiligen Steuersignal SCHRITT 1, SCHRITT 2 bzw. SCHRITT 3.

Während jedes Schrittes bewirkt die Vergleichsschaltung 33, daß eines der Steuersignale SCHNELL, MITTEL und LANGSAM für die Ansprechgeschwindigkeit den hohen Logikpegel hat, falls die Differenz zwischen dem Absolutwert der im Register 31 gespeicherten akkumulierten Zählwertzahl, die nachfolgend als X bezeichnet wird, und dem Absolutwert der durch den Bit-Selektor 45 gelieferten Zahl, nachfolgend mit Y bezeichnet, größer oder gleich einer vorbestimmten Toleranz, beispielsweise 8, ist, während anderfalls der niedrige Logikpegel erzeugt wird, wenn die Differenz kleiner als die vorbestimmte Toleranz ist. Dies läßt sich mathematisch folgendermaßen ausdrücken:

wenn |X|-|Y[>8 ist, dann hat das Geschwindigkeitssteuersignal einen

hohen Wert (3) wenn |X|-|Y|>8 ist, dann hat das Geschwindigkeitssteuersignal einen

niedrigen Wert (4)

Hat das Geschwindigkeitssteuersignal einen hohen Pegel, dann ist der zugehörige Schalter 59, 61 bzw. 63 geschlossen und koppelt das ZEICHEN-Signal zum invertierenden Eingang des Verstärkers 47. Hat das Geschwindigkeitssteuersignal einen niedrigen Pegel, dann ist der zugehörige Schalter 59, 61 bzw. offen und trennt das ZEICHEN-Signal vom invertierenden Eingang des Verstärkers 47 ab. Wenn also einer der Schalter 59, 61 oder 63 geschlossen ist, dann wird die Abstimmspannung in einer Richtung entsprechend dem Pegel des

ZEICHEN-Signal dagegen einen niedrigen Pegel hat, dann kann die Abstimmspannung und damit die Oszillatorfrequenz ansteigen.

Ein 12-Bit-Komparator 65 vergleicht die Eingangs-Stationswahldaten mit dem Inhalt des 12-Bit-Register 23 und erzeugt ein Signal SNDERLING₅ wenn keine Übereinstimmung herrscht. Dieses Signal ÄNDERUNG zeigt somit an, daß eine andere Station gewählt worden ist. Die Steuereinheit 43 erzeugt ein Steuersignal SCHRITT 1 um den Betrieb SCHRITT 1 auf das Signal ÄNDERUNG hin einzuleiten.

Während das Abstimmsteuersystem 13 vorstehend mit diskreten logischen Elementen beschrieben worden ist, so eignet sich doch ein großer Teil dieses Systems zur Einbeziehung in einen Mikrocomputer, wie dies durch die gestrichelte Umrandung 67 angedeutet ist. Ein Mikrocomputer vom Typ"MCS-48'i wie etwa die Typen 8048, 8049, 8021 und 8022, die im Handel von der Firma Intel Corporation, Kalifornien, USA erhältlich sind, eignet sich für diesen Zweck. Diese Mikrocomputer und ihre Betriebsweisen sind im einzelnen in den "MCS-48 Family of Single Chip Microcomputers-User's Manual" beschrieben, das von der Intel Corporation 1979 herausgegeben ist. Bei einer solchen Anordnung kann die Steuereinheit 43 eine zentrale Prozessoreinheit enthalten, die entsprechend einem in einem ROM-Speicher enthaltenen Programm arbeitet. Die verschiedenen Speicherregister können Speicherplätze eines RAM-Speichers sein, und die Funktionen der Vergleichsschaltung 33, des Addierers 39, des Bit-Selektors 45 und des Komparators 65 können durch diese zentrale Einheit ausgeübt werden. Außerdem können der Oszillator 29 und der Referenzimpulsgenerator 27 durch einen Taktoszillator und einen programmierbaren Zeitgeber oder Zähler des Mikrocomputers realisiert werden. Zu und von außerhalb des Mikrocomputers 67 befindlichen Teilen des Abstimmsystems 13 werden Signale über Eingangs- und Ausgangsanschlüsse im Mikrocomputer geführt, die hier nicht im einzelnen dargestellt sind. Der A/D-Konverter 17 kann durch die Zentraleinheit des Mikrocomputers 67 gesteuert werden und der voreingestellte Speicher 21 kann durch einen Teil des RAM-Speichers des Mikrocomputers 67 gebildet werden.

1300G7/072B

31H037

Es sei darauf hingewiesen, daß der Mikrocomputer Intel "MCS-48" ein 8-Bit-Mikrocomputer ist, bei welchem die zentrale Einheit, die Register-und die Speicherplätze Daten mit nur 8 Bit verarbeiten, jedoch müssen viele Teile des Abstimmsystems 13 Daten mit 12 und mehr Bit verarbeiten. Dies ist nicht besonders kritisch hinsichtlich statischer Daten, da 12 oder mehr Bit geteilt werden können, beispielsweise in eine Gruppe (oder Byte) von 8 Bits höherer Ordnung und eine Gruppe von 4 oder mehr Bits niedrigerer Ordnung, und diese Daten können in jeweils zwei 8-Bit-Speichern oder Speicherplätzen abgespeichert werden. In diesem Falle, wenn also ein Datenwort aus 12 oder mehr Bits besteht und von einem Register-oder Speicherplatz zu einem anderen übertragen wird, beispielsweise vom A/D-Konverter oder Speicher 21 zum Register 23, dann werden seine Bytes hoher und niedriger Ordnung in aufeinanderfolgenden Vorgängen übertragen.

Der Zähler 25 ist.als vom Mikrocomputer 67 extern angeordneter Zähler dargestellt, da sein Inhalt mit der relativ hohen Frequenz des Oszillatorsignals verändert wird. Jedoch kann für diesen Zweck auch ein Zeitgeber oder Ereigniszähler innerhalb des Mikrocomputers verwendet werden (etwa des Typs 8021 von der Intel Corporation).

Bei der folgenden Beschreibung des Betriebs des Abstimmsystems 13, das beispielsweise zur Abstimmung auf Träger im Mittelbereich zwischen 520 und 1672 kHz geeignet ist, ist eine Bezugnahme auf die folgende Korrelation zwischen den im Register 41 gespeicherten 13 Bits und den durch sie dargestellten Frequenzschrittgrößen hilfreich.

BIT Frequenzschrittgröße (in kHz)

W 0,28125

2¹ 0,5625

2² 1,125

2³ 2,25

2⁴ 4,5

2⁵ 9,0

2⁶ 18,0

2⁷ 36,0

130067/072S

31U037

BIT Frequenzschrittgröße (in kHz) ..2^s" 72,0

2⁹ 144,0

2¹⁰ 288,0

2¹¹ 576,0 C0=2¹² 1152,0

Wenn eine neue Station gewählt wird, dann erzeugt der Komparator 65 ein Signal ÄNDERUNG. Daraufhin erzeugt die Steuereinheit 43 ein Steuersignal SCHRITT 1 und zeigt damit die Betriebsweise für den Schritt 1 an. Da die höchste gewünschte Oszillatorfrequenz im Mittelbereich 2127 kHz beträgt, während das höchstwertige Bit vom Register 41, also das Bit CO nur 1152,0 kHz entspricht, liefert der Bit-Wähler 45 auf das Steuersignal SCHRITT 1 hin 8 Bits, die aus einem Bit entsprechend 2 oder 2304 kHz für das höchstwertige Bit (MSB), dem Bit CO und den Bits 2¹¹ bis 2⁶, die als Rest vom Register 41 zur Vergleichsschaltung 33 gelangen, bestehen. In diesen 8 Bits ist das niedrigstwertige Bit (LSB) das Bit 2 vom Register 41. Da das Bit MSB einer Oszillatorfrequenz entspricht, die höher als die höchste gewünschte Oszillatorfrequenz ist, wird das MSB auf einen niedrigen Logikwert gesetzt. Da der MSB.-Wert des 8-Bit-Vergleichs auf das Steuersignal SCHRITT 1 hin 2304 kHz entspricht - das wäre 2 oder 128 Perioden des Oszillatorsignals stellt der Referenzimpulsgenerator 27 die Dauer des Meßintervalls auf

128
^oc'^er 55,5 \is ein. Der Integrator 35 wird gesteuert durch die Signale ZEICHEN und SCHNELL, die von der Vergleichsschaltung 33 erzeugt werden, bis die Abweichung des im Zähler 25 während des Meßintervalls akkumulierten Zählwertes X und die vom Bit-Wähler 45 gelieferte Zahl Y, welche dem Sender zugeordnet ist, kleiner als 8 ist. Da im ersten Schritt die Toleranz 8 beträgt und das LSB-Bit 18 kHz entspricht, wird die Oszillatorfrequenz so gesteuert, daß sie kleiner als +θ χ dem LSB-Wert oder innerhalb +7 χ 18 kHz, also ^126 kHz, ist.

Im Schritt 1, wenn die Oszillatorfrequenz innerhalb der Toleranz liegt, dann nimmt das Signal SCHNELL den niedrigen Logikwert an. Ehe jedoch der Schritt 2 beginnt, werden die Eingangs-Stationswähldaten durch den Komparator 65 mit dem Inhalt des Registers 23 verglichen. Wird das Signal WECHSEL erzeugt, dann wird

130067/0725

die Betriebsweise des Schrittes 1 fortgeführt, wobei die neuen Stationswähldaten die Grundlage für den Vergleich bilden. Wird das Signal WECHSEL nicht erzeugt, dann erzeugt die Steuereinheit 43 ein Steuersignal SCHRITT 2 und läßt damit die Betriebsweise des Schrittes 2 beginnen.

Im Schritt 2, der auf das Steuersignal SCHRITT 2 hin erfolgt, liefert der Bit-Wähler 45 8 Bits, in denen MSB das Bit 2 , entsprechend 72 kHz, und LSB das Bit 2 , entsprechend 0,5625 kHz, ist, die vom Register 41 an die Vergleichsschaltung 33 geliefert werden. Da der MSB-Wert auf das Steuersignal SCHRITT 2 hin 72 kHz entspricht - das wären 2 oder 128 Perioden des Oszillatorsignals - stellt der Referenzimpulsgenerator 27 die Dauer des Meßinter-

valles auf 128 oder 1,77 ms ein. Der Integrator 35 wird durch die 72 kHz

Signale ZEICHEN und MITTEL gesteuert, bis die Abweichung zwischen X und Y kleiner als 8 ist. Da im zweiten Schritt die Toleranz 8 beträgt und LSB 0;5625 kHz beträgt, wird die Oszillatorfrequenz so gesteuert, daß sie kleiner als 8 χ den Wert LSB ist oder innerhalb der Grenzen +7 χ 0,5625 kHz gleich ^3,9375 kHz liegt.

Wenn im Betrieb des Schrittes 2 die Oszillatorfrequenz innerhalb der Toleranz liegt, dann nimmt das Signal MITTEL den niedrigen Logikwert an. Ehe jedoch der Betrieb für den Schritt 3 beginnt, werden Eingangs-Stationswähldaten wiederum durch den Komparator 65 mit dem Inhalt des Registers 23 verglichen. Wird ein Signal WECHSEL erzeugt, dann wird ein Steuersignal SCHRITT 1 zur Wiedereinleitung der Betriebsweise des Schrittes 1 erzeugt. Wird kein Signal WECHSEL erzeugt, dann wird das Steuersignal SCHRITT 3 zum Beginn der Betriebsweise für den Schritt 3 erzeugt.

Während des Schrittes 3 liefert aufgrund des Steuersignals SCHRITT 3 der

Bit-Wähler 45 8 Bits, in welchen MSB das Bit 2⁴ vom Register 41 ist und die

3 0
übrigen Bits die Bits 2 bis 2 vom Register 41 sind und drei auf den niedri-

-1 -2 -3 gen Logikwert eingestellte Bits 2,2 bzw. 2 entsprechen. In diesen

8 Bits entspricht das Bit 2~³ ^ ^ ^ _MSB__{Wert des} 8-Bit-Ver-

2^J
gleichs aufgrund des Steuersignals SCHRITT 3 4,5 kHz entspricht - das wären

2 oder 128 Perioden des Oszillatorsignals - stellt der Referenzimpuls-

130067/0725

₁₅ . 31U037

1 ¹PP, generator 27 die Dauer des Meßintervalls auf · oder 28,44 ms ein.

Der Integrator 35 wird gesteuert durch die Signale ZEICHEN und LANGSAM, bis

Π ?R1?R If H 7

die Abweichung zwischen X und Y kleiner als 8. Da das Bit LSB

₂3

entspricht und die Toleranz 8 beträgt, wird die Oszillatorfrequenz innerhalb

einer Toleranz von +8 χ den Wert LSB oder +7 χ gleich +0,246 kHz

— — 2

gehalten.

Wenn im Betrieb Schritt 3 die Oszillatorfrequenz innerhalb der Toleranz liegt, dann nimmt das Signal LANGSAM einen niedrigen Logikwert an. Daraufhin wird das Steuersignal SCHRITT 1 erzeugt und der Betrieb für den Schritt 1 beginnt von neuem. Nimmt man an, daß die Oszillatorfrequenz nicht aus der Toleranz hinausgedriftet ist, dann hat auch das Signal SCHNELL am Ende des betreffenden Meßintervalls den niedrigen Logikwert. Daraufhin wird das Steuersignal SCHRITT 2 erzeugt und die Betriebsweise für den Schritt 2 beginnt erneut. Nimmt man immer noch an, daß die Oszillatorfrequenz nicht aus der Toleranz herausgelaufen ist, dann hat das Signal LANGSAM am Ende des betreffenden Meßintervalls den niedrigen Logikwert. Daraufhin wird das Steuersignal SCHRITT 3 erzeugt, und die Betriebsweise für den Schritt 3 wird eingeleitet. Auf diese Weise wiederholen sich die Betriebsweisen für die Schritte 1_} 2 und 3 zyklisch. Unter der Annahme, daß die Oszillatorfrequenz relativ stabil ist, wenn sie erst einmal für eine gewählte Station vorliegt, dann bleiben die Schalter 59, 61 und 63 offen. Daher wird unter diesen Umständen die Abstimmspannung nicht absichtlich verändert. Dies ist erwünscht, weil dadurch eine Frequenzmodulation des Oszillatorsignals vermieden wird.

Verwendet man für den Operationsverstärker 47 eine integrierte Schaltung CA 3140, wie sie von der RCA Corporation erhältlich ist, dann sind die folgenden Werte für den Integrator 35 geeignet, um die Oszillatorfrequenz genügend stabil zu halten.

130067/0725

31U037

Bauelement Wert

Kondensator 57 0,22 pF

Widerstand 59 3900 Ω

Widerstand 61 56,000 Ω

Widerstand 63 820,000 Ω

Wenn die Erfindung vorstehend auch im Zusammenhang mit einem Mittelwellen-Rundfunkempfänger für HF-Träger im Mittelwellenbereich beschrieben worden ist, so versteht sich doch, daß Abwandlungen zur Anpassung für andere Wellenbereiche möglich sind. Beispielsweise kann für die Benutzung in einem Fernsehempfänger ein Frequenzteiler, der häufig als Vorteiler bezeichnet wird, zwischen den Geräteoszillator 5 und den Zähler 25 eingefügt werden, weil die Oszillatorfrequenzen in Fernsehempfängern relativ hoch gegenüber denjenigen in Mittelwellenempfängern sind. Zu diesem Zweck kann eine andere Anzahl von Schritten mit entsprechenden Bit-Auswahlen und Meßintervallen angewandt werden. Außerdem ist zu erwägen, daß ein 4-Bit-Mikroprozessor oder -Mikrocomputer benutzt werden kann. Diese und andere Abwandlungen sollen innerhalb des Erfindungsbereichs liegen, wie er durch die beiliegenden Patentansprüche zum Ausdruck gebracht ist.

1300G7/072B

Claims

Patentansprüche

\\.J) Abstimmsystem für einen Empfänger mit einer Stationswähleinrichtung zum Erzeugen eines einer Station entsprechenden Digitalwortes von M Bits, einem Geräteoszillator zur Erzeugung eines Oszillatorsignals, dessen Frequenz in Abhängigkeit von einem Abstimmsignal bestimmt wird, einem Zeitgeber zur Erzeugung eines Meßimpulses, einem Zähler zum Zählen der Perioden des Geräteoszillatorsignals während der Dauer des Meßimpulses für die Erzeugung eines einem Zählwert entsprechenden Digitalwortes, einer Vergleichsschaltung zur Erzeugung mindestens eines Vergleichssignals, das die Abweichung zwischen dem die Station darstellenden Digital wort und dem den Zähl wert darstellenden Digitalwort wiedergibt, und mit einem Abstimmsignal generator zur Erzeugung des Abstimmsignals unter Steuerung durch das Vergleichssignal, dadurch gekennzeichnet, daß der Zähler (25) ein den Zählerstand darstellendes Digitalwort mit N Bit erzeugt,

130067/0725

_■ ₂ _ 31H037

wobei N kleiner als M ist, daß die Steuerschaltung (43) eine Mehrzahl von Schritten darstellende Steuersignale erzeugt, die jeweils aufeinanderfolgenden Betriebsschritten entsprechen, daß ein Bit-Wähler (45) selektiv Gruppen aufeinanderfolgend niedrigerer Ordnung, N an der Zahl, einschließlich einiger der Bits des die Station darstellenden Digitalwortes unter Steuerung durch entsprechend aufeinanderfolgende, Schritte darstellende Steuersignale an die Vergleichsschaltung liefert, daß eine Meßintervall-Steuerschaltung (43, 27) selektiv die Dauer des Meßimpulses auf zunehmend höhere Werte entsprechend der Reihenfolge jeweiliger Gruppen der N Bit einstellt, welche der Vergleichsschaltung in Abhängigkeit von jeweils aufeinanderfolgenden schrittdarstellenden Steuersignalen zugeführt werden, und daß die Steuerschaltung (43) das den nächstfolgenden Betriebsschritt darstellende Signal erzeugt, wenn das Vergleichssignal eine Abweichung darstellt, die kleiner als eine vorbestimmte Abweichung ist.
2.) Abstimmsystem nach Anspruch 1, dadurch gekennzeichnet, daß zur selektiven Einstellung der finderungsgeschwindigkeit des Abstimmeignals auf zunehmend kleinere Werte in Abhängigkeit von jeweils aufeinanderfolgenden der schrittdarstellenden Steuersignale eine Geschwindigkeitssteuerschaltung (59, 61, 63) vorgesehen ist.
3.) Abstimmsystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Abstimmsignal am Ausgang eines Verstärkers (47) entsteht, zwischen dessen Eingang und Ausgang eine Kapazität (51) geschaltet ist und zwischen dessen Eingang und die Vergleichsschaltung (33) eine Widerstandsschaltung (53, 55, 57) geschaltet ist, und daß ein Schalter (59, 61, 63) an eine der Kapazitäts/Widerstandsschaltungen zur selektiven Einstellung derselben auf zunehmend höhere Impedanzwerte unter Steuerung durch die aufeinanderfolgenden schrittdarstellenden Steuersignale gekoppelt ist.
4.) Abstimmsystem nach Anspruch 3, dadurch gekennzeichnet, daß die Widerstandsschaltung mehrere Widerstände (53, 55, 57) enthält, daß der Schalter mehrere Einzelschalter (59, 61, 63) aufweist, daß die Vergleichsschaltung (33) ein Zeichensignal erzeugt, welches den Abweichungssinn

130067/072

31H037

darstellt und bei Aktivierung durch eines der schrittdarstellenden Steuersignale ein entsprechendes Größensignal erzeugt, welches die Größe der Abweichung darstellt, und daß das den Abweichungssinn darstellende Signal bei einer positiven Abweichung einen ersten Pegel und bei einer negativen Abweichung einen zweiten Pegel hat und jedes der Größensignale einen vorbestimmten Pegel hat, wenn die Abweichung kleiner als die vorbestimmte Abweichung ist, und daß die jeweiligen Widerstände und Schalter in Reihe zwischen den Eingangsanschluß und die Vergleichsschaltung (33) zur wahlweisen Zuführung des Zeichensignals zum Eingangsanschluß geschaltet sind, und daß jeder der Schalter auf ein entsprechendes der Größensignale zur Zuführung des Zeichensignals zum Eingangsanschluß anspricht, wenn das betreffende Größensignal den vorbestimmten Wert hat.
5.) Abstimmsystem nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Stationswähler, der Zeitgeber, die Vergleichsschaltung, die Steuerschaltung, der Bit-Wähler und die Steuerschaltung für das Meßintervall in einem Mikrocomputer (67) enthalten sind.

130067/0725