DE3104192A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE3104192A1
DE3104192A1 DE19813104192 DE3104192A DE3104192A1 DE 3104192 A1 DE3104192 A1 DE 3104192A1 DE 19813104192 DE19813104192 DE 19813104192 DE 3104192 A DE3104192 A DE 3104192A DE 3104192 A1 DE3104192 A1 DE 3104192A1
Authority
DE
Germany
Prior art keywords
zones
semiconductor zones
mentioned semiconductor
zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813104192
Other languages
English (en)
Other versions
DE3104192C2 (de
Inventor
Shigeru Yokohama Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3104192A1 publication Critical patent/DE3104192A1/de
Application granted granted Critical
Publication of DE3104192C2 publication Critical patent/DE3104192C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit mehreren pn-übergängen in einer polykristallinen SiIiziumschicht.
Bisher wurden Dioden in einer polykristallinen Siliziumschicht auf einer Isolierschicht durch Dotieren der Siliziumschicht · mit verschiedenen Fremdatomen ausgebildet. Da derartige Dioden zwischen oder über in einem monokristallinen Siliziumsubstrat geformten Halbleiterelementen, wie Widerständen, Dioden, Transistoren, ausgebildet werden können, ist eine Halbleitervorrichtung mit in ihrer polykristallinen Siliziumschicht ausgebildeten Dioden einer höheren Integrationsdichte zugänglich als eine Halbleitervorrichtung, bei welcher die Dioden zusenmen mit anderen Halbleiterelementen in einem monokristallinen Siliziumsubstrat ausgebildet sind.
130050/0550
Im allgemeinen wird eine bidirektionale bzw. Zweiwege-Diodenschaltung mit zwei Dioden 1 und 2, die entgegengesetzte Polaritäten besitzen und auf die in Fig. 1 gezeigte Weise zueinander parallelgeschaltet sind, beispielsweise auf die in den Fig. 2 und 3 dargestellte Weise durch eine Halbleitervorrichtung geformt. Wie aus Fig. 3 hervorgeht, wird die Diode 1 durch elektrische Verbindung sowohl einer Kollektorzone 3 als auch einer Basiszone 4 einer Transistorausbildung mit einer Elektrode 5 und Verbindung einer Emitterzone 6 mit einer Elektrode 7 geformt. Die Diode 2 wird auf ähnliche Weise und mit Abstand zur Diode 1 ausgebildet. Die beiden Dioden 1 und 2 werden durch Leiterschichten 8 und 9 verbunden.
Bei der bisherigen Halbleitervorrichtung dieser Art nimmt jedoch die Verbindung der getrennt ausgebildeten Dioden eine vergleichsweise große Fläche ein.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleitervorrichtung mit mehreren pn-übergängen mit vergleichsweise kleiner, eingenommener Oberfläche.
Diese Aufgabe wird bei einer Halbleitervorrichtung, bestehend aus einer Isolierschicht, mehreren auf dieser ausgebildeten ersten Halbleiterzonen des einen Leit(ungs)typs und mehreren auf der Isolierschicht ausgebildeten zweiten Halbleiterzonen des den ersten Halbleiterzonen entgegengesetzten Leit(ungs)typs, wobei die zweiten Halbleiterzonen im Zusammenwirken mit den ersten Halbleiterzonen mehrere pn-Ubergangszonen bilden^ erfindungsgemäß dadurch gelöst, daß zumindest erste und zweite der ersten Halbleiterzonen, die voneinander getrennt sind, sowie zumindest erste und zweite der zweiten Halbleiterzonen, die voneinander getrennt sind, abwechselnd aneinander angrenzen bzw.
anschließen und dabei in Form einer geschlossenen Schleife (closed loop) angeordnet sind.
Erfindungsgemäß läßt sich eine bestimmte Diodenschaltung aus einer vergleichsweise kompakten Halbleitervorrichtung formen, indem Halbleiterzonen verschiedenen Leit(ungs)typs in Form einer geschlossenen Schleife (closed loop) angeordnet und unerwünschte pn-übergänge mittels Leiterschichten kurzgeschlossen werden.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein SeheItbild einer an sich bekannten bidirektionalen bzw. Zweiwege-Diodenschaltung,
Fig. 2 eine Aufsicht auf eine bisherige, die bidirektionale Diodenschaltung gemäß Fig. 1 bildende Halbleitervorrichtung,
Fig. 3 einen Schnitt längs der Linie III-III in Fig. 2,
Fig. 4 eine Aufsicht auf eine eine bidirektionale Diodenschaltung gemäß Fig. 1 bildende Halbleitervorrichtung mit Merkmalen nach der Erfindung,
Fig. 5 einen Schnitt längs der Linie V-V in Fig. 4, Fig. 6 einen Schnitt längs der Linie VI-VI in Fig. 4,
Fig. 7 und 8 den Fig. 5 und 6 ähnelnde Darstellungen von Abwandlungen der Halbleitervorrichtung gemäß den Fig. 4 bis 6,
130050/0550
Fig. 9 eine Aufsicht auf eine Halbleitervorrichtung gemäß einer anderen Ausführungsform der Erfindung,
Fig. 10 ein Schaltbild einer bisherigen Muting- bzw. Geräuschsperrsteuerschaltung (muting control circuit) mit einer bidirektionalen Diodenschaltung,
Fig. 11 eine Aufsicht auf eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung, welche die bidirektionale Diodenschaltung bei der Geräuschsperrschaltung gemäß Fig. 10 bildet, und
Fig. 12 eine Aufsicht auf eine Halbleitervorrichtung gemäß einer v/eiteren Ausführungsform der Erfindung.
Die Fig. 1 bis 3 sind eingangs bereits erläutert worden.
Die in den Fig. 4 bis 6 dargestellte Halbleitervorrichtung gemäß der Erfindung weist ein isolierendes Substrat 10 und eine darauf ausgebildete Halbleiterzone 12 auf, die durch Ausbildung, beispielsweise durch chemisches Aufdampfen (CVD), einer polykristallinen Siliziumschicht auf dem isolierenden Substrat 10, selektives Abtragen des Mittelbereichs der polykristallinen Siliziumschicht durch z.B. Plasmaätzung zwecks Bildung einer Zwischenraumzone 14 und anschließendes Dotieren von Bereichen oder Zonen 12-1 bis 12-4, die durch zwei einander in der Zwischenraumzone 14 unter einem rechten Winkel schneidende Linien geviertelt sind, mit p- und n-Typ-Fremdatomen nach z.B. dem ionenimplantationsverfahren bzw. der lonenspicktechnik geformt worden ist. Bei dieser Ausführungsform sind die Zonen 12-1 und 12-4 p-Zonen, während die Zonen 12-2 und 12-3 η-Zonen dar-
130050/0550
stellen. Auf der Halbleiterzone 12 wird eine Isolierschicht 16 vorgesehen; außerdem werden auf ihr Metallelektroden 18 und 20 zur elektrischen Verbindung der p- und n-Zonen 12-1 bzw. 12-2 mit den n- und p-Zonen 12-3 bzw. 12-4 über in der Isolierschicht 16 vorgesehene Kontaktlöcher ausgebildet.
Es ist zu beachten,, daß die Zonen 12-1 bis 12-4 in Form einer geschlossenen Schleife (closed loop) angeordnet sind. Dies bedeutet, daß sich die p-Zone 12-1 unter Bildung einer pn-übergangszone an die n-Zone 12-2 anschließt, während sie sich auch an die n-Zone 12-3 anschließt und mit dieser mittels einer Metallelektrode 18 elektrisch verbunden ist. Andererseits schließt sich die p-Zone 12-4 unter Bildung einer pn-übergangszone an die n-Zone 12-3 an, während sie sich auch an die n-Zone 12-2 anschließt und mit dieser über eine Metallelektrode 20 elektrisch verbunden ist. Weiterhin ist die p-Zone 12-4 durch die Zwischenraumzone 14 von der p-Zone 12-1 getrennt bzw. isoliert. Das Äquivalentschaltbild für die Halbleitervorrichtung gemäß den Fig. 4 bis 6 entspricht dem Schaltbild von Fig. 1. Die Halbleitervorrichtung gemäß den Fig. 4 bis 6 läßt sich jedoch miniaturisieren, indem die Größe des Zwischenraums 14 zum Trennen der p- und n-Zonen 12-1 bzw. 12-2 von den p- und n-Zonen 12-4 bzw. 12-3 reduziert wird. Beispielsweise kann der Zwischenraumzone 14 durch Plasmaätzung eine Größe von 2x2 »um bis 4x4 ,um verliehen werden. Hierbei läßt sich die von der Halbleitervorrichtung eingenommene Fläche auf 10 χ 10 ,um bis 20 χ 20 ,um verringern.
Die Fig. 7 und 8 sind den Fig. 5 und 6 ähnelnde Schnittansichten einer Halbleitervorrichtung gemäß einer anderen Ausführungsform der Erfindung, die - ebenso wie die Halb-
130050/0550
— Q ·.
leitervorrichtung gemäß Fig. 4 bis 6 - vier auf einer Isolierschicht 10 ausgebildete Halbleiterzonen aufweist. Bei der Halbleitervorrichtung gemäß den Fig. 4 bis 6 wird die polykristalline Siliziumschicht in der Zwischenraumzone 14 und in den Totzonen (dead regions) abgetragen. Bei der Ausführungsform gemäß den Fig. 7 und 8 werden dagegen Abschnitte einer polykristallinen Siliziumschicht in diesen Bereichen zur Herstellung von Oxidschichten selektiv oxidiert. Genauer gesagt: eine Siliziumoxidzone 22 als Isolierzone wird anstelle der Zwischenraumzone 14 vorgesehen, während eine Siliziumoxidschicht am Rand der vier, die Zonen 12-1 bis 12-4 einschließenden Bereiche ausgebildet wird. Die Halbleitervorrichtung gemäß den Fig. 7 und 8 läßt sich ebenfalls miniaturisieren, weil die Zonen 12-1 und 12-2 mittels der vergleichsweise schmalen Siliziumoxidzone 22 gegenüber den Zonen 12-4 bzw. 12-3 isoliert werden können.
Fig. 9 ist eine Aufsicht auf eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der Erfindung. Diese Halbleitervorrichtung ist mit einer Halbleiterzone 32 versehen, die auf dieselbe Weise wie die Halbleiterzone 12 bei der Halbleitervorrichtung gemäß den Fig. 4 bis auf einer Isolierschicht ausgebildet ist. Die Halbleiterzone 32 umfaßt eine Anzahl von p- und n-Zonen 32-11 bis 32-44, die in Form einer Matrix abwechselnd sowohl in lotrechter als auch in waagerechter Richtung aneinander angrenzen. Wenn die Zone 32-22 vom p-Typ ist, sind die Zonen 32-11, 32-13, 32-31 und 32-33 vom p-Typ und die Zonen 32-12, 32-21, 32-23 und 32-32 vom η-Typ. Durch selektive Ausbildung von Elektroden auf den auf beschriebene Weise angeordneten p- und η-Zonen kann eine gewünschte Diodenmatrixschaltung hergestellt werden.
1300SO/0550
Fig. 10 veranschaulicht eine an sich bekannte Steuerschaltung für eine Muting- bzw. Geräuschsperrschaltung (muting circuit) mit einer bidirektionalen bzw. Zweiwege-Diodenschaltung 40. Bei dieser Steuerschaltung bestehen Stromquellen 42 und 44 jeweils aus einer Differentialverstärkerschaltung, die an der einen Eingangsklemme eine Bezugsspannung und an der anderen Eingangsklemme eine Steuerspannung abnimmt. Bei einer Änderung der Steuerspannung nehmen die über die Stromquellen 42 und 44 fließenden Ströme die Größen (IO + ΔΙΟ) bzw. (IO -A1O) an. Dabei ändert sich die Größe ΔIO mit einer Änderung der Steuerspannung. Mittels dieser Änderung der Steuerspannung zu:· Änderung der über die Stromquellen 42 und 4 4 fließenden Ströme werden die über die Dioden 4Ο-1 bis 40-4 der Diodenschaltung 40 fließenden Ströme gesteuert. Die Ausgangsspannungen an Ausgangsklemmen Vl und V2 werden entsprechend den über diese Dioden 40-1 bis 40-4 fließenden Strömen gesteuert. Die Ausgangsspannungen von den Ausgangsklemmen Vl und V2 zusammen mit einer Ausgangsspannung an einer Ausgangsklemme V3 dienen zur Ansteuerung eines nicht dargestellten Muting- bzw. Geräuschspe rr-Schalterkreises.
Fig. 11 veranschaulicht eine Halbleitervorrichtung, welche die bidirektionale Diodenschaltung 40 bei der Steuerschaltung nach Fig. 10 bildet. Diese Halbleitervorrichtung umfaßt n-Zonen 40-5 bis 40-7, p-Zonen 40-8 bis 40-10 und leitfähige bzw. Leiterschichten 40-11 bis 40-13. Die n-Zone 40-5 stößt oder grenzt unter Bildung der Diode 40-1 an die p-Zone 40-9 an, die p-Zone 40-8 grenzt unter Bildung der Diode 40-2 an die n-Zone 40-6 an, die n-Zone 40-7 grenzt unter Bildung der Diode 40-3 an die p-Zone 40-9 an, und die p-Zone 40-10 grenzt unter Bildung der Diode 40-4 an die n-Zone 40-6 an. Die Leiterschicht 40-11
!30050/0550
dient zur elektrischen Verbindung der Zonen 40-5 und 40-8 mit der Ausgangsklemme Vl, während die Leiterschicht 40-12 die Zonen 40-6 und 40-9 elektrisch mit der Ausgangsklemme V3 und die Leiterschicht 40-13 die Zonen 40-7 und 40-10 elektrisch mit der Ausgangsklemme V2 verbinden. Weiterhin sind die Zonen 40-6 und 40-9 durch eine Isolierzone 40-14 elektrisch von den Zonen 40-5 bzw. 40-8 sowie durch eine Isolierzone 40-15 elektrisch von den Zonen 40-7 bzw. 40-10 isoliert. Die Halbleitervorrichtung gemäß Fig. 11 kann wesentlich kleiner ausgebildet werden als eine Halbleitervorrichtung, bei welcher alle Halbleiterelemente der Schaltung nach Fig. 10 in einer monokristallinen Siliziumschicht ausgebildet sind, weil sie auf einer Isolierschicht geformt werden kann, unter welcher ein Halbleitergebilde vorgesehen ist, welches die anderen Halbleiterelemente der Schaltung gemäß Fig.10 darstellen soll.
Obgleich vorstehend nur einige spezielle Ausführungsformen dargestellt und beschrieben sind, ist die Erfindung keineswegs darauf beschränkt. Beispielsweise kann der bei der Ausführungsform gemäß Fig. 4 in vier Abschnitte oder Zonen unterteilte Halbleiterbereich 12 in eine beliebige andere Zahl, z.B. sechs, Zonen unterteilt sein. Weiterhin können die Isolierzonen 14 und 22 eine beliebige andere Form besitzen. Anstelle der Leiterschicht 40-12 bei der Ausführungsform nach Fig. 11 können zudem getrennte Leiterschichten für die p- und n-Zonen vorgesehen sein, so daß eine Vollweg-Diodengleichrichterschaltung gebildet wird. Letztere läßt sich dadurch erhalten, daß die Halbleiterzone 12 in sechs Abschnitte unterteilt wird und die Leiterschichten auf die in Fig. 12 gezeigte Weise selektiv auf der Halbleiterzone 12 ausgebildet werden. In Fig. 12 sind die Zonen 40-1 bis 40-3 vom p-Typ und die Zonen 40-4 bis 40-6 vom n-Typ.
130050/0550
Darüber hinaus dienen eine Leiterschicht 40-7 zur elektrischen Verbindung der Zonen 40-1 und 40-4 und eine Leiterschicht 40-8 zur elektrischen Verbindung der Zonen 40-3 und 40-6. Bei dieser Vollweg-Gleichrichterschaltung wird ein Eingangswechselstrom an die Leiterschichten 40-7 und 40-8 angelegt, während ein Ausgangsgleichstrom von den Leiterschichten 40-2 und 40-5 abgenommen wird.
130050/0550

Claims (6)

  1. Patentansprüche
    Halbleitervorrichtung, bestehend aus einer Isolierschicht, mehreren auf dieser ausgebildeten ersten Halbleiterzonen des einen Leit(ungs)typs und mehreren auf der Isolierschicht ausgebildeten zweiten Halbleiterzonen des den ersten Halbleiterzonen entgegengesetzten Leit(ungs)typs, wobei die zweiten Halbleiterzanen im Zusammenwirken mit den ersten Halbleiterzonen mehrere pn-übergangszonen bilden, dadurch gekennzeichnet, daß zumindest erste und zweite der ersten Halbleiterzonen (12-1, 12-4; 32-22, 32-33; 40-9, 40-10), die voneinander getrennt sind, sowie zumindest erste und zweite der zweiten Halbleiterzonen (12-2, 12-3; 32-2 3, 32-32; 40-6, 40-7), die voneinander getrennt sind, abwechselnd aneinander angrenzen bzw. anschließen und dabei in Form einer geschlossenen Schleife (closed loop) angeordnet sind.
    130050/0550
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine dritte der erstgenannten Halbleiterzonen (32-13; 40-8) in Kontakt mit einer zweiten der zweitgenannten Halbleiterzonen (32-23; 40-6) ausgebildet und von der ersten der erstgenannten Halbleiterzonen (32-22; 40-9) isoliert ist, und daß eine dritte der zweitgenannten Halbleiterzonen (32-12; 40-5) in Kontakt mit der ersten und der dritten der erstgenannten Halbleiterzonen (32-22, 32-13; 40-9, 40-8) ausgebildet und von der zweiten der zweitgenannten Halbleiterzonen (32-23; 40-6) isoliert ist.
  3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß Isolierzonen (22) in Bereichen ausgebildet sind, die selektiv durch erste bis dritte der erstgenannten Halbleiterzonen sowie erste bis dritte der zweitgenannten Halbleiterzonen festgelegt sind.
  4. 4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß leitfähige bzw. Leiterschichten (40-11, 40-12, 40-13) zur elektrischen Verbindung von erster, bis dritter der erstgenannten Halbleiterzonen mit zweiter, erster bzw. dritter der zweitgenannten Halbleiterzonen vorgesehen sind.
  5. 5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in einem durch erste und zweite der erstgenannten Halbleiterzonen sowie erste und zweite der zweitgenannten Halbleiterzonen festgelegten Bereich eine Isolierzone (22) ausgebildet ist.
    1300S0//0550
  6. 6. Vorrichtung nach Anspruch 1 oder 5, dadurch gekennzeichnet, daß leitfähige bzw. Leiterschichten (40-11, 40-12, 40-13) zur elektrischen Verbindung von erster und zweiter der erstgenannten Halbleiterzonen mit zweiter bzw. erster der zweitgenannten Halbleiterzonen zwecks Bildung einer bidirektionalen bzw. Zweiwege-Diodenschaltung vorgesehen sind.
    13-15050/0550
DE19813104192 1980-02-15 1981-02-06 Halbleitervorrichtung Expired DE3104192C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1752080A JPS56114381A (en) 1980-02-15 1980-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
DE3104192A1 true DE3104192A1 (de) 1981-12-10
DE3104192C2 DE3104192C2 (de) 1987-01-29

Family

ID=11946223

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813104192 Expired DE3104192C2 (de) 1980-02-15 1981-02-06 Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JPS56114381A (de)
DE (1) DE3104192C2 (de)
GB (1) GB2069756B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034674A1 (de) * 1990-01-25 1991-08-01 Mitsubishi Electric Corp Halbleiterbauelement

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879746A (ja) * 1981-11-05 1983-05-13 Nec Corp 半導体集積回路
JP2649359B2 (ja) * 1986-10-08 1997-09-03 日本電装株式会社 半導体装置の製造方法
JP2803565B2 (ja) * 1994-04-15 1998-09-24 株式会社デンソー 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118378A (en) * 1975-04-10 1976-10-18 Matsushita Electric Ind Co Ltd Semiconductor unit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid State Circuits, Vol. Sc-11, No. 4, Aug. 1976, S. 431-442 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034674A1 (de) * 1990-01-25 1991-08-01 Mitsubishi Electric Corp Halbleiterbauelement

Also Published As

Publication number Publication date
DE3104192C2 (de) 1987-01-29
GB2069756A (en) 1981-08-26
JPS56114381A (en) 1981-09-08
GB2069756B (en) 1984-10-10

Similar Documents

Publication Publication Date Title
DE102016117185B4 (de) SCR mit Schachbrett-Layout
DE1284517B (de) Integrierte Halbleiterschaltung
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
EP0114371A2 (de) MISFET mit Eingangsverstärker
DE1216437C2 (de) Verfahren zur herstellung einer mikrominiaturisierten integrierten halbleiterschaltungsanordnung
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE1902369C3 (de) Verfahren zur Herstellung von integrierten Schaltungen
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung
DE1943302C3 (de) Integrierte, sich selbst isolierende Transistoranordnung
DE3401407A1 (de) Halbleitervorrichtung
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE3104192C2 (de) Halbleitervorrichtung
DE2852200A1 (de) Integrierte logische schaltung
DE2753320A1 (de) Halbleiter-pnpn-kreuzpunktschalter
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE1614250B2 (de) Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen
DE3021565C2 (de)
DE2559361C2 (de) Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen
DE2507404C2 (de) Festkörper-Schaltelement
DE1918557A1 (de) Integrierter Schaltkreis
DE2606885B2 (de) Halbleiterbauelement
DE3421185A1 (de) Leistungshalbleiterschaltung
DD147897A5 (de) Dielektrisch isolierter hochspannungs-festkoerperschalter
DE2324554C2 (de)
DE3780297T2 (de) Integrierte schaltung in hauptscheibentechnik.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8125 Change of the main classification

Ipc: H01L 27/12

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee