DE3021565C2 - - Google Patents
Info
- Publication number
- DE3021565C2 DE3021565C2 DE3021565A DE3021565A DE3021565C2 DE 3021565 C2 DE3021565 C2 DE 3021565C2 DE 3021565 A DE3021565 A DE 3021565A DE 3021565 A DE3021565 A DE 3021565A DE 3021565 C2 DE3021565 C2 DE 3021565C2
- Authority
- DE
- Germany
- Prior art keywords
- area
- collector
- zone
- distance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Flip-Flop in Form einer IIL
(integrierte Injektionslogik) oder einer MTL (versenkte
Transistorlogik).
Fig. 1 der Zeichnungen zeigt den grundsätzlichen
Aufbau einer IIL. In Fig. 1 bezeichnet N 0 ein
N-leitendes Halbleitersubstrat, P 1 und P 2 P-leitende
Bereiche, die jeweils auf der einen Hauptfläche des
Substrats N 0 gebildet sind, und N 1 bis N 3 N-leitende
Bereiche, die im Bereich P 2 gebildet sind. Anschlüsse I, B und
C 1 bis C 3 sind mit den Bereichen P 1, P 2 und N 1
bis N 3 verbunden.
In der IIL in Fig. 1 bilden P 1, N 0 und P 2 einen Transistor
Q 1, wie Fig. 2 zeigt, und N 0, P 2 und N 1 bis N 3
einen NPN-Transistor Q 2 mit mehreren Kollektoren, wie
Fig. 2 zeigt. Die beiden Transistoren Q 1 und Q 2 sind
in der in Fig. 2 gezeigten Weise miteinander verbunden.
Wenn bei der IIL in Fig. 1 oder 2 eine Spannung +VEE
an den Anschluß I angelegt wird, arbeitet der Transistor
Q 1 als Konstantstrom-Vorspannungsquelle. Der
Transistor Q 2 arbeitet daher als Inverter mit offenem
Kollektor. Wenn die auf den Anschluß I gegebene Spannung
+VEE ein- und ausgeschaltet wird, arbeitet der Transistor
Q 2 als Torschaltung.
In der folgenden Beschreibung wird die zuvor beschriebene
IIL zur Abkürzung wie in Fig. 3 symbolisiert.
Wenn die obigen IIL zur Bildung eines bekannten T-Flip-
Flop verwendet werden, werden die IIL 2 bis 7, wie
Fig. 4 zeigt, zur Bildung von drei Gruppen von taktgesteuerten
RS-Kippgliedern (RS-Flip-Flop) geschaltet,
mit denen eine Eingangs-IIL 1 verbunden wird. In Fig. 4
bezeichnet T einen Eingang und Q einen Ausgang. Obwohl
in Fig. 4 nicht gezeigt, ist von der IIL 7 ein Ausgang
herausgeführt.
Das obige bekannte T-Flip-Flop kann als IC-Chip ausgebildet
sein, wie Fig. 5 zeigt, die eine Aufsicht des
IC-Chips ist. Auf dem Halbleitersubstrat N 0 ist der
Inektionsbereich P 1 in Form einer geraden Linie bzw.
eines geraden Bandes gebildet, und die Bereiche P 2 der
IIL 1 bis 7 sind auf dem Substrat N 0 jeweils in Form
einer geraden Linie bzw. eines geraden Bandes senkrecht
zu dem Bereich P 1 längs des Bereiches P 1 mit einem bestimmten
Abstand zwischen benachbarten Bereichen angeordnet.
In jedem Bereich P 2 der IIL 1 bis 7 sind Kollektorbereiche
N 1 bis N 3 vorgesehen. Die Bereiche P 1,
P 2 und N 1 bis N 3 sind so geschaltet, daß ein Verdrahtungsschema,
das durch starke Linien in Fig. 5 gezeigt
ist, entprechend dem Verdrahtungsschema der Fig. 4
gebildet wird. In Fig. 5 bezeichnen die Punkte die
Ohmschen Kontaktpunkte des Verdrahtungsschemas der Bereiche
N 1 bis N 3 und des Bereiches P 1, und die Buchstaben
x die Ohmschen Kontaktpunkte des Verdrahtungsschemas
der Bereiche P 2 (die Punkte stellen somit die Kollektoren
der Transistoren Q 2 und die Buchstaben x deren Basen dar).
Da bei dem obigen IC-Chip der einzelne Bereich P 1 als
gemeinsamer Injektionsbereich der IIL 1 bis 7 arbeitet,
arbeiten die IIL 1 bis 7 getrennt und führen insgesamt
den Betrieb des T-Flip-Flop durch.
Wie die Fig. 4 und 5 zeigen, ist die Anzahl der das
T-Flip-Flop bildenden IIL groß, und die von dem Verdrahtungsschema
eingenommene Fläche ist ebenfalls groß, so
daß das IC-Chip keine große Dichte und
keine hohe Geschwindigkeit aufweist.
Um diesen Nachteil zu vermeiden, können bei dem T-FLip-
Flop Verzögerungsglieder 11 und 12 vorgesehen werden,
um die Anzahl der IIL zu verringern, wie Fig. 6 zeigt.
Die Verzögerungsglieder 11 und 12 werden durch Vergrößerung
der Flächen der entprechenden IIL 2 und 5 zur
Erhöhung der Kapazität gebildet, wie Fig. 7 zeigt,
oder durch Verkürzung z. B. der Injektionslänge (der Länge
zwischen dem Injektionsbereich P 1 und den Bereichen P 2
der IIL 2 und 5), um den Injektionsstrom zu verringern.
Das T-Flip-Flop der Fig. 6 und 7 hat eine geringere Anzahl
von IIL, und die von dem Verdrahtungsschema eingenommene
Fläche ist klein, so daß eine hohe Dichte erzielbar
ist. Bei der Schaltung der Fig. 6 und 7 ist jedoch die Arbeitsgeschwindigkeit
als T-Flip-Flop durch die Verzögerungsglieder
11 und 12 begrenzt und damit niedriger als
die Arbeitsgeschwindigkeit der IIL, so daß keine hohe
Arbeitsgeschwindigkeit erreicht wird.
Der vorstehend geschilderte Stand der Technik ist
im wesentlichen durch "IEEE Journal of Solid-State Circuits",
Vol. SC 11, No. 6, Dezember 1976, Seiten 847 bis
851, insbesondere Fig. 2 und 4, bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein Flip-
Flop zu schaffen, das sowohl eine hohe Dichte als auch
eine hohe Arbeitsgeschwindigkeit aufweist.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Merkmale des Patentanspruchs gelöst.
Die Erfindung wird nachstehend anhand der Fig. 8 bis
15 beispielsweise erläutert. Es zeigen
Fig. 8 bis 11 Tabellen von Versuchsergebnissen,
Fig. 12 eine Aufsicht auf ein erfindungsgemäßes
Flip-Flop,
Fig. 13 das Schaltbild des Flip-Flop gemäß Fig. 12,
Fig. 14A bis 14F Signale an bestimmten Stellen des Flip-
Flop gemäß Fig. 13,
Fig. 15 eine Aufsicht auf ein weiteres Ausführungsbeispiel
der Erfindung.
In der Tabelle der Fig. 8 zeigt die linke Spalte den
Abstand zwischen dem Kollektorbereich N 1 des Transistors
Q 2 und der mit x markierten Basis; in der rechten
Spalte ist die Geschwindigkeit des Ausschaltvorganges
angegeben. Die Schaltgeschwindigkeit ist somit hoch,
wenn sich der Kollektor nahe der Basis befindet. Das
gleiche Ergebnis erhält man für den Fall, daß die Lagebeziehung
des Kollektorbereiches N 1 zum Injektionsbereich
P 1 und zur Basis x umgekehrt wird.
Fig. 9 zeigt eine Tabelle, in der die linke Spalte den
Abstand zwischen dem Injektionsbereich P 1 und dem Kollektorbereich
N 1 des Transistors Q 2 und die rechte Spalte
die Ausschaltgeschwindigkeit des Transistors darstellt.
Die Schaltgeschwindigkeit wird hoch, wenn der Abstand
groß, d. h., der Kollektorbereich vom Injektionsbereich
weit entfernt ist. Diese Tendenz ist unabhängig von der
Lage der Basiselektrode x.
In der Tabelle gemäß Fig. 10 ist in der linken Spalte
der Abstand zwischen dem Injektionsbereich P 1 und dem
Kollektorbereich N 1 des Transistors Q 2 und in der rechten
Spalte die Einschaltgeschwindigkeit des Transistors
angegeben. Bei kurzem Abstand, d. h. bei nahe dem Injektionsbereich
vorgesehenem Kollektorbereich, ergibt sich
eine hohe Einschaltgeschwindigkeit, und zwar unabhängig
von der Lage der Basiselektrode x.
In der Tabelle gemäß Fig. 11 ist links die Lagebeziehung
zwischen dem Injektionsbereich P 1, dem Kollektorbereich
N 1 und der Basiselektrode x angegeben; die rechte Spalte
gibt die zugehörige Einschaltgeschwindigkeit des Transistors
Q 2 wieder. Sie ist am höchsten bei der Reihenfolge
Injektionsbereich P 1-Kollektorbereich N 1-Basiselektrode
x.
Die vorstehend genannten Versuchsergebnisse sind darauf
zurückzuführen, daß durch den Gleichstromwiderstand und
die Störkapazität des Bereiches P 2 bei der Änderung des
effektiven Basispotentials eine Zeitverzögerung hervorgerufen
wird. Ursache ist ferner, daß der Stromverstärkungsfaktor
des Transistors Q 2 durch den Gleichstromwiderstand
verringert wird.
Fig. 12 zeigt ein Ausführungsbeispiel des erfindungsgemäßen
Flip-Flop, das folgenden Aufbau aufweist:
In einem Substrat N 0 aus Halbleitermaterial eines ersten
Leitfähigkeitstyps N sind ein etwa rechteckförmiger
erster Bereich P 1 eines zweiten Leitfähigkeitstyps P
sowie etwa rechteckförmige zweite bis sechste Bereiche
P 2₂ bis P 2₆ des zweiten Leitfähigkeitstyps P vorgesehen.
Die Längsachsen der parallel zueinander angeordneten
zweiten bis sechsten Bereiche P 2₂ bis P 2₆ verlaufen
senkrecht zur Längsachse des ersten Bereiches P 1.
Im zweiten Bereich P 2₂ sind eine erste Kollektorzone N 1₂
im Abstand D 1 vom ersten Bereich P 1, eine zweite Kollektorzone
N 2₂ im Abstand D 4 und eine Basiszone B 2 im Abstand
D 3 vorgesehen.
Im dritten Bereich P 2₃ sind eine erste Kollektorzone
N 1₃ im Abstand D 3, eine zweite Kollektorzone N 2₃ im
Abstand D 5 und eine Basiszone B 3 im Abstand D 1 vorgesehen.
Im vierten Bereich P 2₄ sind eine erste Kollektorzone
N 1₄ im Abstand D 1, eine zweite Kollektorzone N 2₄ im
Abstand D 2, eine dritte Kollektorzone N 3₄ im Abstand
D 3 sowie eine Basiszone B 4 im Abstand D 4 angeordnet.
Im fünften Bereich P 2₅ sind eine erste Kollektorzone
N 1₅ im Abstand D 1, eine zweite Kollektorzone N 2₅ im
Abstand D 4 und eine Basiszone B 5 im Abstand D 3 vorgesehen.
Im sechsten Bereich P 2₆ sind eine erste Kollektorzone
N 1₆ im Abstand D 3, eine zweite Kollektorzone N 2₆ im
Abstand D 5 sowie eine Basiszone B 6 im Abstand D 1 angeordnet.
Für die Abstände D 1 bis D 5 gilt hierbei die Beziehung
D 1 < D 2 < D 3 < D 4 < D 5 .
Die Basiszone B 3 des dritten Bereiches P 2₃ ist mit den
ersten Kollektorzonen N 1₂ und N 1₄ des zweiten bzw.
vierten Bereiches P 2₂ bzw. P 2₄ verbunden.
Die Basiszone B 4 des vierten Bereiches P 2₄ ist mit
den zweiten Kollektorzonen N 2₂, N 2₃, N 2₅ des zweiten,
dritten bzw. fünften Bereiches P 2₂, P 2₃ bzw. P 2₅ verbunden.
Die Basiszone B 5 des fünften Bereiches P 2₅ ist mit der
ersten Kollektorzone N 1₃ des dritten Bereiches P 2₃,
mit der dritten Kollektorzone N 3₄ des vierten Bereiches
P 2₄ sowie mit der zweiten Kollektorzone N 2₆ des sechsten
Bereiches P 2₆ verbunden.
Schließlich ist die Basiszone B 6 des sechsten Bereiches
P 2₆ mit der zweiten Kollektorzone N 2₄ des vierten Bereiches
P 2₄ und mit der ersten Kollektorzone N 1₅ des
fünften Bereiches P 2₅ verbunden.
Fig. 13 zeigt ein Ersatzschaltbild des Flip-Flop gemäß
Fig. 12. Die Arbeitsgeschwindigkeiten dieser Schaltung
sind wie folgt:
- 1. Da der Kollektorbereich N 2₂ von P 2₂ vom Injektionsbereich P 1 entfernt und nahe der Basiselektrode x angeordnet ist, wird der Kollektorbereich C 4 von P 2₂ schneller abgeschaltet als der Kollektorbereich C 1.
- 2. Da der Kollektorbereich N 1₄ von P 2₄ nahe dem Injektionsbereich P 1 und innerhalb der Basiselektrode x liegt und da der Kollektorbereich N 2₃ von P 2₃ zu dem von P 2₄ in umgekehrter Beziehung steht, wird der Kollektorbereich C 1 von P 2₄ schneller als der Kollektorbereich C 5 von P 2₃ eingeschaltet.
- 3. Da der Kollektorbereich N 3₄ von P 2₄ vom Injektionsbereich P 1 entfernt ist und nahe der Basiselektrode x liegt, wird der Kollektorbereich C 3 von P 2₄ schneller als der Kollektorbereich C 2 abgeschaltet.
- 4. Da der Kollektorbereich N 1₅ von P 2₅ nahe dem Injektionsbereich P 1 und innerhalb der Basiselektrode x liegt, wird der Kollektorbereich C 1 von P 2₅ schneller als der Kollektorbereich C 5 von P 2₆ eingeschaltet.
Die Fig. 14A bis 14F zeigen den Verlauf von Signalen
ϕ 0 bis ϕ 5, die an den jeweiligen Elektroden des
Flip-Flop gemäß Fig. 13 auftreten. Die Schaltung der
Fig. 12 und 13 arbeitet somit als T-Flip-Flop.
Das Flip-Flop gemäß den Fig. 12 und 13 besitzt eine
hohe Dichte und eine hohe Arbeitsgeschwindigkeit.
Fig. 15 zeigt ein abgewandeltes Ausführungsbeispiel, bei
dem im Vergleich zu Fig. 12 die nicht beschalteten
Kollektorbereiche weggelassen sind.
Im Unterschied zu Fig. 12 ist bei dem Flip-Flop gemäß
Fig. 15 im dritten Bereich P 2₃ die zweite Kollektorzone
N 2₃ im Abstand D 4 angeordnet, und im sechsten Bereich
P 2₆ ist die zweite Kollektorzone N 2₆ im Abstand D 4
vorgesehen. Im übrigen entspricht das Ausführungsbeispiel
gemäß Fig. 15 der Variante nach Fig. 12.
Claims (1)
- Flip-Flop, gekennzeichnet durch folgenden Aufbau:
- a) in einem Substrat (N 0) aus Halbleitermaterial eines ersten Leitfähigkeitstyps (N) sind ein etwa rechteckförmiger erster Bereich (P 1) eines zweiten Leitfähigkeitstyps (P) sowie etwa rechteckförmige zweite bis sechste Bereiche (P 2₂ bis P 2₆) des zweiten Leitfähigkeitstyps (P) vorgesehen, wobei die Längsachsen der parallel zueinander angeordneten zweiten bis sechsten Bereiche (P 2₂ bis P 2₆) senkrecht zur Längsachse des ersten Bereiches (P 1) verlaufen,
- b) wobei vorgesehen sind
- - im zweiten Bereich (P 2₂) eine erste Kollektorzone (N 1₂) im Abstand D 1 vom ersten Bereich (P 1), eine zweite Kollektorzone (N 2₂) im Abstand D 4 und eine Basiszone (B₂) im Abstand D 3,
- - im dritten Bereich (P 2₃) eine erste Kollektorzone (N 1₃) im Abstand D 3, eine zweite Kollektorzone (N 2₃) im Abstand D 4 (Fig. 15) bzw. D 5 (Fig. 12) und eine Basiszone (B₃) im Abstand D 1,
- - im vierten Bereich (P 2₄) eine erste Kollektorzone (N 1₄) im Abstand D 1, eine zweite Kollektorzone (N 2₄) im Abstand D 2, eine dritte Kollektorzone (N 3₄) im Abstand D 3 sowie eine Basiszone (B₄) im Abstand D 4,
- - im fünften Bereich (P 2₅) eine erste Kollektorzone (N 1₅) im Abstand D 1, eine zweite Kollektorzone (N 2₅) im Abstand D 4 und eine Basiszone (B₅) im Abstand D 3,
- - im sechsten Bereich (P 2₆) eine erste Kollektorzone (N 1₆) im Abstand D 3, eine zweite Kollektorzone (N 2₆) im Abstand D 5 (Fig. 12) bzw. D 4 (Fig. 15) sowie eine Basiszone (B₆) im Abstand D 1;
- c) hierbei gilt für die Abstände D 1 bis D 5 die Beziehung D 1 < D 2 < D 3 < D 4 < D 5 ;
- d) folgende Zonen sind miteinander verbunden:
- - die Basiszone (B₃) des dritten Bereiches (P 2₃) mit den ersten Kollektorzonen (N 1₂, N 1₄) des zweiten und vierten Bereiches (P 2₂, P 2₄),
- - die Basiszone (B₄) des vierten Bereiches (P 2₄) mit den zweiten Kollektorzonen (N 2₂, N 2₃, N 2₅) des zweiten, dritten und fünften Bereiches (P 2₂, P 2₃, P 2₅),
- - die Basiszone (B₅) des fünften Bereiches (P 2₅) mit der ersten Kollektorzone (N 1₃) des dritten Bereiches (P 2₃), mit der dritten Kollektorzone (N 3₄) des vierten Bereiches (P 2₄) sowie mit der zweiten Kollektorzone (N 2₆) des sechsten Bereiches (P 2₆),
- - die Basiszone (B₆) des sechsten Bereiches (P 2₆) mit der zweiten Kollektorzone (N 2₄) des vierten Bereiches (P 2₄) und mit der ersten Kollektorzone (N 1₅) des fünften Bereiches (P 2₅).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7252079A JPS55163913A (en) | 1979-06-08 | 1979-06-08 | Flip-flop circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3021565A1 DE3021565A1 (de) | 1981-01-22 |
DE3021565C2 true DE3021565C2 (de) | 1989-03-02 |
Family
ID=13491681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803021565 Granted DE3021565A1 (de) | 1979-06-08 | 1980-06-07 | Flip-flop |
Country Status (4)
Country | Link |
---|---|
US (1) | US4338619A (de) |
JP (1) | JPS55163913A (de) |
DE (1) | DE3021565A1 (de) |
GB (1) | GB2052906B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS589435A (ja) * | 1981-07-10 | 1983-01-19 | Toshiba Corp | 排他的論理和回路 |
DE3205950A1 (de) * | 1981-10-22 | 1983-05-05 | Robert Bosch Gmbh, 7000 Stuttgart | Bipolar integrierte inverstransistorlogik |
DE3218919A1 (de) * | 1982-05-19 | 1983-11-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur ansteuerung zweier i(pfeil hoch)2(pfeil hoch)l-gatter ueber einen einzigen steueranschluss |
DE4009785A1 (de) * | 1990-03-27 | 1991-10-02 | Licentia Gmbh | Integrierte flip-flop-schaltung |
DE4022139A1 (de) * | 1990-07-11 | 1992-01-16 | Telefunken Electronic Gmbh | I(pfeil hoch)2(pfeil hoch)l-logik-gatter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952546B2 (ja) * | 1976-11-06 | 1984-12-20 | 三菱電機株式会社 | 半導体装置 |
JPS5811135B2 (ja) * | 1976-12-14 | 1983-03-01 | 株式会社東芝 | 分周回路 |
DE2750432C2 (de) * | 1977-11-11 | 1985-05-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | I↑2↑L-Logik-Schaltungsanordnung |
-
1979
- 1979-06-08 JP JP7252079A patent/JPS55163913A/ja active Pending
-
1980
- 1980-06-03 US US06/156,207 patent/US4338619A/en not_active Expired - Lifetime
- 1980-06-06 GB GB8018614A patent/GB2052906B/en not_active Expired
- 1980-06-07 DE DE19803021565 patent/DE3021565A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3021565A1 (de) | 1981-01-22 |
GB2052906B (en) | 1983-04-27 |
US4338619A (en) | 1982-07-06 |
JPS55163913A (en) | 1980-12-20 |
GB2052906A (en) | 1981-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2509530C2 (de) | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE2556274A1 (de) | Logische schaltung hoher schaltungsdichte | |
DE102016117185A1 (de) | SCR mit Schachbrett-Layout | |
DE2759086A1 (de) | Fotodetektoranordnung | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
DE2217537A1 (de) | Transistor-Transistor-Logikschaltung | |
DE3021565C2 (de) | ||
EP0029163B1 (de) | Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb | |
DE1216435B (de) | Schaltbares Halbleiterbauelement mit vier Zonen | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE102019117795A1 (de) | Vertikale Feldeffekttransistor(VFET)-Vorrichtungen umfassend Latches mit Überkreuzkopplungsstruktur | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE2852200A1 (de) | Integrierte logische schaltung | |
EP0166027A2 (de) | In C-MOS-Technik realisierte Basiszelle | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2026778C3 (de) | Halbleitervierschichtdiode | |
DE3026361C2 (de) | ||
DE2105475C3 (de) | Integrierte Halbleiterschaltung | |
DE2559361A1 (de) | Halbleiterbauteil | |
DE1918557A1 (de) | Integrierter Schaltkreis | |
DE1947265A1 (de) | Signalwandlerschaltung | |
DE3104192A1 (de) | Halbleitervorrichtung | |
DE3143565A1 (de) | Integrierte schaltung | |
EP0317806A2 (de) | Integrierte Schaltungsanordnung mit einer Kapazität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |