DE2026778C3

DE2026778C3 - Halbleitervierschichtdiode

Info

Publication number: DE2026778C3
Application number: DE19702026778
Authority: DE
Inventors: Heinz Dipl.-Phys. Dr. 8011 Neubaldham Dorendorf; Juergen Dipl.-Phys. 8019 Ebersberg Schild
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-06-01
Filing date: 1970-06-01
Publication date: 1978-12-21
Also published as: DE2026778A1; DE2026778B2

Description

Die Erfindung betrifft eine Halbleitervierschichtdiode nach dem Oberbegriff des Patentanspruches.

Eine derartige Halbleitervierschichtdiode ist bekannt (DE-OS 18 02 036).

Bei diesem bekannten Thyristor sind alle Zonen gut zugänglich und leicht kontaktierbar. Insbesondere sind die den einzelnen Zonen unterschiedlichen Leitungstyps entsprechenden Elektroden nach derselben Seite herausgeführt.

Bauelemente, die in einer integrierten Schaltung eingesetzt werden, müssen von anderen, in derselben Schaltung vorgesehenen Bauelementen elektrisch isoliert werden. Zur Erreichung dieses Zieles ist es bekannt, das Bauelement mit einer Isolationswanne zu umgeben (vgl. DE-OS 18 02 036). Dies hat aber den Nachteil, daß der parasitäre Substrattransistor, der aus der Isolationswanne und aus den von dieser eingeschlossenen Zonen gebildet wird, störend wirken kann (vgl. GB-PS 73 880).

Vierschichtdioden lassen sich in zwei Teiltransistoren zerlegen. Weist die Vierschichtdiode eine pnpn-Schichtfolge auf, dann führt diese Zerlegung zu einem pnp- und einem npn-Teiltransistor. Die mittleren np-Zonen der Vierschichtdiode sind dabei beiden Teiltransistoren gemeinsam. Ist die Isolationswanne p-dotiert, dann entsteht ein zusätzlicher parasitärer pnp-SubstraÜransistor, der störend wirkt.

Aufgabe der vorliegenden Erfindung ist es daher, eine elektrisch isolierte, integrierbare Vierschichtdiode anzugeben, bei der kein störender parasitärer Transistor vorhanden ist.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches angegebenen Merkmale gelöst

Durch den zusammenhängenden Bereich wird erreicht, daß nur der laterale Transistor die Eigenschaften des Thyristors bestimmt, wenn die Stromverstärkung des Substrattransistors genügend klein oder auf jeden Fall kleiner als die des lateralen Transistors ist Dies ist aber bei dem angegebenen Transistor der Fall,

Nachfolgend wird ein Ausführungsbeispiel der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert Es zeigt

F i g. 1 einen Schnitt durch eine bekannte Halbleitervierschichtdiode und

Fig.2 einen Schnitt durch ein Ausführungsbeispiel der Erfindung.

In der Fig. 1 ist mit 1 ein p-dotiertes Halbleitersubstrat bezeichnet Auf diesem sind η-dotierte Halbleiterbereiche 2, 3 vorgesehen, die voneinander durch p-dotierte Isolationswände 4, 5 getrennt sind. Im Halbleiterbereich 3 ist eine p-dotierte Zone 6 und in dieser eine η-dotierte Zone 7 angeordnet Weiterhin ist im Halbleiterbereich 3 eine p-dotierte Zone 8 vorgesehen.

Die Zonen 7,6, der Halbleiterbereich 3 und die Zone 8 bilden eine npnp-Halbleitervierschichtdiode. Diese kann in einen aus den Zonen 6,7 und dem Halbleiterbereich 3 gebildeten ersten Transistor und in einen aus der Zone 6, dem HalbleiterbereioK 3 und der Zone 8 gebildeten zweiten Transistor zerlegt werden. Dieser zweite Transistor ist ein lateraler pnp-Transistor.

Die Isolationswände 4,5 und das Halbleitersubstrat 1 bilden eine p-dotierte Isolationswanne für die Halbleitervierschichtdiode. Die Zone 8, der .Halbleiterbereich 3 und die Isolationswanne stellen einen parasitären pnp-Transistor dar, der auch als Substrattransistor bezeichnet wird.

Bei dem im folgenden anhand der F i g. 2 erläuterten Ausführungsbeispiel der Erfindung wird es ermöglicht, die elektrische Wirkung dieses störenden Substrattransistors gering zu halten. Dabei werdet? in diesen Figuren für sich entsprechende Teil die gleichen Bezugszeichen verwendet wie in der Fig. I.

In der Fig. 2 ist mit 10 ein n-Ieitender Halbleiterkörper bezeichnet. In diesem ist eine aus den p-leitenden Isolationswänden 4, 5 und dem p-leitenden Bereich 9 gebildete p-dotierte Isolationswanne vorgesehen. Die η-leitende Zone 7, die p-leitende Zone 6, der n-leitende Halbleiterbereich 3 und die ringförmige Zone 18, die p-dotiert ist, bilden eine npnp-Vierschichtdiode. Die ringförmige Zone 18 hängt über eine p-dotierte Zone 28 mit den Isolationswänden 4,5 elektrisch zusammen. Die Zone 28 ist in F i g. 2 zur besseren Anschauung verstärkt schraffiert dargestellt. Durch die Zone 28 wird der laterale Transistor, der aus der Zone 6, dem Halbleiterbereich 3 und der Zone 18 gebildet ist, mit dem Substrattransistor, der aus der Zone 18, dem Halbleiterbereich 3 und der Isolationswanne besteht, verbunden.

Ein Verfahren zur Herstellung der Anordnung der F i g. 2 besteht darin, daß in ein η-leitendes Halbleitersubstrat 11 der p-leitende Bereich 9 als buried layer« eindiffundiert wird. Dann wird oberhalb der durch die strichpunktierte Linie 20 dargestellten Ebene n-leitcndes Halbleitermaterial epitaktisch abgeschieden, so daß sich ein η-leitender Bereich 12 bildet, der zusammen mit dem Halbleitersubstrat 11 den Halbleiterkörper 10 bildet In den Bereich 12 werden dann die Isolationswände 4, S und die Zonen 6,7,18,28 eindiffundiert. Der von der Isolationswanne umschlossene Bereich des n-leitenden Bereichs 12 bildet den η-leitenden Halbleiter-

bereich 3,

In der rechten Hälfte der Fig,2 ist eine weitere Isolationswanne 40 angedeutet, in der sich ein aus dem η-leitenden Bereich 30 und dem p-leitenden Bereich 31 gebildetes Bauelement befindet. Dieses Bauelement besitzt seine eigene Isolationswanne, die nicht mit den Isolationswannen benachbarter Bauelemente elektrisch zusammenhängt, sondern von diesen durch pn-Übergänge getrennt ist, welche elektrisch isolierend wirken.

Hierzu 1 Blatt Zeichnungen

Claims

Patentanspruch:

Halbleitervierschichtdiode, gebildet aus zwei integrierten Transistoren mit entgegengesetzt dotierter Basis, wobei eine in die Oberfläche eines Halbleiterbereichs des einen Leitungstyps eingebrachte Zone des einen Leitungstyps von einer an die Oberfläche tretenden Zone des anderen Leitungstyps umgeben ist, wobei die Zone des anderen Leitungstyps im Abstand von einer in der Oberfläche des Halbleiterbereichs vorgesehenen ringförmigen Zone des anderen Leitungstyps umgeben ist, und wobei der Halbleiterbereich von einer Isolationswanne des anderen Leitungstyps umgeben ist, derart, daß die Zone des einen Leitungstyps, die Zone des anderen Leitungstyps und der Halbleiterbereich einen ersten Transistor bilden und derart, daß die Zone des anderen Leitungstyps, die ringförmige Zone des anderen Leitungstyps und der zwischen diesen Zonen liegende Teil des Halbleiterbereichs einen zweiten, lateralen Transistor bilden, dadurch gekennzeichnet, daß zur Unterdrückung der elektrischen Wirkung des aus der ringförmigen Zone (18) des anderen Leitungstyps, aus dem Halbleiterbereich (3) des einen Leitungstyps und aus der Isolationswanne (4, 5, 9) gebildeten parasitären Substrattransistors der an die Oberfläche tretende Teil der Isolationswanne (4, 5, 9) und die ringförmige Zone (18) einen zusammenhängenden Bereich (18,28) des anderen Leitungstyps bilden (F ig-2).